JP2727785B2 - パッケージ検査方法 - Google Patents
パッケージ検査方法Info
- Publication number
- JP2727785B2 JP2727785B2 JP3090939A JP9093991A JP2727785B2 JP 2727785 B2 JP2727785 B2 JP 2727785B2 JP 3090939 A JP3090939 A JP 3090939A JP 9093991 A JP9093991 A JP 9093991A JP 2727785 B2 JP2727785 B2 JP 2727785B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- resistance value
- resistance
- impedance value
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明はパッケージの製造不良の
検査方法に関し、特に論理パッケージのはんだ付け不良
の検査方法に関する。
検査方法に関し、特に論理パッケージのはんだ付け不良
の検査方法に関する。
【０００２】
【従来の技術】従来の論理パッケージのはんだ付け不良
の検査方法は、視覚的にはんだ付け不良箇所をチェック
する方法や、レーザー光を照射して熱特性を計測するこ
とによる方法や、論理パッケージの製造が完了した時点
において、その抵抗値またはインピーダンス値を計測す
る方法が採用されている。
の検査方法は、視覚的にはんだ付け不良箇所をチェック
する方法や、レーザー光を照射して熱特性を計測するこ
とによる方法や、論理パッケージの製造が完了した時点
において、その抵抗値またはインピーダンス値を計測す
る方法が採用されている。
【０００３】
【発明が解決しようとする課題】上述したような従来の
論理パッケージのはんだ付け不良の検査方法のうち、視
覚的にはんだ付け不良箇所をチェックする方法とレーザ
ー光を照射して熱特性を計測することによる方法の場合
は、“Ｊ”形のリードを有する表面実装部品を搭載した
論理パッケージに対しては、外部からはんだ付け箇所が
見えないために検査不能であるという欠点を有してい
る。また、論理パッケージの製造が完了した時点におい
て、その抵抗値またはインピーダンス値を計測する方法
の場合は、総合的な特性を計測することになるため、不
良箇所を特定することが困難であるという欠点を有して
いる。
論理パッケージのはんだ付け不良の検査方法のうち、視
覚的にはんだ付け不良箇所をチェックする方法とレーザ
ー光を照射して熱特性を計測することによる方法の場合
は、“Ｊ”形のリードを有する表面実装部品を搭載した
論理パッケージに対しては、外部からはんだ付け箇所が
見えないために検査不能であるという欠点を有してい
る。また、論理パッケージの製造が完了した時点におい
て、その抵抗値またはインピーダンス値を計測する方法
の場合は、総合的な特性を計測することになるため、不
良箇所を特定することが困難であるという欠点を有して
いる。
【０００４】
【課題を解決するための手段】本発明のパッケージ検査
方法は、複数個の電気部品を順次にプリント基板に搭載
するとき、前記プリント基板の抵抗値またはインピーダ
ンス値を計測し、電気部品搭載前後の前記プリント基板
の抵抗値またはインピーダンス値を比較することによっ
て論理パッケージの製造不良を検査することを含んでい
る。
方法は、複数個の電気部品を順次にプリント基板に搭載
するとき、前記プリント基板の抵抗値またはインピーダ
ンス値を計測し、電気部品搭載前後の前記プリント基板
の抵抗値またはインピーダンス値を比較することによっ
て論理パッケージの製造不良を検査することを含んでい
る。
【０００５】また、本発明のパッケージ検査方法は、複
数個の電気部品を順次にプリント基板に搭載するとき、
前記プリント基板の抵抗値またはインピーダンス値を計
測し、電気部品の搭載前の前記プリント基板の抵抗値ま
たはインピーダンス値とあらかじめ与えられている前記
電気部品の抵抗値またはインピーダンス値とから算出し
た電気部品の搭載後の理論的な抵抗値またはインピーダ
ンス値と実際に計測した電気部品の搭載後の抵抗値また
はインピーダンス値とを比較することによって論理パッ
ケージの製造不良を検査することを含んでいる。
数個の電気部品を順次にプリント基板に搭載するとき、
前記プリント基板の抵抗値またはインピーダンス値を計
測し、電気部品の搭載前の前記プリント基板の抵抗値ま
たはインピーダンス値とあらかじめ与えられている前記
電気部品の抵抗値またはインピーダンス値とから算出し
た電気部品の搭載後の理論的な抵抗値またはインピーダ
ンス値と実際に計測した電気部品の搭載後の抵抗値また
はインピーダンス値とを比較することによって論理パッ
ケージの製造不良を検査することを含んでいる。
【０００６】さらに、本発明のパッケージ検査方法は、
複数個の電気部品を順次にプリント基板に搭載すると
き、前記プリント基板の抵抗値またはインピーダンス値
を計測し、そのとき同時に前記電気部品のそれぞれの抵
抗値またはインピーダンス値を計測してそれらの値と電
気部品の搭載前の前記プリント基板の抵抗値またはイン
ピーダンス値から算出した電気部品の搭載後の理論的な
抵抗値またはインピーダンス値と実際に計測した電気部
品の搭載後の抵抗値またはインピーダンス値とを比較す
ることによって論理パッケージの製造不良を検査するこ
とを含んでいる。
複数個の電気部品を順次にプリント基板に搭載すると
き、前記プリント基板の抵抗値またはインピーダンス値
を計測し、そのとき同時に前記電気部品のそれぞれの抵
抗値またはインピーダンス値を計測してそれらの値と電
気部品の搭載前の前記プリント基板の抵抗値またはイン
ピーダンス値から算出した電気部品の搭載後の理論的な
抵抗値またはインピーダンス値と実際に計測した電気部
品の搭載後の抵抗値またはインピーダンス値とを比較す
ることによって論理パッケージの製造不良を検査するこ
とを含んでいる。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図１は本発明の第一の実施例を適用したパ
ッケージ検査装置の一例を示す模式図、図４は本発明の
第一の実施例における基板抵抗値の計測結果の一例を示
す特性図である。
ッケージ検査装置の一例を示す模式図、図４は本発明の
第一の実施例における基板抵抗値の計測結果の一例を示
す特性図である。
【０００９】図１において、計測器１は、あらかじめ基
板２の計測端子に接続されており、電気部品３が部品搭
載ホルダ４によって基板２に搭載される度に基板２の抵
抗値またはインピーダンス値を計測し、電気部品３の搭
載前後の抵抗値またはインピーダンス値を比較する。電
気部品３の搭載前の基板２の抵抗値またはインピーダン
ス値をａ、搭載後の基板２の抵抗値またはインピーダン
ス値をｂとすれば、そのとき搭載した電気部品３の抵抗
値またはインピーダンス値ｃは、並列的な接続の場合
は、次式で表される。すなわち、
板２の計測端子に接続されており、電気部品３が部品搭
載ホルダ４によって基板２に搭載される度に基板２の抵
抗値またはインピーダンス値を計測し、電気部品３の搭
載前後の抵抗値またはインピーダンス値を比較する。電
気部品３の搭載前の基板２の抵抗値またはインピーダン
ス値をａ、搭載後の基板２の抵抗値またはインピーダン
ス値をｂとすれば、そのとき搭載した電気部品３の抵抗
値またはインピーダンス値ｃは、並列的な接続の場合
は、次式で表される。すなわち、
【００１０】ａ・ｃ／（ａ＋ｃ）＝ｂ ∴ ｃ＝ａ・
ｂ／（ａ−ｂ） 電気部品３の抵抗値またはインピーダンス値が、はんだ
付けによって短絡したときの抵抗値またはインピーダン
ス値よりも充分に大きな値（〜１０オーム以上）である
と、短絡が発生した時点でそれを検出することが可能で
ある。
ｂ／（ａ−ｂ） 電気部品３の抵抗値またはインピーダンス値が、はんだ
付けによって短絡したときの抵抗値またはインピーダン
ス値よりも充分に大きな値（〜１０オーム以上）である
と、短絡が発生した時点でそれを検出することが可能で
ある。
【００１１】図４に示すように、横軸に搭載部品個数を
とり、縦軸に基板抵抗値をとると、時点５１および時点
５２で基板抵抗値が急激に変化している。時点５１にお
ける基板抵抗値の変化および時点５２における基板抵抗
値の変化は、はんだ付けによる短絡がない場合は図４の
破線で示した曲線に沿って変化する筈であるのに対し
て、時点５１および時点５２において急激に変化してい
るため、明らかにそれらの時点で短絡（ショート不良）
が発生したことがわかる。
とり、縦軸に基板抵抗値をとると、時点５１および時点
５２で基板抵抗値が急激に変化している。時点５１にお
ける基板抵抗値の変化および時点５２における基板抵抗
値の変化は、はんだ付けによる短絡がない場合は図４の
破線で示した曲線に沿って変化する筈であるのに対し
て、時点５１および時点５２において急激に変化してい
るため、明らかにそれらの時点で短絡（ショート不良）
が発生したことがわかる。
【００１２】図２は本発明の第二の実施例を適用したパ
ッケージ検査装置の一例を示す模式図、図５は本発明の
第二の実施例における基板抵抗値の計測結果の一例を示
す特性図である。
ッケージ検査装置の一例を示す模式図、図５は本発明の
第二の実施例における基板抵抗値の計測結果の一例を示
す特性図である。
【００１３】図２において、計測器１１は、あらかじめ
基板２の計測端子に接続されており、計測器１１には基
板抵抗算出ユニット１５が、基板抵抗算出ユニット１５
には部品規格メモリ１６が接続されている。部品規格メ
モリ１６は、基板２に搭載する電気部品の規格値を記憶
している。基板抵抗算出ユニット１５は、電気部品の搭
載前の基板２の抵抗値またはインピーダンス値と部品規
格メモリ１６から読出した電気部品の規格値とから理論
的な基板抵抗値を算出し、実際に計測した電気部品の搭
載後の基板２の抵抗値またはインピーダンス値と比較す
る。これによって、基板２の短絡と電気部品の短絡とを
確認することができる。本実施例は、基板２に搭載する
電気部品の種類が多く、それらの抵抗値が異なっている
場合に有効である。
基板２の計測端子に接続されており、計測器１１には基
板抵抗算出ユニット１５が、基板抵抗算出ユニット１５
には部品規格メモリ１６が接続されている。部品規格メ
モリ１６は、基板２に搭載する電気部品の規格値を記憶
している。基板抵抗算出ユニット１５は、電気部品の搭
載前の基板２の抵抗値またはインピーダンス値と部品規
格メモリ１６から読出した電気部品の規格値とから理論
的な基板抵抗値を算出し、実際に計測した電気部品の搭
載後の基板２の抵抗値またはインピーダンス値と比較す
る。これによって、基板２の短絡と電気部品の短絡とを
確認することができる。本実施例は、基板２に搭載する
電気部品の種類が多く、それらの抵抗値が異なっている
場合に有効である。
【００１４】図５に示すように、横軸に搭載部品個数を
とり、縦軸に基板抵抗値をとると、時点５５および時点
５６および時点５７で基板抵抗値が急激に変化してい
る。これを部品規格メモリ１６から読出した電気部品の
規格値から算出した値と比較することにより、ショート
不良が発生したことを判定することができる。
とり、縦軸に基板抵抗値をとると、時点５５および時点
５６および時点５７で基板抵抗値が急激に変化してい
る。これを部品規格メモリ１６から読出した電気部品の
規格値から算出した値と比較することにより、ショート
不良が発生したことを判定することができる。
【００１５】図３は、本発明の第三の実施例を適用した
パッケージ検査装置の一例を示す模式図である。
パッケージ検査装置の一例を示す模式図である。
【００１６】図３において、計測器２１は、あらかじめ
基板２の計測端子に接続されており、計測器２１には基
板抵抗算出ユニット２５と電気抵抗測定ユニット２７と
が接続されている。本実施例は、例えば自動搭載装置で
基板２に電気部品３を搭載するとき、部品搭載ホルダ２
４によって電気部品３を保持し、基板２に搭載する前に
電気抵抗測定ユニット２７に接触させてその抵抗値また
はインピーダンス値を測定する。その測定結果は計測器
２１に送られ、それと電気部品３の搭載前の基板２の抵
抗値またはインピーダンス値とから基板抵抗算出ユニッ
ト２５によって電気部品３の搭載後の基板２の抵抗値ま
たはインピーダンス値の理論値が算出され、それと実際
に計測した電気部品の搭載後の基板２の抵抗値またはイ
ンピーダンス値と比較される。これによって図２の実施
例の場合と同様に、基板２の短絡と電気部品３の短絡と
を確認することができる。
基板２の計測端子に接続されており、計測器２１には基
板抵抗算出ユニット２５と電気抵抗測定ユニット２７と
が接続されている。本実施例は、例えば自動搭載装置で
基板２に電気部品３を搭載するとき、部品搭載ホルダ２
４によって電気部品３を保持し、基板２に搭載する前に
電気抵抗測定ユニット２７に接触させてその抵抗値また
はインピーダンス値を測定する。その測定結果は計測器
２１に送られ、それと電気部品３の搭載前の基板２の抵
抗値またはインピーダンス値とから基板抵抗算出ユニッ
ト２５によって電気部品３の搭載後の基板２の抵抗値ま
たはインピーダンス値の理論値が算出され、それと実際
に計測した電気部品の搭載後の基板２の抵抗値またはイ
ンピーダンス値と比較される。これによって図２の実施
例の場合と同様に、基板２の短絡と電気部品３の短絡と
を確認することができる。
【００１７】
【発明の効果】以上説明したように、本発明のパッケー
ジ検査方法は、複数個の電気部品を順次にプリント基板
に搭載するとき、電気部品搭載前後のプリント基板の抵
抗値またはインピーダンス値を比較するか、またはあら
かじめ与えられている電気部品の抵抗値もしくはインピ
ーダンス値または実際に計測した電気部品の抵抗値もし
くはインピーダンス値から理論的に算出した電気部品の
搭載後の基板の抵抗値もしくはインピーダンス値と実際
に計測した電気部品の搭載後の基板の抵抗値もしくはイ
ンピーダンス値とを比較することにより、パッケージの
不良箇所を精度よく検出することができるという効果が
ある。
ジ検査方法は、複数個の電気部品を順次にプリント基板
に搭載するとき、電気部品搭載前後のプリント基板の抵
抗値またはインピーダンス値を比較するか、またはあら
かじめ与えられている電気部品の抵抗値もしくはインピ
ーダンス値または実際に計測した電気部品の抵抗値もし
くはインピーダンス値から理論的に算出した電気部品の
搭載後の基板の抵抗値もしくはインピーダンス値と実際
に計測した電気部品の搭載後の基板の抵抗値もしくはイ
ンピーダンス値とを比較することにより、パッケージの
不良箇所を精度よく検出することができるという効果が
ある。
【図１】本発明の第一の実施例を適用したパッケージ検
査装置の一例を示す模式図である。
査装置の一例を示す模式図である。
【図２】本発明の第二の実施例を適用したパッケージ検
査装置の一例を示す模式図である。
査装置の一例を示す模式図である。
【図３】本発明の第三の実施例を適用したパッケージ検
査装置の一例を示す模式図である。
査装置の一例を示す模式図である。
【図４】本発明の第一の実施例における基板の抵抗値の
計測結果の一例を示す特性図である。
計測結果の一例を示す特性図である。
【図５】本発明の第二の実施例における電気部品の抵抗
値の計測結果の一例を示す特性図である。
値の計測結果の一例を示す特性図である。
１ 計測器 ２ 基板 ３ 電気部品 ４ 部品搭載ホルダ １１ 計測器 １５ 基板抵抗算出ユニット １６ 部品規格メモリ ２１ 計測器 ２４ 部品搭載ホルダ ２５ 基板抵抗算出ユニット ２７ 電気抵抗測定ユニット
Claims (3)
- 【請求項１】 複数個の電気部品を順次にプリント基板
に搭載するとき、前記プリント基板の抵抗値またはイン
ピーダンス値を計測し、電気部品搭載前後の前記プリン
ト基板の抵抗値またはインピーダンス値を比較すること
によって論理パッケージの製造不良を検査することを含
むことを特徴とするパッケージ検査方法。 - 【請求項２】 複数個の電気部品を順次にプリント基板
に搭載するとき、前記プリント基板の抵抗値またはイン
ピーダンス値を計測し、電気部品の搭載前の前記プリン
ト基板の抵抗値またはインピーダンス値とあらかじめ与
えられている前記電気部品の抵抗値またはインピーダン
ス値とから算出した電気部品の搭載後の理論的な抵抗値
またはインピーダンス値と実際に計測した電気部品の搭
載後の抵抗値またはインピーダンス値とを比較すること
によって論理パッケージの製造不良を検査することを含
むことを特徴とするパッケージ検査方法。 - 【請求項３】 複数個の電気部品を順次にプリント基板
に搭載するとき、前記プリント基板の抵抗値またはイン
ピーダンス値を計測し、そのとき同時に前記電気部品の
それぞれの抵抗値またはインピーダンス値を計測してそ
れらの値と電気部品の搭載前の前記プリント基板の抵抗
値またはインピーダンス値から算出した電気部品の搭載
後の理論的な抵抗値またはインピーダンス値と実際に計
測した電気部品の搭載後の抵抗値またはインピーダンス
値とを比較することによって論理パッケージの製造不良
を検査することを含むことを特徴とするパッケージ検査
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3090939A JP2727785B2 (ja) | 1991-04-23 | 1991-04-23 | パッケージ検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3090939A JP2727785B2 (ja) | 1991-04-23 | 1991-04-23 | パッケージ検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05209939A JPH05209939A (ja) | 1993-08-20 |
| JP2727785B2 true JP2727785B2 (ja) | 1998-03-18 |
Family
ID=14012425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3090939A Expired - Fee Related JP2727785B2 (ja) | 1991-04-23 | 1991-04-23 | パッケージ検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2727785B2 (ja) |
-
1991
- 1991-04-23 JP JP3090939A patent/JP2727785B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05209939A (ja) | 1993-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09152457A (ja) | 電気的配線検査方法及び装置 | |
| JP3179394B2 (ja) | 印刷配線板の電気検査装置及び電気検査方法 | |
| JP5105442B2 (ja) | プリント基板の検査装置および検査方法 | |
| JP2727785B2 (ja) | パッケージ検査方法 | |
| JP4745820B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
| JPH07104026A (ja) | 実装部品の半田付け不良検出方法 | |
| JP3105865B2 (ja) | パターン検査装置の補正方式 | |
| JP3276755B2 (ja) | 実装部品のリードの半田付け不良検出方法 | |
| JP4282589B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
| US6005394A (en) | Process and apparatus for the capacitive testing of printed circuits | |
| JP2014020815A (ja) | 基板検査装置および基板検査方法 | |
| JPH09203764A (ja) | 四端子測定法による接続不良リードの有無判別方法 | |
| KR100476740B1 (ko) | 인쇄회로기판상의 rlc 병렬 회로 검사 방법 | |
| JPH11295375A (ja) | 配線基板用電気検査装置における接触抵抗除去方法 | |
| JP2952641B2 (ja) | 集積回路装置の試験装置およびその試験方法 | |
| JP4369002B2 (ja) | 回路基板検査装置 | |
| JPH04315068A (ja) | プリント回路板の検査装置 | |
| JP2616881B2 (ja) | 電気部品接続状態の検査方法及び装置 | |
| JPH05299900A (ja) | 回路基板および当該回路基板を用いた混成集積回路装置並びに回路基板における欠損検出方法 | |
| JP3271605B2 (ja) | プリント基板の半田付け不良検出装置 | |
| JPH07113850A (ja) | 半導体集積回路 | |
| JP3081311B2 (ja) | 回路基板の半田付け検査方法 | |
| JP3728745B2 (ja) | 計測装置 | |
| JP4490005B2 (ja) | プリント回路板の試験方法及び試験装置 | |
| JPH1114703A (ja) | 電子回路基板における不良個所特定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971111 |
|
| LAPS | Cancellation because of no payment of annual fees |