JP3728745B2 - 計測装置 - Google Patents
計測装置 Download PDFInfo
- Publication number
- JP3728745B2 JP3728745B2 JP10374799A JP10374799A JP3728745B2 JP 3728745 B2 JP3728745 B2 JP 3728745B2 JP 10374799 A JP10374799 A JP 10374799A JP 10374799 A JP10374799 A JP 10374799A JP 3728745 B2 JP3728745 B2 JP 3728745B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistance
- constant current
- output
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、被測定物の測定を行う前あるいは後に、計測装置と被測定物との結線状態を診断する診断機能を備えた計測装置に関し、特に診断回路を改善することによって、結線状態の診断を短時間で正確に行うことが可能な計測装置に関するものである。
【０００２】
【従来の技術】
近年、プリント基板の高密度実装化にともない、例えばこれに実装するチップ抵抗のように微小サイズの部品が大量に生産されている。このようなチップ抵抗を大量生産する製造ラインでは微小サイズの部品を高速で短時間に検査する必要があるため、測定用リード線とチップ抵抗との間に接触不良が発生しやすく、これに伴なう誤測定が多発していた。
【０００３】
その対策として、例えばチップ抵抗の抵抗測定を行う場合、その前あるいは後に、計測装置と被測定物を接続する測定用リード線が被測定物に完全に結線されているか否かの診断（以下、コンタクトチェックという。）を行い、両者の結線状態が正常と判断された時の測定値を有効値として採用している。また、チップ抵抗を大量生産する製造ラインにおいて、このコンタクトチェックに要する時間は、およそ１ｍｓｅｃ程度である。
【０００４】
このような目的に用いる従来のコンタクトチェック機能を備えた計測装置の構成を図３を用いて説明する。同図は従来のコンタクトチェック機能を備えた４線式抵抗計測装置の一例を示す構成図である。
【０００５】
同図において、被測定物である被測定抵抗１の一端アは、測定用リード線２ａ及び３ａを介して計測装置１００のプラス電流端子２及びプラス電圧端子３に接続され、被測定抵抗１の他の一端イは、測定用リード線５ａ及び４ａを介して計測装置１００のマイナス電流端子５及びマイナス電圧端子４に接続されている。また、ここで図中に記された２ｂ〜５ｂは、各測定用リード線２ａ〜５ａの接触抵抗を含めた配線抵抗である。
【０００６】
計測装置１００の内部では、第１の診断用定電流源回路１０の電流出力端子ウがスイッチ回路６の可動接点ｂに接続され、電流入力端子エがスイッチ回路７の可動接点ｂに接続されている。また、前記電流出力端子ウ及び電流入力端子エは第１の差動アンプ１３に接続され、この第１の差動アンプ１３の出力は第１の診断回路１６の入力に接続されている。
【０００７】
同様に、第２の診断用定電流源回路１２の電流出力端子オがスイッチ回路８の可動接点ｂに接続され、電流入力端子カがスイッチ回路９の可動接点ｂに接続されている。また、前記電流出力端子オ及び電流入力端子カは第２の差動アンプ１５に接続され、この第２の差動アンプ１５の出力は第２の診断回路１８の入力に接続されている。
【０００８】
更に、測定用定電流源回路１１の電流出力端子はスイッチ回路６の可動接点ａに接続され、電流入力端子はスイッチ回路９の可動接点ａに接続されている。また、スイッチ回路７の可動接点ａとスイッチ回路８の可動接点ａは差動アンプ１４に接続され、この差動アンプ１４の出力はＡ／Ｄ変換器１７の入力に接続されている。
【０００９】
スイッチ回路６の固定接点ｃはプラス電流端子２に接続され、スイッチ回路７の固定接点ｃはプラス電圧端子３に接続され、スイッチ回路８の固定接点ｃはマイナス電圧端子４に接続され、スイッチ回路９の固定接点ｃはマイナス電流端子５に接続されている。また、これらのスイッチ回路の動作はＣＰＵ１９から制御される。
【００１０】
また、第１の診断回路１６及びＡ／Ｄ変換器１７と第２の診断回路１８の出力は、ＣＰＵ１９に接続されている。
【００１１】
上記のような構成の計測装置１００の動作について以下に説明する。まず、計測装置１００が被測定抵抗１の抵抗測定を行う場合、ＣＰＵ１９から各スイッチ回路６〜９の固定接点ｃを可動接点ａに接続する制御信号が各スイッチ回路６〜９に出力される。これによって、各スイッチ回路６〜９の固定接点ｃは可動接点ａに接続される。
【００１２】
この時、測定用定電流源回路１１から既知の定電流Ｉ１１がプラス電流端子２とマイナス電流端子５を介して被測定抵抗１に供給され、被測定抵抗１の両端で発生する電圧がプラス電圧端子３とマイナス電圧端子４を介して差動アンプ１４に入力される。
【００１３】
差動アンプ１４の出力は、Ａ／Ｄ変換器１７によってデジタル値に変換されＣＰＵ１９に入力される。ＣＰＵ１９は、ここで得られたデジタル値Ｄ１７を前記既知の定電流Ｉ１１で除算することによって被測定抵抗１の抵抗値を求めることが可能である。
【００１４】
次に計測装置１００がコンタクトチェックを行う場合は、ＣＰＵ１９から各スイッチ回路６〜９の固定接点ｃを可動接点ｂに接続する制御信号が各スイッチ回路６〜９に出力される。これによって、各スイッチ回路６〜９の固定接点ｃは可動接点ｂに接続される。
【００１５】
この時、第１の診断用定電流源回路１０から定電流Ｉ１０がプラス電流端子２を介して測定用リード線２ａと３ａを通過し、プラス電圧端子３を介して第１の診断用定電流源回路１０に帰還する。この時、第１の診断用定電流源回路１０の両端には、測定リード線２ａと３ａの配線抵抗２ｂと３ｂに対応する電圧Ｖ１０が発生し、この電圧Ｖ１０は差動アンプ１３に入力され、その出力は第１の診断回路１６に入力される。
【００１６】
第１の診断回路１６に入力される差動アンプ１３の出力信号Ａ１３は、測定用リード線２ａと３ａが被測定抵抗１の一端アに完全に結線された状態の時、配線抵抗２ｂと３ｂを加算した値に定電流Ｉ１０を乗算した値となる。そしてこの値は、測定用リード線２ａと３ａの長さによって異なるが一般的に小さな値である。また、逆に測定用リード線２ａと３ａが被測定抵抗１の一端アにおいて接触不良をおこし完全に結線された状態でない場合、被測定抵抗１の一端アにおいて接触抵抗が増大するため、出力信号Ａ１３は一般的に大きな値となる。第１の診断回路１６は、この出力信号Ａ１３の値を適切に調整された基準電圧と比較することにより、測定抵抗１の一端アにおける接触不良を検出し、エラー信号Ｄ１６を発生してＣＰＵ１９に出力する。
【００１７】
ＣＰＵ１９は、前記エラー信号Ｄ１６が入力されると、前記被測定抵抗１の抵抗値を無効とし、異常が発生したことを測定者に通知する。また、計測装置１００が例えばチップ抵抗の製造ラインの検査装置として用いられている場合は、この時点で、被測定抵抗１を不良品として選別する。
【００１８】
また、上記と同様のコンタクトチェックは、上記と同様に構成された第２の診断用定電流源回路１２と差動アンプ１５と第２の診断回路１８を用いて、測定リード線４ａ及び５ａについても行われ、ここで接触不良が検出されるとエラー信号Ｄ１８がＣＰＵ１９に出力される。
【００１９】
ここで、第１の診断回路１６の構成図を図４に示す。同図において、差動アンプ１３の出力信号Ａ１３は、基準電圧２１との比較信号を出力するコンパレータ２０に接続され、その出力はＤフリップフロップ２３の入力端子Ｄに接続される。
【００２０】
Ｄフリップフロップ２３は、ＣＰＵ１９から入力される制御信号ＥＮのアップエッジによって入力端子Ｄに入力された信号をラッチし、その信号を出力端子Ｑから出力する回路である。このＤフリップフロップ２３の出力がエラー信号Ｄ１６としてＣＰＵ１９に出力される。
【００２１】
このような構成の第１の診断回路１６において、測定用リード線２ａ及び３ａと被測定抵抗１との間に接触不良が発生した場合の動作を図５に示すタイムチャートを用いて説明する。同図は、このような場合における差動アンプ１３の出力Ａ１３と、コンパレータ２０の出力Ｄ２０と、フリップフロップ２３の制御信号ＥＮと、エラー信号Ｄ１６の関係を示す図である。
【００２２】
図５において、ＣＰＵ１９は、コンタクトチェックを開始する時、（Ｔ１に示すタイミングである。）前記各スイッチ回路６〜９に対して制御信号を出力し、各スイッチ回路６〜９の固定接点ｃを可動接点ｂに接続する。
【００２３】
この時、差動アンプ１３の出力信号Ａ１３が、第１の診断回路１６に入力される。この時入力される出力信号Ａ１３は、前述の理由により基準電圧２１より大きい高い値となる。（Ｔ２に示すタイミングである。）
【００２４】
コンパレータ２０は、出力信号Ａ１３と基準電圧２１を比較し、出力信号Ａ１３が基準電圧２１より大きいので出力Ｄ２０をハイ状態とする。（Ｔ３に示すタイミングである。）
【００２５】
ＣＰＵ１９は、コンタクトチェックを開始して一定時間が経過するとＤフリップフロップ２３に制御信号ＥＮを出力する。（Ｔ４に示すタイミングである。）
【００２６】
Ｄフリップフロップ２３は制御信号ＥＮのアップエッジを検出し、（Ｔ５に示すタイミングである。）この時入力端子Ｄに入力されたハイ状態の出力信号Ｄ２０をラッチし、出力端子Ｑよりエラー信号Ｄ１６としてＣＰＵ１９へ出力する。（Ｔ６に示すタイミングである。）
【００２７】
次にＣＰＵ１９は、前記各スイッチ回路６〜９に対して制御信号を出力し、各スイッチ回路６〜９の固定接点ｃを可動接点ａに接続し、コンタクトチェックを終了する。（Ｔ７に示すタイミングである。）つまり、各スイッチ回路６〜９の固定接点ｃが可動接点ｂに接続されている期間Ｔ８が計測装置１００がコンタクトチェックを実施している期間である。
【００２８】
また、前記第１の診断回路１６において、測定用リード線２ａと３ａが被測定抵抗１に正常に結線され接触不良が発生していない場合の動作を図６に示すタイムチャートを用いて説明する。同図に示した信号は、図５と同様である。
【００２９】
図６において、ＣＰＵ１９は、コンタクトチェックを開始する時、（Ｔ１に示すタイミングである。）前記各スイッチ回路６〜９に対して制御信号を出力し、各スイッチ回路６〜９の固定接点ｃを可動接点ｂに接続する。
【００３０】
この時、差動アンプ１３の出力信号Ａ１３が、第１の診断回路１６に入力される。この時入力される出力信号Ａ１３は、前述の理由により基準電圧２１より小さい値となる。（Ｔ２に示すタイミングである。）
【００３１】
コンパレータ２０は、出力信号Ａ１３と基準電圧２１を比較し、出力信号Ａ１３が基準電圧２１より大きいので出力Ｄ２０をロー状態とする。（Ｔ３に示すタイミングである。）
【００３２】
ＣＰＵ１９は、コンタクトチェックを開始して一定時間が経過するとＤフリップフロップ２３に制御信号ＥＮを出力する。（Ｔ４に示すタイミングである。）
【００３３】
Ｄフリップフロップ２３は制御信号ＥＮのアップエッジを検出し、（Ｔ５に示すタイミングである。）この時入力端子Ｄに入力されたロー状態の出力信号Ｄ２０をラッチする。この時、Ｄフリップフロップ２３の出力端子Ｑから出力される信号はロー状態であり、エラー信号Ｄ１６はＣＰＵ１９へ出力されない。（Ｔ６に示すタイミングである。）
【００３４】
次にＣＰＵ１９は、前記各スイッチ回路６〜９に対して制御信号を出力し、各スイッチ回路６〜９の固定接点ｃを可動接点ａに接続し、コンタクトチェックを終了する。（Ｔ７に示すタイミングである。）
【００３５】
このような動作によって、第１の診断回路１６は、測定用リード線２ａ及び３ａと被測定抵抗１とのコンタクトチェックを実施し、エラー信号Ｄ１６はＣＰＵ１９へ出力する。尚、第２の診断回路１８は、第１の診断回路１６と同じ構成の回路であり、測定用リード線４ａ及び５ａと被測定抵抗１とのコンタクトチェックを上記と同様の動作によって実施し、エラー信号Ｄ１８をＣＰＵ１９へ出力する
【００３６】
計測装置１００は、上記に説明した構成の回路を用いて被測定抵抗と測定用リード線とのコンタクトチェックを実施し、両者の結線状態が正常と判断された時の測定値を有効値として用いることにより誤測定を防止することが可能となる。
【００３７】
【発明が解決しようとする課題】
しかしながら従来の計測装置では、コンタクトチェックの判断が瞬間的に行われるため、接触不良の状態によってはコンタクトチェックの誤判断が発生するという問題点があった。
【００３８】
これは、図４に示した第１の診断回路１６において、コンタクトチェックの判断を、ＣＰＵ１９から出力される制御信号ＥＮのアップエッジが検出された瞬間のコンパレータ２０の出力信号Ｄ２０の状態で判断しているために発生する問題である。例えば、図７に示すように、測定用リード線と被測定抵抗１との接触不良によって、差動アンプ１３の出力Ａ１３が激しく変動している場合、正しくは接触不良と判断されるべきところ、制御信号ＥＮのアップエッジがＴ１０のタイミングに来た時、これは正常と判断されてしまう。
【００３９】
ここでコンタクトチェックが正常と判断されたことによって、計測装置１００は被測定抵抗の抵抗測定を行うが、このような不安定な信号が差動アンプ１４を介してＡ／Ｄ変換器１７に入力されたとしても、Ａ／Ｄ変換器１７が積分型であった場合は、入力信号が平均化され、抵抗測定値が正常な範囲に入ってしまう場合がある。
【００４０】
計測装置１００が例えばチップ抵抗の製造ラインの検査装置として用いられている場合、このような場合は、コンタクトチェックも抵抗測定値も正常であるため、正しくは不良品であるべき被測定抵抗が良品として判断されてしまう。
【００４１】
また、例えばチップ抵抗の製造ラインにおいて、測定用リード線が被測定抵抗に完全に接触するための安定時間が充分にとられている場合は、図７に示したような状態となる可能性は極めて小さく、従来の計測装置でも信頼性に問題は無かった。しかし、近年ではチップ抵抗の需要の増大と共に製造ラインのタクトタイムは年々短くなり、測定用リード線が被測定抵抗に完全に接触するための安定時間も限界まで短くする必要性に迫られている。一方、製品の品質と信頼性に対する要求は年々厳しくなっている。このような状況において従来の計測装置では測定の高い信頼性を確保することは困難である。
【００４２】
本発明は、上記課題を解決するもので、コンタクトチェックの判断をある一定期間継続して行うことが可能な計測装置を提供することを目的とする。
【００４３】
【課題を解決するための手段】
このような目的を達成するために請求項１に記載の発明では、被測定物の両端に定電流供給用配線および電圧測定用配線を接続して定電流を供給すると共に前記被測定物の両端に発生する電圧を検出する４線式抵抗測定回路と、
前記被測定物の同一端に接続された前記定電流供給用配線および前記電圧測定用配線に定電流を供給して配線抵抗に対応する電圧を検出し、基準電圧を超えているか否かを診断する診断回路と、
前記被測定物の両端に発生する電圧に基づいて前記被測定物の抵抗値を算出すると共に前記診断回路の診断結果に基づいて前記定電流供給用配線および前記電圧測定用配線の少なくともいずれか一方の接続不良を検出するＣＰＵと、
を備えた計測装置において、
前記診断回路は、前記配線抵抗に対応する電圧と前記基準電圧の比較信号を出力するコンパレータと、
このコンパレータの出力と前記ＣＰＵが出力した制御信号のアンド信号を出力するアンド回路と、
を有し、
前記ＣＰＵは、前記制御信号を一定時間出力し、前記アンド信号に基づき前記一定時間継続して前記接続不良の検出を行うことを特徴とするものである。
【００４４】
これにより、前記コンパレータの出力と前記制御信号のアンド信号を診断回路から出力するエラー信号として出力することが可能となる。また、コンタクトチェックの判断を一定期間継続して行うことが可能となるため、コンタクトチェックの検出感度が向上し、信頼性の高い抵抗測定を行うことが可能となる。
【００４５】
請求項２から３記載の発明では、請求項１に記載の計測装置において、コンタクトチェックと通常測定の切換えを安価でシンプルな回路で実現することが可能となる。
【００４６】
【発明の実施の形態】
以下図面を用いて本発明を詳しく説明する。図１は本発明に係る計測装置に適用された診断回路の一実施例を示す回路図である。その他の部分は図３に示した従来例と同様であるため、その説明を省略する。
【００４７】
図１は、本発明に係る計測装置に適用された第１の診断回路１６’の構成を示す回路図である。また、第２の診断回路１８は第１の診断回路１６’と同一構成の回路であるため、その説明を省略する
【００４８】
図１において、差動アンプ１３の出力信号Ａ１３は、基準電圧２１との比較信号を出力するコンパレータ２０に接続され、その出力はアンドゲート２７の入力端子に接続される。
【００４９】
また、アンドゲート２７の他の入力端子には、ＣＰＵ１９から入力される制御信号ＥＮ’が接続されている。このアンドゲート２７の出力がエラー信号Ｄ１６としてＣＰＵ１９に出力される。
【００５０】
このような構成の第１の診断回路１６’において、問題点として説明した図７のように、測定用リード線と被測定抵抗１との接触不良によって、差動アンプ１３の出力Ａ１３が激しく変動している場合の動作を図２に示すタイムチャートを用いて説明する。同図は、差動アンプ１３の出力Ａ１３と、コンパレータ２０の出力Ｄ２０と、アンドゲート２７に入力された制御信号ＥＮ’と、エラー信号Ｄ１６の関係を示す図である。
【００５１】
図２において、ＣＰＵ１９は、コンタクトチェックを開始する時、（Ｔ１に示すタイミングである。）前記各スイッチ回路６〜９に対して制御信号を出力し、各スイッチ回路６〜９の固定接点ｃを可動接点ｂに接続する。
【００５２】
この時、差動アンプ１３の出力信号Ａ１３が、第１の診断回路１６に入力される。この時入力される出力信号Ａ１３は、同図に示すように激しく変動する信号である。
【００５３】
コンパレータ２０は、出力信号Ａ１３と基準電圧２１を比較し、同図に示すような不規則なパルス状の出力信号Ｄ２０を出力する。
【００５４】
ＣＰＵ１９は、コンタクトチェックを開始して一定時間が経過するとアンドゲートの入力に接続された制御信号ＥＮ’をハイ状態とする。（Ｔ３に示すタイミングである。）
【００５５】
アンドゲート２７は、制御信号ＥＮ’とコンパレータ２０のアンド信号を出力する。従って、アンドゲート２７は制御信号ＥＮ’がハイ状態の期間Ｔ２において継続してコンパレータ２０の出力信号Ｄ２０をエラー信号Ｄ１６としてＣＰＵ１９へ出力する。
【００５６】
次にＣＰＵ１９は、前記各スイッチ回路６〜９に対して制御信号を出力し、各スイッチ回路６〜９の固定接点ｃを可動接点ａに接続し、コンタクトチェックを終了する。（Ｔ７に示すタイミングである。）
【００５７】
つまり、本発明の計測装置は、コンタクトチェック回路を図１のような構成とすることによって、コンタクトチェックの判断をある一定期間継続して行うことが可能となる。従ってＣＰＵ１９は、コンタクトチェック回路に入力される信号が測定用リード線の接触不良等によって激しく変動する場合においても確実に接触不良を検知することが可能となる。
【００５８】
なお、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。
【００５９】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１に記載の発明では、計測装置において、コンタクトチェックの判断を一定期間継続して行うことが可能となるため、コンタクトチェックの検出感度が向上し、信頼性の高い抵抗測定を行うことが可能となる。従って本発明の計測装置を例えばチップ抵抗の製造ラインの検査装置として用いる場合、短時間で正確に良品と不良品の判別を行うことが可能となる。
【００６０】
請求項２から３に記載の発明では、請求項１に記載された発明の計測装置において、コンタクトチェックと通常測定の切換えを安価でシンプルな回路で実現することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る計測装置の一実施例を示す回路図である。
【図２】本発明に係る計測装置の各部の信号を説明するタイムチャートである。
【図３】従来の計測装置の一例を示す構成図である。
【図４】従来の計測装置の診断回路の一例を示す回路図である。
【図５】従来の計測装置の各部の信号を説明するタイムチャートである。
【図６】従来の計測装置の各部の信号を説明するタイムチャートである。
【図７】従来の計測装置の各部の信号を説明するタイムチャートである。
【符号の説明】
１ 被測定抵抗
２ プラス電流端子
３ プラス電圧端子
４ マイナス電圧端子
５ マイナス電流端子
６、７、８、９ スイッチ回路
１０、１２ 診断用定電流源回路
１１ 測定用定電流源回路
１３、１４、１５ 差動アンプ
１６ 第１の診断回路
１７ Ａ／Ｄ変換器
１８ 第１の診断回路
１９ ＣＰＵ
２０ コンパレータ
２１ 基準電圧
２３ Ｄフリップフロップ
２７ ＡＮＤゲート
【発明の属する技術分野】
本発明は、被測定物の測定を行う前あるいは後に、計測装置と被測定物との結線状態を診断する診断機能を備えた計測装置に関し、特に診断回路を改善することによって、結線状態の診断を短時間で正確に行うことが可能な計測装置に関するものである。
【０００２】
【従来の技術】
近年、プリント基板の高密度実装化にともない、例えばこれに実装するチップ抵抗のように微小サイズの部品が大量に生産されている。このようなチップ抵抗を大量生産する製造ラインでは微小サイズの部品を高速で短時間に検査する必要があるため、測定用リード線とチップ抵抗との間に接触不良が発生しやすく、これに伴なう誤測定が多発していた。
【０００３】
その対策として、例えばチップ抵抗の抵抗測定を行う場合、その前あるいは後に、計測装置と被測定物を接続する測定用リード線が被測定物に完全に結線されているか否かの診断（以下、コンタクトチェックという。）を行い、両者の結線状態が正常と判断された時の測定値を有効値として採用している。また、チップ抵抗を大量生産する製造ラインにおいて、このコンタクトチェックに要する時間は、およそ１ｍｓｅｃ程度である。
【０００４】
このような目的に用いる従来のコンタクトチェック機能を備えた計測装置の構成を図３を用いて説明する。同図は従来のコンタクトチェック機能を備えた４線式抵抗計測装置の一例を示す構成図である。
【０００５】
同図において、被測定物である被測定抵抗１の一端アは、測定用リード線２ａ及び３ａを介して計測装置１００のプラス電流端子２及びプラス電圧端子３に接続され、被測定抵抗１の他の一端イは、測定用リード線５ａ及び４ａを介して計測装置１００のマイナス電流端子５及びマイナス電圧端子４に接続されている。また、ここで図中に記された２ｂ〜５ｂは、各測定用リード線２ａ〜５ａの接触抵抗を含めた配線抵抗である。
【０００６】
計測装置１００の内部では、第１の診断用定電流源回路１０の電流出力端子ウがスイッチ回路６の可動接点ｂに接続され、電流入力端子エがスイッチ回路７の可動接点ｂに接続されている。また、前記電流出力端子ウ及び電流入力端子エは第１の差動アンプ１３に接続され、この第１の差動アンプ１３の出力は第１の診断回路１６の入力に接続されている。
【０００７】
同様に、第２の診断用定電流源回路１２の電流出力端子オがスイッチ回路８の可動接点ｂに接続され、電流入力端子カがスイッチ回路９の可動接点ｂに接続されている。また、前記電流出力端子オ及び電流入力端子カは第２の差動アンプ１５に接続され、この第２の差動アンプ１５の出力は第２の診断回路１８の入力に接続されている。
【０００８】
更に、測定用定電流源回路１１の電流出力端子はスイッチ回路６の可動接点ａに接続され、電流入力端子はスイッチ回路９の可動接点ａに接続されている。また、スイッチ回路７の可動接点ａとスイッチ回路８の可動接点ａは差動アンプ１４に接続され、この差動アンプ１４の出力はＡ／Ｄ変換器１７の入力に接続されている。
【０００９】
スイッチ回路６の固定接点ｃはプラス電流端子２に接続され、スイッチ回路７の固定接点ｃはプラス電圧端子３に接続され、スイッチ回路８の固定接点ｃはマイナス電圧端子４に接続され、スイッチ回路９の固定接点ｃはマイナス電流端子５に接続されている。また、これらのスイッチ回路の動作はＣＰＵ１９から制御される。
【００１０】
また、第１の診断回路１６及びＡ／Ｄ変換器１７と第２の診断回路１８の出力は、ＣＰＵ１９に接続されている。
【００１１】
上記のような構成の計測装置１００の動作について以下に説明する。まず、計測装置１００が被測定抵抗１の抵抗測定を行う場合、ＣＰＵ１９から各スイッチ回路６〜９の固定接点ｃを可動接点ａに接続する制御信号が各スイッチ回路６〜９に出力される。これによって、各スイッチ回路６〜９の固定接点ｃは可動接点ａに接続される。
【００１２】
この時、測定用定電流源回路１１から既知の定電流Ｉ１１がプラス電流端子２とマイナス電流端子５を介して被測定抵抗１に供給され、被測定抵抗１の両端で発生する電圧がプラス電圧端子３とマイナス電圧端子４を介して差動アンプ１４に入力される。
【００１３】
差動アンプ１４の出力は、Ａ／Ｄ変換器１７によってデジタル値に変換されＣＰＵ１９に入力される。ＣＰＵ１９は、ここで得られたデジタル値Ｄ１７を前記既知の定電流Ｉ１１で除算することによって被測定抵抗１の抵抗値を求めることが可能である。
【００１４】
次に計測装置１００がコンタクトチェックを行う場合は、ＣＰＵ１９から各スイッチ回路６〜９の固定接点ｃを可動接点ｂに接続する制御信号が各スイッチ回路６〜９に出力される。これによって、各スイッチ回路６〜９の固定接点ｃは可動接点ｂに接続される。
【００１５】
この時、第１の診断用定電流源回路１０から定電流Ｉ１０がプラス電流端子２を介して測定用リード線２ａと３ａを通過し、プラス電圧端子３を介して第１の診断用定電流源回路１０に帰還する。この時、第１の診断用定電流源回路１０の両端には、測定リード線２ａと３ａの配線抵抗２ｂと３ｂに対応する電圧Ｖ１０が発生し、この電圧Ｖ１０は差動アンプ１３に入力され、その出力は第１の診断回路１６に入力される。
【００１６】
第１の診断回路１６に入力される差動アンプ１３の出力信号Ａ１３は、測定用リード線２ａと３ａが被測定抵抗１の一端アに完全に結線された状態の時、配線抵抗２ｂと３ｂを加算した値に定電流Ｉ１０を乗算した値となる。そしてこの値は、測定用リード線２ａと３ａの長さによって異なるが一般的に小さな値である。また、逆に測定用リード線２ａと３ａが被測定抵抗１の一端アにおいて接触不良をおこし完全に結線された状態でない場合、被測定抵抗１の一端アにおいて接触抵抗が増大するため、出力信号Ａ１３は一般的に大きな値となる。第１の診断回路１６は、この出力信号Ａ１３の値を適切に調整された基準電圧と比較することにより、測定抵抗１の一端アにおける接触不良を検出し、エラー信号Ｄ１６を発生してＣＰＵ１９に出力する。
【００１７】
ＣＰＵ１９は、前記エラー信号Ｄ１６が入力されると、前記被測定抵抗１の抵抗値を無効とし、異常が発生したことを測定者に通知する。また、計測装置１００が例えばチップ抵抗の製造ラインの検査装置として用いられている場合は、この時点で、被測定抵抗１を不良品として選別する。
【００１８】
また、上記と同様のコンタクトチェックは、上記と同様に構成された第２の診断用定電流源回路１２と差動アンプ１５と第２の診断回路１８を用いて、測定リード線４ａ及び５ａについても行われ、ここで接触不良が検出されるとエラー信号Ｄ１８がＣＰＵ１９に出力される。
【００１９】
ここで、第１の診断回路１６の構成図を図４に示す。同図において、差動アンプ１３の出力信号Ａ１３は、基準電圧２１との比較信号を出力するコンパレータ２０に接続され、その出力はＤフリップフロップ２３の入力端子Ｄに接続される。
【００２０】
Ｄフリップフロップ２３は、ＣＰＵ１９から入力される制御信号ＥＮのアップエッジによって入力端子Ｄに入力された信号をラッチし、その信号を出力端子Ｑから出力する回路である。このＤフリップフロップ２３の出力がエラー信号Ｄ１６としてＣＰＵ１９に出力される。
【００２１】
このような構成の第１の診断回路１６において、測定用リード線２ａ及び３ａと被測定抵抗１との間に接触不良が発生した場合の動作を図５に示すタイムチャートを用いて説明する。同図は、このような場合における差動アンプ１３の出力Ａ１３と、コンパレータ２０の出力Ｄ２０と、フリップフロップ２３の制御信号ＥＮと、エラー信号Ｄ１６の関係を示す図である。
【００２２】
図５において、ＣＰＵ１９は、コンタクトチェックを開始する時、（Ｔ１に示すタイミングである。）前記各スイッチ回路６〜９に対して制御信号を出力し、各スイッチ回路６〜９の固定接点ｃを可動接点ｂに接続する。
【００２３】
この時、差動アンプ１３の出力信号Ａ１３が、第１の診断回路１６に入力される。この時入力される出力信号Ａ１３は、前述の理由により基準電圧２１より大きい高い値となる。（Ｔ２に示すタイミングである。）
【００２４】
コンパレータ２０は、出力信号Ａ１３と基準電圧２１を比較し、出力信号Ａ１３が基準電圧２１より大きいので出力Ｄ２０をハイ状態とする。（Ｔ３に示すタイミングである。）
【００２５】
ＣＰＵ１９は、コンタクトチェックを開始して一定時間が経過するとＤフリップフロップ２３に制御信号ＥＮを出力する。（Ｔ４に示すタイミングである。）
【００２６】
Ｄフリップフロップ２３は制御信号ＥＮのアップエッジを検出し、（Ｔ５に示すタイミングである。）この時入力端子Ｄに入力されたハイ状態の出力信号Ｄ２０をラッチし、出力端子Ｑよりエラー信号Ｄ１６としてＣＰＵ１９へ出力する。（Ｔ６に示すタイミングである。）
【００２７】
次にＣＰＵ１９は、前記各スイッチ回路６〜９に対して制御信号を出力し、各スイッチ回路６〜９の固定接点ｃを可動接点ａに接続し、コンタクトチェックを終了する。（Ｔ７に示すタイミングである。）つまり、各スイッチ回路６〜９の固定接点ｃが可動接点ｂに接続されている期間Ｔ８が計測装置１００がコンタクトチェックを実施している期間である。
【００２８】
また、前記第１の診断回路１６において、測定用リード線２ａと３ａが被測定抵抗１に正常に結線され接触不良が発生していない場合の動作を図６に示すタイムチャートを用いて説明する。同図に示した信号は、図５と同様である。
【００２９】
図６において、ＣＰＵ１９は、コンタクトチェックを開始する時、（Ｔ１に示すタイミングである。）前記各スイッチ回路６〜９に対して制御信号を出力し、各スイッチ回路６〜９の固定接点ｃを可動接点ｂに接続する。
【００３０】
この時、差動アンプ１３の出力信号Ａ１３が、第１の診断回路１６に入力される。この時入力される出力信号Ａ１３は、前述の理由により基準電圧２１より小さい値となる。（Ｔ２に示すタイミングである。）
【００３１】
コンパレータ２０は、出力信号Ａ１３と基準電圧２１を比較し、出力信号Ａ１３が基準電圧２１より大きいので出力Ｄ２０をロー状態とする。（Ｔ３に示すタイミングである。）
【００３２】
ＣＰＵ１９は、コンタクトチェックを開始して一定時間が経過するとＤフリップフロップ２３に制御信号ＥＮを出力する。（Ｔ４に示すタイミングである。）
【００３３】
Ｄフリップフロップ２３は制御信号ＥＮのアップエッジを検出し、（Ｔ５に示すタイミングである。）この時入力端子Ｄに入力されたロー状態の出力信号Ｄ２０をラッチする。この時、Ｄフリップフロップ２３の出力端子Ｑから出力される信号はロー状態であり、エラー信号Ｄ１６はＣＰＵ１９へ出力されない。（Ｔ６に示すタイミングである。）
【００３４】
次にＣＰＵ１９は、前記各スイッチ回路６〜９に対して制御信号を出力し、各スイッチ回路６〜９の固定接点ｃを可動接点ａに接続し、コンタクトチェックを終了する。（Ｔ７に示すタイミングである。）
【００３５】
このような動作によって、第１の診断回路１６は、測定用リード線２ａ及び３ａと被測定抵抗１とのコンタクトチェックを実施し、エラー信号Ｄ１６はＣＰＵ１９へ出力する。尚、第２の診断回路１８は、第１の診断回路１６と同じ構成の回路であり、測定用リード線４ａ及び５ａと被測定抵抗１とのコンタクトチェックを上記と同様の動作によって実施し、エラー信号Ｄ１８をＣＰＵ１９へ出力する
【００３６】
計測装置１００は、上記に説明した構成の回路を用いて被測定抵抗と測定用リード線とのコンタクトチェックを実施し、両者の結線状態が正常と判断された時の測定値を有効値として用いることにより誤測定を防止することが可能となる。
【００３７】
【発明が解決しようとする課題】
しかしながら従来の計測装置では、コンタクトチェックの判断が瞬間的に行われるため、接触不良の状態によってはコンタクトチェックの誤判断が発生するという問題点があった。
【００３８】
これは、図４に示した第１の診断回路１６において、コンタクトチェックの判断を、ＣＰＵ１９から出力される制御信号ＥＮのアップエッジが検出された瞬間のコンパレータ２０の出力信号Ｄ２０の状態で判断しているために発生する問題である。例えば、図７に示すように、測定用リード線と被測定抵抗１との接触不良によって、差動アンプ１３の出力Ａ１３が激しく変動している場合、正しくは接触不良と判断されるべきところ、制御信号ＥＮのアップエッジがＴ１０のタイミングに来た時、これは正常と判断されてしまう。
【００３９】
ここでコンタクトチェックが正常と判断されたことによって、計測装置１００は被測定抵抗の抵抗測定を行うが、このような不安定な信号が差動アンプ１４を介してＡ／Ｄ変換器１７に入力されたとしても、Ａ／Ｄ変換器１７が積分型であった場合は、入力信号が平均化され、抵抗測定値が正常な範囲に入ってしまう場合がある。
【００４０】
計測装置１００が例えばチップ抵抗の製造ラインの検査装置として用いられている場合、このような場合は、コンタクトチェックも抵抗測定値も正常であるため、正しくは不良品であるべき被測定抵抗が良品として判断されてしまう。
【００４１】
また、例えばチップ抵抗の製造ラインにおいて、測定用リード線が被測定抵抗に完全に接触するための安定時間が充分にとられている場合は、図７に示したような状態となる可能性は極めて小さく、従来の計測装置でも信頼性に問題は無かった。しかし、近年ではチップ抵抗の需要の増大と共に製造ラインのタクトタイムは年々短くなり、測定用リード線が被測定抵抗に完全に接触するための安定時間も限界まで短くする必要性に迫られている。一方、製品の品質と信頼性に対する要求は年々厳しくなっている。このような状況において従来の計測装置では測定の高い信頼性を確保することは困難である。
【００４２】
本発明は、上記課題を解決するもので、コンタクトチェックの判断をある一定期間継続して行うことが可能な計測装置を提供することを目的とする。
【００４３】
【課題を解決するための手段】
このような目的を達成するために請求項１に記載の発明では、被測定物の両端に定電流供給用配線および電圧測定用配線を接続して定電流を供給すると共に前記被測定物の両端に発生する電圧を検出する４線式抵抗測定回路と、
前記被測定物の同一端に接続された前記定電流供給用配線および前記電圧測定用配線に定電流を供給して配線抵抗に対応する電圧を検出し、基準電圧を超えているか否かを診断する診断回路と、
前記被測定物の両端に発生する電圧に基づいて前記被測定物の抵抗値を算出すると共に前記診断回路の診断結果に基づいて前記定電流供給用配線および前記電圧測定用配線の少なくともいずれか一方の接続不良を検出するＣＰＵと、
を備えた計測装置において、
前記診断回路は、前記配線抵抗に対応する電圧と前記基準電圧の比較信号を出力するコンパレータと、
このコンパレータの出力と前記ＣＰＵが出力した制御信号のアンド信号を出力するアンド回路と、
を有し、
前記ＣＰＵは、前記制御信号を一定時間出力し、前記アンド信号に基づき前記一定時間継続して前記接続不良の検出を行うことを特徴とするものである。
【００４４】
これにより、前記コンパレータの出力と前記制御信号のアンド信号を診断回路から出力するエラー信号として出力することが可能となる。また、コンタクトチェックの判断を一定期間継続して行うことが可能となるため、コンタクトチェックの検出感度が向上し、信頼性の高い抵抗測定を行うことが可能となる。
【００４５】
請求項２から３記載の発明では、請求項１に記載の計測装置において、コンタクトチェックと通常測定の切換えを安価でシンプルな回路で実現することが可能となる。
【００４６】
【発明の実施の形態】
以下図面を用いて本発明を詳しく説明する。図１は本発明に係る計測装置に適用された診断回路の一実施例を示す回路図である。その他の部分は図３に示した従来例と同様であるため、その説明を省略する。
【００４７】
図１は、本発明に係る計測装置に適用された第１の診断回路１６’の構成を示す回路図である。また、第２の診断回路１８は第１の診断回路１６’と同一構成の回路であるため、その説明を省略する
【００４８】
図１において、差動アンプ１３の出力信号Ａ１３は、基準電圧２１との比較信号を出力するコンパレータ２０に接続され、その出力はアンドゲート２７の入力端子に接続される。
【００４９】
また、アンドゲート２７の他の入力端子には、ＣＰＵ１９から入力される制御信号ＥＮ’が接続されている。このアンドゲート２７の出力がエラー信号Ｄ１６としてＣＰＵ１９に出力される。
【００５０】
このような構成の第１の診断回路１６’において、問題点として説明した図７のように、測定用リード線と被測定抵抗１との接触不良によって、差動アンプ１３の出力Ａ１３が激しく変動している場合の動作を図２に示すタイムチャートを用いて説明する。同図は、差動アンプ１３の出力Ａ１３と、コンパレータ２０の出力Ｄ２０と、アンドゲート２７に入力された制御信号ＥＮ’と、エラー信号Ｄ１６の関係を示す図である。
【００５１】
図２において、ＣＰＵ１９は、コンタクトチェックを開始する時、（Ｔ１に示すタイミングである。）前記各スイッチ回路６〜９に対して制御信号を出力し、各スイッチ回路６〜９の固定接点ｃを可動接点ｂに接続する。
【００５２】
この時、差動アンプ１３の出力信号Ａ１３が、第１の診断回路１６に入力される。この時入力される出力信号Ａ１３は、同図に示すように激しく変動する信号である。
【００５３】
コンパレータ２０は、出力信号Ａ１３と基準電圧２１を比較し、同図に示すような不規則なパルス状の出力信号Ｄ２０を出力する。
【００５４】
ＣＰＵ１９は、コンタクトチェックを開始して一定時間が経過するとアンドゲートの入力に接続された制御信号ＥＮ’をハイ状態とする。（Ｔ３に示すタイミングである。）
【００５５】
アンドゲート２７は、制御信号ＥＮ’とコンパレータ２０のアンド信号を出力する。従って、アンドゲート２７は制御信号ＥＮ’がハイ状態の期間Ｔ２において継続してコンパレータ２０の出力信号Ｄ２０をエラー信号Ｄ１６としてＣＰＵ１９へ出力する。
【００５６】
次にＣＰＵ１９は、前記各スイッチ回路６〜９に対して制御信号を出力し、各スイッチ回路６〜９の固定接点ｃを可動接点ａに接続し、コンタクトチェックを終了する。（Ｔ７に示すタイミングである。）
【００５７】
つまり、本発明の計測装置は、コンタクトチェック回路を図１のような構成とすることによって、コンタクトチェックの判断をある一定期間継続して行うことが可能となる。従ってＣＰＵ１９は、コンタクトチェック回路に入力される信号が測定用リード線の接触不良等によって激しく変動する場合においても確実に接触不良を検知することが可能となる。
【００５８】
なお、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。
【００５９】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１に記載の発明では、計測装置において、コンタクトチェックの判断を一定期間継続して行うことが可能となるため、コンタクトチェックの検出感度が向上し、信頼性の高い抵抗測定を行うことが可能となる。従って本発明の計測装置を例えばチップ抵抗の製造ラインの検査装置として用いる場合、短時間で正確に良品と不良品の判別を行うことが可能となる。
【００６０】
請求項２から３に記載の発明では、請求項１に記載された発明の計測装置において、コンタクトチェックと通常測定の切換えを安価でシンプルな回路で実現することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る計測装置の一実施例を示す回路図である。
【図２】本発明に係る計測装置の各部の信号を説明するタイムチャートである。
【図３】従来の計測装置の一例を示す構成図である。
【図４】従来の計測装置の診断回路の一例を示す回路図である。
【図５】従来の計測装置の各部の信号を説明するタイムチャートである。
【図６】従来の計測装置の各部の信号を説明するタイムチャートである。
【図７】従来の計測装置の各部の信号を説明するタイムチャートである。
【符号の説明】
１ 被測定抵抗
２ プラス電流端子
３ プラス電圧端子
４ マイナス電圧端子
５ マイナス電流端子
６、７、８、９ スイッチ回路
１０、１２ 診断用定電流源回路
１１ 測定用定電流源回路
１３、１４、１５ 差動アンプ
１６ 第１の診断回路
１７ Ａ／Ｄ変換器
１８ 第１の診断回路
１９ ＣＰＵ
２０ コンパレータ
２１ 基準電圧
２３ Ｄフリップフロップ
２７ ＡＮＤゲート
Claims (3)
- 被測定物の両端に定電流供給用配線および電圧測定用配線を接続して定電流を供給すると共に前記被測定物の両端に発生する電圧を検出する４線式抵抗測定回路と、
前記被測定物の同一端に接続された前記定電流供給用配線および前記電圧測定用配線に定電流を供給して配線抵抗に対応する電圧を検出し、基準電圧を超えているか否かを診断する診断回路と、
前記被測定物の両端に発生する電圧に基づいて前記被測定物の抵抗値を算出すると共に前記診断回路の診断結果に基づいて前記定電流供給用配線および前記電圧測定用配線の少なくともいずれか一方の接続不良を検出するＣＰＵと、
を備えた計測装置において、
前記診断回路は、前記配線抵抗に対応する電圧と前記基準電圧の比較信号を出力するコンパレータと、
このコンパレータの出力と前記ＣＰＵが出力した制御信号のアンド信号を出力するアンド回路と、
を有し、
前記ＣＰＵは、前記制御信号を一定時間出力し、前記アンド信号に基づき前記一定時間継続して前記接続不良の検出を行うことを特徴とする計測装置。 - 前記定電流供給用配線および前記電圧測定用配線は、前記被測定物の抵抗測定を行う場合、スイッチ回路により前記４線式抵抗測定回路に接続されることを特徴とする請求項１に記載の計測装置。
- 前記定電流供給用配線および前記電圧測定用配線は、前記接続不良の診断を行う場合、前記スイッチ回路により前記診断回路に接続されることを特徴とする請求項２に記載の計測装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10374799A JP3728745B2 (ja) | 1999-04-12 | 1999-04-12 | 計測装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10374799A JP3728745B2 (ja) | 1999-04-12 | 1999-04-12 | 計測装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000292467A JP2000292467A (ja) | 2000-10-20 |
| JP3728745B2 true JP3728745B2 (ja) | 2005-12-21 |
Family
ID=14362189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10374799A Expired - Fee Related JP3728745B2 (ja) | 1999-04-12 | 1999-04-12 | 計測装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3728745B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS647339Y2 (ja) * | 1981-03-31 | 1989-02-27 | ||
| JPS61161771U (ja) * | 1985-03-29 | 1986-10-07 | ||
| JP3003658U (ja) * | 1994-04-28 | 1994-10-25 | アデックス株式会社 | インピーダンス測定装置 |
-
1999
- 1999-04-12 JP JP10374799A patent/JP3728745B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000292467A (ja) | 2000-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110595524B (zh) | 传感器饱和故障检测 | |
| US7471092B2 (en) | Test apparatus and test method | |
| US7317324B2 (en) | Semiconductor integrated circuit testing device and method | |
| JP2010139442A (ja) | 試験装置および診断方法 | |
| JP3728745B2 (ja) | 計測装置 | |
| US11156672B2 (en) | Semiconductor device | |
| JPH0120700Y2 (ja) | ||
| JP2007108041A (ja) | テスト信号発生回路、機能追加回路モジュール、および、半導体デバイスの検査システム | |
| JP4924231B2 (ja) | 半導体試験装置 | |
| TWI824686B (zh) | 檢測電路 | |
| US20020149387A1 (en) | Test circuit and test method | |
| JP4876026B2 (ja) | 基板検査装置 | |
| JPH04315068A (ja) | プリント回路板の検査装置 | |
| JP3148576B2 (ja) | 半導体集積回路のテスト回路及びテスト方法 | |
| JPH0511507Y2 (ja) | ||
| JP3168813B2 (ja) | 半導体集積回路試験装置 | |
| EP1367403A2 (en) | A method for detecting faults in electronic devices, based on quiescent current measurements | |
| JPH01100474A (ja) | 回路基板検査装置 | |
| JPH10300823A (ja) | プローバの点検方法 | |
| JPH04355378A (ja) | コンタクトプローブ接触確認法 | |
| JPS58123472A (ja) | 半導体特性測定装置 | |
| JPH07113850A (ja) | 半導体集積回路 | |
| JPH0737954A (ja) | コンタクト不良検出装置 | |
| JP2010107365A (ja) | 基板接続検査装置 | |
| JPS6239708B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050925 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |