KR20020001752A - 검사 장치 및 검사 방법, 검사 유닛 - Google Patents
검사 장치 및 검사 방법, 검사 유닛 Download PDFInfo
- Publication number
- KR20020001752A KR20020001752A KR1020017011415A KR20017011415A KR20020001752A KR 20020001752 A KR20020001752 A KR 20020001752A KR 1020017011415 A KR1020017011415 A KR 1020017011415A KR 20017011415 A KR20017011415 A KR 20017011415A KR 20020001752 A KR20020001752 A KR 20020001752A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive pattern
- cells
- cell
- inspection
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/312—Contactless testing by capacitive methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R17/00—Measuring arrangements involving comparison with a reference value, e.g. bridge
- G01R17/02—Arrangements in which the value to be measured is automatically compared with a reference value
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318392—Generation of test inputs, e.g. test vectors, patterns or sequences for sequential circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
본 발명은 완전히 비접촉으로 도전 패턴의 검사를 행할 수 있는 검사 장치 및 검사 방법, 검사 유닛을 제공하는 것을 과제로 한다.
회로 기판의 도전 패턴을 비접촉으로 검사하는 검사 방법으로써, 복수의 도전성을 갖는 셀(Ll)을 서로 이격하여, 회로 기판(100)의 도전 패턴에 따라서 배치하고, 적어도 하나의 셀(11)에 시간적으로 변화하는 검사 신호를 공급함으로써, 핀을 이용하지 않고 도전 패턴에 검사 신호를 공급하고, 검사 신호의 공급에 의해 도전 패턴을 거쳐서, 다른 셀(11)에 나타나는 출력 신호를 검출하고, 검출한 출력 신호에 의거하여 도전 패턴을 검사한다.
Description
회로 기판의 제조에 있어서는 기판 위에 도전 패턴을 실시한 후, 그 도전 패턴에 단선이나, 단락이 없는지의 여부를 검사할 필요가 있다.
종래, 그와 같은 검사의 수법으로서는 도전 패턴의 양단부에 핀을 접촉시켜 일단부측의 핀으로부터 도전 패턴에 전기 신호를 급전(給電)하고, 타단부측의 핀으로부터 그 전기 신호를 수전(受電)함으로써, 도전 패턴의 도통 테스트 등을 행하는 접촉식의 검사 수법이 알려져 있다.
그러나, 최근에는 도전 패턴의 고밀도화에 의해 각 도전 패턴에 핀을 정확하게 차례로 접촉시키는 것이 곤란한 상황이 되어, 수전측에서는 핀을 이용하지 않고, 도전 패턴과 접촉하는 일 없이 전기 신호를 수전하는 비접촉식의 검사 방법이 제안되어 있다.
이 비접촉식의 검사 수법에서는 검사의 대상이 되는 도전 패턴의 일단부측에 도전 패턴에 접촉하는 핀을 배치하는 동시에 타단부측에 도전 패턴에 비접촉으로 근접하여 센서를 배치한 후, 핀에 시간적으로 변화하는 전기 신호를 공급함으로써,도전 패턴과 센서 사이에 개재하는 정전 용량을 거쳐서 센서에 나타나는 전기 신호를 검출하여 도전 패턴의 단선 등을 검사하는 것이다.
이 수법에서는 도전 패턴의 일단부측으로만 핀을 접촉시키면 되므로, 특히 미세한 도전 패턴을 검사할 수 있다고 하는 이점이 있다.
그러나, 종래의 비접촉식의 검사 수법은 일단부측에는 핀을 접촉할 필요가 있으므로 완전히 비접촉으로 검사할 수는 없으며, 도전 패턴의 고밀도화가 더욱 진행되고 있는 오늘날에는 적용 범위에 한계가 발생할 우려가 있다.
또한, 일반적으로 도전 패턴의 일단부측에는 핀을 접촉하기 위한 패드 등을 설치할 필요가 있어, 본래 불필요한 패드 등을 설치하는 것은 실장 밀도의 향상에 역행하게 된다.
따라서, 본 발명의 목적은 완전히 비접촉으로 도전 패턴의 검사를 행할 수 있는 검사 장치 및 검사 방법, 검사 유닛을 제공하는 데 있다.
본 발명은 회로 기판의 도전 패턴의 검사에 관한 것이다.
도1은 본 발명의 일실시 형태에 관한 검사 장치(A)의 구성을 도시한 도면이다.
도2는 검사 유닛(1)의 구성을 도시한 도면이다.
도3은 검사 유닛(1)의 다른 예의 구성을 도시한 도면이다.
도4는 절환 회로(16)의 내부 블럭을 도시한 도면이다.
도5는 검사의 원리를 도시한 도면이다.
도6은 검사 대상이 되는 도전 패턴(101a 및 101b)과, 각 셀(1)과의 위치 관계를 도시한 도면이다.
도7은 도6에 있어서, 도전 패턴(101a)에 단선이 발생하고 있는 경우를 도시한 도면이다.
도8은 도6에 있어서, 도전 패턴(101a와 101b) 사이에 단락이 발생하고 있는 경우를 도시한 도면이다.
도9는 2개의 더미의 도전 패턴(102)을 부착한 회로 기판(100)을 도시한 도면이다.
도10은 도전 패턴의 좌표 검출시에 있어서의 도전 패턴(101a) 등과, 각 셀(11)과의 관계를 도시한 도면이다.
도11은 도전 패턴의 좌표 검출시에 있어서의 디스플레이(4a)의 표시예이다.
도12는 도전 패턴의 단선 검사시에 있어서의 도전 패턴(101a) 등과, 각 셀(11)과의 관계를 도시한 도면이다.
도13은 도전 패턴의 단선 검사시에 있어서의 디스플레이(4a)의 표시예이다.
도14는 도전 패턴의 단락 검사시에 있어서의 도전 패턴(101a) 등과, 각 셀(11)과의 관계를 도시한 도면이다.
도15는 도전 패턴의 단락 검사시에 있어서의 디스플레이(4a)의 표시예이다.
도16은 도전 패턴의 결함 검사시에 있어서의 도전 패턴(101a) 등과, 각 셀(11)과의 관계를 도시한 도면이다.
도17은 도전 패턴의 결함 검사시에 있어서의 디스플레이(4a)의 표시예이다.
본 발명에 따르면, 회로 기판의 도전 패턴을 비접촉으로 검사하는 검사 장치로써, 서로 이격하여 배치된 복수의 도전성을 갖는 셀과, 상기 셀에 시간적으로 변화하는 검사 신호를 공급하기 위한 공급 수단과, 상기 셀에 나타나는 출력 신호를 처리하기 위한 처리 수단과, 각각의 상기 셀을 개별로 상기 공급 수단 또는 상기 처리 수단에 접속 가능한 절환 수단과, 상기 절환 수단을 제어하는 제어 수단을 구비한 것을 특징으로 하는 검사 장치가 제공된다.
이 수단에 있어서, 도전 패턴에 상기 셀을 근접함으로써 양자는 용량 결합되게 된다. 따라서, 하나의 상기 셀에 상기 검사 신호를 공급하면, 상기 검사 신호에 따라서 도전 패턴에 신호가 나타나고, 또 다른 상기 셀에도 신호(출력 신호)가 나타나게 된다.
그래서, 상기 절환 수단에 의해 각각의 상기 셀을 상기 공급 수단 또는 상기 처리 수단에 개별로 접속함으로써, 핀을 이용하지 않고 완전히 비접촉으로 도전 패턴의 검사를 행할 수 있다.
또한, 본 발명에 따르면 회로 기판의 도전 패턴을 비접촉으로 검사하기 위한 검사 유닛으로써, 서로 이격하여 배치된 복수의 도전성을 갖는 셀과, 상기 셀에 대한 검사 신호가 입력되는 입력 단자와, 상기 셀로부터의 신호를 출력하기 위한 출력 단자와, 상기 셀을 선택하기 위한 제어 신호가 입력되는 제어 단자와, 상기 제어 신호에 의거하여 상기 각각의 상기 셀을 개별로 상기 입력 단자 또는 상기 출력 단자에 접속 가능한 절환 수단을 구비한 것을 특징으로 하는 검사 유닛이 제공된다.
이 수단에 있어서, 도전 패턴에 상기 셀을 근접함으로써 양자는 용량 결합되게 된다. 따라서, 하나의 상기 셀에 상기 검사 신호를 공급하면, 상기 검사 신호에 따라서 도전 패턴에 신호가 나타나고, 또 다른 상기 셀에도 신호(출력 신호)가 나타나게 된다.
그래서, 상기 절환 수단에 의해 각각의 상기 셀을 상기 입력 단자 또는 상기 출력 단자에 개별로 접속함으로써, 핀을 이용하지 않고 완전히 비접촉으로 도전 패턴의 검사를 행할 수 있다.
또한, 본 발명에 따르면 회로 기판의 도전 패턴을 비접촉으로 검사하는 검사 방법으로써, 복수의 도전성을 갖는 셀을 서로 이격하여 상기 도전 패턴에 따라서 배치하는 공정과, 적어도 하나의 상기 셀에 시간적으로 변화하는 검사 신호를 공급하는 공정과, 상기 검사 신호의 공급에 의해 상기 도전 패턴을 거쳐서 다른 상기 셀에 나타나는 출력 신호를 검출하는 공정과, 검출한 상기 출력 신호에 의거하여 상기 도전 패턴을 검사하는 공정을 포함하는 검사 방법이 제공된다.
이 수단에 있어서, 도전 패턴에 따라서 상기 셀을 배치함으로써, 양자는 용량 결합되게 된다. 따라서, 하나의 상기 셀에 상기 검사 신호를 공급함으로써 도전 패턴에 검사 신호를 공급할 수 있다. 또한, 상기 검사 신호에 따라서 도전 패턴에 신호가 나타나고, 또 다른 상기 셀에도 신호(출력 신호)가 나타나므로 이것을 검출함으로써 도전 패턴을 검사할 수 있다. 따라서, 핀을 이용하지 않고 완전히 비접촉으로 도전 패턴의 검사를 행할 수 있다.
도1은 회로 기판(100)의 도전 패턴을 검사하는 본 발명의 일실시 형태에 관한 검사 장치(A)의 구성을 도시한 도면이며, 도2는 검사 유닛(1)의 구성을 도시한 도면이다.
<검사 장치(A)의 구성>
검사 장치(A)는 검사 유닛(1)과, 검사 유닛(1)으로 검사 신호를 공급하는 신호원(2)과, 검사 유닛(1)으로부터 송출되는 출력 신호를 처리하는 처리 회로(3)와, 검사 유닛(1)의 제어나 처리 회로(3)로부터의 출력 신호에 의거하여 회로 기판(100)의 도전 패턴의 단선, 단락 등의 유무를 판정하는 컴퓨터(4)를 구비한다.
검사 유닛(1)은 서로 이격하여 배치된 복수의 셀(11)과, 신호원(2)으로부터의 검사 신호가 입력되는 입력 단자(12)와, 셀(11)로부터의 출력 신호를 출력하기 위한 출력 단자(13)와, 컴퓨터(4)로부터의 제어 신호가 입력되는 제어 단자(14)와, GND에 접속하는 GND 단자(15)와, 각 셀(11)과, 입력 단자(12), 출력 단자(13) 또는 GND 단자(15) 사이의 접속을 절환하는 절환 회로(16)를 구비한다.
검사 유닛(1)은 셀(11)이 노출된 면을 회로 기판(100)의 도전 패턴에 면하여 배치되도록 하여 사용되고, 셀(11)과 도전 패턴과의 간격은 대략 0.05 ㎜ 내지 0.5 ㎜의 범위가 바람직하다. 또, 도1의 회로 기판(100)에서는 한 쪽면측에만 도전 패턴이 설치되어 있는 경우를 상정하고 있지만, 양면에 설치되어 있는 경우는 검사 유닛(1)을 2개 이용하여 회로 기판을 샌드위치하도록 배치하여 검사할 수도 있다.
검사 장치(A)에서는 후에 그 원리를 설명하는 바와 같이, 어떤 셀(11)에 검사 신호를 공급함으로써, 도전 패턴 상에 전기 신호를 발생시키는 동시에, 그 도전패턴 상의 전기 신호에 의해 다른 셀(11)에 나타나는 신호(이하, 출력 신호라 함)에 의거하여 그 도전 패턴의 검사를 행한다.
검사 유닛(1)에 있어서, 각 셀(11)은 도전성을 갖는 재료로 구성되고, 그와 같은 재료로서는, 예를 들어 알루미늄, 동 등의 금속이나 반도체 등을 예로 들 수 있다. 또, 검사 유닛(1)에서는 회로 기판(100)의 형상에 맞추어서 각 셀(11)을 평면적으로 배치하고 있으나, 입체적으로 배치해도 좋다.
각 셀(11)의 형상은 도2에 도시한 바와 같이 전부 형상을 통일하는 것이 바람직하다. 이것은 도전 패턴으로의 검사 신호의 공급 및 도전 패턴에 나타나는 신호의 수신을 각 셀(11)에서 균일하게 행하기 위해서이다.
또한, 각 셀(11)은 도2에 도시한 바와 같이 행방향 및 열방향으로 각각 8개씩 등간격으로 배열된 매트릭스형으로 구성하는 것이 바람직하다. 그렇게 하면, 도전 패턴에 면하는 단위 면적마다의 셀(11) 수의 불균일을 저감할 수 있는 동시에, 각 셀(11) 사이의 상대적인 위치 관계를 분명하게 해, 각 셀(11)의 위치의 특정을 용이화할 수 있기 때문이다. 단, 검사하는 회로 기판의 형상 등에 따라서, 예를 들어 도3에 도시한 바와 같이 단지 1열분만큼 배치하도록 해도 좋다.
검사 유닛(11)에서는 셀(11)의 총수가 64개가 되지만, 이것은 본 실시 형태를 설명하는 데 있어서 편의적으로 정한 것이며, 실제로는 예를 들어 5 내지 50 ㎛의 사각형에 20만 내지 200만개의 셀을 배치할 수 있다. 이와 같이 셀(11)의 크기, 간격 등을 설정하는 데 있어서는 보다 정확한 검사를 실현하기 위해, 도전 패턴의 선폭에 대하여, 대개 2개의 셀이 포함되는 크기, 간격을 설정하는 것이 바람직하다.
절환 회로(16)는, 예를 들어 멀티플렉서, 디플렉서 등으로 구성할 수 있다. 도4는 절환 회로(16)의 내부 블럭도이다.
절환 회로(16)는 컴퓨터(4)로부터의 제어 신호에 따라서, 각 셀(11)을 개별로 입력 단자(12), 출력 단자(13) 또는 GND 단자(15) 중 어느 하나에 접속한다. 이하, 셀(11)을 입력 단자(12)에 접속하는 것을「급전으로 절환함」이라 하고, 출력 단자(13)에 접속하는 것을「수전으로 절환함」이라 한다.
본 실시 형태에서는 출력 단자(13)를 하나만 설치하고 있으므로, 출력 단자(13)에 접속되는 셀(11)은 하나에 한정되지만, 출력 단자(13)를 각 셀(11) 단위로 설치하고, 복수의 셀(11)로부터 동시에 신호를 취득할 수도 있다.
또, 각 셀(11)을 GND 단자(15)에 접속 가능하게 한 것은 어느 하나의 셀(11)로부터 출력 신호를 취하는 경우에, 그 S/N비를 향상하기 위해서이지만, GND 단자(15)에 접속하지 않아도 충분한 S/N비를 얻을 수 있는 경우는 GND 단자(15)를 설치하지 않고 각 셀(11)을 단순히 오픈하게 하는 절환으로 해도 좋다.
신호원(2)은 교류 신호, 펄스 신호 등과 같은 시간적으로 변화하는 검사 신호, 본 실시 형태에서는 전압이 주기적으로 변화하는 전기 신호를 항상 발생하는 것이다. 검사 신호의 전압 변화의 주기로서는, 예를 들어 500 kHz 내지 10 MHz가 바람직하다. 또, 본 실시 형태에서는 신호원(2)을 독립된 구성으로 하였지만, 컴퓨터(4)로부터 그와 같은 검사 신호를 발생하도록 구성해도 좋다.
처리 회로(3)는 각 셀(11)로부터의 출력 신호를 컴퓨터(4)에서 처리하기 쉽도록 신호 처리를 행하는 것이며, 도1에 도시한 바와 같이 출력 신호를 증폭하는 증폭기(3a)를 구비하지만, 그 밖에 필터 회로, A/D 변환기 등을 설치할 수 있다.
컴퓨터(4)는 절환 회로(16)에 제어 신호를 송출하고, 어떤 셀(11)을 어떤 단자(12, 13, 15)에 접속할 것인가를 설정하는 외에, 각 셀(11)로부터의 출력 신호 등에 의거하여 도전 패턴의 단선, 단락, 혹은 결함의 유무를 판정한다.
또, 컴퓨터(4)는 각 셀(11)로부터의 출력 신호 등에 의거하여 검사 대상인 도전 패턴의 화상을 디스플레이(4a)에 표시하는 기능을 갖는다.
<검사의 기본 원리>
도5는 검사의 기본 원리를 도시한 도면이다.
도5에 있어서, 셀(11a)은 급전으로 절환되고, 셀(11b)은 수전으로 절환되고 있는 것으로 한다. 셀(11a)과 그 바로 아래에 위치하는 회로 기판(100) 상의 도전 패턴(101)과의 사이는 공기, 또는 검사 환경의 분위기를 유전체로서 용량 결합되어 있으므로, 신호원(2)으로부터 검사 신호가 셀(11a)에 입력되면, 그 검사 신호의 전압의 변화에 의해 도전 패턴(101)에 전류가 발생하게 된다.
한편, 셀(11b)과 도전 패턴(101)과의 사이도 용량 결합되어 있으므로, 도전 패턴(101)으로 흐른 전류는 셀(11b)로 유입하게 된다(출력 신호).
그리고, 이 출력 신호의 강도(예를 들어, 그 전압의 진폭)의 강약에 의해, 예를 들어 도전 패턴(101)에 단선이 발생하고 있는지의 여부를 판정할 수 있게 된다.
<<검사 방법 1>>
<단선 검사>
이하, 검사 장치(A)에 의한 도전 패턴의 단선 검사에 대해 설명한다. 도6은 검사 대상이 되는 도전 패턴(101a 및 101b)(파선으로 도시함)과, 각 셀(11)과의 위치 관계를 도시한 도면이며, 또 도6 중, X1 내지 X8 및 Y1 내지 Y8은 어느 하나의 셀(11)을 특정하기 위한 좌표를 나타내고 있다. 이하, 셀(X1, Y1)로 나타낸 때는 셀(11) 중, 좌표(X1, Y1)에 위치하는 셀을 의미한다.
도전 패턴(101a)의 단선 검사를 행하는 경우를 상정하면, 우선 컴퓨터(4)가 도전 패턴(101a) 상에 배치되어 있는 셀(11) 중에서, 급전으로 절환하는 하나 또는 일군의 셀(11)과, 수전으로 절환하는 하나 또는 복수의 셀(11)을 선정한다. 선정에 있어서는 가능한 한 도전 패턴(101a)의 양단부 부근에 위치하는 셀(11)을 선정하는 것이 바람직하다. 이 단선 검사에서는 급전으로 절환된 셀(11)과, 수전으로 절환된 셀(11)과의 사이의 영역에 존재하는 도전 패턴(101a)의 부분에 대해 검사가 가능하기 때문이다.
선정 결과, 예를 들어 급전으로 절환하는 것이 셀(X2, Y2)과, 수전으로 절환하는 것이 셀(X7, Y6)로 선정된 것으로 하면, 컴퓨터(4)는 검사 유닛(1)의 절환 회로(16)에 제어 신호를 송출하여 셀(X2, Y2)을 입력 단자(12)에, 셀(X7, Y6)을 출력 단자(13)에, 나머지 셀(11)을 GND 단자(15)에 각각 접속시킨다. 또, 급전으로 절환하는 셀(11)을 복수 선택한 경우는 그들을 동시에 절환할 수 있으나, 수전으로 절환하는 셀(11)을 복수 선택한 경우는 동시에 절환하지 않고, 선택한 셀(11)을 순서대로 절환하게 된다.
그러면, 신호원(2)으로부터의 검사 신호가 셀(X2, Y2)에 입력되어 도전 패턴(101a)에 전류가 발생하고, 또한 셀(X7, Y6)로부터 출력 신호가 발생한다. 발생한 출력 신호는 처리 회로(3)를 통과해 컴퓨터(4)로 송출되고, 컴퓨터(4)는 출력 신호의 강도에 의해 단선하고 있는지의 여부를 판정한다.
컴퓨터(4)는 미리 정한 임계치보다 출력 신호의 강도가 높음 또는 낮음에 따라, 도전 패턴(101a)이 단선되어 있는지의 여부를 판정한다. 예를 들어 도7에 도시한 바와 같이 도전 패턴(101a)이 도중에서 끊겨 있으면, 셀(X7, Y6)로부터의 출력 신호의 강도는 상대적으로 낮아지므로, 단선이라 판정할 수 있다. 또한, 도6에 도시한 바와 같이 도전 패턴(101a)이 이어져 있으면, 셀(X7, Y6)로부터의 출력 신호의 강도는 상대적으로 높아지므로, 단선되어 있지 않다고 판정할 수 있다. 단선되어 있는 경우에 있어서도 출력 신호가 발생하는 것은 단선된 패턴 사이도 용량 결합되어 있다고 생각할 수 있기 때문이다.
또, 단선의 유무를 판정하기 위한 임계치는 미리 더미의 도전 패턴을 이용하여, 단선되어 있는 경우와, 그렇지 않은 경우에서 예비 실험을 행하여 설정할 수 있다.
또한, 임계치를 이용하지 않고 복수의 도전 패턴에 대해 상기 검사를 행하여, 각 검사에 있어서의 출력 신호의 강도를 서로 비교하여 상대적으로 낮은 것에 관한 도전 패턴을 단선이라 판정하고, 높은 것에 관한 도전 패턴을 단선되어 있지 않다고 판정할 수도 있다.
<단락 검사>
이하, 검사 장치(A)에 의한 도전 패턴의 단락 검사에 대해 설명한다.
도6에 있어서의 도전 패턴(101a)과 도전 패턴(101b) 사이의 단락 검사를 행하는 경우를 상정하면, 우선 컴퓨터(4)가 도전 패턴(101a) 상 또는 도전 패턴(101b) 상에 배치된 셀(11) 중에서, 급전으로 절환하는 하나 또는 일군의 셀(11)과, 수전으로 절환하는 하나 또는 복수의 셀(11)을 선정한다.
선정 결과, 예를 들어 급전으로 절환하는 것이 셀(X2, Y2)과, 수전으로 절환하는 것이 셀(X2, Y6)로 선정된 것으로 하면, 컴퓨터(4)는 검사 유닛(1)의 절환 회로(16)에 제어 신호를 송출하여, 셀(X2, Y2)을 입력 단자(12)에, 셀(X2, Y6)을 출력 단자(13)에, 나머지 셀(11)을 GND 단자(15)에 각각 접속시킨다. 또, 급전으로 절환하는 셀(11)을 복수 선택한 경우는 그들을 동시에 절환할 수 있지만, 수전으로 절환하는 셀(11)을 복수 선택한 경우는 동시에 절환하지 않고, 선택한 셀(11)을 순서대로 절환하게 된다.
그러면, 신호원(2)으로부터의 검사 신호가 셀(X2, Y2)에 입력된다. 이 때, 도8에 도시한 바와 같이 도전 패턴(101a)과 도전 패턴(101b)이 단락되어 있으면, 이들의 도전 패턴을 통해 전류가 흘러 셀(X2, Y6)에 출력 신호가 발생된다. 발생된 출력 신호는 처리 회로(3)를 통해 컴퓨터(4)로 송출되고, 컴퓨터(4)는 출력 신호의 강도에 의해 단락되어 있는지의 여부를 판정한다.
컴퓨터(4)는 단선 검사의 경우와 마찬가지로, 미리 정한 임계치보다 출력 신호의 강도가 높거나 또는 낮음, 또는 다른 단락 검사에 있어서의 출력 신호의 강도와의 비교에 의해 도전 패턴(101a)과 도전 패턴(101b) 사이에서 단락이 발생하고있는지의 여부를 판정한다. 또, 단락되어 있지 않은 경우에 있어서도 출력 신호가 발생하는 것은 단선된 패턴 사이도 용량 결합되어 있다고 생각할 수 있기 때문이다.
<<검사 방법 2>>
다음에, 셀(11)로부터의 출력 신호에 의거하여 화상을 형성하고, 도전 패턴(101)(a, b)의 단선, 단락, 결함을 검사하는 경우에 대해 설명한다.
<도전 패턴의 좌표 검출>
우선, 검사하는 도전 패턴(101a 및 101b)과, 각 셀(11)과의 위치 관계를 검출한다. 즉, 도전 패턴(101a 또는 101b) 상에 어떤 셀(11)이 배치되어 있는지를 검출한다. 검사 유닛(1)을 회로 기판(100) 상에 배치하는 정밀도에도 한계가 있으며, 특히 검사 대상이 되는 도전 패턴이 미세한 것으로써, 이에 대응하여 미소인 셀을 이용하는 경우에는 양자의 위치 관계를 정확하게 컴퓨터(4)가 인식할 필요가 있기 때문이다.
컴퓨터(4)는 검사하는 도전 패턴의 위치, 형상을 나타낸 도형 데이터(이하, 도전 패턴 데이터라 함)를 미리 기록하고 있으며, 이 도전 패턴 데이터와 검사 유닛(1)에 의해 실제로 검출한 도전 패턴을 비교하여, 각 셀(11)과 도전 패턴과의 위치 관계를 인식한다.
위치 관계의 인식에 있어서는 검사 유닛(1)으로 검출하기 쉬운 특징적인 형상을 갖는 특정한 도전 패턴의 전부 또는 일부를 안표로서, 그 위치를 검출함에 따른 인식 또는 더미의 도전 패턴을 회로 기판에 미리 부착해 두고, 이것을 안표로서그 위치를 검출함에 따른 인식을 행할 수 있다. 여기에서는, 후자의 경우에 대해 설명한다.
도9는 2개의 더미의 도전 패턴(102)을 부착한 회로 기판(100)을 도시한 도면이다. 도전 패턴(102)은 모두 도전 패턴(101a)에 연결되어 있다.
그리고, 도10에 도시한 바와 같이 회로 기판(100)에 대하여 셀(11)이 배치되어 있다고 하면, 컴퓨터(4)는 도전 패턴 데이터를 참조함으로써, 도전 패턴(101a) 등과 셀(11)과의 큰 위치 관계는 알고 있으므로, 도전 패턴(101a) 상에 위치하고 있는 복수의 셀(11)을 선택하여 급전으로 동시에 절환하고, 더미의 도전 패턴(102) 상에 위치하고 있는 복수의 셀(11)을 선택하여 차례로 수전으로 절환한다. 도10에서는 굵은선으로 둘러싼 영역(201)에 포함되는 4개의 셀(11)을 급전으로 절환하고, 영역(202)에 포함되는 합계(18)의 셀(11)을 수전으로 차례로 절환한다.
그러면, 신호원(2)으로부터의 검사 신호가 영역(201)에 포함되는 셀(11)에 입력되고, 도전 패턴(101a 및 102)에 전류가 발생해 영역(202)에 포함되는 각각의 셀(11)로부터 출력 신호를 얻을 수 있다. 발생한 출력 신호는 처리 회로(3)를 통해 컴퓨터(4)로 송출된다.
컴퓨터(4)는 출력 신호에 의거하여 더미의 도전 패턴(102)의 위치를 인식하고, 각 셀(11)과 도전 패턴(101a 및 101b)과의 위치 관계를 특정할 수 있다. 또한, 컴퓨터(4)는 각 셀(11)로부터의 출력 신호를 화소 신호로서 화상 데이터를 생성하고, 디스플레이(4a)에 이것을 표시할 수도 있다. 도11은 디스플레이(4a)의 표시예이며, 각 화소(300)는 각각 각 셀(11)에 대응하고 있다. 그리고, 화소(X8,Y8) 및 화소(X8, Y1)가 더미의 도전 패턴(102)을 도시하고 있으며, 굵은선으로 둘러싼 영역(301)이 도전 패턴(101a)의 일부를 나타내고 있는 것을 알 수 있다. 이 경우, 어떤 화소(300)가 더미의 도전 패턴(102)에 대응하는지를 컴퓨터(4)에 의해 자동 인식하는 것은 아니며, 검사자가 나타내도록 해도 좋다.
또, 더미의 도전 패턴(102)을 2개 설치한 것은 2점을 알 수 있으면, XY 방향의 위치 관계 및 방향의 위치 관계를 인식할 수 있기 때문이다.
<단선 검사>
이하, 검사 장치(A)에 의한 도전 패턴의 단락 검사에 대해 설명한다.
도12는 단선되어 있는 도전 패턴(101a)을 검사하는 경우의 도전 패턴(101a 및 101b)과, 각 셀(11)과의 위치 관계를 도시한 도면이다. 또, 더미의 도전 패턴은 생략한다.
우선, 컴퓨터(4)가 도전 패턴(101a) 상에 배치되어 있는 셀(11) 중에서 급전으로 절환하는 하나 또는 일군의 셀(11)을 선택한다. 여기에서는 셀(X2, Y2)이 선택된 것으로 한다. 다음에, 수전으로 절환하는 셀(11)로서, 도전 패턴(101a) 상 및 그 경계 상에 배치되어 있는 셀(11)을 선택한다. 여기서는 굵은선으로 둘러싼 영역(204)에 포함되는 셀(11)이 선택된 것으로 한다.
이들의 선택에 있어서 셀(11)의 특정은, 상술한 <도전 패턴의 좌표 검출>의 처리에 의해 얻게 된 도전 패턴과 셀과의 위치 관계의 정보 및 도전 패턴 데이터에 의거하여 행하는 것은 물론이다.
컴퓨터는 검사 유닛(1)의 절환 회로(16)에 제어 신호를 송출하여, 셀(X2,Y2)을 입력 단자(12)에, 영역(204)에 포함되는 셀(11)을 차례로 출력 단자(13)에, 나머지 셀(11)을 GND 단자(15)에, 각각 접속시킨다.
그러면, 신호원(2)으로부터의 검사 신호가 셀(X2, Y2)에 입력되고, 도전 패턴(101a)에 전류가 발생해 영역(204)에 포함되는 각 셀(11)로부터 차례로 출력 신호가 발생한다. 발생한 출력 신호는 처리 회로(3)를 통해 컴퓨터(4)로 송출되고, 컴퓨터(4)는 각 출력 신호와 도전 패턴 데이터를 비교하여, 소정의 임계치를 기준으로 단선되어 있는지의 여부의 판정 및 그 위치의 특정을 행한다. 임계치는 상술한 <<검사 방법 1>>의 <단선 검사>의 경우와 마찬가지로 하여 설정할 수 있는 것은 물론이다.
또한, 컴퓨터(4)는 출력 신호를 화소 신호로서, 검출한 도전 패턴의 위치, 형상을 도시한 화상 데이터를 생성한다. 여기에서는, 화소 신호를 상기 임계치에 의해 2치화하여 화상 데이터를 생성하고, 그 화상 데이터에 관한 화상을 디스플레이(4a)에 표시한다. 도13은 그 표시예를 도시한 도면이다.
도전 패턴(101a)은 도12에 도시한 바와 같이 셀(X5, Y4) 주변에서 단선되어 있지만, 도13의 표시예에 따르면 화소(X5, Y4)의 주변 부분으로부터 화상이 도중에 끊겨 있어 단선되어 있는 것 및 단선 부위를 알 수 있다.
또, 화소 신호를 2치화한 경우에 대해 설명하였으나, 다치화해도 좋은 것은 물론이다.
<단락 검사>
이하, 검사 장치(A)에 의한 도전 패턴의 단락 검사에 대해 설명한다.
도14는, 단선되어 있는 도전 패턴(101a)을 검사하는 경우의 도전 패턴(101a 및 101b)과, 각 셀(11)과의 위치 관계를 도시한 도면이다.
우선, 컴퓨터(4)가 도전 패턴(101a) 상 또는 도전 패턴(101b) 상에 배치되어 있는 셀(11) 중에서 급전으로 절환하는 하나 또는 일군의 셀(11)을 선택한다. 여기에서는 셀(X2, Y2)이 선택된 것으로 한다. 다음에, 수전으로 절환하는 셀(11)로서, 도전 패턴(101a) 상 또는 도전 패턴(101b) 상에 배치되어 있는 셀(11)을 선택한다. 여기에서는 굵은선으로 둘러싼 영역(205)에 포함되는 셀(11)이 선택된 것으로 한다.
컴퓨터(4)는 검사 유닛(1)의 절환 회로(16)에 제어 신호를 송출하여 셀(X2, Y2)을 입력 단자(12)에, 영역(205)에 포함되는 셀(11)을 차례로 출력 단자(13)에, 나머지 셀(11)을 GND 단자(15)에, 각각 접속시킨다.
그러면, 신호원(2)으로부터의 검사 신호가 셀(X2, Y2)에 입력되고, 도14와 같이 도전 패턴(101a)과 도전 패턴(101b)이 단락되어 있으면, 이들을 전류가 흘러 도전 패턴(101b) 상에 배치된 각 셀(11)로부터 차례로 출력 신호가 발생된다. 발생된 출력 신호는 처리 회로(3)를 통해 컴퓨터(4)로 송출되고, 컴퓨터(4)는 각 출력 신호와 신호 패턴 데이터를 비교하여 소정의 임계치를 기준으로 단락되어 있는지의 여부의 판정 및 그 위치의 특정을 행한다.
또한, 컴퓨터(4)는 출력 신호를 화소 신호로서 검출한 도전 패턴의 위치, 형상을 도시한 화상 데이터를 생성하고, 그 화상 데이터에 관한 화상을 디스플레이(4a)에 표시한다. 도15는 그 표시예를 도시한 도면이다.
도전 패턴(101a)과 도전 패턴(101b)은 도14에 도시한 바와 같이, 셀(X4, Y5)의 주변에서 단락되어 있으므로, 도15의 표시예에 있어서도 도전 패턴(101b)에 대응하는 영역 및 단락 부위인 화소(X5, Y4)의 주변 부분에 화상이 나타나 있어, 단락되어 있는 것 및 단락 부위를 알 수 있다.
<결함 검사>
이하, 검사 장치(A)에 의한 도전 패턴의 단락 검사에 대해 설명한다.
결함이라 함은 도전 패턴이 연속하고 있지만, 도중에서 일부가 누락되어 있는 경우를 말한다. 도16은 결함이 발생한 도전 패턴(101a)을 검사하는 경우의 도전 패턴(101a 및 101b)과, 각 셀(11)과의 위치 관계를 도시한 도면이다.
우선, 컴퓨터(4)가 도전 패턴(101a) 상에 배치되어 있는 셀(11) 중에서, 급전으로 절환하는 하나 또는 일군의 셀(11)을 선택한다. 여기에서는, 셀(X2, Y2)이 선택된 것으로 한다. 다음에, 수전으로 절환하는 셀(11)로서 도전 패턴(101a) 상 및 그 주위에 배치되어 있는 셀(11)을 선택한다. 여기에서는 굵은선으로 둘러싼 영역(206)에 포함되는 셀(11)이 선택된 것으로 한다.
컴퓨터(4)는 검사 유닛(1)의 절환 회로(16)에 제어 신호를 송출하여, 셀(X2, Y2)을 입력 단자(12)에, 영역(206)에 포함되는 셀(11)을 차례로 출력 단자(13)에, 나머지 셀(11)을 GND 단자(15)에, 각각 접속시킨다.
그러면, 신호원(2)으로부터의 검사 신호가 셀(X2, Y2)에 입력되고, 도전 패턴(101a)으로 전류가 흘러 도전 패턴(101a) 상에 배치된 각 셀(11)로부터 차례로 출력 신호가 발생한다. 발생한 출력 신호는 처리 회로(3)를 통해 컴퓨터(4)로 송출되고, 컴퓨터(4)는 각 출력 신호와 도전 패턴 데이터를 비교하여 소정의 임계치를 기준으로, 도전 패턴(101a)에 결함이 있는지의 여부의 판정 및 그 위치의 특정을 행한다.
또한, 컴퓨터(4)는 출력 신호를 화소 신호로서, 검출한 도전 패턴의 위치, 형상을 도시한 화상 데이터를 생성하고, 그 화상 데이터에 관한 화상을 디스플레이(4a)에 표시한다. 도17은 그 표시예를 도시한 도면이다.
도전 패턴(101a)은, 도16에 도시한 바와 같이 셀(X4, Y2)의 주변에서 결함이 발생하고 있으므로, 도17의 표시예에 있어서도 결함 부위인 화소(X4, Y2)에 화상이 없어, 도전 패턴(101a)이 결함되어 있는 것 및 그 부위를 알 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면 완전히 비접촉으로 도전 패턴의 검사를 행할 수 있다.
Claims (24)
- 회로 기판의 도전 패턴을 비접촉으로 검사하는 검사 장치로서,서로 이격하여 배치된 복수의 도전성을 갖는 셀과,상기 셀에 시간적으로 변화하는 검사 신호를 공급하기 위한 공급 수단과,상기 셀에 나타나는 출력 신호를 처리하기 위한 처리 수단과,각각의 상기 셀을 개별로 상기 공급 수단 또는 상기 처리 수단에 접속 가능한 절환 수단과,상기 절환 수단을 제어하는 제어 수단을 구비한 것을 특징으로 하는 검사 장치.
- 제1항에 있어서, 상기 출력 신호에 의거하여 상기 도전 패턴의 단선, 또는 단락 중 적어도 어느 하나에 대해 판정하는 판정 수단을 구비한 것을 특징으로 하는 검사 장치.
- 제2항에 있어서, 상기 판정 수단은 상기 단선 또는 상기 단락을 검사하는 경우에, 상기 출력 신호의 강도가 소정의 임계치를 초과하는지의 여부에 의해 상기 단선 또는 단락을 판정하는 것을 특징으로 하는 검사 장치.
- 제2항에 있어서, 상기 판정 수단은 상기 단선 또는 상기 단락을 검사하는 경우에, 다른 상기 도전 패턴에 대해 검사를 행하고, 각각의 검사에 있어서의 상기 출력 신호의 강도를 서로 비교함으로써 판정하는 것을 특징으로 하는 검사 장치.
- 제1항에 있어서, 상기 도전 패턴의 위치 및 형상에 관한 도전 패턴 데이터를 기억한 기억 수단을 구비한 것을 특징으로 하는 검사 장치.
- 제5항에 있어서, 상기 제어 수단은 상기 도전 패턴에 의거하여 상기 절환 수단에 의해 접속을 절환하는 상기 셀을 특정하는 것을 특징으로 하는 검사 장치.
- 제1항에 있어서, 각각의 상기 셀에 나타나는 상기 출력 신호에 의거하여 검사한 상기 도전 패턴의 위치 및 형상을 도시한 화상의 화상 데이터를 생성하는 수단을 구비한 것을 특징으로 하는 검사 장치.
- 제7항에 있어서, 상기 화상을 표시하는 수단을 구비한 것을 특징으로 하는 검사 장치.
- 제7항 또는 제8항에 있어서, 상기 화상 데이터를 생성하기 위해, 상기 제어 수단은 상기 셀의 적어도 어느 하나를 상기 공급 수단에 접속하면서, 다른 전부 또는 일정 영역에 속하는 상기 셀을 1개씩 차례로 상기 처리 수단에 접속하도록 상기 절환 수단을 제어하는 것을 특징으로 하는 검사 장치.
- 제7항 내지 제9항 중 어느 한 항에 있어서, 상기 도전 패턴의 단선을 검사하는 경우, 상기 제어 수단은 검사하는 상기 도전 패턴의 일단부 상에 위치하는 적어도 하나의 상기 셀을 상기 공급 수단에 접속하면서, 검사하는 상기 도전 패턴의 타단부 상에 위치하는 하나의 상기 셀을 상기 처리 수단에 또는 복수의 상기 셀을 차례로 상기 처리 수단에 접속하도록 상기 절환 수단을 제어하는 것을 특징으로 하는 검사 장치.
- 제7항 내지 제10항 중 어느 한 항에 있어서, 한 쌍의 상기 도전 패턴의 상기 단락을 검사하는 경우, 상기 제어 수단은 검사하는 한 쪽의 상기 도전 패턴 상에 위치하는 적어도 하나의 상기 셀을 상기 공급 수단에 접속하면서, 검사하는 다른 쪽의 상기 도전 패턴 상에 위치하는 하나의 상기 셀을 상기 처리 수단에 또는 복수의 상기 셀을 차례로 상기 처리 수단에 접속하도록 상기 절환 수단을 제어하는 것을 특징으로 하는 검사 장치.
- 제7항 내지 제11항 중 어느 한 항에 있어서, 상기 도전 패턴의 결함을 검사하는 경우, 상기 제어 수단은 검사하는 상기 도전 패턴 상의 적어도 하나의 상기 셀을 상기 공급 수단에 접속하면서, 상기 검사하는 도전 패턴 상 및 그 주위 상에 위치하는 상기 공급 수단에 접속한 상기 셀 이외의 상기 셀을 차례로 상기 처리 수단에 접속하도록 상기 절환 수단을 제어하는 것을 특징으로 하는 검사 장치.
- 제7항 내지 제12항 중 어느 한 항에 있어서, 상기 도전 패턴의 위치 및 형상에 관한 도전 패턴 데이터를 기억한 기억 수단을 구비하고, 상기 화상 데이터와 상기 도전 패턴 데이터를 비교함으로써, 상기 도전 패턴의 단선, 단락, 혹은 결함 중 적어도 어느 하나를 판정하는 수단을 구비한 것을 특징으로 하는 검사 장치.
- 제7항 내지 제12항 중 어느 한 항에 있어서, 상기 도전 패턴의 위치 및 형상에 관한 도전 패턴 데이터를 기억한 기억 수단을 구비하고, 상기 화상 데이터와 상기 도전 패턴 데이터를 비교함으로써, 검사하는 상기 도전 패턴의 위치 어긋남을 검출하는 수단을 구비한 것을 특징으로 하는 검사 장치.
- 제14항에 있어서, 상기 비교는 특징적인 형상의 상기 도전 패턴 또는 이미 실시한 더미의 도전 패턴에 의거하여 행하는 것을 특징으로 하는 검사 장치.
- 제1항 내지 제15항 중 어느 한 항에 있어서, 상기 절환 수단은 각각의 상기 셀을 개별로 상기 공급 수단, 상기 처리 수단 혹은 GND에 접속 가능하고, 상기 제어 수단은 상기 공급 수단 또는 상기 처리 수단 중 어느 쪽에도 접속하지 않은 상기 셀을 GND에 접속하도록 상기 절환 수단을 제어하는 것을 특징으로 하는 검사 장치.
- 제1항에 있어서, 상기 처리 수단을 상기 셀마다, 또는 복수의 상기 셀마다 설치한 것을 특징으로 하는 검사 장치.
- 회로 기판의 도전 패턴을 비접촉으로 검사하기 위한 검사 유닛으로서,서로 이격하여 배치된 복수의 도전성을 갖는 셀과,상기 셀에 대한 검사 신호가 입력되는 입력 단자와,상기 셀로부터의 신호를 출력하기 위한 출력 단자와,상기 셀을 선택하기 위한 제어 신호가 입력되는 제어 단자와,상기 제어 신호에 의거하여, 상기 각각의 상기 셀을 개별로 상기 입력 단자 또는 상기 출력 단자에 접속 가능한 절환 수단을 구비한 것을 특징으로 하는 검사 유닛.
- 제18항에 있어서, GND에 접속되는 GND 단자를 갖고, 상기 절환 수단은 각각의 상기 셀을 개별로 상기 입력 단자, 상기 출력 단자 혹은 상기 GND 단자 중 어느 하나에 접속하는 것을 특징으로 하는 검사 유닛.
- 제18항 또는 제19항에 있어서, 상기 셀이 평면적으로 배치된 것을 특징으로 하는 검사 유닛.
- 제20항에 있어서, 상기 셀이 매트릭스형으로 배치된 것을 특징으로 하는 검사 장치.
- 제18항 내지 제21항 중 어느 한 항에 있어서, 각각의 상기 셀이 동일 형상인 것을 특징으로 하는 검사 유닛.
- 제18항 내지 제22항 중 어느 한 항에 있어서, 상기 셀의 재료가 금속 재료인 것을 특징으로 하는 검사 유닛.
- 회로 기판의 도전 패턴을 비접촉으로 검사하는 검사 방법으로써,복수의 도전성을 갖는 셀을 서로 이격하여 상기 도전 패턴에 따라서 배치하는 공정과,적어도 하나의 상기 셀에 시간적으로 변화하는 검사 신호를 공급하는 공정과,상기 검사 신호의 공급에 의해 상기 도전 패턴을 거쳐서 다른 상기 셀에 나타나는 출력 신호를 검출하는 공정과,검출한 상기 출력 신호에 의거하여 상기 도전 패턴을 검사하는 공정을 포함하는 것을 특징으로 하는 검사 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000033732A JP2001221824A (ja) | 2000-02-10 | 2000-02-10 | 検査装置及び検査方法、検査ユニット |
JPJP-P-2000-00033732 | 2000-02-10 | ||
PCT/JP2001/000908 WO2001059469A1 (fr) | 2000-02-10 | 2001-02-09 | Testeur, procede de test et unite de test |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20020001752A true KR20020001752A (ko) | 2002-01-09 |
Family
ID=18558166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020017011415A KR20020001752A (ko) | 2000-02-10 | 2001-02-09 | 검사 장치 및 검사 방법, 검사 유닛 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6703849B2 (ko) |
JP (1) | JP2001221824A (ko) |
KR (1) | KR20020001752A (ko) |
CN (1) | CN100395554C (ko) |
TW (1) | TW495614B (ko) |
WO (1) | WO2001059469A1 (ko) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001228192A (ja) | 2000-02-18 | 2001-08-24 | Oht Inc | 検査装置及び検査装置の保持具 |
JP2002005981A (ja) * | 2000-06-16 | 2002-01-09 | Oht Inc | 検査装置及び検査方法 |
JP2002311075A (ja) * | 2000-06-16 | 2002-10-23 | Oht Inc | 回路基板の検査装置及び検査方法 |
JP4623887B2 (ja) * | 2001-08-27 | 2011-02-02 | オー・エイチ・ティー株式会社 | 検査装置用センサ及び検査装置 |
CN1549932A (zh) * | 2001-08-27 | 2004-11-24 | Oht��ʽ���� | 电路布线检查装置及电路布线检查方法 |
JP2003098213A (ja) * | 2001-09-20 | 2003-04-03 | Oht Inc | 検査装置並びに検査方法 |
JP2003098212A (ja) * | 2001-09-20 | 2003-04-03 | Oht Inc | 検査装置並びに検査方法 |
JP3785372B2 (ja) * | 2002-02-25 | 2006-06-14 | 富士写真フイルム株式会社 | シート状画像記録担体の状態検知装置 |
US6947853B2 (en) * | 2002-05-23 | 2005-09-20 | Oht, Inc. | Apparatus and method for inspecting electrical continuity of circuit board, jig for use therein, and recording medium thereon |
US20060043153A1 (en) * | 2002-11-30 | 2006-03-02 | Shuji Yamaoka | Circuit pattern inspection device and circuit pattern inspection method |
WO2009126257A1 (en) | 2008-04-07 | 2009-10-15 | E.I. Spectra, Llc | Method for manufactiring a microfluidic sensor |
DE102006005800B4 (de) * | 2006-02-08 | 2007-12-06 | Atg Test Systems Gmbh | Verfahren und Vorrichtung zum Testen von unbestückten Leiterplatten |
KR100799161B1 (ko) * | 2006-07-20 | 2008-01-29 | 마이크로 인스펙션 주식회사 | 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법 |
EP2195114B1 (en) * | 2007-09-29 | 2017-03-22 | El Spectra, LLC | Instrumented pipette tip |
EP2214833A4 (en) * | 2007-11-27 | 2012-11-14 | El Spectra Llc | PIPETTE INSTRUMENT ON FLUORESCENCE BASIS |
CN101614785B (zh) * | 2008-06-27 | 2012-02-29 | 华为技术有限公司 | 电路参数检测的方法和装置 |
DE102008030545A1 (de) * | 2008-06-27 | 2010-01-07 | Siemens Aktiengesellschaft | Vorrichtung und Verfahren zur berührungslosen Ankontaktierung von leitfähigen Strukturen, insbesondere von Dünnschicht-Transistor-Flüssigkristallanzeigen (Thin Film Transistor Liquid Crystal Displays) |
JP5122512B2 (ja) * | 2009-04-17 | 2013-01-16 | オー・エイチ・ティー株式会社 | 回路パターン検査装置 |
DE102011081666A1 (de) * | 2011-08-26 | 2013-02-28 | Siemens Aktiengesellschaft | Kontaktloser kapazitiver Abstandssensor |
JP5797502B2 (ja) * | 2011-09-08 | 2015-10-21 | 日本メクトロン株式会社 | 導通検査装置および導通検査方法 |
JP2013210247A (ja) * | 2012-03-30 | 2013-10-10 | Nidec-Read Corp | 絶縁検査装置及び絶縁検査方法 |
WO2014208129A1 (ja) * | 2013-06-28 | 2014-12-31 | シャープ株式会社 | タッチパネル用電極基板の検査方法 |
JP6014950B1 (ja) * | 2015-12-22 | 2016-10-26 | オー・エイチ・ティー株式会社 | 導電体パターン検査装置 |
CN107381317B (zh) * | 2017-08-31 | 2018-09-14 | 京东方科技集团股份有限公司 | 一种扶梯踏板检测装置及自动扶梯 |
CN110095704B (zh) * | 2019-04-17 | 2022-02-22 | 深圳市华星光电半导体显示技术有限公司 | 检测阵列基板中电路缺陷的装置及方法 |
CN113050620B (zh) * | 2019-12-26 | 2024-06-18 | 南京泉峰科技有限公司 | 自驱动设备系统及其边界线断线检测方法 |
CN113447858B (zh) * | 2020-11-11 | 2022-11-11 | 重庆康佳光电技术研究院有限公司 | 电路背板检测装置及检测方法 |
CN112798980A (zh) * | 2020-12-24 | 2021-05-14 | Tcl华星光电技术有限公司 | 用于发光面板异常检测的检测装置及检测方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4565966A (en) * | 1983-03-07 | 1986-01-21 | Kollmorgen Technologies Corporation | Method and apparatus for testing of electrical interconnection networks |
DE3671110D1 (de) * | 1985-09-04 | 1990-06-13 | Siemens Ag | Vorrichtung fuer die elektrische funktionspruefung von verdrahtungsfeldern, insbesondere von leiterplatten. |
JPH0610815B2 (ja) * | 1985-12-04 | 1994-02-09 | 株式会社日立製作所 | 配線パターンの検査方法およびその装置 |
US4771230A (en) * | 1986-10-02 | 1988-09-13 | Testamatic Corporation | Electro-luminescent method and testing system for unpopulated printed circuit boards, ceramic substrates, and the like having both electrical and electro-optical read-out |
JPH0425775A (ja) * | 1990-05-21 | 1992-01-29 | Hitachi Chem Co Ltd | 配線板の検査方法及び装置 |
JPH0783954A (ja) * | 1993-09-13 | 1995-03-31 | Toshiba Corp | 配線板検査機 |
JPH07140209A (ja) * | 1993-09-20 | 1995-06-02 | Fujitsu Ltd | 回路配線基板の検査装置およびその検査方法 |
JP2994259B2 (ja) * | 1996-03-28 | 1999-12-27 | オー・エイチ・ティー株式会社 | 基板検査方法および基板検査装置 |
JP3080595B2 (ja) * | 1997-02-28 | 2000-08-28 | 日本電産リード株式会社 | 基板検査装置および基板検査方法 |
JP2000002739A (ja) * | 1998-06-15 | 2000-01-07 | Yokohama System Kenkyusho:Kk | 導電ファインパタ−ン検査装置 |
JP3299189B2 (ja) * | 1998-07-06 | 2002-07-08 | オー・エイチ・ティー株式会社 | 基板検査装置及び基板検査方法 |
JP3415035B2 (ja) * | 1998-08-07 | 2003-06-09 | オー・エイチ・ティー株式会社 | 基板検査用センサプローブおよびその製造方法 |
JP3001520B1 (ja) * | 1998-08-24 | 2000-01-24 | アジアエレクトロニクス株式会社 | 高密度導通検査装置 |
JP3311698B2 (ja) * | 1998-11-19 | 2002-08-05 | オー・エイチ・ティー株式会社 | 回路基板の導通検査装置、導通検査方法、導通検査用治具および記録媒体 |
-
2000
- 2000-02-10 JP JP2000033732A patent/JP2001221824A/ja active Pending
-
2001
- 2001-02-06 TW TW090102458A patent/TW495614B/zh not_active IP Right Cessation
- 2001-02-09 WO PCT/JP2001/000908 patent/WO2001059469A1/ja active Application Filing
- 2001-02-09 CN CNB018000444A patent/CN100395554C/zh not_active Expired - Fee Related
- 2001-02-09 US US09/926,301 patent/US6703849B2/en not_active Expired - Fee Related
- 2001-02-09 KR KR1020017011415A patent/KR20020001752A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
WO2001059469A1 (fr) | 2001-08-16 |
JP2001221824A (ja) | 2001-08-17 |
US20020140442A1 (en) | 2002-10-03 |
CN1358274A (zh) | 2002-07-10 |
CN100395554C (zh) | 2008-06-18 |
TW495614B (en) | 2002-07-21 |
US6703849B2 (en) | 2004-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20020001752A (ko) | 검사 장치 및 검사 방법, 검사 유닛 | |
JP2994259B2 (ja) | 基板検査方法および基板検査装置 | |
US7173445B2 (en) | Sensor for inspection instrument and inspection instrument | |
US7138805B2 (en) | Device and method for inspection | |
TWI474012B (zh) | 導電圖案檢查裝置及檢查方法 | |
KR100823357B1 (ko) | 회로 패턴 검사 장치 | |
KR20100028275A (ko) | 평판 디스플레이의 전극라인 검사 장치 및 방법 | |
JP6248406B2 (ja) | 検査装置及び検査方法 | |
JP2008046060A (ja) | 測定装置 | |
JP2000221227A (ja) | 導電パターン検査装置及び方法 | |
WO2008001651A1 (fr) | Procédé d'inspection de carte et dispositif d'inspection de carte | |
JP4277398B2 (ja) | 配線板の検査装置 | |
JP2007322127A (ja) | 基板検査方法及び基板検査装置 | |
JP2006049599A (ja) | ウェハプローバ及び半導体装置の製造方法、半導体試験装置 | |
JP2005315775A (ja) | 片面移動式プローブを用いた4端子検査方法及び4端子検査用治具 | |
JP2002311075A (ja) | 回路基板の検査装置及び検査方法 | |
JP3001520B1 (ja) | 高密度導通検査装置 | |
JP2002131365A (ja) | 検査方法及び検査装置 | |
JP4257164B2 (ja) | 基板検査装置及び基板検査方法 | |
JP2000097983A (ja) | 配線一体型サスペンションにおける配線部の検査方法 | |
JPH087349B2 (ja) | 液晶表示パネルの検査装置およびその検査方法 | |
JPH05333105A (ja) | プローブニードルの位置検出方法 | |
JP2000149027A (ja) | 布線検査装置および方法 | |
JP2009250659A (ja) | 治具試験装置及び治具試験方法 | |
JPS6345544A (ja) | プリント基板検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
WITB | Written withdrawal of application |