KR20020001752A - Tester and testing method, and testing unit - Google Patents

Tester and testing method, and testing unit Download PDF

Info

Publication number
KR20020001752A
KR20020001752A KR1020017011415A KR20017011415A KR20020001752A KR 20020001752 A KR20020001752 A KR 20020001752A KR 1020017011415 A KR1020017011415 A KR 1020017011415A KR 20017011415 A KR20017011415 A KR 20017011415A KR 20020001752 A KR20020001752 A KR 20020001752A
Authority
KR
South Korea
Prior art keywords
conductive pattern
cells
cell
inspection
signal
Prior art date
Application number
KR1020017011415A
Other languages
Korean (ko)
Inventor
이시오까쇼오고
야마오까슈우지
Original Assignee
이시오까 쇼오고
오에이치티 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이시오까 쇼오고, 오에이치티 가부시끼가이샤 filed Critical 이시오까 쇼오고
Publication of KR20020001752A publication Critical patent/KR20020001752A/en

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/312Contactless testing by capacitive methods
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R17/00Measuring arrangements involving comparison with a reference value, e.g. bridge
    • G01R17/02Arrangements in which the value to be measured is automatically compared with a reference value
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318392Generation of test inputs, e.g. test vectors, patterns or sequences for sequential circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

본 발명은 완전히 비접촉으로 도전 패턴의 검사를 행할 수 있는 검사 장치 및 검사 방법, 검사 유닛을 제공하는 것을 과제로 한다.An object of this invention is to provide the test | inspection apparatus, the test method, and the test | inspection unit which can test a conductive pattern completely non-contact.

회로 기판의 도전 패턴을 비접촉으로 검사하는 검사 방법으로써, 복수의 도전성을 갖는 셀(Ll)을 서로 이격하여, 회로 기판(100)의 도전 패턴에 따라서 배치하고, 적어도 하나의 셀(11)에 시간적으로 변화하는 검사 신호를 공급함으로써, 핀을 이용하지 않고 도전 패턴에 검사 신호를 공급하고, 검사 신호의 공급에 의해 도전 패턴을 거쳐서, 다른 셀(11)에 나타나는 출력 신호를 검출하고, 검출한 출력 신호에 의거하여 도전 패턴을 검사한다.An inspection method for inspecting a conductive pattern of a circuit board in a non-contact manner, wherein the cells Ll having a plurality of conductivity are spaced apart from each other, and are disposed in accordance with the conductive pattern of the circuit board 100, and are temporally disposed in at least one cell 11. By supplying a test signal which is changed to the test signal, the test signal is supplied to the conductive pattern without using a pin, and the test signal is supplied to detect the output signal appearing in the other cell 11 via the conductive pattern, and the detected output Examine the conductive pattern based on the signal.

Description

검사 장치 및 검사 방법, 검사 유닛{TESTER AND TESTING METHOD, AND TESTING UNIT}Inspection device and inspection method, inspection unit {TESTER AND TESTING METHOD, AND TESTING UNIT}

회로 기판의 제조에 있어서는 기판 위에 도전 패턴을 실시한 후, 그 도전 패턴에 단선이나, 단락이 없는지의 여부를 검사할 필요가 있다.In the manufacture of a circuit board, after conducting a conductive pattern on a board | substrate, it is necessary to test whether there is disconnection or a short circuit in the conductive pattern.

종래, 그와 같은 검사의 수법으로서는 도전 패턴의 양단부에 핀을 접촉시켜 일단부측의 핀으로부터 도전 패턴에 전기 신호를 급전(給電)하고, 타단부측의 핀으로부터 그 전기 신호를 수전(受電)함으로써, 도전 패턴의 도통 테스트 등을 행하는 접촉식의 검사 수법이 알려져 있다.Conventionally, such a method of inspection involves contacting pins at both ends of a conductive pattern to feed an electrical signal from a pin on one end side to a conductive pattern, and to receive the electrical signal from a pin on the other end side. The contact inspection method which performs the conduction test of a conductive pattern, etc. is known.

그러나, 최근에는 도전 패턴의 고밀도화에 의해 각 도전 패턴에 핀을 정확하게 차례로 접촉시키는 것이 곤란한 상황이 되어, 수전측에서는 핀을 이용하지 않고, 도전 패턴과 접촉하는 일 없이 전기 신호를 수전하는 비접촉식의 검사 방법이 제안되어 있다.However, in recent years, it has become difficult to bring pins into contact with each conductive pattern in order by high density of the conductive patterns, and a non-contact inspection method for receiving electrical signals without contacting the conductive patterns without using the pins on the power receiving side. Is proposed.

이 비접촉식의 검사 수법에서는 검사의 대상이 되는 도전 패턴의 일단부측에 도전 패턴에 접촉하는 핀을 배치하는 동시에 타단부측에 도전 패턴에 비접촉으로 근접하여 센서를 배치한 후, 핀에 시간적으로 변화하는 전기 신호를 공급함으로써,도전 패턴과 센서 사이에 개재하는 정전 용량을 거쳐서 센서에 나타나는 전기 신호를 검출하여 도전 패턴의 단선 등을 검사하는 것이다.In this non-contact inspection method, a pin contacting the conductive pattern is disposed on one end side of the conductive pattern to be inspected, and a sensor is placed in contact with the conductive pattern in a non-contact manner on the other end side. By supplying an electrical signal, an electrical signal appearing on the sensor is detected through an electrostatic capacitance interposed between the conductive pattern and the sensor, and the disconnection of the conductive pattern is checked.

이 수법에서는 도전 패턴의 일단부측으로만 핀을 접촉시키면 되므로, 특히 미세한 도전 패턴을 검사할 수 있다고 하는 이점이 있다.In this method, since the pins only need to be brought into contact with one end side of the conductive pattern, there is an advantage that a particularly fine conductive pattern can be inspected.

그러나, 종래의 비접촉식의 검사 수법은 일단부측에는 핀을 접촉할 필요가 있으므로 완전히 비접촉으로 검사할 수는 없으며, 도전 패턴의 고밀도화가 더욱 진행되고 있는 오늘날에는 적용 범위에 한계가 발생할 우려가 있다.However, in the conventional non-contact inspection method, since it is necessary to contact the pin at one end side, it cannot be completely non-contact inspection, and there is a possibility that the application range will be limited in today when the densification of the conductive pattern is further progressed.

또한, 일반적으로 도전 패턴의 일단부측에는 핀을 접촉하기 위한 패드 등을 설치할 필요가 있어, 본래 불필요한 패드 등을 설치하는 것은 실장 밀도의 향상에 역행하게 된다.In general, it is necessary to provide a pad or the like for contacting the pins on one end side of the conductive pattern, and providing an unnecessary pad or the like inherently counters the improvement in the mounting density.

따라서, 본 발명의 목적은 완전히 비접촉으로 도전 패턴의 검사를 행할 수 있는 검사 장치 및 검사 방법, 검사 유닛을 제공하는 데 있다.Accordingly, it is an object of the present invention to provide an inspection apparatus, an inspection method, and an inspection unit which can inspect an electrically conductive pattern in a completely non-contact manner.

본 발명은 회로 기판의 도전 패턴의 검사에 관한 것이다.The present invention relates to the inspection of a conductive pattern of a circuit board.

도1은 본 발명의 일실시 형태에 관한 검사 장치(A)의 구성을 도시한 도면이다.1 is a diagram illustrating a configuration of an inspection apparatus A according to an embodiment of the present invention.

도2는 검사 유닛(1)의 구성을 도시한 도면이다.2 is a diagram illustrating the configuration of the inspection unit 1.

도3은 검사 유닛(1)의 다른 예의 구성을 도시한 도면이다.3 is a diagram illustrating a configuration of another example of the inspection unit 1.

도4는 절환 회로(16)의 내부 블럭을 도시한 도면이다.4 shows the internal block of the switching circuit 16. As shown in FIG.

도5는 검사의 원리를 도시한 도면이다.5 shows the principle of inspection.

도6은 검사 대상이 되는 도전 패턴(101a 및 101b)과, 각 셀(1)과의 위치 관계를 도시한 도면이다.FIG. 6 is a diagram showing the positional relationship between the conductive patterns 101a and 101b to be inspected and the cells 1.

도7은 도6에 있어서, 도전 패턴(101a)에 단선이 발생하고 있는 경우를 도시한 도면이다.FIG. 7 is a diagram showing a case where disconnection occurs in the conductive pattern 101a in FIG.

도8은 도6에 있어서, 도전 패턴(101a와 101b) 사이에 단락이 발생하고 있는 경우를 도시한 도면이다.FIG. 8 is a diagram showing a case where a short circuit occurs between the conductive patterns 101a and 101b in FIG.

도9는 2개의 더미의 도전 패턴(102)을 부착한 회로 기판(100)을 도시한 도면이다.9 shows a circuit board 100 to which two dummy conductive patterns 102 are attached.

도10은 도전 패턴의 좌표 검출시에 있어서의 도전 패턴(101a) 등과, 각 셀(11)과의 관계를 도시한 도면이다.FIG. 10 is a diagram showing a relationship between the conductive pattern 101a and the like and the respective cells 11 at the time of detecting the coordinates of the conductive pattern.

도11은 도전 패턴의 좌표 검출시에 있어서의 디스플레이(4a)의 표시예이다.11 is a display example of the display 4a at the time of detecting the coordinates of the conductive pattern.

도12는 도전 패턴의 단선 검사시에 있어서의 도전 패턴(101a) 등과, 각 셀(11)과의 관계를 도시한 도면이다.Fig. 12 is a diagram showing the relationship between the conductive pattern 101a and the like and the cells 11 at the time of disconnection inspection of the conductive pattern.

도13은 도전 패턴의 단선 검사시에 있어서의 디스플레이(4a)의 표시예이다.Fig. 13 is a display example of the display 4a at the time of disconnection inspection of the conductive pattern.

도14는 도전 패턴의 단락 검사시에 있어서의 도전 패턴(101a) 등과, 각 셀(11)과의 관계를 도시한 도면이다.Fig. 14 is a diagram showing the relationship between the conductive pattern 101a and the like and each cell 11 at the time of the short circuit inspection of the conductive pattern.

도15는 도전 패턴의 단락 검사시에 있어서의 디스플레이(4a)의 표시예이다.Fig. 15 is a display example of the display 4a during the short circuit inspection of the conductive pattern.

도16은 도전 패턴의 결함 검사시에 있어서의 도전 패턴(101a) 등과, 각 셀(11)과의 관계를 도시한 도면이다.Fig. 16 is a diagram showing the relationship between the conductive pattern 101a and the like and each cell 11 at the time of defect inspection of the conductive pattern.

도17은 도전 패턴의 결함 검사시에 있어서의 디스플레이(4a)의 표시예이다.Fig. 17 is a display example of the display 4a at the time of defect inspection of the conductive pattern.

본 발명에 따르면, 회로 기판의 도전 패턴을 비접촉으로 검사하는 검사 장치로써, 서로 이격하여 배치된 복수의 도전성을 갖는 셀과, 상기 셀에 시간적으로 변화하는 검사 신호를 공급하기 위한 공급 수단과, 상기 셀에 나타나는 출력 신호를 처리하기 위한 처리 수단과, 각각의 상기 셀을 개별로 상기 공급 수단 또는 상기 처리 수단에 접속 가능한 절환 수단과, 상기 절환 수단을 제어하는 제어 수단을 구비한 것을 특징으로 하는 검사 장치가 제공된다.According to the present invention, an inspection apparatus for inspecting a conductive pattern of a circuit board in a non-contact manner, comprising: cells having a plurality of conductivity spaced apart from each other, supply means for supplying a test signal that changes in time to the cell; Processing means for processing an output signal appearing in a cell, switching means capable of connecting each said cell to said supply means or said processing means individually, and a control means for controlling said switching means. An apparatus is provided.

이 수단에 있어서, 도전 패턴에 상기 셀을 근접함으로써 양자는 용량 결합되게 된다. 따라서, 하나의 상기 셀에 상기 검사 신호를 공급하면, 상기 검사 신호에 따라서 도전 패턴에 신호가 나타나고, 또 다른 상기 셀에도 신호(출력 신호)가 나타나게 된다.In this means, the proximity of the cell to the conductive pattern causes both to be capacitively coupled. Therefore, when the test signal is supplied to one of the cells, a signal appears in the conductive pattern according to the test signal, and a signal (output signal) appears in another cell.

그래서, 상기 절환 수단에 의해 각각의 상기 셀을 상기 공급 수단 또는 상기 처리 수단에 개별로 접속함으로써, 핀을 이용하지 않고 완전히 비접촉으로 도전 패턴의 검사를 행할 수 있다.Therefore, by individually connecting each said cell to the said supply means or the said processing means by the said switching means, the conductive pattern can be inspected completely without contact without using a pin.

또한, 본 발명에 따르면 회로 기판의 도전 패턴을 비접촉으로 검사하기 위한 검사 유닛으로써, 서로 이격하여 배치된 복수의 도전성을 갖는 셀과, 상기 셀에 대한 검사 신호가 입력되는 입력 단자와, 상기 셀로부터의 신호를 출력하기 위한 출력 단자와, 상기 셀을 선택하기 위한 제어 신호가 입력되는 제어 단자와, 상기 제어 신호에 의거하여 상기 각각의 상기 셀을 개별로 상기 입력 단자 또는 상기 출력 단자에 접속 가능한 절환 수단을 구비한 것을 특징으로 하는 검사 유닛이 제공된다.Further, according to the present invention, an inspection unit for non-contact inspection of a conductive pattern of a circuit board, comprising: a plurality of conductive cells spaced apart from each other, an input terminal to which an inspection signal for the cell is input, and from the cell An output terminal for outputting a signal of a signal, a control terminal to which a control signal for selecting the cell is input, and a switchable connection of the respective cells individually to the input terminal or the output terminal based on the control signal An inspection unit is provided comprising means.

이 수단에 있어서, 도전 패턴에 상기 셀을 근접함으로써 양자는 용량 결합되게 된다. 따라서, 하나의 상기 셀에 상기 검사 신호를 공급하면, 상기 검사 신호에 따라서 도전 패턴에 신호가 나타나고, 또 다른 상기 셀에도 신호(출력 신호)가 나타나게 된다.In this means, the proximity of the cell to the conductive pattern causes both to be capacitively coupled. Therefore, when the test signal is supplied to one of the cells, a signal appears in the conductive pattern according to the test signal, and a signal (output signal) appears in another cell.

그래서, 상기 절환 수단에 의해 각각의 상기 셀을 상기 입력 단자 또는 상기 출력 단자에 개별로 접속함으로써, 핀을 이용하지 않고 완전히 비접촉으로 도전 패턴의 검사를 행할 수 있다.Therefore, by individually connecting each said cell to the said input terminal or the said output terminal by the said switching means, the conductive pattern can be inspected completely without contact without using a pin.

또한, 본 발명에 따르면 회로 기판의 도전 패턴을 비접촉으로 검사하는 검사 방법으로써, 복수의 도전성을 갖는 셀을 서로 이격하여 상기 도전 패턴에 따라서 배치하는 공정과, 적어도 하나의 상기 셀에 시간적으로 변화하는 검사 신호를 공급하는 공정과, 상기 검사 신호의 공급에 의해 상기 도전 패턴을 거쳐서 다른 상기 셀에 나타나는 출력 신호를 검출하는 공정과, 검출한 상기 출력 신호에 의거하여 상기 도전 패턴을 검사하는 공정을 포함하는 검사 방법이 제공된다.In addition, according to the present invention, a test method for non-contact inspection of a conductive pattern of a circuit board, comprising the steps of: arranging cells having a plurality of conductivity spaced apart from each other in accordance with the conductive pattern; A step of supplying a test signal, a step of detecting an output signal appearing in another cell through the conductive pattern by supplying the test signal, and a step of checking the conductive pattern based on the detected output signal; An inspection method is provided.

이 수단에 있어서, 도전 패턴에 따라서 상기 셀을 배치함으로써, 양자는 용량 결합되게 된다. 따라서, 하나의 상기 셀에 상기 검사 신호를 공급함으로써 도전 패턴에 검사 신호를 공급할 수 있다. 또한, 상기 검사 신호에 따라서 도전 패턴에 신호가 나타나고, 또 다른 상기 셀에도 신호(출력 신호)가 나타나므로 이것을 검출함으로써 도전 패턴을 검사할 수 있다. 따라서, 핀을 이용하지 않고 완전히 비접촉으로 도전 패턴의 검사를 행할 수 있다.In this means, by arranging the cells in accordance with a conductive pattern, both are capacitively coupled. Therefore, the inspection signal can be supplied to the conductive pattern by supplying the inspection signal to one of the cells. In addition, a signal appears in the conductive pattern in accordance with the inspection signal, and a signal (output signal) also appears in another cell, so that the conductive pattern can be inspected by detecting this. Therefore, the conductive pattern can be inspected completely without contact without using a pin.

도1은 회로 기판(100)의 도전 패턴을 검사하는 본 발명의 일실시 형태에 관한 검사 장치(A)의 구성을 도시한 도면이며, 도2는 검사 유닛(1)의 구성을 도시한 도면이다.1 is a diagram showing the configuration of an inspection apparatus A according to an embodiment of the present invention for inspecting a conductive pattern of a circuit board 100, and FIG. 2 is a diagram showing the configuration of an inspection unit 1. .

<검사 장치(A)의 구성><Configuration of Inspection Device A>

검사 장치(A)는 검사 유닛(1)과, 검사 유닛(1)으로 검사 신호를 공급하는 신호원(2)과, 검사 유닛(1)으로부터 송출되는 출력 신호를 처리하는 처리 회로(3)와, 검사 유닛(1)의 제어나 처리 회로(3)로부터의 출력 신호에 의거하여 회로 기판(100)의 도전 패턴의 단선, 단락 등의 유무를 판정하는 컴퓨터(4)를 구비한다.The inspection device A includes an inspection unit 1, a signal source 2 for supplying an inspection signal to the inspection unit 1, a processing circuit 3 for processing an output signal sent out from the inspection unit 1, And a computer 4 for determining the presence or absence of disconnection, short circuit, or the like of the conductive pattern of the circuit board 100 based on the control of the inspection unit 1 and the output signal from the processing circuit 3.

검사 유닛(1)은 서로 이격하여 배치된 복수의 셀(11)과, 신호원(2)으로부터의 검사 신호가 입력되는 입력 단자(12)와, 셀(11)로부터의 출력 신호를 출력하기 위한 출력 단자(13)와, 컴퓨터(4)로부터의 제어 신호가 입력되는 제어 단자(14)와, GND에 접속하는 GND 단자(15)와, 각 셀(11)과, 입력 단자(12), 출력 단자(13) 또는 GND 단자(15) 사이의 접속을 절환하는 절환 회로(16)를 구비한다.The inspection unit 1 includes a plurality of cells 11 spaced apart from each other, an input terminal 12 to which an inspection signal from the signal source 2 is input, and an output signal from the cell 11. An output terminal 13, a control terminal 14 to which a control signal from the computer 4 is input, a GND terminal 15 to be connected to GND, each cell 11, an input terminal 12, and an output A switching circuit 16 for switching the connection between the terminal 13 or the GND terminal 15 is provided.

검사 유닛(1)은 셀(11)이 노출된 면을 회로 기판(100)의 도전 패턴에 면하여 배치되도록 하여 사용되고, 셀(11)과 도전 패턴과의 간격은 대략 0.05 ㎜ 내지 0.5 ㎜의 범위가 바람직하다. 또, 도1의 회로 기판(100)에서는 한 쪽면측에만 도전 패턴이 설치되어 있는 경우를 상정하고 있지만, 양면에 설치되어 있는 경우는 검사 유닛(1)을 2개 이용하여 회로 기판을 샌드위치하도록 배치하여 검사할 수도 있다.The inspection unit 1 is used so that the exposed surface of the cell 11 faces the conductive pattern of the circuit board 100, and the interval between the cell 11 and the conductive pattern is in the range of approximately 0.05 mm to 0.5 mm. Is preferred. In addition, in the circuit board 100 of FIG. 1, the case where the conductive pattern is provided only in one side surface is assumed, but when it is provided in both surfaces, it arrange | positions so that a circuit board may be sandwiched using two test | inspection units 1. You can also inspect.

검사 장치(A)에서는 후에 그 원리를 설명하는 바와 같이, 어떤 셀(11)에 검사 신호를 공급함으로써, 도전 패턴 상에 전기 신호를 발생시키는 동시에, 그 도전패턴 상의 전기 신호에 의해 다른 셀(11)에 나타나는 신호(이하, 출력 신호라 함)에 의거하여 그 도전 패턴의 검사를 행한다.In the inspection apparatus A, as explained later in the principle, by supplying an inspection signal to a cell 11, an electrical signal is generated on the conductive pattern, and the other cell 11 is generated by the electrical signal on the conductive pattern. The conductive pattern is inspected based on the signal (hereinafter referred to as an output signal) shown in Fig. 2).

검사 유닛(1)에 있어서, 각 셀(11)은 도전성을 갖는 재료로 구성되고, 그와 같은 재료로서는, 예를 들어 알루미늄, 동 등의 금속이나 반도체 등을 예로 들 수 있다. 또, 검사 유닛(1)에서는 회로 기판(100)의 형상에 맞추어서 각 셀(11)을 평면적으로 배치하고 있으나, 입체적으로 배치해도 좋다.In the test | inspection unit 1, each cell 11 is comprised from the material which has electroconductivity, As such a material, metal, such as aluminum, copper, a semiconductor, etc. are mentioned, for example. In addition, although each cell 11 is arrange | positioned planarly according to the shape of the circuit board 100 in the inspection unit 1, you may arrange | position three-dimensionally.

각 셀(11)의 형상은 도2에 도시한 바와 같이 전부 형상을 통일하는 것이 바람직하다. 이것은 도전 패턴으로의 검사 신호의 공급 및 도전 패턴에 나타나는 신호의 수신을 각 셀(11)에서 균일하게 행하기 위해서이다.It is preferable that the shape of each cell 11 unify all shapes as shown in FIG. This is for the uniform supply of the test signal to the conductive pattern and the reception of the signal appearing in the conductive pattern in each cell 11.

또한, 각 셀(11)은 도2에 도시한 바와 같이 행방향 및 열방향으로 각각 8개씩 등간격으로 배열된 매트릭스형으로 구성하는 것이 바람직하다. 그렇게 하면, 도전 패턴에 면하는 단위 면적마다의 셀(11) 수의 불균일을 저감할 수 있는 동시에, 각 셀(11) 사이의 상대적인 위치 관계를 분명하게 해, 각 셀(11)의 위치의 특정을 용이화할 수 있기 때문이다. 단, 검사하는 회로 기판의 형상 등에 따라서, 예를 들어 도3에 도시한 바와 같이 단지 1열분만큼 배치하도록 해도 좋다.Also, as shown in Fig. 2, each cell 11 is preferably configured in a matrix form arranged at equal intervals in the row direction and the column direction, respectively. By doing so, the nonuniformity of the number of cells 11 per unit area facing the conductive pattern can be reduced, and the relative positional relationship between each cell 11 is made clear, and the position of each cell 11 is identified. This is because it can be facilitated. However, depending on the shape of the circuit board to be inspected and the like, for example, as shown in Fig. 3, only one column may be arranged.

검사 유닛(11)에서는 셀(11)의 총수가 64개가 되지만, 이것은 본 실시 형태를 설명하는 데 있어서 편의적으로 정한 것이며, 실제로는 예를 들어 5 내지 50 ㎛의 사각형에 20만 내지 200만개의 셀을 배치할 수 있다. 이와 같이 셀(11)의 크기, 간격 등을 설정하는 데 있어서는 보다 정확한 검사를 실현하기 위해, 도전 패턴의 선폭에 대하여, 대개 2개의 셀이 포함되는 크기, 간격을 설정하는 것이 바람직하다.In the inspection unit 11, the total number of cells 11 becomes 64, but this is conveniently determined in describing the present embodiment, and in reality, for example, 200,000 to 2 million cells in a 5-50 μm square. Can be placed. As described above, in setting the size, interval, and the like of the cell 11, in order to realize more accurate inspection, it is preferable to set the size and interval in which two cells are usually included with respect to the line width of the conductive pattern.

절환 회로(16)는, 예를 들어 멀티플렉서, 디플렉서 등으로 구성할 수 있다. 도4는 절환 회로(16)의 내부 블럭도이다.The switching circuit 16 can be comprised with a multiplexer, a deplexer, etc., for example. 4 is an internal block diagram of the switching circuit 16.

절환 회로(16)는 컴퓨터(4)로부터의 제어 신호에 따라서, 각 셀(11)을 개별로 입력 단자(12), 출력 단자(13) 또는 GND 단자(15) 중 어느 하나에 접속한다. 이하, 셀(11)을 입력 단자(12)에 접속하는 것을「급전으로 절환함」이라 하고, 출력 단자(13)에 접속하는 것을「수전으로 절환함」이라 한다.The switching circuit 16 connects each cell 11 to either the input terminal 12, the output terminal 13, or the GND terminal 15 individually in accordance with a control signal from the computer 4. Hereinafter, connecting the cell 11 to the input terminal 12 is called "switching to power supply", and connecting to the output terminal 13 is called "switching to power supply".

본 실시 형태에서는 출력 단자(13)를 하나만 설치하고 있으므로, 출력 단자(13)에 접속되는 셀(11)은 하나에 한정되지만, 출력 단자(13)를 각 셀(11) 단위로 설치하고, 복수의 셀(11)로부터 동시에 신호를 취득할 수도 있다.In this embodiment, since only one output terminal 13 is provided, the cell 11 connected to the output terminal 13 is limited to one, but the output terminal 13 is provided in each cell 11 unit, and a plurality of cells 11 are provided. It is also possible to acquire a signal from the cell 11 at the same time.

또, 각 셀(11)을 GND 단자(15)에 접속 가능하게 한 것은 어느 하나의 셀(11)로부터 출력 신호를 취하는 경우에, 그 S/N비를 향상하기 위해서이지만, GND 단자(15)에 접속하지 않아도 충분한 S/N비를 얻을 수 있는 경우는 GND 단자(15)를 설치하지 않고 각 셀(11)을 단순히 오픈하게 하는 절환으로 해도 좋다.The reason why the cells 11 can be connected to the GND terminal 15 is to improve the S / N ratio when the output signal is taken from any one of the cells 11, but the GND terminal 15 In a case where a sufficient S / N ratio can be obtained without being connected to, the switching may be performed by simply opening each cell 11 without providing the GND terminal 15.

신호원(2)은 교류 신호, 펄스 신호 등과 같은 시간적으로 변화하는 검사 신호, 본 실시 형태에서는 전압이 주기적으로 변화하는 전기 신호를 항상 발생하는 것이다. 검사 신호의 전압 변화의 주기로서는, 예를 들어 500 kHz 내지 10 MHz가 바람직하다. 또, 본 실시 형태에서는 신호원(2)을 독립된 구성으로 하였지만, 컴퓨터(4)로부터 그와 같은 검사 신호를 발생하도록 구성해도 좋다.The signal source 2 always generates a test signal that changes in time, such as an alternating current signal or a pulse signal, and in this embodiment, an electric signal whose voltage changes periodically. As a period of the voltage change of a test signal, 500 kHz-10 MHz are preferable, for example. In addition, in this embodiment, although the signal source 2 was made into the independent structure, you may comprise so that such an inspection signal may be generated from the computer 4. As shown in FIG.

처리 회로(3)는 각 셀(11)로부터의 출력 신호를 컴퓨터(4)에서 처리하기 쉽도록 신호 처리를 행하는 것이며, 도1에 도시한 바와 같이 출력 신호를 증폭하는 증폭기(3a)를 구비하지만, 그 밖에 필터 회로, A/D 변환기 등을 설치할 수 있다.The processing circuit 3 performs signal processing so that the computer 4 easily processes the output signal from each cell 11, and has an amplifier 3a for amplifying the output signal as shown in FIG. In addition, a filter circuit and an A / D converter can be installed.

컴퓨터(4)는 절환 회로(16)에 제어 신호를 송출하고, 어떤 셀(11)을 어떤 단자(12, 13, 15)에 접속할 것인가를 설정하는 외에, 각 셀(11)로부터의 출력 신호 등에 의거하여 도전 패턴의 단선, 단락, 혹은 결함의 유무를 판정한다.The computer 4 sends control signals to the switching circuit 16, sets which cells 11 are connected to which terminals 12, 13, and 15, and outputs the signals from the cells 11 and the like. Based on the determination, disconnection, short circuit, or defect of the conductive pattern is determined.

또, 컴퓨터(4)는 각 셀(11)로부터의 출력 신호 등에 의거하여 검사 대상인 도전 패턴의 화상을 디스플레이(4a)에 표시하는 기능을 갖는다.In addition, the computer 4 has a function of displaying on the display 4a an image of a conductive pattern to be inspected based on an output signal from each cell 11 or the like.

<검사의 기본 원리>Basic principle of inspection

도5는 검사의 기본 원리를 도시한 도면이다.5 shows the basic principle of inspection.

도5에 있어서, 셀(11a)은 급전으로 절환되고, 셀(11b)은 수전으로 절환되고 있는 것으로 한다. 셀(11a)과 그 바로 아래에 위치하는 회로 기판(100) 상의 도전 패턴(101)과의 사이는 공기, 또는 검사 환경의 분위기를 유전체로서 용량 결합되어 있으므로, 신호원(2)으로부터 검사 신호가 셀(11a)에 입력되면, 그 검사 신호의 전압의 변화에 의해 도전 패턴(101)에 전류가 발생하게 된다.In Fig. 5, it is assumed that the cell 11a is switched to power supply, and the cell 11b is switched to power supply. Between the cell 11a and the conductive pattern 101 on the circuit board 100 positioned immediately below, capacitively coupled as air or an atmosphere of the inspection environment as a dielectric, the inspection signal from the signal source 2 When input to the cell 11a, the electric current will generate | occur | produce in the conductive pattern 101 by the change of the voltage of the test signal.

한편, 셀(11b)과 도전 패턴(101)과의 사이도 용량 결합되어 있으므로, 도전 패턴(101)으로 흐른 전류는 셀(11b)로 유입하게 된다(출력 신호).On the other hand, since the capacitance between the cell 11b and the conductive pattern 101 is also capacitively coupled, the current flowing through the conductive pattern 101 flows into the cell 11b (output signal).

그리고, 이 출력 신호의 강도(예를 들어, 그 전압의 진폭)의 강약에 의해, 예를 들어 도전 패턴(101)에 단선이 발생하고 있는지의 여부를 판정할 수 있게 된다.The strength or weakness of the output signal (for example, the amplitude of the voltage) makes it possible to determine, for example, whether a disconnection has occurred in the conductive pattern 101.

<<검사 방법 1>><< inspection method 1 >>

<단선 검사><Check disconnection>

이하, 검사 장치(A)에 의한 도전 패턴의 단선 검사에 대해 설명한다. 도6은 검사 대상이 되는 도전 패턴(101a 및 101b)(파선으로 도시함)과, 각 셀(11)과의 위치 관계를 도시한 도면이며, 또 도6 중, X1 내지 X8 및 Y1 내지 Y8은 어느 하나의 셀(11)을 특정하기 위한 좌표를 나타내고 있다. 이하, 셀(X1, Y1)로 나타낸 때는 셀(11) 중, 좌표(X1, Y1)에 위치하는 셀을 의미한다.Hereinafter, disconnection inspection of the conductive pattern by the inspection apparatus A is demonstrated. FIG. 6 is a diagram showing the positional relationship between the conductive patterns 101a and 101b (shown by broken lines) and the cells 11 to be inspected. In FIG. 6, X1 to X8 and Y1 to Y8 are Coordinates for identifying any one cell 11 are shown. Hereinafter, when represented by the cells X1 and Y1, it means a cell located at the coordinates X1 and Y1 among the cells 11.

도전 패턴(101a)의 단선 검사를 행하는 경우를 상정하면, 우선 컴퓨터(4)가 도전 패턴(101a) 상에 배치되어 있는 셀(11) 중에서, 급전으로 절환하는 하나 또는 일군의 셀(11)과, 수전으로 절환하는 하나 또는 복수의 셀(11)을 선정한다. 선정에 있어서는 가능한 한 도전 패턴(101a)의 양단부 부근에 위치하는 셀(11)을 선정하는 것이 바람직하다. 이 단선 검사에서는 급전으로 절환된 셀(11)과, 수전으로 절환된 셀(11)과의 사이의 영역에 존재하는 도전 패턴(101a)의 부분에 대해 검사가 가능하기 때문이다.Assuming that the disconnection inspection of the conductive pattern 101a is to be performed, first, among the cells 11 arranged on the conductive pattern 101a, one or a group of cells 11 to be switched to power feeding and One or a plurality of cells 11 to be switched to faucets are selected. In selecting, it is preferable to select the cells 11 located near both ends of the conductive pattern 101a as much as possible. This is because the disconnection inspection allows inspection of the portion of the conductive pattern 101a present in the region between the cell 11 switched by feeding and the cell 11 switched by tapping.

선정 결과, 예를 들어 급전으로 절환하는 것이 셀(X2, Y2)과, 수전으로 절환하는 것이 셀(X7, Y6)로 선정된 것으로 하면, 컴퓨터(4)는 검사 유닛(1)의 절환 회로(16)에 제어 신호를 송출하여 셀(X2, Y2)을 입력 단자(12)에, 셀(X7, Y6)을 출력 단자(13)에, 나머지 셀(11)을 GND 단자(15)에 각각 접속시킨다. 또, 급전으로 절환하는 셀(11)을 복수 선택한 경우는 그들을 동시에 절환할 수 있으나, 수전으로 절환하는 셀(11)을 복수 선택한 경우는 동시에 절환하지 않고, 선택한 셀(11)을 순서대로 절환하게 된다.As a result of the selection, for example, when the switching to the power supply is selected as the cells X2 and Y2, and the switching to the power supply is selected as the cells X7 and Y6, the computer 4 switches the switching circuit of the inspection unit 1 ( 16 to send a control signal to connect the cells X2 and Y2 to the input terminal 12, the cells X7 and Y6 to the output terminal 13, and the remaining cells 11 to the GND terminal 15, respectively. Let's do it. In the case where a plurality of cells 11 for switching power feeding are selected, they can be switched at the same time. However, when a plurality of cells 11 for switching power supply are selected, the switching of the selected cells 11 is performed in sequence without switching simultaneously. do.

그러면, 신호원(2)으로부터의 검사 신호가 셀(X2, Y2)에 입력되어 도전 패턴(101a)에 전류가 발생하고, 또한 셀(X7, Y6)로부터 출력 신호가 발생한다. 발생한 출력 신호는 처리 회로(3)를 통과해 컴퓨터(4)로 송출되고, 컴퓨터(4)는 출력 신호의 강도에 의해 단선하고 있는지의 여부를 판정한다.Then, the test signal from the signal source 2 is input to the cells X2 and Y2 to generate a current in the conductive pattern 101a, and the output signal is generated from the cells X7 and Y6. The generated output signal passes through the processing circuit 3 and is sent to the computer 4, and the computer 4 determines whether or not the wire is disconnected by the intensity of the output signal.

컴퓨터(4)는 미리 정한 임계치보다 출력 신호의 강도가 높음 또는 낮음에 따라, 도전 패턴(101a)이 단선되어 있는지의 여부를 판정한다. 예를 들어 도7에 도시한 바와 같이 도전 패턴(101a)이 도중에서 끊겨 있으면, 셀(X7, Y6)로부터의 출력 신호의 강도는 상대적으로 낮아지므로, 단선이라 판정할 수 있다. 또한, 도6에 도시한 바와 같이 도전 패턴(101a)이 이어져 있으면, 셀(X7, Y6)로부터의 출력 신호의 강도는 상대적으로 높아지므로, 단선되어 있지 않다고 판정할 수 있다. 단선되어 있는 경우에 있어서도 출력 신호가 발생하는 것은 단선된 패턴 사이도 용량 결합되어 있다고 생각할 수 있기 때문이다.The computer 4 determines whether or not the conductive pattern 101a is disconnected as the intensity of the output signal is higher or lower than the predetermined threshold. For example, as shown in Fig. 7, if the conductive pattern 101a is cut off in the middle, the intensity of the output signal from the cells X7 and Y6 is relatively low, so that it can be determined as disconnection. In addition, as shown in Fig. 6, when the conductive pattern 101a is continued, the intensity of the output signal from the cells X7 and Y6 is relatively high, and thus it can be determined that the circuit is not disconnected. The output signal is generated even in the case of disconnection because it can be considered that the pattern is disconnected between the disconnected patterns.

또, 단선의 유무를 판정하기 위한 임계치는 미리 더미의 도전 패턴을 이용하여, 단선되어 있는 경우와, 그렇지 않은 경우에서 예비 실험을 행하여 설정할 수 있다.In addition, the threshold for determining the presence or absence of disconnection can be set by performing a preliminary experiment in the case of disconnection and the case of disconnection using the dummy conductive pattern in advance.

또한, 임계치를 이용하지 않고 복수의 도전 패턴에 대해 상기 검사를 행하여, 각 검사에 있어서의 출력 신호의 강도를 서로 비교하여 상대적으로 낮은 것에 관한 도전 패턴을 단선이라 판정하고, 높은 것에 관한 도전 패턴을 단선되어 있지 않다고 판정할 수도 있다.In addition, the inspection is performed on a plurality of conductive patterns without using a threshold value, and the strength of the output signal in each inspection is compared with each other to determine that the conductive pattern related to the relatively low is disconnection, and the conductive pattern related to the high is determined. It may be determined that the wire is not disconnected.

<단락 검사><Paragraph inspection>

이하, 검사 장치(A)에 의한 도전 패턴의 단락 검사에 대해 설명한다.Hereinafter, the short circuit inspection of the conductive pattern by the inspection apparatus A is demonstrated.

도6에 있어서의 도전 패턴(101a)과 도전 패턴(101b) 사이의 단락 검사를 행하는 경우를 상정하면, 우선 컴퓨터(4)가 도전 패턴(101a) 상 또는 도전 패턴(101b) 상에 배치된 셀(11) 중에서, 급전으로 절환하는 하나 또는 일군의 셀(11)과, 수전으로 절환하는 하나 또는 복수의 셀(11)을 선정한다.Assuming that the short-circuit inspection between the conductive pattern 101a and the conductive pattern 101b in FIG. 6 is performed, first, the computer 4 is placed on the conductive pattern 101a or the conductive pattern 101b. In (11), one or a group of cells 11 to switch to power feeding and one or a plurality of cells 11 to switch to power reception are selected.

선정 결과, 예를 들어 급전으로 절환하는 것이 셀(X2, Y2)과, 수전으로 절환하는 것이 셀(X2, Y6)로 선정된 것으로 하면, 컴퓨터(4)는 검사 유닛(1)의 절환 회로(16)에 제어 신호를 송출하여, 셀(X2, Y2)을 입력 단자(12)에, 셀(X2, Y6)을 출력 단자(13)에, 나머지 셀(11)을 GND 단자(15)에 각각 접속시킨다. 또, 급전으로 절환하는 셀(11)을 복수 선택한 경우는 그들을 동시에 절환할 수 있지만, 수전으로 절환하는 셀(11)을 복수 선택한 경우는 동시에 절환하지 않고, 선택한 셀(11)을 순서대로 절환하게 된다.As a result of the selection, for example, when the switching to the power supply is selected as the cells X2 and Y2 and the switching to the power supply is selected as the cells X2 and Y6, the computer 4 switches the switching circuit of the inspection unit 1 ( A control signal is sent to 16, cells X2 and Y2 are input terminals 12, cells X2 and Y6 are output terminals 13, and the remaining cells 11 are GND terminals 15, respectively. Connect. In the case where a plurality of cells 11 for switching power feeding are selected, they can be switched at the same time. However, when a plurality of cells 11 for switching power feeding are selected, the switching of the selected cells 11 is performed in sequence without switching at the same time. do.

그러면, 신호원(2)으로부터의 검사 신호가 셀(X2, Y2)에 입력된다. 이 때, 도8에 도시한 바와 같이 도전 패턴(101a)과 도전 패턴(101b)이 단락되어 있으면, 이들의 도전 패턴을 통해 전류가 흘러 셀(X2, Y6)에 출력 신호가 발생된다. 발생된 출력 신호는 처리 회로(3)를 통해 컴퓨터(4)로 송출되고, 컴퓨터(4)는 출력 신호의 강도에 의해 단락되어 있는지의 여부를 판정한다.The test signal from the signal source 2 is then input to the cells X2 and Y2. At this time, as shown in FIG. 8, if the conductive pattern 101a and the conductive pattern 101b are short-circuited, current flows through these conductive patterns, and an output signal is generated in the cells X2 and Y6. The generated output signal is sent out to the computer 4 via the processing circuit 3, and the computer 4 determines whether or not it is shorted by the intensity of the output signal.

컴퓨터(4)는 단선 검사의 경우와 마찬가지로, 미리 정한 임계치보다 출력 신호의 강도가 높거나 또는 낮음, 또는 다른 단락 검사에 있어서의 출력 신호의 강도와의 비교에 의해 도전 패턴(101a)과 도전 패턴(101b) 사이에서 단락이 발생하고있는지의 여부를 판정한다. 또, 단락되어 있지 않은 경우에 있어서도 출력 신호가 발생하는 것은 단선된 패턴 사이도 용량 결합되어 있다고 생각할 수 있기 때문이다.As in the case of the disconnection test, the computer 4 has a higher or lower intensity of the output signal than a predetermined threshold value, or a comparison between the conducting pattern 101a and the conducting pattern by comparison with the intensity of the output signal in another short-circuit test. It is determined whether or not a short circuit occurs between 101b. The reason why the output signal is generated even in a case where there is no short circuit is that it is considered that the capacitance is also coupled between the disconnected patterns.

<<검사 방법 2>><< inspection method 2 >>

다음에, 셀(11)로부터의 출력 신호에 의거하여 화상을 형성하고, 도전 패턴(101)(a, b)의 단선, 단락, 결함을 검사하는 경우에 대해 설명한다.Next, the case where an image is formed based on the output signal from the cell 11, and a disconnection, a short circuit, and a defect of the conductive pattern 101 (a, b) is examined is demonstrated.

<도전 패턴의 좌표 검출><Coordinate Detection of Conductive Pattern>

우선, 검사하는 도전 패턴(101a 및 101b)과, 각 셀(11)과의 위치 관계를 검출한다. 즉, 도전 패턴(101a 또는 101b) 상에 어떤 셀(11)이 배치되어 있는지를 검출한다. 검사 유닛(1)을 회로 기판(100) 상에 배치하는 정밀도에도 한계가 있으며, 특히 검사 대상이 되는 도전 패턴이 미세한 것으로써, 이에 대응하여 미소인 셀을 이용하는 경우에는 양자의 위치 관계를 정확하게 컴퓨터(4)가 인식할 필요가 있기 때문이다.First, the positional relationship between the conductive patterns 101a and 101b to be inspected and the cells 11 is detected. That is, it detects which cell 11 is arrange | positioned on the conductive pattern 101a or 101b. The accuracy of arranging the inspection unit 1 on the circuit board 100 also has a limitation. In particular, since the conductive pattern to be inspected is minute, the positional relationship between the two is accurately calculated when a micro cell is used. This is because (4) needs to be recognized.

컴퓨터(4)는 검사하는 도전 패턴의 위치, 형상을 나타낸 도형 데이터(이하, 도전 패턴 데이터라 함)를 미리 기록하고 있으며, 이 도전 패턴 데이터와 검사 유닛(1)에 의해 실제로 검출한 도전 패턴을 비교하여, 각 셀(11)과 도전 패턴과의 위치 관계를 인식한다.The computer 4 records in advance figure data (hereinafter referred to as conductive pattern data) showing the position and shape of the conductive pattern to be inspected, and records the conductive pattern actually detected by the conductive pattern data and the inspection unit 1. In comparison, the positional relationship between each cell 11 and the conductive pattern is recognized.

위치 관계의 인식에 있어서는 검사 유닛(1)으로 검출하기 쉬운 특징적인 형상을 갖는 특정한 도전 패턴의 전부 또는 일부를 안표로서, 그 위치를 검출함에 따른 인식 또는 더미의 도전 패턴을 회로 기판에 미리 부착해 두고, 이것을 안표로서그 위치를 검출함에 따른 인식을 행할 수 있다. 여기에서는, 후자의 경우에 대해 설명한다.In the recognition of the positional relationship, all or a part of a specific conductive pattern having a characteristic shape that is easy to detect by the inspection unit 1 is a mark, and the recognition or dummy conductive pattern according to the detection of the position is previously attached to the circuit board. As a guideline, the recognition can be performed by detecting the position. Here, the latter case will be described.

도9는 2개의 더미의 도전 패턴(102)을 부착한 회로 기판(100)을 도시한 도면이다. 도전 패턴(102)은 모두 도전 패턴(101a)에 연결되어 있다.9 shows a circuit board 100 to which two dummy conductive patterns 102 are attached. The conductive patterns 102 are all connected to the conductive pattern 101a.

그리고, 도10에 도시한 바와 같이 회로 기판(100)에 대하여 셀(11)이 배치되어 있다고 하면, 컴퓨터(4)는 도전 패턴 데이터를 참조함으로써, 도전 패턴(101a) 등과 셀(11)과의 큰 위치 관계는 알고 있으므로, 도전 패턴(101a) 상에 위치하고 있는 복수의 셀(11)을 선택하여 급전으로 동시에 절환하고, 더미의 도전 패턴(102) 상에 위치하고 있는 복수의 셀(11)을 선택하여 차례로 수전으로 절환한다. 도10에서는 굵은선으로 둘러싼 영역(201)에 포함되는 4개의 셀(11)을 급전으로 절환하고, 영역(202)에 포함되는 합계(18)의 셀(11)을 수전으로 차례로 절환한다.If the cell 11 is arranged on the circuit board 100 as shown in Fig. 10, the computer 4 refers to the conductive pattern data, so that the computer 4 can be connected with the conductive pattern 101a and the cell 11, respectively. Since the large positional relationship is known, the plurality of cells 11 located on the conductive pattern 101a are selected and switched simultaneously with feeding, and the plurality of cells 11 located on the dummy conductive pattern 102 are selected. Switch to faucet in turn. In Fig. 10, the four cells 11 included in the thickened area 201 are switched to feed, and the cells 11 of the totals 18 included in the region 202 are sequentially switched to faucets.

그러면, 신호원(2)으로부터의 검사 신호가 영역(201)에 포함되는 셀(11)에 입력되고, 도전 패턴(101a 및 102)에 전류가 발생해 영역(202)에 포함되는 각각의 셀(11)로부터 출력 신호를 얻을 수 있다. 발생한 출력 신호는 처리 회로(3)를 통해 컴퓨터(4)로 송출된다.Then, the test signal from the signal source 2 is input to the cell 11 included in the region 201, and a current is generated in the conductive patterns 101a and 102 so that each cell included in the region 202 ( 11) the output signal can be obtained. The generated output signal is sent to the computer 4 via the processing circuit 3.

컴퓨터(4)는 출력 신호에 의거하여 더미의 도전 패턴(102)의 위치를 인식하고, 각 셀(11)과 도전 패턴(101a 및 101b)과의 위치 관계를 특정할 수 있다. 또한, 컴퓨터(4)는 각 셀(11)로부터의 출력 신호를 화소 신호로서 화상 데이터를 생성하고, 디스플레이(4a)에 이것을 표시할 수도 있다. 도11은 디스플레이(4a)의 표시예이며, 각 화소(300)는 각각 각 셀(11)에 대응하고 있다. 그리고, 화소(X8,Y8) 및 화소(X8, Y1)가 더미의 도전 패턴(102)을 도시하고 있으며, 굵은선으로 둘러싼 영역(301)이 도전 패턴(101a)의 일부를 나타내고 있는 것을 알 수 있다. 이 경우, 어떤 화소(300)가 더미의 도전 패턴(102)에 대응하는지를 컴퓨터(4)에 의해 자동 인식하는 것은 아니며, 검사자가 나타내도록 해도 좋다.The computer 4 can recognize the position of the dummy conductive pattern 102 based on the output signal, and can specify the positional relationship between each cell 11 and the conductive patterns 101a and 101b. In addition, the computer 4 may generate image data using the output signal from each cell 11 as a pixel signal and display it on the display 4a. Fig. 11 is a display example of the display 4a, and each pixel 300 corresponds to each cell 11, respectively. Further, it is understood that the pixels X8 and Y8 and the pixels X8 and Y1 show dummy conductive patterns 102, and the region 301 surrounded by the thick lines represents a part of the conductive pattern 101a. have. In this case, the computer 4 does not automatically recognize which pixel 300 corresponds to the dummy conductive pattern 102, but may be displayed by the inspector.

또, 더미의 도전 패턴(102)을 2개 설치한 것은 2점을 알 수 있으면, XY 방향의 위치 관계 및 방향의 위치 관계를 인식할 수 있기 때문이다.Moreover, the reason why two dummy conductive patterns 102 are provided is that if two points are known, the positional relationship in the XY direction and the positional relationship in the direction can be recognized.

<단선 검사><Check disconnection>

이하, 검사 장치(A)에 의한 도전 패턴의 단락 검사에 대해 설명한다.Hereinafter, the short circuit inspection of the conductive pattern by the inspection apparatus A is demonstrated.

도12는 단선되어 있는 도전 패턴(101a)을 검사하는 경우의 도전 패턴(101a 및 101b)과, 각 셀(11)과의 위치 관계를 도시한 도면이다. 또, 더미의 도전 패턴은 생략한다.FIG. 12 is a diagram showing the positional relationship between the conductive patterns 101a and 101b and the respective cells 11 in the case of inspecting the disconnected conductive pattern 101a. In addition, the dummy conductive pattern is omitted.

우선, 컴퓨터(4)가 도전 패턴(101a) 상에 배치되어 있는 셀(11) 중에서 급전으로 절환하는 하나 또는 일군의 셀(11)을 선택한다. 여기에서는 셀(X2, Y2)이 선택된 것으로 한다. 다음에, 수전으로 절환하는 셀(11)로서, 도전 패턴(101a) 상 및 그 경계 상에 배치되어 있는 셀(11)을 선택한다. 여기서는 굵은선으로 둘러싼 영역(204)에 포함되는 셀(11)이 선택된 것으로 한다.First, the computer 4 selects one or a group of cells 11 that switch to power feeding among the cells 11 arranged on the conductive pattern 101a. It is assumed here that the cells X2 and Y2 are selected. Next, as the cell 11 to be switched to the power receiving unit, the cell 11 disposed on the conductive pattern 101a and the boundary thereof is selected. Here, it is assumed that the cell 11 included in the region 204 surrounded by the thick line is selected.

이들의 선택에 있어서 셀(11)의 특정은, 상술한 <도전 패턴의 좌표 검출>의 처리에 의해 얻게 된 도전 패턴과 셀과의 위치 관계의 정보 및 도전 패턴 데이터에 의거하여 행하는 것은 물론이다.In the selection thereof, the cell 11 is specified based on the conductive pattern data and the conductive pattern data of the positional relationship between the conductive pattern and the cell obtained by the above-described process of detecting the coordinates of the conductive pattern.

컴퓨터는 검사 유닛(1)의 절환 회로(16)에 제어 신호를 송출하여, 셀(X2,Y2)을 입력 단자(12)에, 영역(204)에 포함되는 셀(11)을 차례로 출력 단자(13)에, 나머지 셀(11)을 GND 단자(15)에, 각각 접속시킨다.The computer sends a control signal to the switching circuit 16 of the inspection unit 1 so that the cells X2 and Y2 are input terminals 12 and the cells 11 included in the region 204 are sequentially output terminals ( The remaining cells 11 are connected to the GND terminal 15, respectively.

그러면, 신호원(2)으로부터의 검사 신호가 셀(X2, Y2)에 입력되고, 도전 패턴(101a)에 전류가 발생해 영역(204)에 포함되는 각 셀(11)로부터 차례로 출력 신호가 발생한다. 발생한 출력 신호는 처리 회로(3)를 통해 컴퓨터(4)로 송출되고, 컴퓨터(4)는 각 출력 신호와 도전 패턴 데이터를 비교하여, 소정의 임계치를 기준으로 단선되어 있는지의 여부의 판정 및 그 위치의 특정을 행한다. 임계치는 상술한 <<검사 방법 1>>의 <단선 검사>의 경우와 마찬가지로 하여 설정할 수 있는 것은 물론이다.Then, the test signal from the signal source 2 is input to the cells X2 and Y2, and a current is generated in the conductive pattern 101a, and an output signal is sequentially generated from each cell 11 included in the region 204. do. The generated output signal is sent to the computer 4 through the processing circuit 3, and the computer 4 compares each output signal with the conductive pattern data to determine whether or not the wire is disconnected based on a predetermined threshold value and the like. The position is specified. It goes without saying that the threshold value can be set in the same manner as in the case of <disconnect inspection> of << inspection method 1 >> described above.

또한, 컴퓨터(4)는 출력 신호를 화소 신호로서, 검출한 도전 패턴의 위치, 형상을 도시한 화상 데이터를 생성한다. 여기에서는, 화소 신호를 상기 임계치에 의해 2치화하여 화상 데이터를 생성하고, 그 화상 데이터에 관한 화상을 디스플레이(4a)에 표시한다. 도13은 그 표시예를 도시한 도면이다.The computer 4 also generates image data showing the position and shape of the detected conductive pattern as the output signal as the pixel signal. Here, the pixel signal is binarized by the threshold value to generate image data, and an image related to the image data is displayed on the display 4a. Fig. 13 is a diagram showing a display example thereof.

도전 패턴(101a)은 도12에 도시한 바와 같이 셀(X5, Y4) 주변에서 단선되어 있지만, 도13의 표시예에 따르면 화소(X5, Y4)의 주변 부분으로부터 화상이 도중에 끊겨 있어 단선되어 있는 것 및 단선 부위를 알 수 있다.The conductive pattern 101a is disconnected around the cells X5 and Y4 as shown in FIG. 12, but according to the display example of FIG. 13, the image is interrupted and disconnected from the peripheral portions of the pixels X5 and Y4. And the disconnection site can be seen.

또, 화소 신호를 2치화한 경우에 대해 설명하였으나, 다치화해도 좋은 것은 물론이다.In addition, although the case where the pixel signal was binarized was demonstrated, you may multiply.

<단락 검사><Paragraph inspection>

이하, 검사 장치(A)에 의한 도전 패턴의 단락 검사에 대해 설명한다.Hereinafter, the short circuit inspection of the conductive pattern by the inspection apparatus A is demonstrated.

도14는, 단선되어 있는 도전 패턴(101a)을 검사하는 경우의 도전 패턴(101a 및 101b)과, 각 셀(11)과의 위치 관계를 도시한 도면이다.14 is a diagram showing the positional relationship between the conductive patterns 101a and 101b and the respective cells 11 in the case of inspecting the disconnected conductive pattern 101a.

우선, 컴퓨터(4)가 도전 패턴(101a) 상 또는 도전 패턴(101b) 상에 배치되어 있는 셀(11) 중에서 급전으로 절환하는 하나 또는 일군의 셀(11)을 선택한다. 여기에서는 셀(X2, Y2)이 선택된 것으로 한다. 다음에, 수전으로 절환하는 셀(11)로서, 도전 패턴(101a) 상 또는 도전 패턴(101b) 상에 배치되어 있는 셀(11)을 선택한다. 여기에서는 굵은선으로 둘러싼 영역(205)에 포함되는 셀(11)이 선택된 것으로 한다.First, the computer 4 selects one or a group of cells 11 that switch to power feeding from the cells 11 disposed on the conductive pattern 101a or the conductive pattern 101b. It is assumed here that the cells X2 and Y2 are selected. Next, the cell 11 disposed on the conductive pattern 101a or the conductive pattern 101b is selected as the cell 11 to be switched to the faucet. It is assumed here that the cell 11 included in the region 205 surrounded by the thick line is selected.

컴퓨터(4)는 검사 유닛(1)의 절환 회로(16)에 제어 신호를 송출하여 셀(X2, Y2)을 입력 단자(12)에, 영역(205)에 포함되는 셀(11)을 차례로 출력 단자(13)에, 나머지 셀(11)을 GND 단자(15)에, 각각 접속시킨다.The computer 4 sends a control signal to the switching circuit 16 of the inspection unit 1, and outputs the cells X2 and Y2 to the input terminal 12 and the cells 11 included in the region 205 in turn. The remaining cells 11 are connected to the terminal 13 and the GND terminal 15, respectively.

그러면, 신호원(2)으로부터의 검사 신호가 셀(X2, Y2)에 입력되고, 도14와 같이 도전 패턴(101a)과 도전 패턴(101b)이 단락되어 있으면, 이들을 전류가 흘러 도전 패턴(101b) 상에 배치된 각 셀(11)로부터 차례로 출력 신호가 발생된다. 발생된 출력 신호는 처리 회로(3)를 통해 컴퓨터(4)로 송출되고, 컴퓨터(4)는 각 출력 신호와 신호 패턴 데이터를 비교하여 소정의 임계치를 기준으로 단락되어 있는지의 여부의 판정 및 그 위치의 특정을 행한다.Then, the inspection signal from the signal source 2 is input to the cells X2 and Y2, and if the conductive pattern 101a and the conductive pattern 101b are short-circuited as shown in Fig. 14, current flows through them to conduct the conductive pattern 101b. An output signal is generated in turn from each cell 11 disposed on the (). The generated output signal is sent to the computer 4 through the processing circuit 3, and the computer 4 compares each output signal with the signal pattern data to determine whether or not it is shorted based on a predetermined threshold value, and the The position is specified.

또한, 컴퓨터(4)는 출력 신호를 화소 신호로서 검출한 도전 패턴의 위치, 형상을 도시한 화상 데이터를 생성하고, 그 화상 데이터에 관한 화상을 디스플레이(4a)에 표시한다. 도15는 그 표시예를 도시한 도면이다.In addition, the computer 4 generates image data showing the position and the shape of the conductive pattern in which the output signal is detected as the pixel signal, and displays an image related to the image data on the display 4a. Fig. 15 is a diagram showing a display example thereof.

도전 패턴(101a)과 도전 패턴(101b)은 도14에 도시한 바와 같이, 셀(X4, Y5)의 주변에서 단락되어 있으므로, 도15의 표시예에 있어서도 도전 패턴(101b)에 대응하는 영역 및 단락 부위인 화소(X5, Y4)의 주변 부분에 화상이 나타나 있어, 단락되어 있는 것 및 단락 부위를 알 수 있다.Since the conductive pattern 101a and the conductive pattern 101b are short-circuited around the cells X4 and Y5, as shown in FIG. 14, the region corresponding to the conductive pattern 101b and the display pattern of FIG. An image appears in the peripheral portions of the pixels X5 and Y4 which are short-circuit sites, so that the short-circuit and the short-circuit site can be known.

<결함 검사><Defect Check>

이하, 검사 장치(A)에 의한 도전 패턴의 단락 검사에 대해 설명한다.Hereinafter, the short circuit inspection of the conductive pattern by the inspection apparatus A is demonstrated.

결함이라 함은 도전 패턴이 연속하고 있지만, 도중에서 일부가 누락되어 있는 경우를 말한다. 도16은 결함이 발생한 도전 패턴(101a)을 검사하는 경우의 도전 패턴(101a 및 101b)과, 각 셀(11)과의 위치 관계를 도시한 도면이다.The defect means a case in which the conductive pattern is continuous but a part is missing in the middle. Fig. 16 is a diagram showing the positional relationship between the conductive patterns 101a and 101b and the respective cells 11 in the case of inspecting the conductive pattern 101a in which a defect has occurred.

우선, 컴퓨터(4)가 도전 패턴(101a) 상에 배치되어 있는 셀(11) 중에서, 급전으로 절환하는 하나 또는 일군의 셀(11)을 선택한다. 여기에서는, 셀(X2, Y2)이 선택된 것으로 한다. 다음에, 수전으로 절환하는 셀(11)로서 도전 패턴(101a) 상 및 그 주위에 배치되어 있는 셀(11)을 선택한다. 여기에서는 굵은선으로 둘러싼 영역(206)에 포함되는 셀(11)이 선택된 것으로 한다.First, the computer 4 selects one or a group of cells 11 that switch to power feeding among the cells 11 arranged on the conductive pattern 101a. Here, the cells X2 and Y2 are selected. Next, the cell 11 arranged on and around the conductive pattern 101a is selected as the cell 11 to be switched to the power receiving unit. Here, it is assumed that the cell 11 included in the region 206 surrounded by the thick line is selected.

컴퓨터(4)는 검사 유닛(1)의 절환 회로(16)에 제어 신호를 송출하여, 셀(X2, Y2)을 입력 단자(12)에, 영역(206)에 포함되는 셀(11)을 차례로 출력 단자(13)에, 나머지 셀(11)을 GND 단자(15)에, 각각 접속시킨다.The computer 4 sends a control signal to the switching circuit 16 of the inspection unit 1, and in turn, the cells X2 and Y2 to the input terminal 12, and then the cells 11 included in the region 206. The remaining cells 11 are connected to the output terminal 13 and the GND terminal 15, respectively.

그러면, 신호원(2)으로부터의 검사 신호가 셀(X2, Y2)에 입력되고, 도전 패턴(101a)으로 전류가 흘러 도전 패턴(101a) 상에 배치된 각 셀(11)로부터 차례로 출력 신호가 발생한다. 발생한 출력 신호는 처리 회로(3)를 통해 컴퓨터(4)로 송출되고, 컴퓨터(4)는 각 출력 신호와 도전 패턴 데이터를 비교하여 소정의 임계치를 기준으로, 도전 패턴(101a)에 결함이 있는지의 여부의 판정 및 그 위치의 특정을 행한다.Then, the inspection signal from the signal source 2 is input to the cells X2 and Y2, and current flows through the conductive pattern 101a so that an output signal is sequentially generated from each cell 11 disposed on the conductive pattern 101a. Occurs. The generated output signal is sent to the computer 4 through the processing circuit 3, and the computer 4 compares each output signal with the conductive pattern data to see if the conductive pattern 101a is defective on the basis of a predetermined threshold. Determination of whether or not and specifying the position are carried out.

또한, 컴퓨터(4)는 출력 신호를 화소 신호로서, 검출한 도전 패턴의 위치, 형상을 도시한 화상 데이터를 생성하고, 그 화상 데이터에 관한 화상을 디스플레이(4a)에 표시한다. 도17은 그 표시예를 도시한 도면이다.The computer 4 also generates image data showing the position and shape of the detected conductive pattern as an output signal as a pixel signal, and displays an image relating to the image data on the display 4a. 17 is a diagram showing a display example thereof.

도전 패턴(101a)은, 도16에 도시한 바와 같이 셀(X4, Y2)의 주변에서 결함이 발생하고 있으므로, 도17의 표시예에 있어서도 결함 부위인 화소(X4, Y2)에 화상이 없어, 도전 패턴(101a)이 결함되어 있는 것 및 그 부위를 알 수 있다.In the conductive pattern 101a, as shown in FIG. 16, a defect occurs around the cells X4 and Y2. Therefore, even in the display example of FIG. 17, there are no images in the pixels X4 and Y2, which are defective regions. It is known that the conductive pattern 101a is defective and its portion.

이상 설명한 바와 같이, 본 발명에 따르면 완전히 비접촉으로 도전 패턴의 검사를 행할 수 있다.As described above, according to the present invention, the conductive pattern can be inspected in a completely non-contact manner.

Claims (24)

회로 기판의 도전 패턴을 비접촉으로 검사하는 검사 장치로서,An inspection apparatus for inspecting a conductive pattern of a circuit board in a non-contact manner, 서로 이격하여 배치된 복수의 도전성을 갖는 셀과,A cell having a plurality of conductivity spaced apart from each other, 상기 셀에 시간적으로 변화하는 검사 신호를 공급하기 위한 공급 수단과,Supply means for supplying a test signal that changes in time to the cell; 상기 셀에 나타나는 출력 신호를 처리하기 위한 처리 수단과,Processing means for processing an output signal appearing in the cell; 각각의 상기 셀을 개별로 상기 공급 수단 또는 상기 처리 수단에 접속 가능한 절환 수단과,Switching means capable of connecting each said cell to said supply means or said processing means individually; 상기 절환 수단을 제어하는 제어 수단을 구비한 것을 특징으로 하는 검사 장치.And a control means for controlling the switching means. 제1항에 있어서, 상기 출력 신호에 의거하여 상기 도전 패턴의 단선, 또는 단락 중 적어도 어느 하나에 대해 판정하는 판정 수단을 구비한 것을 특징으로 하는 검사 장치.The inspection apparatus according to claim 1, further comprising determination means for determining at least one of disconnection or short circuit of the conductive pattern based on the output signal. 제2항에 있어서, 상기 판정 수단은 상기 단선 또는 상기 단락을 검사하는 경우에, 상기 출력 신호의 강도가 소정의 임계치를 초과하는지의 여부에 의해 상기 단선 또는 단락을 판정하는 것을 특징으로 하는 검사 장치.The inspection apparatus according to claim 2, wherein the determination means determines the disconnection or the short circuit according to whether or not the strength of the output signal exceeds a predetermined threshold when the disconnection or the short circuit is inspected. . 제2항에 있어서, 상기 판정 수단은 상기 단선 또는 상기 단락을 검사하는 경우에, 다른 상기 도전 패턴에 대해 검사를 행하고, 각각의 검사에 있어서의 상기 출력 신호의 강도를 서로 비교함으로써 판정하는 것을 특징으로 하는 검사 장치.The method according to claim 2, wherein in the case of inspecting the disconnection or the short circuit, the determination means inspects the other conductive patterns and compares the strengths of the output signals in the respective inspections. Inspection device. 제1항에 있어서, 상기 도전 패턴의 위치 및 형상에 관한 도전 패턴 데이터를 기억한 기억 수단을 구비한 것을 특징으로 하는 검사 장치.The inspection apparatus according to claim 1, further comprising storage means for storing conductive pattern data relating to the position and shape of the conductive pattern. 제5항에 있어서, 상기 제어 수단은 상기 도전 패턴에 의거하여 상기 절환 수단에 의해 접속을 절환하는 상기 셀을 특정하는 것을 특징으로 하는 검사 장치.The inspection apparatus according to claim 5, wherein the control means specifies the cell for switching the connection by the switching means based on the conductive pattern. 제1항에 있어서, 각각의 상기 셀에 나타나는 상기 출력 신호에 의거하여 검사한 상기 도전 패턴의 위치 및 형상을 도시한 화상의 화상 데이터를 생성하는 수단을 구비한 것을 특징으로 하는 검사 장치.The inspection apparatus according to claim 1, further comprising means for generating image data of an image showing a position and a shape of the conductive pattern inspected on the basis of the output signal appearing in each of the cells. 제7항에 있어서, 상기 화상을 표시하는 수단을 구비한 것을 특징으로 하는 검사 장치.8. The inspection apparatus according to claim 7, comprising means for displaying the image. 제7항 또는 제8항에 있어서, 상기 화상 데이터를 생성하기 위해, 상기 제어 수단은 상기 셀의 적어도 어느 하나를 상기 공급 수단에 접속하면서, 다른 전부 또는 일정 영역에 속하는 상기 셀을 1개씩 차례로 상기 처리 수단에 접속하도록 상기 절환 수단을 제어하는 것을 특징으로 하는 검사 장치.The method according to claim 7 or 8, wherein, in order to generate the image data, the control means connects at least one of the cells to the supply means and sequentially turns the cells belonging to all or a certain area one by one. And the switching means is controlled to be connected to a processing means. 제7항 내지 제9항 중 어느 한 항에 있어서, 상기 도전 패턴의 단선을 검사하는 경우, 상기 제어 수단은 검사하는 상기 도전 패턴의 일단부 상에 위치하는 적어도 하나의 상기 셀을 상기 공급 수단에 접속하면서, 검사하는 상기 도전 패턴의 타단부 상에 위치하는 하나의 상기 셀을 상기 처리 수단에 또는 복수의 상기 셀을 차례로 상기 처리 수단에 접속하도록 상기 절환 수단을 제어하는 것을 특징으로 하는 검사 장치.The method according to any one of claims 7 to 9, wherein in the case of inspecting disconnection of the conductive pattern, the control means includes at least one of the cells located on one end of the conductive pattern to be inspected in the supply means. And the switching means for controlling the switching means so as to connect one of the cells located on the other end of the conductive pattern to be inspected to the processing means or a plurality of the cells to the processing means while being connected. 제7항 내지 제10항 중 어느 한 항에 있어서, 한 쌍의 상기 도전 패턴의 상기 단락을 검사하는 경우, 상기 제어 수단은 검사하는 한 쪽의 상기 도전 패턴 상에 위치하는 적어도 하나의 상기 셀을 상기 공급 수단에 접속하면서, 검사하는 다른 쪽의 상기 도전 패턴 상에 위치하는 하나의 상기 셀을 상기 처리 수단에 또는 복수의 상기 셀을 차례로 상기 처리 수단에 접속하도록 상기 절환 수단을 제어하는 것을 특징으로 하는 검사 장치.The method according to any one of claims 7 to 10, wherein when inspecting the short circuit of the pair of the conductive patterns, the control means checks at least one of the cells located on the one conductive pattern to be inspected. The switching means is controlled such that one cell located on the other conductive pattern to be inspected is connected to the processing means or a plurality of the cells are sequentially connected to the processing means while being connected to the supply means. Inspection device. 제7항 내지 제11항 중 어느 한 항에 있어서, 상기 도전 패턴의 결함을 검사하는 경우, 상기 제어 수단은 검사하는 상기 도전 패턴 상의 적어도 하나의 상기 셀을 상기 공급 수단에 접속하면서, 상기 검사하는 도전 패턴 상 및 그 주위 상에 위치하는 상기 공급 수단에 접속한 상기 셀 이외의 상기 셀을 차례로 상기 처리 수단에 접속하도록 상기 절환 수단을 제어하는 것을 특징으로 하는 검사 장치.The method according to any one of claims 7 to 11, wherein when the defect of the conductive pattern is inspected, the control means checks the at least one cell on the conductive pattern to be inspected while connecting the supply means. And said switching means is controlled so that said cells other than said cells connected to said supply means located on a conductive pattern and its periphery are sequentially connected to said processing means. 제7항 내지 제12항 중 어느 한 항에 있어서, 상기 도전 패턴의 위치 및 형상에 관한 도전 패턴 데이터를 기억한 기억 수단을 구비하고, 상기 화상 데이터와 상기 도전 패턴 데이터를 비교함으로써, 상기 도전 패턴의 단선, 단락, 혹은 결함 중 적어도 어느 하나를 판정하는 수단을 구비한 것을 특징으로 하는 검사 장치.The conductive pattern according to any one of claims 7 to 12, further comprising storage means for storing conductive pattern data relating to the position and shape of the conductive pattern, and comparing the image data with the conductive pattern data. And a means for determining at least one of disconnection, short circuit, or defect. 제7항 내지 제12항 중 어느 한 항에 있어서, 상기 도전 패턴의 위치 및 형상에 관한 도전 패턴 데이터를 기억한 기억 수단을 구비하고, 상기 화상 데이터와 상기 도전 패턴 데이터를 비교함으로써, 검사하는 상기 도전 패턴의 위치 어긋남을 검출하는 수단을 구비한 것을 특징으로 하는 검사 장치.The said test | inspection as described in any one of Claims 7-12 equipped with the memory means which memorize | stored the conductive pattern data regarding the position and shape of the said conductive pattern, and comparing the said image data with the said conductive pattern data. And a means for detecting a positional shift of the conductive pattern. 제14항에 있어서, 상기 비교는 특징적인 형상의 상기 도전 패턴 또는 이미 실시한 더미의 도전 패턴에 의거하여 행하는 것을 특징으로 하는 검사 장치.The inspection apparatus according to claim 14, wherein the comparison is performed based on the conductive pattern having a characteristic shape or a dummy conductive pattern that has already been performed. 제1항 내지 제15항 중 어느 한 항에 있어서, 상기 절환 수단은 각각의 상기 셀을 개별로 상기 공급 수단, 상기 처리 수단 혹은 GND에 접속 가능하고, 상기 제어 수단은 상기 공급 수단 또는 상기 처리 수단 중 어느 쪽에도 접속하지 않은 상기 셀을 GND에 접속하도록 상기 절환 수단을 제어하는 것을 특징으로 하는 검사 장치.16. The switching means according to any one of claims 1 to 15, wherein the switching means is capable of individually connecting each of the cells to the supply means, the processing means or the GND, wherein the control means is the supply means or the processing means. And said switching means is controlled to connect said cell which is not connected to either of them to GND. 제1항에 있어서, 상기 처리 수단을 상기 셀마다, 또는 복수의 상기 셀마다 설치한 것을 특징으로 하는 검사 장치.The inspection apparatus according to claim 1, wherein the processing means is provided for each of the cells or for each of the plurality of cells. 회로 기판의 도전 패턴을 비접촉으로 검사하기 위한 검사 유닛으로서,An inspection unit for inspecting a conductive pattern of a circuit board in a non-contact manner, 서로 이격하여 배치된 복수의 도전성을 갖는 셀과,A cell having a plurality of conductivity spaced apart from each other, 상기 셀에 대한 검사 신호가 입력되는 입력 단자와,An input terminal to which a test signal for the cell is input; 상기 셀로부터의 신호를 출력하기 위한 출력 단자와,An output terminal for outputting a signal from the cell; 상기 셀을 선택하기 위한 제어 신호가 입력되는 제어 단자와,A control terminal to which a control signal for selecting the cell is input; 상기 제어 신호에 의거하여, 상기 각각의 상기 셀을 개별로 상기 입력 단자 또는 상기 출력 단자에 접속 가능한 절환 수단을 구비한 것을 특징으로 하는 검사 유닛.And a switching means capable of connecting the respective cells individually to the input terminal or the output terminal based on the control signal. 제18항에 있어서, GND에 접속되는 GND 단자를 갖고, 상기 절환 수단은 각각의 상기 셀을 개별로 상기 입력 단자, 상기 출력 단자 혹은 상기 GND 단자 중 어느 하나에 접속하는 것을 특징으로 하는 검사 유닛.19. The inspection unit according to claim 18, having a GND terminal connected to GND, and said switching means individually connects each said cell to any one of said input terminal, said output terminal, or said GND terminal. 제18항 또는 제19항에 있어서, 상기 셀이 평면적으로 배치된 것을 특징으로 하는 검사 유닛.20. The inspection unit according to claim 18 or 19, wherein the cells are arranged in a plane. 제20항에 있어서, 상기 셀이 매트릭스형으로 배치된 것을 특징으로 하는 검사 장치.21. An inspection apparatus according to claim 20, wherein said cells are arranged in a matrix. 제18항 내지 제21항 중 어느 한 항에 있어서, 각각의 상기 셀이 동일 형상인 것을 특징으로 하는 검사 유닛.22. The inspection unit according to any one of claims 18 to 21, wherein each of said cells is of the same shape. 제18항 내지 제22항 중 어느 한 항에 있어서, 상기 셀의 재료가 금속 재료인 것을 특징으로 하는 검사 유닛.The inspection unit according to any one of claims 18 to 22, wherein the material of the cell is a metal material. 회로 기판의 도전 패턴을 비접촉으로 검사하는 검사 방법으로써,As an inspection method for inspecting a conductive pattern of a circuit board in a non-contact manner, 복수의 도전성을 갖는 셀을 서로 이격하여 상기 도전 패턴에 따라서 배치하는 공정과,Arranging cells having a plurality of conductivity spaced apart from each other according to the conductive pattern; 적어도 하나의 상기 셀에 시간적으로 변화하는 검사 신호를 공급하는 공정과,Supplying a test signal that changes in time to at least one of the cells; 상기 검사 신호의 공급에 의해 상기 도전 패턴을 거쳐서 다른 상기 셀에 나타나는 출력 신호를 검출하는 공정과,Detecting an output signal appearing in the other cell via the conductive pattern by supplying the test signal; 검출한 상기 출력 신호에 의거하여 상기 도전 패턴을 검사하는 공정을 포함하는 것을 특징으로 하는 검사 방법.And inspecting the conductive pattern based on the detected output signal.
KR1020017011415A 2000-02-10 2001-02-09 Tester and testing method, and testing unit KR20020001752A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00033732 2000-02-10
JP2000033732A JP2001221824A (en) 2000-02-10 2000-02-10 Inspection instrument, method and unit
PCT/JP2001/000908 WO2001059469A1 (en) 2000-02-10 2001-02-09 Tester and testing method, and testing unit

Publications (1)

Publication Number Publication Date
KR20020001752A true KR20020001752A (en) 2002-01-09

Family

ID=18558166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017011415A KR20020001752A (en) 2000-02-10 2001-02-09 Tester and testing method, and testing unit

Country Status (6)

Country Link
US (1) US6703849B2 (en)
JP (1) JP2001221824A (en)
KR (1) KR20020001752A (en)
CN (1) CN100395554C (en)
TW (1) TW495614B (en)
WO (1) WO2001059469A1 (en)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001228192A (en) 2000-02-18 2001-08-24 Oht Inc Inspecting device and holder for it
JP2002005981A (en) * 2000-06-16 2002-01-09 Oht Inc Inspection device and its method
JP2002311075A (en) * 2000-06-16 2002-10-23 Oht Inc Inspection device and inspection method for circuit board
TWI223089B (en) * 2001-08-27 2004-11-01 Oht Inc Circuit layout inspection apparatus and circuit layout inspection method
JP4623887B2 (en) 2001-08-27 2011-02-02 オー・エイチ・ティー株式会社 Sensor for inspection device and inspection device
JP2003098213A (en) * 2001-09-20 2003-04-03 Oht Inc Inspection device and inspection method
JP2003098212A (en) * 2001-09-20 2003-04-03 Oht Inc Inspection device and inspection method
JP3785372B2 (en) * 2002-02-25 2006-06-14 富士写真フイルム株式会社 Apparatus for detecting state of sheet-like image record carrier
US6947853B2 (en) * 2002-05-23 2005-09-20 Oht, Inc. Apparatus and method for inspecting electrical continuity of circuit board, jig for use therein, and recording medium thereon
CN1720458B (en) * 2002-11-30 2010-06-23 Oht株式会社 Circuit pattern inspection device and circuit pattern inspection method
DE102006005800B4 (en) * 2006-02-08 2007-12-06 Atg Test Systems Gmbh Method and apparatus for testing unpopulated printed circuit boards
KR100799161B1 (en) * 2006-07-20 2008-01-29 마이크로 인스펙션 주식회사 Non-contact type single side probe and inspection apparatus and method for open/short test of pattern electrodes used thereof
ES2624930T3 (en) * 2007-09-29 2017-07-18 El Spectra, Llc Instrumented pipette tip
CN101873893B (en) * 2007-11-27 2013-09-04 Ei频谱有限责任公司 Fluorescence-based pipette instrument
JP5303028B2 (en) * 2008-04-07 2013-10-02 イーアイ・スペクトラ・エルエルシー Manufacturing method of microfluidic sensor
CN101614785B (en) * 2008-06-27 2012-02-29 华为技术有限公司 Method and device for detecting circuit parameters
DE102008030545A1 (en) * 2008-06-27 2010-01-07 Siemens Aktiengesellschaft Device and method for contactless contacting of conductive structures, in particular of thin-film transistor liquid crystal displays (Thin Film Transistor Liquid Crystal Displays)
JP5122512B2 (en) * 2009-04-17 2013-01-16 オー・エイチ・ティー株式会社 Circuit pattern inspection device
DE102011081666A1 (en) * 2011-08-26 2013-02-28 Siemens Aktiengesellschaft Contactless capacitive distance sensor
JP5797502B2 (en) * 2011-09-08 2015-10-21 日本メクトロン株式会社 Continuity inspection device and continuity inspection method
JP2013210247A (en) * 2012-03-30 2013-10-10 Nidec-Read Corp Insulation inspection device and insulation inspection method
US9846512B2 (en) * 2013-06-28 2017-12-19 Sharp Kabushiki Kaisha Method for inspecting touch-panel electrode substrate
JP6014950B1 (en) * 2015-12-22 2016-10-26 オー・エイチ・ティー株式会社 Conductor pattern inspection device
CN107381317B (en) * 2017-08-31 2018-09-14 京东方科技集团股份有限公司 A kind of pedal for escalator detection device and escalator
CN110095704B (en) * 2019-04-17 2022-02-22 深圳市华星光电半导体显示技术有限公司 Device and method for detecting circuit defects in array substrate
CN113050620B (en) * 2019-12-26 2024-06-18 南京泉峰科技有限公司 Self-driven equipment system and boundary line broken line detection method thereof
CN113447858B (en) * 2020-11-11 2022-11-11 重庆康佳光电技术研究院有限公司 Circuit backboard detection device and detection method
CN112798980A (en) * 2020-12-24 2021-05-14 Tcl华星光电技术有限公司 Detection device and detection method for detecting abnormity of light-emitting panel

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4565966A (en) * 1983-03-07 1986-01-21 Kollmorgen Technologies Corporation Method and apparatus for testing of electrical interconnection networks
EP0216135B1 (en) * 1985-09-04 1990-05-09 Siemens Aktiengesellschaft Device for testing the electrical functioning of circuit wirings, especially on printed-circuit boards
JPH0610815B2 (en) * 1985-12-04 1994-02-09 株式会社日立製作所 Wiring pattern inspection method and device
US4771230A (en) * 1986-10-02 1988-09-13 Testamatic Corporation Electro-luminescent method and testing system for unpopulated printed circuit boards, ceramic substrates, and the like having both electrical and electro-optical read-out
JPH0425775A (en) * 1990-05-21 1992-01-29 Hitachi Chem Co Ltd Method and device for inspecting wiring board
JPH0783954A (en) * 1993-09-13 1995-03-31 Toshiba Corp Inspecting machine for wiring board
JPH07140209A (en) * 1993-09-20 1995-06-02 Fujitsu Ltd Inspection equipment of circuit wiring board and its inspection method
JP2994259B2 (en) * 1996-03-28 1999-12-27 オー・エイチ・ティー株式会社 Substrate inspection method and substrate inspection device
JP3080595B2 (en) * 1997-02-28 2000-08-28 日本電産リード株式会社 Substrate inspection device and substrate inspection method
JP2000002739A (en) * 1998-06-15 2000-01-07 Yokohama System Kenkyusho:Kk Conductive fine pattern inspecting device
JP3299189B2 (en) * 1998-07-06 2002-07-08 オー・エイチ・ティー株式会社 Substrate inspection device and substrate inspection method
JP3415035B2 (en) * 1998-08-07 2003-06-09 オー・エイチ・ティー株式会社 Sensor probe for board inspection and method of manufacturing the same
JP3001520B1 (en) * 1998-08-24 2000-01-24 アジアエレクトロニクス株式会社 High-density continuity inspection device
JP3311698B2 (en) * 1998-11-19 2002-08-05 オー・エイチ・ティー株式会社 Circuit board continuity inspection device, continuity inspection method, continuity inspection jig, and recording medium

Also Published As

Publication number Publication date
WO2001059469A1 (en) 2001-08-16
US6703849B2 (en) 2004-03-09
CN1358274A (en) 2002-07-10
US20020140442A1 (en) 2002-10-03
TW495614B (en) 2002-07-21
JP2001221824A (en) 2001-08-17
CN100395554C (en) 2008-06-18

Similar Documents

Publication Publication Date Title
KR20020001752A (en) Tester and testing method, and testing unit
JP2994259B2 (en) Substrate inspection method and substrate inspection device
KR20040029048A (en) Sensor for inspection instrument and inspection instrument
US7138805B2 (en) Device and method for inspection
TWI474012B (en) Detecting device of conductive pattern and detecting method
KR100823357B1 (en) Circuit pattern inspection apparatus
KR20100028275A (en) Apparatus and method for inspecting electrode lines of falt panel display
JP6248406B2 (en) Inspection apparatus and inspection method
JP2008046060A (en) Measurement apparatus
JP2000221227A (en) Apparatus and method for inspecting conductive pattern
JP4277398B2 (en) Wiring board inspection equipment
JP2006049599A (en) Wafer prober and semiconductor device manufacturing methods and associated semiconductor testing equipment
JP2002090407A (en) Apparatus and method for inspection
WO2008001651A1 (en) Board inspecting method and board inspecting device
JP2005315775A (en) Four-terminal inspection method and four-terminal inspection jig using single-sided transfer probe
JP2002311075A (en) Inspection device and inspection method for circuit board
JP3001520B1 (en) High-density continuity inspection device
JP2002131365A (en) Method and device for inspection
JP4257164B2 (en) Substrate inspection apparatus and substrate inspection method
JP2000097983A (en) Method for inspecting wiring part in wiring integrated type suspension
JP4369002B2 (en) Circuit board inspection equipment
US20030034790A1 (en) Tablet with short testing function and method of measuring
JPH05333105A (en) Position detecting method for probe needle
JP2009250659A (en) Tool tester and tool testing method
JPS6345544A (en) Inspecting device for printed board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
WITB Written withdrawal of application