JP5417651B1 - 回路パターン検査装置 - Google Patents

回路パターン検査装置 Download PDF

Info

Publication number
JP5417651B1
JP5417651B1 JP2013001265A JP2013001265A JP5417651B1 JP 5417651 B1 JP5417651 B1 JP 5417651B1 JP 2013001265 A JP2013001265 A JP 2013001265A JP 2013001265 A JP2013001265 A JP 2013001265A JP 5417651 B1 JP5417651 B1 JP 5417651B1
Authority
JP
Japan
Prior art keywords
signal
inspection
extinguishing
arc
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013001265A
Other languages
English (en)
Other versions
JP2014134398A (ja
Inventor
寛 羽森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OHT Inc
Original Assignee
OHT Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OHT Inc filed Critical OHT Inc
Priority to JP2013001265A priority Critical patent/JP5417651B1/ja
Priority to KR1020140000643A priority patent/KR101533187B1/ko
Priority to TW103100490A priority patent/TWI519803B/zh
Priority to CN201410056938.5A priority patent/CN103913667B/zh
Application granted granted Critical
Publication of JP5417651B1 publication Critical patent/JP5417651B1/ja
Publication of JP2014134398A publication Critical patent/JP2014134398A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/14Circuits therefor, e.g. for generating test voltages, sensing circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

【課題】狭ピッチ化された導電体パターンの検査時に、容量結合により交流波形の検査信号によって生じる電界分布の裾側が非検査対象の導電体パターンに印加されて、センサ部の検出信号に混入し、真の検出信号に対してノイズとして影響を与えている。
【解決手段】回路パターン検査装置は、検査部の給電電極の両側に隣接又は近接されて複数の消弧電極を配列し、検査対象の導電体パターンに印加する検査信号に対して、位相をシフトした交流の消弧信号を各消弧電極に印加して、検査信号による電界方向とは逆方向の電界分布を形成し、検査信号による電界分布の裾部分を削り取り、先鋭化させた合成電界分布を形成して、検査対象の導電体パターンに選択的に給電し、得られた検出信号から導電体パターンの良欠陥の適正な判定を実施する。
【選択図】図2

Description

本発明は、基板上に形成された導電体パターンの欠陥を非接触で検査可能な回路パターン検査装置に関する。
近年、表示デバイスは、液晶を用いた液晶表示デバイス又は、プラズマを利用したプラズマ表示デバイスが主流となっている。これらの表示デバスイの製造工程の中で、ガラス基板上に形成された回路配線となる導電体パターンに対して、断線及び短絡の有無の欠陥検査を行っている。
導電体パターンの検査手法として、例えば、特許文献1には、少なくとも2つの検査プローブを導体パターンに近接させて、導体パターンとは、非接触で容量結合した状態で移動させつつ、一方の検査プローブから交流検査信号を印加し、他方の検査プローブで導体パターンを伝搬した交流検査信号を検出する。検出信号の波形の変化により、導電体パターンにおける断線及び短絡の有無の検査を行っている。
特開2004−191381号公報
前述した検査装置は、導体パターンに対して非接触で容量結合した検査電極を用いている。この検査電極は、導電体パターンと対向して、正弦波と同様な波形を有する交流の検査信号を印加している。検査対象となる表示デバイスは、以前より、高画質画像の表示を実現するために、表示パネルの画素の微細化が高く要求され、検査対象となる導電体パターンの細線化及び狭ピッチ化が進められている。
従来の接触タイプのセンサ端子を用いていた場合には、先端を先鋭化することでパターンの細線化に対応できるが、交流信号を検査信号とする非接触センサにおいては、空気を絶縁体とする容量結合、すなわち、電界による電位(電圧)の印加を行うため、給電電極が形成する電界分布が影響を与えることとなる。
導電体パターンのパターン幅が狭められた際に、容量結合を利用して、十分な検出信号を得るためには、検査信号の電圧のより大きな変化が必須の条件となる。通常、電圧変化がアナログ的に変化する交流信号により発生させた電界の分布特性では、ピーク値を高くするほど、全体的に嵩上げされ、波形の裾側が広がって、ピーク周囲の電位も高くなる傾向がある。
複数の導電体パターンが狭ピッチ化されて、パターン幅と共にパターン間の距離が狭まっていた場合には、給電電極から検査対象となる導電体パターンに隣接する又は近接している非検査対象の導電体パターンに対しても、電界分布が及ぶと、それらの導電体パターンに対しても検査信号を給電したこととなる。
検査信号の検出を行うセンサ電極が導電体パターンと同じ幅に形成されたとしても、対向せず斜め方向に位置する非検査対象の導電体パターンからセンサ電極に向かって信号を出力している。このため、検査対象の導電体パターンから検出された信号に含まれてしまい、検査の精度に影響を与えることとなる。従って、細線化された導電体パターンに対して、取得するセンサ信号値を高めることとなり、給電電極に印加する検査信号の信号値を大きくすると、検査精度に対する影響も大きくなる。
そこで本発明は、検査電極を中心として両側に複数の消弧電極を配置する給電部により、交流の検査信号の位相に対して位相をシフトした消弧信号を同時に印加し、検査信号による電界分布の裾部分を削り取って、先鋭化させた電界分布を形成し検査信号として検査対象の導電体パターンに給電する回路パターン検査装置を提供することを目的とする。
上記目的を達成するために、本発明に従う実施形態による回路パターン検査装置は、複数の導電体パターンが列状に配列された基板を検査対象とし、1つの前記導電体パターンに上方で対向して容量結合し、予め定められた交流の検査信号を印加する検査電極と、前記配列の方向と交差する方向で前記検査電極を中央として、前記検査信号の周波数によって定められた同一の間隔を空けて、両側に均等に連設される複数の消弧電極と、を同一基板上に形成する給電部と、前記検査電極に前記検査信号を供給する検査信号供給部と、前記検査信号に対して、位相が同相及び逆相にシフトされた複数の消弧信号を同時に供給する消弧信号供給部と、前記検査電極と対向する導電体パターンの上方で対向配置されて容量結合し、前記給電部から印加された前記検査信号を検出するセンサ電極が形成されたセンサ部と、前記給電部と前記センサ部を一体的に保持し、前記導電体パターンの上方に一定の距離で離間して、該導電体パターンの配列方向と交差する方向に移動させる移動部と、前記センサ部により時系列的に取得された検出信号を、予め定めた判定基準値と比較して欠陥の有無を判定する第1の判定及び、前記時系列的に取得された検出信号に対して、検出信号値の時系列的な変化が設定期間内で予め定めた範囲を超えた際に、該範囲を越えた検出信号を送出した導電体パターンに対して不良判定を行う第2の判定を、組み合わせ又は何れ一方を用いて不良判定する欠陥判定部と、を具備し、前記移動部による移動中の前記給電部から、順次、導電体パターンに対して、前記検査信号を印加した際に、同時に、前記検査電極の両外側に隣接する第1の消弧電極に対して、前記検査信号と同位相の第1の消弧信号をそれぞれに印加し、且つ前記第1の消弧電極の外側に隣接する第2の消弧電極に対して、前記検査信号と逆位相の第2の消弧信号をそれぞれに印加し、前記第1及び第2の消弧信号によって発生した各電界分布を合成して、前記検査信号による電界分布とは、反対向きの電界方向の消弧電極による電界分布を形成し、さらに前記消弧電極による電界分布を前記検査信号による電界分布と合成させることで、
前記検査信号による電界分布の裾部分を削り取り、先鋭化させた合成電界分布のピーク部分を検査対象の導電体パターンに掛けることで前記検査信号を給電する。
本発明の実施形態によれば、検査電極を中心として両側に複数の消弧電極を配置する給電部により、交流の検査信号の位相に対して位相をシフトした消弧信号を同時に印加し、検査信号による電界分布の裾部分を削り取り、先鋭化させた電界分布を形成し、検査信号として検査対象の導電体パターンに給電する回路パターン検査装置を提供することができる。
図1は、本発明に係る実施形態の回路パターン検査装置の概念的な構成を示す図である。 図2は、給電部及び給電部に関わる構成を示す図である。 図3は、検査電極から出力される検査信号Ch1により生じる電界分布の特性を示す図である。 図4は、消弧電極から出力される消弧信号Ch2により生じる電界分布の特性を示す図である。 図5は、消弧電極から出力される消弧信号Ch3により生じる電界分布の特性を示す図である。 図6は、消弧電極から出力される消弧信号Ch2,Ch3の合成された信号により生じる電界分布の特性を示す図である。 図7は、検査信号Ch1及び消弧信号Ch2,Ch3により生じる電界分布の特性を示す図である。 図8は、検査信号Ch1による電界分布と合成電界分布の波形形状を比較するための図である。
以下、図面を参照して本発明の実施形態について詳細に説明する。
本発明による回路パターン検査装置は、表示装置の製造工程の中で、例えば、ガラス製の基板上に形成された複数列の導電体パターン(配線パターン)の不良原因となる断線や短絡の欠陥を検出する。検査対象となる導電体パターンは、例えば、液晶表示パネルやタッチ式パネル等に用いられている形態の配線であり、複数列に平行配列で電気的に分離された導電体パターン又は、全ての導電体パターンの一端側が短絡バーにより接続されている櫛歯状の導電体パターンである。尚、基板上に形成される各導電体パターンは、パターンの位置が確定できるのであれば、平行及び等間隔の配置でなくても検査可能である。
さらに、検査信号を印加する給電部が移動した際に、同じ導電体パターン上に、検査電極とセンサ電極が対向可能なパターンであれば、導電体パターンの途中で曲がりや幅の変化があっても同等に検査可能である。以下の説明では、理解しやすくするために、一定間隔で直線的な列状に形成される導電体パターンを検査対象として説明する。また、以下の説明において、「消弧」とは、交流信号の波形を削り落として信号値を消す又は減少させる、即ち、波形から部分的に信号値をキャンセルすることを意味している。
図1は、本発明に係る実施形態の回路パターン検査装置の概念的な一構成例を示す図である。図2は、給電部及び給電部に関わる構成例を示す図である。
本実施形態の回路パターン検査装置1は、ガラス基板等の絶縁性を有する基板100上に形成された複数列の導電体パターン101の断線や短絡等を検出する装置である。
図1に示すように、導電体パターン101上方に所定距離を離間して配置されて検査信号を印加する給電部2と、導電体パターン101上方に同様に離間して、導電体パターン101に印加された検査信号を検出するセンサ部3と、給電部2及びセンサ部3の離間(非接触)状態を維持し、同一の導電体パターン101の上方を交差する配列方向mに一体的に移動させる移動機構4と、移動機構4を駆動制御する駆動制御部5と、給電部2に交流からなる検査信号ch1を供給する検査信号供給部22と、給電部2に後述する交流の消弧信号ch2,ch3を供給する消弧信号供給部25と、検査部3から検出された検出信号に後述する信号処理を施す検出信号処理部6と、装置全体を制御する制御部9と、検査結果を含む検査情報を表示する表示部10、動作指示や各種データ等を入力するためのキーボードやタッチパネル等からなる入力部11と、を備えている。
給電部2の後述する給電基板21と、センサ部3のセンサ基板26は、例えば、スカラーロボットで一体的に連結され、同時に移動する。図1においては、導電体パターンの両端に配置された例を示している。勿論、配置される位置は、両端に限定されるものではなく、何れか一方又は、両方を導電体パターンの中央側に配置してもよい。つまり、導電体パターンと、給電電極及びセンサ電極とが対向する位置であれば、検査対象の基板上で離れて(例えば、導電体パターンの両端)配置されてもよいし、逆に、近接する位置に配置されてもよい。これは、センサ部3が容量結合により、検出信号を検出しているため、断線により導電体パターンにおける容量が変化すると、正常なパターンと異なっているため、検出信号のピーク値の変化として現れ、不良判別が可能である。
本実施形態におけるセンサ部3のセンサ電極27は、検査対象となる導電体パターンの幅に相当する幅を有し、その長さは、検出される検出信号の大きさにより決定される設計事項であり、適宜、設定されている。尚、センサ電極27と対向している部分の導電体パターンの短絡欠陥は検出しがたいため、この対向部分を検出するための第2のセンサ電極を同一導電体パターンの上方となるように別途、設けてもよい。
検出信号処理部6は、図示していないが、センサ部3で検出された微小なアナログ検出信号を所定の電圧レベル(良否の判定可能なレベル)まで増幅する増幅部と、増幅された検出信号の雑音成分を除去し、必要な帯域を通過させるバンドパスフィルタ部と、フィルタ処理された検出信号を全波整流する整流部と、全波整流された検出信号を平滑処理する平滑部等を備えている。
制御部9は、信号処理された検出信号に含まれる特徴信号(信号レベル又は信号波形の変化)に基づき、導電体パターンが欠陥か否かを判定する欠陥判定部7と、ユーザのよる設定条件や検査用プログラムに従い演算処理を行う中央処理部(CPU)8と、を備えている。この制御部9は、汎用的なパーソナルコンピュータを利用してもよい。
欠陥判定部7による不良判定は、複数の判定手法を単体又は組み合わせて行う。例えば、閾値を用いた欠陥判定としては、まず、サンプリング(予備検査)を行い、良品の信号レベルと不良品の信号レベルを取得し、これらの信号レベルに基づき、不良品の信号レベルを超えるレベルの閾値を良品の判定基準として設定する。この判定基準を用いて、時系列的に検出された検出信号に対して、判定基準を超えた検出信号を送出した導電体パターンを不良と判定する。この判定基準は、任意に設定した検査処理数又は検査実施時間を越えた場合に、再度、サンプリングを行い、閾値を更新してもよい。
また、他の判定手法として、センサ部3より時系列的に取得した検出信号に対して、予め設定した期間(サンプリング時間)内で、直前の導電体パターン(正常)で検出した検出結果と現在、検出された検査信号とを比較して、予め設定した差分(設定範囲)を越える電圧差が発生した際に、その時に検査対象となった導電体パターンに対して不良の判定を行う。
次に、給電部2について詳細に説明する。
図1及び図2に示すように、給電部2は、1つの検査電極23及び複数の消弧電極24が設けられた給電基板21と、検査電極23に交流の検査信号を印加する検査信号供給部22と、消弧電極24に同位相及び位相をシフトした交流の消弧信号を印加する消弧信号供給部25とで構成される。
給電基板21の配置される検査電極23は、1つの導電体パターンを覆い、且つ隣接する導電体パターンには掛からない幅を有している。その検査電極23の配列方向mで両側方に、複数の消弧電極24a,24b及び24c,24dが電極ピッチLである離間距離をそれぞれに空けて等間隔で配置されている。この電極ピッチLは、検査対象の導電体パターン設計仕様に従って設定された検査信号に用いる周波数によって、適宜設計される。後述するが、検査信号の波形を均等に先鋭化するためには、配列された複数の消弧電極の中央に検査電極23が配置され、両側に均等に消弧電極が配置される必要がある。
また、図2には、検査電極23の両側のそれぞれに、2つの消弧電極を配置した例を示しているが、共に2つ以上の消弧電極が配置されるのであれば、特に限定されるものではない。但し、少なくとも検査対象の導電体パターン以外のパターンに消弧信号が多く印加されると、センサ電極の検出信号に影響を与え好ましくはないため、後述する作用効果が得られる範囲内で適宜、設計されるものとする。さらに、図2においては、消弧電極24a−24dは、検査電極23の長さよりも短くしているが、印加する消弧信号が検出信号よりも電圧値が低い、又は検査電極23を区別しやすくするために短くしただけであり、特に限定されているものではない。
検査電極23には、検査信号供給部22から例えば、設定された周波数で所望のピーク・ピーク値を有する正弦波の交流信号からなる検査信号Ch1が印加される。尚、検査信号Ch1は、正弦波だけではなく、三角波も適用することは可能である。以下の説明において、各信号による発生する電界分布を区別するために、電界分布の後に信号の参照符号(Ch1,Ch2,Ch3)を併記している。
消弧信号供給部25は、各消弧電極24a−24dに対して、それぞれに電圧調整回路31a−31dと、位相シフト回路32a−32dが設けられて構成される。電圧調整回路31は、検査信号供給部22から出力された検査信号Ch1に対して、信号値(電圧値)を1/2〜1/3程度に低圧化した消弧信号Ch2,Ch3を出力する。この電圧調整は、検査信号Ch1によって異なるため、検査準備の際に調整を行う。尚、この調整値は、制御部9の図示しないメモリに検査条件の設定値として記憶しておき、検査信号Ch1の設定値に応じて、入力部11により適宜、選択することで速やかに検査を開始することも可能である。
また、本実施形態の位相シフト回路32は、一般的なオペアンプ等を用いた回路を想定し、検査信号を基準(0rad)として、全消弧電極24a−24dによる位相がπ/2rad(π:180°)シフトした消弧信号を生成する。本実施形態では、消弧電極24a−24dのそれぞれに電圧調整回路31と位相シフト回路32を設けた構成例を示したが、検査信号Ch1を位相0rad、消弧信号Ch2を位相0radとして、消弧信号Ch3で位相πradをシフトさせているため、消弧信号Ch毎に共有した電圧調整回路31と位相シフト回路32を用いて、構成を簡略化してもよい。
本実施形態では、給電電極が導電体パターンの配線とは距離を空けて、交流の検査信号を容量結合で供給する構成であるため、検査信号は、直接的な電流として供給するのでは無く、電界による電位(電圧)として印加するため、給電電極が形成する電界分布が影響を与える。課題で述べたように、電界分布を先鋭化させて、対向する検査対象の導電体パターンに検査信号を印加することが好ましくい。
図3は、検査電極23から出力される検査信号Ch1により生じる電界分布(Ch1)の特性を示す図である。図4は、消弧電極24b,24cから出力される消弧信号Ch2により生じる電界分布(Ch2)の特性を示す図である。図5は、消弧電極24a,24dから出力される消弧信号Ch3により生じる電界分布(Ch3)の特性を示す図である。図6は、消弧電極24a−24dから出力される消弧信号Ch2,Ch3の合成された信号により生じる電界分布(Ch2+Ch3)の特性を示す図である。図7は、検査信号Ch1及び消弧信号Ch2,Ch3の合成電界分布(A1)の特性を示す図である。図8は、電界分布(Ch1)と合成電界分布(A1)の波形形状を比較するための図である。
尚、各図において、検査信号及び消弧信号は、交流信号は、時系列的に連続する波形の信号であるが理解しやすくするために、ある時間の1つの波形により生じる電界強度(電位V)の電界分布として示している。また、距離0は、検査電極が対向する基準位置であり、実際には、対向する検査対象の導電体パターンの位置に相当し、距離は検査基板の面方向、即ちパターンを横切る水平方向に離れる距離を示している。
さらに、本来は、図5に示す消弧信号Ch3及び図6に示す消弧信号Ch2+Ch3は、逆位相(πred)であるため、電界の向きが検査信号Ch1及び消弧信号Ch2とは逆向きであり、検査信号Ch1を正の向きとした場合には、図の横軸で反転している負の向きとなっている。
図3に示すように、検査電極23から導電体パターンに向けて出力される検査信号Ch1による電界分布(Ch1)の波形を基準とする。また、図4は、検査信号Ch1に対して、同位相の消弧信号Ch2が印加された消弧電極24b,24cから出力される電界分布 (Ch2)の波形を示している。さらに、図5は、消弧信号Ch2に対して、πred分(検査信号ch1に対してもπred分)の位相がシフトした消弧信号Ch3が印加された消弧電極24a,24dから出力される電界分布(Ch3)の波形を示している。尚、検査信号Ch1と消弧信号Ch2,Ch3の電圧値は、交流の周波数等により適宜設定される設計事項である。
ここで、図6を参照して、消弧信号ch2と消弧信号ch3の合成信号について述べる。前述したように、消弧信号ch2と消弧信号ch3とは、πredの位相差を有している、即ち、互いに逆位相であるため、反対向きの電界強度(電位)となり、互いの電界分布を打ち消し合うこととなり、これらの差により、図6に示すような距離0を中心として、相似する2つのピークを有する電界分布(Ch2+Ch3)の特性となる。
この電界分布(Ch2+Ch3)は、消弧信号ch2よりも消弧信号ch3による電界強度の方が強いため、負の電界分布となっている。さらに、この時、同時に印加している検査信号Ch1による電界分布(Ch1)を加えると、図7に示すように、電界分布(Ch1)の波形の裾部分が電界分布(Ch2+Ch3)により削り取られて、先鋭化した合成電界分布(A1)を形成する。
図8には、検査信号Ch1による電界分布(Ch1)と、検査信号Ch1と消弧信号Ch2+Ch3を同時に印加した時に発生する合成電界分布(A1)とを示している。これらの電界分布の特性を比較すると分かるように、波形の半値幅が50%以上縮小したことにより、波形自体によれば、ピーク値が減少せずに、約1/3の幅に先鋭化されて、電界強度のピーク部分が対向する検査対象の導電体パターンに接することとなる。
以上説明したように、本実施形態の回路パターン検査装置は、検査対象の導電体パターンに検査信号を給電する給電部2の給電基板21に、1つの検査電極23に対して、パターン配列方向を横切る方向の両側に複数の消弧電極24を等間隔で配置する構成を有し、給電する交流の検査信号に対して、位相が同相及び逆相にシフトされた複数の消弧信号を同時に印加する。この同時印加により、検査信号により発生させた電界分布に対して、消弧信号で逆向きに形成された電界分布を形成し、検査信号による電界分布の裾部分を削り取り、先鋭化させた合成電界分布を形成して、そのピーク部分を検査対象の導電体パターンに接することで集中的に検査信号を給電し、隣接する非検査対象の導電体パターンには、極力検査信号が給電されることを抑制することができる。
従って、本実施形態の回路パターン検査装置によれば、検査対象の導電体パターンの細線化及び狭ピッチ化された検査対象部位であっても、検査対象となるパターン個々の良否検査を非接触で適正に実施することができる。よって、高解像度が要求される表示用ガラス基板の配線パターンや回路基板上の配線パターン等、微細化や集積化が求められる配線の良否判定に好適する。特に、検査が非接触で実施されるため、導電体パターンへの損傷が全くなく、また、検査の際に平常時よりも比較的強い電界に晒されるため、将来的に不良となる要素(断線、剥がれ等)を含む配線パターンに対する耐久試験にもなっている。
1…回路パターン検査装置、2…給電部、3…センサ部、4…移動機構、5…駆動制御部、6…検出信号処理部、7…欠陥判定部、8…中央処理部(CPU)、9…制御部、10…表示部、11…入力部、21…給電基板、22…検査信号供給部、23…検査電極、24a,24b,24c,24d…消弧電極、25…消弧信号供給部、26…センサ基板、100…基板、101…導電体パターン。

Claims (4)

  1. 複数の導電体パターンが列状に配列された基板を検査対象とし、1つの前記導電体パターンに上方で対向して容量結合し、予め定められた交流の検査信号を印加する検査電極と、
    前記配列の方向と交差する方向で前記検査電極を中央として、前記検査信号の周波数によって定められた同一の間隔を空けて、両側に均等に連設される複数の消弧電極と、を同一基板上に形成する給電部と、
    前記検査電極に前記検査信号を供給する検査信号供給部と、
    前記検査信号に対して、位相が同相及び逆相にシフトされた複数の消弧信号を同時に供給する消弧信号供給部と、
    前記検査電極と対向する導電体パターンの上方で対向配置されて容量結合し、前記給電部から印加された前記検査信号を検出するセンサ電極が形成されたセンサ部と、
    前記給電部と前記センサ部を一体的に保持し、前記導電体パターンの上方に一定の距離で離間して、該導電体パターンの配列方向と交差する方向に移動させる移動部と、
    前記センサ部により時系列的に取得された検出信号を、予め定めた判定基準値と比較して欠陥の有無を判定する第1の判定及び、前記時系列的に取得された検出信号に対して、検出信号値の時系列的な変化が設定期間内で予め定めた範囲を超えた際に、該範囲を越えた検出信号を送出した導電体パターンに対して不良判定を行う第2の判定を、組み合わせ又は何れ一方を用いて不良判定する欠陥判定部と、を具備し、
    前記移動部による移動中の前記給電部から、順次、導電体パターンに対して、前記検査信号を印加した際に、
    同時に、前記検査電極の両外側に隣接する第1の消弧電極に対して、前記検査信号と同位相の第1の消弧信号をそれぞれに印加し、且つ前記第1の消弧電極の外側に隣接する第2の消弧電極に対して、前記検査信号と逆位相の第2の消弧信号をそれぞれに印加し、
    前記第1及び第2の消弧信号によって発生した各電界分布を合成して、前記検査信号による電界分布とは、反対向きの電界方向の消弧電極による電界分布を形成し、さらに前記消弧電極による電界分布を前記検査信号による電界分布と合成させることで、前記検査信号による電界分布の裾部分を削り取り、先鋭化させた合成電界分布のピーク部分を検査対象の導電体パターンに掛けることで前記検査信号を給電することを特徴とする回路パターン検査装置。
  2. 前記第1の消弧信号は、前記検査信号よりも電圧値が低く、同位相の信号であり、前記第2の消弧信号は、前記検査信号よりも電圧値が低く、前記第1の消弧信号よりも電圧値が高く逆位相の信号であることを特徴とする請求項1に記載の回路パターン検査装置。
  3. 前記検査信号及び前記消弧信号は、予め設定された周波数で所望のピーク・ピーク値を有する、正弦波の交流信号又は、三角波の交流信号の何れかを用いることを特徴とする請求項2に記載の回路パターン検査装置。
  4. 前記検査信号が印加された検査電極により発生される電界分布が1つの第1ピークを有する波形形状に対して、前記第1及び第2の消弧信号が印加された前記第1及び第2の消弧電極により発生し合成される電界分布が、前記検査信号による電界分布とは、反対向きの電界方向で、前記第1のピークの位置を中心とした両側に相似する少なくとも1つずつの第2のピークを有する電界分布が合成されることを特徴とする請求項2に記載の回路パターン検査装置。
JP2013001265A 2013-01-08 2013-01-08 回路パターン検査装置 Expired - Fee Related JP5417651B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013001265A JP5417651B1 (ja) 2013-01-08 2013-01-08 回路パターン検査装置
KR1020140000643A KR101533187B1 (ko) 2013-01-08 2014-01-03 회로 패턴 검사 장치
TW103100490A TWI519803B (zh) 2013-01-08 2014-01-07 Circuit pattern inspection device
CN201410056938.5A CN103913667B (zh) 2013-01-08 2014-01-08 电路布图检查装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013001265A JP5417651B1 (ja) 2013-01-08 2013-01-08 回路パターン検査装置

Publications (2)

Publication Number Publication Date
JP5417651B1 true JP5417651B1 (ja) 2014-02-19
JP2014134398A JP2014134398A (ja) 2014-07-24

Family

ID=50287167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013001265A Expired - Fee Related JP5417651B1 (ja) 2013-01-08 2013-01-08 回路パターン検査装置

Country Status (4)

Country Link
JP (1) JP5417651B1 (ja)
KR (1) KR101533187B1 (ja)
CN (1) CN103913667B (ja)
TW (1) TWI519803B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6202452B1 (ja) * 2016-06-01 2017-09-27 オー・エイチ・ティー株式会社 非接触型基板検査装置及びその検査方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004150907A (ja) * 2002-10-30 2004-05-27 Hitachi Ltd 狭指向性電磁界アンテナプローブおよびこれを用いた電磁界測定装置、電流分布探査装置または電気的配線診断装置
JP2004191381A (ja) * 2002-11-30 2004-07-08 Oht Inc 回路パターン検査装置及び回路パターン検査方法
JP2007309691A (ja) * 2006-05-16 2007-11-29 Nidec-Read Corp 基板検査装置及び基板検査方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1265232C (zh) * 2000-12-01 2006-07-19 凸版印刷株式会社 电路图形检测装置和电路图形检测方法
JP4450143B2 (ja) * 2001-05-24 2010-04-14 オー・エイチ・ティー株式会社 回路パターン検査装置並びに回路パターン検査方法及び記録媒体
JP4246987B2 (ja) * 2002-11-27 2009-04-02 日本電産リード株式会社 基板検査装置および基板検査方法
CN1720458B (zh) * 2002-11-30 2010-06-23 Oht株式会社 电路图案检查装置及电路图案检查方法
JP4291843B2 (ja) * 2006-10-19 2009-07-08 株式会社東京カソード研究所 パターン検査装置
KR101021427B1 (ko) * 2008-09-29 2011-03-15 마이크로 인스펙션 주식회사 회로기판의 검사장치
JP4644745B2 (ja) * 2009-08-04 2011-03-02 オー・エイチ・ティー株式会社 回路パターン検査装置
JP5305111B2 (ja) * 2011-01-21 2013-10-02 オー・エイチ・ティー株式会社 回路パターン検査装置
JP5432213B2 (ja) * 2011-05-20 2014-03-05 株式会社ユニオンアロー・テクノロジー パターン検査装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004150907A (ja) * 2002-10-30 2004-05-27 Hitachi Ltd 狭指向性電磁界アンテナプローブおよびこれを用いた電磁界測定装置、電流分布探査装置または電気的配線診断装置
JP2004191381A (ja) * 2002-11-30 2004-07-08 Oht Inc 回路パターン検査装置及び回路パターン検査方法
JP2007309691A (ja) * 2006-05-16 2007-11-29 Nidec-Read Corp 基板検査装置及び基板検査方法

Also Published As

Publication number Publication date
KR101533187B1 (ko) 2015-07-01
CN103913667A (zh) 2014-07-09
TW201435373A (zh) 2014-09-16
JP2014134398A (ja) 2014-07-24
TWI519803B (zh) 2016-02-01
KR20140090096A (ko) 2014-07-16
CN103913667B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
TWI629629B (zh) 檢查裝置、檢查裝置之校正方法及檢查方法
JP5387818B2 (ja) 回路パターン検査装置
JP5131962B2 (ja) 非接触シングルサイドプローブ及び、これを用いたパターン電極の断線・短絡検査装置及びその方法
TWI401452B (zh) Circuit pattern inspection device and inspection method
JP2006200993A (ja) 回路パターン検査装置およびその方法
JP2006300665A (ja) 検査装置および導電パターン検査方法
JP5305111B2 (ja) 回路パターン検査装置
JP5290697B2 (ja) 基準データ作成方法および回路基板検査装置
JP5417651B1 (ja) 回路パターン検査装置
US7088107B2 (en) Circuit pattern inspection instrument and pattern inspection method
JP2007309691A (ja) 基板検査装置及び基板検査方法
JP6137536B2 (ja) 基板検査装置、及び基板検査方法
JP6202452B1 (ja) 非接触型基板検査装置及びその検査方法
KR101763535B1 (ko) 도전체 패턴 검사 장치
JP5122512B2 (ja) 回路パターン検査装置
JP2014202702A (ja) 検査装置及び検査方法
JP2005003507A (ja) 回路基板検査装置
KR101823317B1 (ko) 패널의 배선패턴 검사장치 및 배선패턴 검사방법
CN116859220A (zh) 非接触式的短路检测方法
JP2011237199A (ja) プローブカードの検査方法及び検査システム
JP2005055211A (ja) 回路基板検査装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131031

R150 Certificate of patent or registration of utility model

Ref document number: 5417651

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees