JP2006200992A - 回路パターン検査装置およびその方法 - Google Patents

回路パターン検査装置およびその方法 Download PDF

Info

Publication number
JP2006200992A
JP2006200992A JP2005012006A JP2005012006A JP2006200992A JP 2006200992 A JP2006200992 A JP 2006200992A JP 2005012006 A JP2005012006 A JP 2005012006A JP 2005012006 A JP2005012006 A JP 2005012006A JP 2006200992 A JP2006200992 A JP 2006200992A
Authority
JP
Japan
Prior art keywords
signal
conductive pattern
inspection
circuit pattern
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005012006A
Other languages
English (en)
Other versions
JP4417858B2 (ja
Inventor
Hiroshi Hamori
寛 羽森
Hideji Yamaoka
秀嗣 山岡
Seigo Ishioka
聖悟 石岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OHT Inc
Original Assignee
OHT Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OHT Inc filed Critical OHT Inc
Priority to JP2005012006A priority Critical patent/JP4417858B2/ja
Priority to PCT/JP2006/301077 priority patent/WO2006078045A1/ja
Priority to CNA2006800027313A priority patent/CN101107535A/zh
Priority to KR1020077018783A priority patent/KR101175384B1/ko
Priority to TW095102033A priority patent/TW200632351A/zh
Priority to TW102105827A priority patent/TWI407126B/zh
Publication of JP2006200992A publication Critical patent/JP2006200992A/ja
Application granted granted Critical
Publication of JP4417858B2 publication Critical patent/JP4417858B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52Testing for short-circuits, leakage current or ground faults
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/54Testing for continuity

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

【課題】 基板上の導電パターンのオープン状態を検出可能な回路パターン検査装置およびその方法を提供する。
【解決手段】 導電パターンの一方端部に検査信号を非接触で供給する給電部12を配し、その導電パターンの他方端部に検査信号を非接触で検知するためのオープンセンサ13を配する。さらに、その導電パターンから数パターン分、離れた距離にある導電パターンに、オープンセンサ13が配されたのと同一側の端に非接触状態でノイズセンサ19を配する。オープンセンサ13が検出した、検査信号とノイズとが混在した信号と、ノイズセンサが検出した、検査信号との混在のないノイズのみの信号を差動増幅器20に入力して、同相成分の信号であるノイズを除去することで、ノイズによる影響を排して、基板上に列状に配設された導電パターンの良否を非接触で確実に検査する。
【選択図】 図1

Description

本発明は、回路パターン検査装置およびその方法に関し、例えば、ガラス基板に形成された導電パターンの良否を検査可能な回路パターン検査装置およびその方法に関するものである。
基板上に形成された回路パターンを検査する方法の代表的なものとして、従来より使用されているピンコンタクト方式は、例えば、特許文献1に記載されているように、検査対象とする基板の全端子に金属性のピンプローブを立てて、これらのプローブを経由して導電パターンへ電気信号を送り込んでいる。そのため、検査信号について良好なS/N比(信号対雑音比)が得られるという利点がある反面、検査対象製品自体やそのパターンを傷つけるおそれがある。
このピンコンタクト方式による検査は、被検査導体パターンに供給した検査信号が、その導体パターンを正常に通過したことを確認するものであるが、さらに、検査プローブを被検査導体パターンに隣接するパターンにも配置し、その隣接パターンの他端からも信号が検出されるか否かを判断することで、被検査導体パターンと隣接パターンとの短絡(ショート)状態を判定する方法もある。
特開昭62−269075号公報
検査対象である導体パターンへの検査信号の供給とその検出のため、上記のピンコンタクト方式以外にも、検査信号の供給側でのみピンプローブを直接接触させ、他端側では、導体パターンとセンサ間の容量結合を介して非接触状態で検査信号を検出する、非接触−接触併用方式をとるものがある。さらに、容量結合を介して信号の供給側と検出側の両方において非接触状態で導通検査を行う非接触方式も従来より使用されている。
しかし、回路パターンを検査するための検査システムが設置される工場等は、通常、そのシステム周辺で様々な設備や装置が稼動しているため、それらがノイズ源となり、検査システムに対して外来ノイズが多い使用環境となる。このような環境下においては、特にグランドラインに定常的にコモンモードのノイズが重畳している。また、検査システム自身が使用しているサーボモータ類がノイズの発生源ともなっている。
従来の検査システム、とりわけ上述した非接触方式を採用するものは、極めて微弱な信号を扱っている。例えば、導電パターンのオープン検出を行う場合、導電パターンにオープン状態がないときの検出信号レベルと、オープン箇所があるときの検出信号レベルのわずかなレベル差をもとに、パターンの良否判定を行っている。このとき、外部からのノイズが検査対象パターンにのるだけでなく、測定信号にも重畳し、パターン検査の安定度や確度に悪影響がある。その結果、センサ検出信号とノイズとの区別が困難になり、検出結果の信頼性という点でも問題が生じる。
よって、従来の検査装置では、隣り合った導電パターンからの信号を連続して検出しているため、様々なノイズが検出信号にのってしまうことを回避できず、これらのノイズを、例えば、微分回路等を使用してソフト的に除去している。
このように、検査の確度を上げるためには、ノイズ対策が非常に重要となる。そこで、外来ノイズの阻止、および装置外へのノイズの流出を防止する目的で各種フィルターを装備しても、フィルターの応答速度が遅いため複数の検査対象パターンを高速に走査(スキャン)できない。従って、検査速度や検査時間に与える影響が大きくなるため、フィルターを付加することはできない。
さらには、検査対象を載置するステージやセンサーヘッドのみをグランドに接続しても、それぞれのグランドレベルがノイズにより変動することになるため、検査に与える影響がさらに大きくなる。
本発明は、上述した課題に鑑みてなされたもので、その目的とするところは、ノイズの多い環境下でも導電パターンの良否検出精度を上げることのできる回路パターン検査装置およびその方法を提供することである。
かかる目的を達成し、上述した課題を解決する一手段として、例えば、以下の構成を備える。すなわち、本発明は、基板に配された導電パターンの状態を検査する回路パターン検査装置であって、検査対象となる導電パターンの第1の部位に検査信号を供給する信号供給手段と、上記検査対象となる導電パターンの第2の部位より第1の信号を検出可能な第1の検出手段と、上記検査対象となる導電パターンから少なくとも4乃至5パターン間隔離れた導電パターンより第2の信号を検出可能な第2の検出手段と、上記第1の信号と第2の信号の差分を求める差分手段と、上記差分手段で得られた差分信号の変化に基づいて上記導電パターンの良否を識別する識別手段とを備えることを特徴とする。
例えば、上記差分手段は、上記検査信号に上記ノイズ信号が重畳した上記第1の信号より、上記ノイズ信号である上記第2の信号を除去することを特徴とする。また、上記識別手段は、上記ノイズ信号が除去された信号をもとに上記導電パターンの断線状態を識別することを特徴とする。
例えば、さらに、検査対象とする上記導電パターンを順次走査するよう、上記信号供給手段、上記第1の検出手段、および上記第2の検出手段を位置決め移動させる手段を備えることを特徴とする。
例えば、上記走査により、上記導電パターンの一方端部のすべてのパターンの先端近傍について上記導電パターンへの上記検査信号の供給と上記導電パターンよりの上記検査信号の検出を行うことを特徴とする。
また、例えば、上記信号供給手段は、上記導電パターンと一定間隔で対向するプレート部材を含み、上記プレート部材と上記導電パターン間の容量結合を介して非接触で上記検査信号を供給することを特徴とする。
例えば、上記第1の検出手段、および上記第2の検出手段各々は、上記導電パターンと一定間隔で対向するプレート部材を含み、上記プレート部材と上記導電パターン間の容量結合を介して非接触で信号を検出することを特徴とする。
さらに、上述した課題を解決する他の手段として、例えば、以下の構成を備える。すなわち、本発明は、基板に配された導電パターンの状態を検査する回路パターン検査装置における回路パターン検査方法であって、検査対象となる導電パターンの第1の部位に検査信号を供給するステップと、上記検査対象となる導電パターンの第2の部位より第1の信号を検出する第1の検出ステップと、上記検査対象となる導電パターンから少なくとも4乃至5つ離れた導電パターンより第2の信号を検出する第2の検出ステップと、上記第1の信号と第2の信号の差分を求める差分算出ステップと、上記差分算出ステップで得られた差分信号の変化に基づいて上記導電パターンの良否を識別する識別ステップとを備えることを特徴とする。
例えば、上記差分算出ステップでは、上記検査信号にノイズ信号が重畳した上記第1の信号より、上記ノイズ信号である上記第2の信号が除去されることを特徴とする。また、例えば、上記識別ステップは、上記ノイズ信号が除去された信号をもとに上記導電パターンの断線状態を識別することを特徴とする。
例えば、さらに、検査対象とする上記導電パターンを順次走査するよう、上記信号供給手段、上記第1の検出手段、および上記第2の検出手段を位置決め移動させるステップを備えることを特徴とする。
例えば、上記走査により、上記導電パターンの一方端部のすべてのパターンの先端近傍について上記導電パターンへの上記検査信号の供給と上記導電パターンよりの上記検査信号の検出を行うことを特徴とする。
例えば、上記信号供給手段は、上記導電パターンと一定間隔で対向するプレート部材を含み、上記プレート部材と上記導電パターン間の容量結合を介して非接触で上記検査信号を供給することを特徴とする。
また、例えば、上記第1の検出手段、および上記第2の検出手段各々は、上記導電パターンと一定間隔で対向するプレート部材を含み、上記プレート部材と上記導電パターン間の容量結合を介して非接触で信号を検出することを特徴とする。
本発明によれば、検査対象である基板上の導電パターンの良否を高精度、かつ確実に検出できる。
また、本発明によれば、導電パターンの検査速度を高速化することが可能となる。
以下、添付図面を参照して、本発明に係る実施の形態例を詳細に説明する。図1は、本実施の形態例に係る基板検査装置の全体構成を示すブロック図である。図1に示す基板検査装置の検査対象は、例えば、液晶表示パネルやタッチ式パネルであり、ここでは、ガラス製の基板3上に列状に配設された多数の導電パターン2a〜2hの良否(導電パターンの断線状態やパターン相互の短絡状態の有無)を検査する。これらの導電パターンは、例えば、上記のパネルにおける張り合わせ前の列状導電パターンであり、その導電性材料として、例えば、クロム、銀、アルミニウム、ITO等が使用されている。
なお、検査対象であるこれらの導電パターン2a〜2hは、図1に示すように、その両端が互いに独立し、隣接する導電パターンとは分離された構成をとっているが、検査対象は、かかる構成の導電パターンに限定されるものではない。例えば、パターンの一端が相互に接続されたコモンパターン(櫛歯状パターン)であっても、その良否を検査可能である。また、パターンは列状でなく、曲線状パターンであってもよい。
図1に示す基板検査装置において、制御部15は、装置全体の制御を行う、例えばマイクロプロセッサであり、検査シーケンスを統括的に制御する。ROM18には、後述する基板検査手順を含む制御手順がコンピュータプログラムとして格納されている。また、RAM17は、制御データ、検査データ等を一時的に格納するための作業領域として使用するメモリである。
検査対象の導電パターン(図1に示す基板検査の例では、導電パターン2a)の一端には、非接触方式で導電パターン2aに所定周波数の交流検査信号を供給可能な給電部12が位置決めされ、導電パターン2aの他端には、非接触方式でパターンの良否、つまり、そのパターンがオープン状態(断線状態ともいう)にあるか否かを検出するためのオープンセンサ13が配されている。
さらに、その導電パターン2aから数パターン分、離れた位置にある隣接導電パターン(図1に示す例では、3パターン分、離れた導電パターン2e)には、オープンセンサ13が配されたのと同一端側にノイズセンサ19が配されている。なお、本基板検査装置では、ノイズセンサ19とオープンセンサ13は、大きさや厚さ等が同一で、そのグランド抵抗も同じ状態になっている。
図1に示す基板検査装置には、例えば、他の装置が発生源となっているノイズや検査装置のメカサーボノイズ等が外部ノイズ11a〜11cとして、あらゆる方向から、様々なレベルで到来する。そして、これらのノイズは、導電パターン2a〜2hの特定のパターンではなく、いずれのパターンにも影響を与え、それがノイズ電流となってパターンを流れる。
そこで、本実施の形態例に係る基板検査装置では、パターンに流れるノイズ電流を検出するために、オープンセンサ13とは別に、そのオープンセンサ13が配されたパターンと数パターン(例えば、4〜5パターン間隔)離れた導電パターンの端部にノイズセンサ19を非接触方式で配置している。図1に示す例では、ノイズセンサ19により導電パターン2eのノイズ電流を検出している。
オープンセンサ13とノイズセンサ19各々が検出した微弱な信号は、差動増幅器(アンプ)20によって増幅される。増幅器20は、微小な信号を所定の増幅度で増幅するため、例えば、演算増幅器(オペアンプ)等で構成されている。本実施の形態例では、オープンセンサ13とノイズセンサ19の直後に増幅器20を配することで、検出信号そのものに対する外来ノイズ等の影響を排除している。
給電部12には、検査信号の発振器である信号生成部10が接続されており、本実施の形態例では、例えば、200kHzの高周波信号が給電部12に対して出力されている。また、給電部12は、上述したように非接触方式で導電パターン2に交流信号を供給するため、平板プレートを備えている。このため検査信号は、給電部12と導電パターン間の容量結合を介して導電パターンへ供給される。そして、導電パターンに供給された検査信号は、導電パターンとオープンセンサ13間の容量結合を介してオープンセンサ13へ到達する。
駆動部16は、制御部15からの制御信号を受けて、検査対象が載置されたステージ14全体を所定方向に所定の速度で移動させることで、給電部12、オープンセンサ13、およびノイズセンサ19が、非接触状態で検査対象の導電パターン等を順次、走査できるようにしている。そのため駆動部16は、μmオーダーでステージ14を所定方向へ移動する。
すなわち、給電部12、オープンセンサ13、およびノイズセンサ19は、上述したように導電パターンの一端、あるいはその近傍に配されながら、例えば、図1において矢印で示す方向へ移動するようにステージ14の駆動制御が行われる。このようにすることで、基板3上に列状に配された導電パターン2a〜2hを順次、走査し、それらのオープン状態を個別に検査する。
増幅器20からの出力信号は、信号処理部21へ送られる。この信号処理部21は、増幅後の交流信号を直流レベルの信号に変換する波形処理や、アナログ信号をデジタル信号に変換する等の変換処理を行う。そして、制御部15は、信号処理部21で処理して得られた結果と、あらかじめ設定した基準値とを比較し、処理結果が基準値以上か否かを判定する。判定結果は、制御部15から表示部25へ送られる。
表示部25は、例えば、CRTや液晶表示器等からなり、制御部15から送られた判定結果である検査対象(導電パターン)の良否を検査員が解る形式で可視表示する。導電パターンに不良箇所があれば、その導電パターンの基板上での位置も表示する。なお、検査結果の表示は、可視表示に限定されず、音声等の形式で出力してもよい。また、可視表示と音声を混在させてもよい。
次に、本実施の形態例に係る基板検査装置における検査原理について説明する。上述したように、オープンセンサ13は、検査対象の導電パターンと容量結合された状態にあり、その導電パターンを流れる検査信号(交流信号)を検出信号レベルの強弱として検出する。このため、給電部12が、図1に示す矢印方向へ移動し、それと同期して、オープンセンサ13も同方向へ同じ距離だけ移動することで、各導電パターンについての検出結果の変化を抽出する。
給電部12が各導電パターン対向位置に走査されてきたとき、給電部12の平板プレートと導電パターンとの対応面積に比例する検査信号が導電パターンに供給可能となる。そして、検査信号が供給される導電パターンに断線(オープン状態)がなければ、その検査信号がオープンセンサ13により検出されるが、走査により給電部12が導電パターン間にあるときは、導電パターンに供給される検査信号は、ごくわずかとなるため、オープンセンサ13の出力は低下する。つまり、オープンセンサ13で検出される電圧レベルが低下する(例えば、図2参照)。
また、検査対象である導電パターンにオープン箇所がある場合は、給電部12から供給された検査交流信号がオープンセンサ13に到達せず、後述するように、オープンセンサ13での検出電圧レベルは低下する。このため、オープンセンサ13からの出力電圧レベルの大きな低下が検出されれば、その位置における導電パターンに断線箇所があると判別できる。
一方、外部より検査基板に到来するノイズに着目すると、それらのノイズは、検査対象である導電パターンを含むすべての導電パターンにのるため、オープンセンサ13は、給電部12より供給された検査信号とノイズの両方を検出することになる。他方、ノイズセンサ19は、その直下の導電パターンには検査信号が流れていないため、その導電パターンにのったノイズだけを検出する。
そこで、本実施の形態例に係る基板検査装置では、図1に示すように、オープンセンサ13が検査対象パターンから検出した信号(この信号には、検査信号とノイズが混在している)と、検査信号が供給されていない導電パターンからノイズセンサ19が検出した信号(ノイズのみ)それぞれを、例えば、差動増幅器20の正入力端子(+)と負入力端子(−)に入力する。
これらのノイズは、上述したように検査対象である導電パターンを含むすべての導電パターンにのることから、差動増幅器20の正・負入力端子に対して同相成分の信号となる。そこで、差動増幅器20によってこれらの差分をとり、センサ13による検出信号からノイズを除去する。なお、差動増幅器、オープンセンサ等によるノイズ除去の原理については、数式を用いて後述する。
よって、図1に示すようにオープンセンサ13を配し、正常時の電圧検出値(すなわち、良品における連続信号がどのように変化するか)をあらかじめ測定しておき、検査工程でそれと異なる電圧値(信号変化)が得られた場合、導電パターンがオープン状態にあるとの判定が可能となる。このように、簡単な構成で正確に導電パターンの断線の有無を検出できる。
図2は、本実施の形態例に係る基板検査装置における検査結果の一例を示している。縦軸がセンサからの出力電圧(mVpp)、横軸がセンサ(あるいはステージ)の移動距離(μm)である。図2(a)は、センサ(オープンセンサ13)の出力に対して差動増幅器を介さないときの測定波形であり、図2(b)は、オープンセンサ13による検出出力に対して差動増幅器によりノイズ信号を除去した場合の出力電圧波形である。
図2(a)に示すように、ノイズが重畳したままの信号波形からは、不良箇所の特定は困難であるのに対し、図2(b)の符号A,B,C,D,Eで示す部分では顕著な波形の変化(信号レベルの低下)が検出された。このように、オープンセンサ13とノイズセンサ19の直後に差動増幅器20を配し、検出信号に対する外来ノイズ等の影響を排除することで、導電パターンの正常な箇所とオープン箇所(導電パターンの断線箇所)とで検出結果が大きく相違する。よって、本実施の形態例に係る基板検査装置において、容易に不良箇所を特定し、認識できることがわかる。
なお、図2に示す波形の測定条件は、センサと導電パターン間のギャップを50μm、センサの移動速度を30mm/秒、印加電圧を320V、センサ間の距離を150mmとして行ったものである。
次に、差動増幅器20におけるノイズ除去について数式を用いて詳細に説明する。図3は、差動増幅器20を含む、本実施の形態例に係る基板検査装置の測定回路を等価的に示しており、図4(a)は、ノイズ信号波形の一例、図4(b)は、検査信号にノイズが重畳した測定信号波形の一例を示している。
図3において、v1がノイズ信号、v2が測定信号、抵抗R1はノイズセンサ19の抵抗、抵抗R2はオープンセンサ13の抵抗である。いま、点Pの電圧をv3とすると、負入力端子(−)への電流は、すべて帰還抵抗Rfを流れるため、i1=if、すなわち、
Figure 2006200992
が成立する。
また、点Qの電圧vsは、
Figure 2006200992
となる。
点P、点Q間の電圧は仮想的に0、つまり、v3=vsなので、
Figure 2006200992
Figure 2006200992
となる。
また、これらの式(3),(4)より、
Figure 2006200992
が成立する。
そこで、式(5)より出力電圧voutについて整理すると、
Figure 2006200992
となる。
上記の式(6)において、R1=R2,Rs=Rfとすると、
Figure 2006200992
となり、測定信号v2からノイズ信号v1を除去することができる。つまり、差動増幅器20の同相除去比(CMRR)により、測定信号からノイズ信号だけが低減されることになる。
次に、本実施の形態例に係る基板検査装置における検査手順等について説明する。図5は、本実施の形態例に係る基板検査装置での検査手順を示すフローチャートである。図5のステップS1において、その表面に検査対象である導電パターンが形成されたガラス基板(検査基板)が、不図示の搬送路に従って、基板検査装置の所定位置に搬送されてくる。そして、ステップS2で、検査基板が上述した基板搭載ステージ14により保持され、位置決めされる。
この基板搭載ステージ14は、XYZCθ角度の4軸制御により三次元位置制御が可能に構成されており、検査対象基板をセンサ位置より一定距離離反させた測定前の基準となる位置に位置決めする。例えば、オープンセンサ13が、図1に示す導電パターンのうち、最も奥側の導電パターン2a右端近傍にくるように位置決めする。
このように検査基板の測定位置への位置決め後、ステップS3において、例えば、制御部15によって信号生成部10を制御して、上述した200kHzの高周波信号(検査信号)が給電部12に供給されるようにする。ステップS5で、信号処理部21において、上述した波形処理や信号変換処理等を行い、続くステップS6において、制御部15は、これらの処理結果をメモリ(RAM17)に格納する。
ステップS7において、検査対象とする全ての導電パターンについて処理・検査が終了したかどうかを判定する。この判定は、例えば、検査基板の移動距離が、全ての導電パターン幅の合計と、それらのパターン間隔の合計とを合算して得た距離に合致しているか否かに基づいて行う。そこで、ステップS7での判定の結果、全導電パターンの処理・検査が終了していない場合には、制御部15は、ステップS8において、次に検査すべき導電パターンがオープンセンサ13等の直下に位置するよう、駆動部16を制御して検査基板を所定距離移動させる(具体的には、隣接する列状導電パターンの中心間の距離だけ、図2の矢印方向にオープンセンサ13等が相対的に移動するよう制御する)。
その後、制御部15は、処理をステップS5に戻し、上述したのと同様の処理を行う。その結果、上述した波形処理等が、検査すべき導電パターンについて連続して実行され、RAM17には、各パターンに対応した処理結果が順次、蓄積されることになる。
一方、検査対象とする全ての導電パターンについての検査が終了した場合、つまり、検査基板の移動距離が全導電パターン幅の合計とパターン間隔の合計との合算値に一致した場合(ステップS7でYES)、ステップS9において、RAM17に格納した処理結果を解析して、その解析結果をもとに検査対象の良否を判定する。具体的には、センサ出力信号を処理して得た結果と基準値とを比較し、それが基準値以上であれば、その導電パターンはオープン状態にないと判定する。
ステップS10において、各導電パターン位置での検出信号レベルが全て所定範囲内にあると判定されれば、全導電パターンが正常であるとして、ステップS12において、制御部15は、検査対象が良品である旨の表示をするよう表示部25を制御する。
このように検査対象が良品の場合、検査基板を搬送位置まで下降させて搬送路上に載置し、次のステージに搬送する。なお、連続した検査を行う場合は、ステップS1に戻って、次に検査する基板を基板検査装置の所定位置に搬送する。
しかし、導電パターン位置での検出信号レベルが1箇所でも所定範囲内になければ、その導電パターンは不良であるとして、制御部15は、ステップS13において、表示部25に対して検査対象が不良品である旨の表示をするよう制御する。そして、検査基板を搬送位置まで下降させて搬送路上に載置し、次のステージに搬送するか、あるいは、不良基板を搬送路から外す等の処理を行う。
なお、基板上における検査対象の導電パターンの配設は、基板上に図1に示すパターンのみが配された例に限定されず、同一基板上に縦横とも複数組の検査パターンが配設されたものにも、本発明の検査方法を適用できる。
上述した実施の形態例では、オープンセンサ13とノイズセンサ19による検出信号をもとに、検査対象導電パターンのオープン状態の有無を判定しているが、以下に説明する方法により、導電パターンどうしの短絡(ショート)を検出することも可能である。
例えば、図1に示す基板検査装置において、給電部12を配した導電パターンと隣接するパターンに、給電部12が配されたのとは反対側の端部に非接触方式で、上述したオープンセンサ13と同じ機能を有するショートセンサを配する。この場合においても、ショートセンサは、検査対象の導電パターンと容量結合された状態にあるため、隣接する導電パターンどうしが短絡(ショート)していれば、給電部12からの検査信号が、短絡状態にあるそのパターンに供給される。
このため、ショートセンサによって、短絡箇所を通じて流れてきた検査信号が、検出信号レベルの強弱として検出される。すなわち、ショートセンサは、その短絡電流をより大きなレベルの検査信号として検出する。そして、ショートセンサが検出した信号とノイズセンサ19の検出信号をそれぞれ差動増幅器(オペアンプ)の正入力端子(+)と負入力端子(−)へ入力し、増幅する。その結果、隣接する導電パターン相互に短絡がある場合には、正常時に比べて検出信号の強度に差異が生じる。
上述したようにノイズ信号は、すべての導電パターンにのることから、差動増幅器の正・負入力端子に対して同相成分の信号となるため、その差動増幅器により、これらの信号の差分をとり、ショートセンサでの検出信号からノイズを除去する。なお、ショートセンサは、例えば、検査対象とする列状導電パターンの隣接する少なくとも2列の列状導電パターンより信号を検出するようにしてもよい。
また、ショートセンサは、上記実施の形態例におけるオープンセンサと同様、給電部12と同期させて、図1に示す矢印方向へ給電部12と同じ距離だけ移動させることで、各導電パターンについての検出結果の変化を抽出することができる。
以上説明したように、基板上に列状に配設された導電パターンの良否を非接触で検査する際、導電パターンの一方端部に検査信号を供給する給電部を配し、その導電パターンの他方端部に検査信号を検知するためのオープンセンサを配するとともに、その導電パターンから数パターン分、離れた距離にある導電パターンに、オープンセンサが配されたのと同一側の端にノイズセンサを配し、オープンセンサが検査対象パターンより検出した、検査信号とノイズとが混在した信号と、ノイズセンサが導電パターンから検出した、検査信号との混在のないノイズのみの信号を差動増幅器に入力する。
この場合、これらのノイズ信号は、差動増幅器の正・負入力端子に対して同相成分の信号であるため、差動増幅器で差分をとることで、検出信号から容易にノイズ信号だけを除去でき、ノイズによる影響を排して導電パターンのオープン状態の検出精度を向上することができる。
また、フィルターを付加してノイズを除去する場合に比べて、応答速度が格段に速くなるため、複数の検査対象パターンを高速に走査でき、その結果、検査速度や検査時間を大幅に短縮した導電パターンの不良箇所の検出を確実に行える。
本発明の実施の形態例に係る基板検査装置の全体構成を示すブロック図である。 本実施の形態例に係る基板検査装置における信号測定結果の一例を示す図である。 本実施の形態例に係る基板検査装置の測定回路を等価的に示す図である。 ノイズ信号波形と、検査信号にノイズが重畳した測定信号波形の一例を示す図である。 本実施の形態例に係る基板検査装置での検査手順を示すフローチャートである。
符号の説明
2a〜2h 導電パターン
3 基板
10 信号生成部
12 給電部
13 オープンセンサ
14 ステージ
15 制御部
16 駆動部
17 RAM
18 ROM
19 ノイズセンサ
20 増幅器
21 信号処理部
25 表示部

Claims (16)

  1. 基板に配された導電パターンの状態を検査する回路パターン検査装置であって、
    検査対象となる導電パターンの第1の部位に検査信号を供給する信号供給手段と、
    前記検査対象となる導電パターンの第2の部位より第1の信号を検出可能な第1の検出手段と、
    前記検査対象となる導電パターンから少なくとも4乃至5パターン間隔離れた導電パターンより第2の信号を検出可能な第2の検出手段と、
    前記第1の信号と第2の信号の差分を求める差分手段と、
    前記差分手段で得られた差分信号の変化に基づいて前記導電パターンの良否を識別する識別手段とを備えることを特徴とする回路パターン検査装置。
  2. 前記差分手段は、前記検査信号に前記ノイズ信号が重畳した前記第1の信号より、前記ノイズ信号である前記第2の信号を除去することを特徴とする請求項1記載の回路パターン検査装置。
  3. 前記識別手段は、前記ノイズ信号が除去された信号をもとに前記導電パターンの断線状態を識別することを特徴とする請求項2記載の回路パターン検査装置。
  4. さらに、検査対象とする前記導電パターンを順次走査するよう、前記信号供給手段、前記第1の検出手段、および前記第2の検出手段を位置決め移動させる手段を備えることを特徴とする請求項3記載の回路パターン検査装置。
  5. 前記走査により、前記導電パターンの一方端部のすべてのパターンの先端近傍について前記導電パターンへの前記検査信号の供給と前記導電パターンよりの前記検査信号の検出を行うことを特徴とする請求項4記載の回路パターン検査装置。
  6. 前記信号供給手段は、前記導電パターンと一定間隔で対向するプレート部材を含み、前記プレート部材と前記導電パターン間の容量結合を介して非接触で前記検査信号を供給することを特徴とする請求項5記載の回路パターン検査装置。
  7. 前記第1の検出手段、および前記第2の検出手段各々は、前記導電パターンと一定間隔で対向するプレート部材を含み、前記プレート部材と前記導電パターン間の容量結合を介して非接触で信号を検出することを特徴とする請求項5記載の回路パターン検査装置。
  8. 基板に配された導電パターンの状態を検査する回路パターン検査装置における回路パターン検査方法であって、
    検査対象となる導電パターンの第1の部位に検査信号を供給するステップと、
    前記検査対象となる導電パターンの第2の部位より第1の信号を検出する第1の検出ステップと、
    前記検査対象となる導電パターンから少なくとも4乃至5つ離れた導電パターンより第2の信号を検出する第2の検出ステップと、
    前記第1の信号と第2の信号の差分を求める差分算出ステップと、
    前記差分算出ステップで得られた差分信号の変化に基づいて前記導電パターンの良否を識別する識別ステップとを備えることを特徴とする回路パターン検査方法。
  9. 前記差分算出ステップでは、前記検査信号にノイズ信号が重畳した前記第1の信号より、前記ノイズ信号である前記第2の信号が除去されることを特徴とする請求項8記載の回路パターン検査方法。
  10. 前記識別ステップは、前記ノイズ信号が除去された信号をもとに前記導電パターンの断線状態を識別することを特徴とする請求項9記載の回路パターン検査方法。
  11. さらに、検査対象とする前記導電パターンを順次走査するよう、前記信号供給手段、前記第1の検出手段、および前記第2の検出手段を位置決め移動させるステップを備えることを特徴とする請求項8記載の回路パターン検査方法。
  12. 前記走査により、前記導電パターンの一方端部のすべてのパターンの先端近傍について前記導電パターンへの前記検査信号の供給と前記導電パターンよりの前記検査信号の検出を行うことを特徴とする請求項11記載の回路パターン検査方法。
  13. 前記信号供給手段は、前記導電パターンと一定間隔で対向するプレート部材を含み、前記プレート部材と前記導電パターン間の容量結合を介して非接触で前記検査信号を供給することを特徴とする請求項12記載の回路パターン検査方法。
  14. 前記第1の検出手段、および前記第2の検出手段各々は、前記導電パターンと一定間隔で対向するプレート部材を含み、前記プレート部材と前記導電パターン間の容量結合を介して非接触で信号を検出することを特徴とする請求項12記載の回路パターン検査方法。
  15. 請求項8乃至14のいずれかに記載の回路パターン検査方法をコンピュータ制御で実現するためのコンピュータプログラムを記憶するコンピュータ可読記録媒体。
  16. 請求項8乃至14のいずれかに記載の回路パターン検査方法をコンピュータ制御で実現するためのコンピュータプログラム列。
JP2005012006A 2005-01-19 2005-01-19 回路パターン検査装置およびその方法 Active JP4417858B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005012006A JP4417858B2 (ja) 2005-01-19 2005-01-19 回路パターン検査装置およびその方法
PCT/JP2006/301077 WO2006078045A1 (ja) 2005-01-19 2006-01-18 回路パターン検査装置およびその方法
CNA2006800027313A CN101107535A (zh) 2005-01-19 2006-01-18 电路图案检查装置及其方法
KR1020077018783A KR101175384B1 (ko) 2005-01-19 2006-01-18 회로 패턴 검사 장치, 그 방법 및 컴퓨터 프로그램을 기억하는 컴퓨터 판독 가능 기록 매체
TW095102033A TW200632351A (en) 2005-01-19 2006-01-19 A circuit pattern inspection device and inspection method thereof
TW102105827A TWI407126B (zh) 2005-01-19 2006-01-19 Circuit pattern checking device and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005012006A JP4417858B2 (ja) 2005-01-19 2005-01-19 回路パターン検査装置およびその方法

Publications (2)

Publication Number Publication Date
JP2006200992A true JP2006200992A (ja) 2006-08-03
JP4417858B2 JP4417858B2 (ja) 2010-02-17

Family

ID=36692414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005012006A Active JP4417858B2 (ja) 2005-01-19 2005-01-19 回路パターン検査装置およびその方法

Country Status (5)

Country Link
JP (1) JP4417858B2 (ja)
KR (1) KR101175384B1 (ja)
CN (1) CN101107535A (ja)
TW (2) TW200632351A (ja)
WO (1) WO2006078045A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008249522A (ja) * 2007-03-30 2008-10-16 Aisin Seiki Co Ltd ガラス破損検知装置
CN101887098A (zh) * 2009-05-14 2010-11-17 日本电产理德株式会社 触控面板检查装置
JP2011033542A (ja) * 2009-08-04 2011-02-17 Oht Inc 回路パターン検査装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5580247B2 (ja) * 2011-04-27 2014-08-27 株式会社ユニオンアロー・テクノロジー パターン検査装置
JP5432213B2 (ja) * 2011-05-20 2014-03-05 株式会社ユニオンアロー・テクノロジー パターン検査装置
US9121884B2 (en) * 2013-06-07 2015-09-01 Infineon Technologies Ag Capacitive test method, apparatus and system for semiconductor packages
CN110672948B (zh) * 2019-09-29 2021-04-20 云谷(固安)科技有限公司 触控面板检测设备和系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06187088A (ja) * 1992-12-18 1994-07-08 Seiko Epson Corp タブレット
JP3527726B2 (ja) * 2002-05-21 2004-05-17 ウインテスト株式会社 アクティブマトリクス基板の検査方法及び検査装置
JP4246987B2 (ja) * 2002-11-27 2009-04-02 日本電産リード株式会社 基板検査装置および基板検査方法
WO2004051290A1 (ja) * 2002-11-30 2004-06-17 Oht Inc. 回路パターン検査装置及び回路パターン検査方法
JP2004264272A (ja) * 2003-02-28 2004-09-24 Oht Inc 導電体検査装置及び導電体検査方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008249522A (ja) * 2007-03-30 2008-10-16 Aisin Seiki Co Ltd ガラス破損検知装置
CN101887098A (zh) * 2009-05-14 2010-11-17 日本电产理德株式会社 触控面板检查装置
TWI396852B (zh) * 2009-05-14 2013-05-21 Nidec Read Corp 觸控面板檢驗裝置
JP2011033542A (ja) * 2009-08-04 2011-02-17 Oht Inc 回路パターン検査装置
JP4644745B2 (ja) * 2009-08-04 2011-03-02 オー・エイチ・ティー株式会社 回路パターン検査装置
KR101276970B1 (ko) 2009-08-04 2013-06-19 오에이치티 가부시끼가이샤 회로 패턴 검사 장치 및 검사 방법
TWI401452B (zh) * 2009-08-04 2013-07-11 Oht Inc Circuit pattern inspection device and inspection method

Also Published As

Publication number Publication date
TW200632351A (en) 2006-09-16
TW201323901A (zh) 2013-06-16
CN101107535A (zh) 2008-01-16
KR101175384B1 (ko) 2012-08-20
KR20070097113A (ko) 2007-10-02
JP4417858B2 (ja) 2010-02-17
TWI407126B (zh) 2013-09-01
WO2006078045A1 (ja) 2006-07-27

Similar Documents

Publication Publication Date Title
JP2006200993A (ja) 回路パターン検査装置およびその方法
KR100799161B1 (ko) 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법
JP4417858B2 (ja) 回路パターン検査装置およびその方法
KR100599499B1 (ko) 기판검사 장치 및 기판검사 방법
JP5387818B2 (ja) 回路パターン検査装置
JPH09264919A (ja) 基板検査方法及び装置
TWI401452B (zh) Circuit pattern inspection device and inspection method
JP2006300665A (ja) 検査装置および導電パターン検査方法
TWI474012B (zh) 導電圖案檢查裝置及檢查方法
JP5305111B2 (ja) 回路パターン検査装置
US20060043153A1 (en) Circuit pattern inspection device and circuit pattern inspection method
US7088107B2 (en) Circuit pattern inspection instrument and pattern inspection method
KR20080098088A (ko) 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법
KR20070106399A (ko) 기판 검사 장치 및 기판 검사 방법
JP5122512B2 (ja) 回路パターン検査装置
US6952104B2 (en) Inspection method and apparatus for testing fine pitch traces
JP2007163263A (ja) 渦電流探傷センサ
JP4417762B2 (ja) 回路配線検査方法およびその装置
JP2008014918A (ja) 回路パターン検査装置及び回路パターン検査方法
JP3717502B2 (ja) 検査装置及び検査方法
JP2013217841A (ja) 導電パターン検査装置
JP2004212115A (ja) ストライプ電極の断線検出装置
JPH10206481A (ja) 基板検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060920

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20061017

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20061113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4417858

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250