JP3717502B2 - 検査装置及び検査方法 - Google Patents

検査装置及び検査方法 Download PDF

Info

Publication number
JP3717502B2
JP3717502B2 JP2003409038A JP2003409038A JP3717502B2 JP 3717502 B2 JP3717502 B2 JP 3717502B2 JP 2003409038 A JP2003409038 A JP 2003409038A JP 2003409038 A JP2003409038 A JP 2003409038A JP 3717502 B2 JP3717502 B2 JP 3717502B2
Authority
JP
Japan
Prior art keywords
substrate
lead
signal
detection
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003409038A
Other languages
English (en)
Other versions
JP2004144759A (ja
Inventor
雄一 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OHT Inc
Original Assignee
OHT Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OHT Inc filed Critical OHT Inc
Priority to JP2003409038A priority Critical patent/JP3717502B2/ja
Publication of JP2004144759A publication Critical patent/JP2004144759A/ja
Application granted granted Critical
Publication of JP3717502B2 publication Critical patent/JP3717502B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は一つのパターンから2つ以上のパターンに分岐する導電パターンと、前記導電パターンにリードが接続されたIC(6)とを含む電子回路が形成された基板を検査する検査装置及び検査方法に関するものである。
従来、回路基板に形成された導体パターンの導通/非導通等を検査する方法として、導体パターンの両端にそれぞれコンタクトプローブを当てて検査する方法が知られている。この方法では、一方のコンタクトプローブに検査信号を印加し、他方のコンタクトプローブで検査信号を検出できるか否か、あるいは両コンタクトプローブ間に所定の電流が流れるか否かを調べることにより、導体パターンの導通状態を検査することができる。
しかし、この方法は、隣接する導体パターンの端部相互が極めて近接して配置されているファインピッチのパッド部等に適用することが困難である。
即ち、ファインピッチの導体パターンに対応するコンタクトプローブを備える治具を製作することは高価であるうえ、検査の際、基板とプローブとの間での高精度の位置合わせ技術が要求される。また、パッドにコンタクトプローブを当接させるため、パッドが傷付くおそれがある。
このような問題を解決する検査方法として、コンタクトプローブにかえて異方性導電ゴムを導体パターンに当接させる方法がある(特許文献1)。この方法によれば、高価なファインピッチ対応の治具を製作する必要がなく、また、パッドに傷を付けるおそれもないため、ファインピッチのパッド部を有する導体パターンの導通状態の検査にも用いることができる。
しかし、特許文献1の異方性導電ゴムを使用する方法では、パッド部を含む検査面が、平坦であることが要件であり、段差がある場合には良好な当接状態が維持できない。
例えば、パッドの当接面よりも高い面を有するレジストがあるような場合には、検査部分に異方性導電ゴムを押しつけても、異方性導電ゴムの下面とパッドの上面とが当接しないことがあり、検査に際し接触不良を起こすおそれがある。
このため、かかる問題を解決する方法として、非接触センサを用いる方法がある(特許文献2,特許文献3)。これらの非接触センサを用いる方法によれば、パッドの周りにレジストがあるような場合であっても、パッドと非接触センサとの間の信号の授受が可能となる。
例えば、特許文献2の方法においては、図3の(A)に示すように、検査対象である複数の導体パターン10a、10bの一方の各端部12a、12bに個別的にプローブ(不図示)を当接させて接続するとともに、他方の端部14a、14bをまとめて非接触センサ16と結合していた。
特開昭61−62877号 特開平4−244976号 特開昭58−38874号
しかしながら、特許文献2の方法では、導体パターンが複雑な場合や変則的な場合、たとえば図3の(B)に示すように、導体パターンが非接触センサ16の側で分岐しているような場合には、分岐した導体パターン10cまたは10dの一方が断線していたとしても、他方が断線しておらずかつ導体パターン10bが断線していないときは、端部12bに接続されたプローブと非接触センサ16との間で検査電流が流れる。このため、上記分岐部分における断線を正確に検出することができなかった。
一方、特許文献3の方法では、非接触センサの構造上、導体パターンが当該非接触センサの側で高密度に配置されているような場合には適用が困難である。
本発明は上述した課題を解決することを目的としてなされたものであり、導体パターンが途中で2つ又はそれ以上に分岐していても、確実に導体パターンの状態を検出できる検査装置及び検査方法を提供する。
上記目的を達成するために本発明に係る一実施例では、例えば以下の構成を備える。
即ち、一つのパターンから2つ以上のパターンに分岐する導電パターンと、前記導電パターンにリードが接続されたIC(6)とを含む電子回路が形成された基板を検査する基板検査装置であって、前記基板上の前記導体パターン(5)に交流信号を供給するコンタクトプローブと、複数の検出電極からなり、前記基板の前記IC(6)の各リード近傍に異なる検出電極が非接触で位置決めされる多電極プローブ(8)と、前記多電極プローブ(8)のそれぞれの検出電極からの検出信号の受信レベルを測定すると共に、前記位置決めされたそれぞれの電極と前記IC(6)の各リードに対する位置関係を把握し、前記複数の検出電極のどの検出電極で検出信号を受信できたかにより基板を検査する検査手段とを備えることを特徴とする。
そして例えば、前記検出電極は、微弱な電磁波の放射を受信することを特徴とする。
また例えば、記判別手段は、交流信号が供給されている導体パターンに接続されているICのリード近傍に配置された前記検出電極からの検出信号の受信レベルが基準値よりはるかに小さなレベルかを判別して基板を検査することを特徴とする。
さらに例えば、前記判別手段は、2つ以上のパターンに分岐している導電パターンに交流信号が供給されているときに、各分岐導電パターンに接続されるICのリード近傍に配置された前記検出電極からの検出信号のそれぞれの受信レベルが基準値よりはるかに小さなレベルかを判別して基板を検査することを特徴とする。
本発明によれば、多電極プローブを複数のICリード近傍の検査信号検出部位に対応して設けるようにしたので、検査に際し、一つの群に属する分岐配線に接続されるICリードの検査信号検出部位と他の群に属する分岐配線に接続されるICリードの検査信号検出部位とを別個に選択することができる。このため、変則的な配線や複雑な配線に対しても、特別の治具を用いることなく精度の高い検査を行なうことができる。
即ち、相互に接続された複数の出力部を備えた分岐配線を有する基板の検査に適応し得るものであり、分岐され複数の出力部を備えた分岐配線を備える基板を正確に検査することができる。
又本発明によれば、多電極プローブを配線の検査信号検出部位に対し非接触で電気的に結合するようにしたので、基板の検査信号検出部位が高密度で配置されていても、高価なファインピッチのプローブを用いる必要がない。このため、高密度で配線された種々の基板に対し、安価で信頼性の高い検査を行なうことができる。また、基板の検査信号検出部位に傷を付けることもない。
本発明にかかる好適な一実施態様例の検査方法は、導体パターンの個々の検査対象電極(検査信号供給部位)に対してコンタクトプローブを介して順次個別に交流信号を供給してゆき、それぞれ接続する被検査ICの各リード(検査信号検出部位)において発生した電磁界を各リードに対置した複数電極からなる多電極プローブの対応領域ごとに非接触受電・検出し、それぞれの電極からの検出信号のレベル差を評価し、被検査ICの各リードに対する多電極プローブの位置関係を把握し、かつ、その足浮きの有無を前記交流信号供給導体パターンに対応するリードを含む被検査ICの複数のリードを含めて検出し、前記交流信号供給導体パターンとの接続関係とともに判別するようにしている。
また、上記給受電側の構成を逆にして、多電極プローブに交流信号を供給することにより電磁界を発生させるとともに被検査ICのリード群に対して非接触給電し、導体パターンの個々の検査対象電極においてコンタクトプローブを介して順次個別に受電して通電状態をつくってゆき、各通電状態における導体パターンに接続する被検査ICの各リードに対置した複数電極からなる多電極プローブの対応領域ごとに、それぞれの電極からの検出信号のレベル差を評価し、被検査ICの各リードに対する多電極プローブの位置関係を把握し、かつ、その足浮きの有無を前記交流信号供給導体パターンに対応するリードを含む被検査ICの複数のリードを含めて検出し、前記交流信号供給導体パターンとの接続関係とともに判別するようにしてもよい。
上記方法を実施するために好適な一実施態様例に係る検査装置は、導体パターンの個々の検査対象電極に対して接続されたコンタクトプローブ及び該プローブ駆動制御リレーと、被検査ICのリード群に近接して対置された本例でセンサユニットとして用いる多電極プローブ及び該プローブ駆動制御リレーと、多電極プローブにより検出した電磁界のレベル差を波形処理回路を介して評価し、被検査ICの各リードに対する多電極プローブの位置関係を把握し、かつ、その足浮きの有無を当該導体パターンが分岐している場合には分岐導体パターン毎の接続関係とともに判別する測定手段とを具備したものとされる。
ここで、上記コンタクトプローブ駆動制御リレーに発振器を接続してなり、導体パターンの検査対象電極群を接触式の個別給電側とし、被検査ICのリード群を非接触式の受電・検出側として構成される場合がある。
また、多電極プローブ駆動リレーに発振器を接続してなり、被検査ICのリード群を非接触式の給電側及び通電時の検出側(検査信号検出部位)とし、導体パターンの検査対象電極群を接触式の個別受電側として構成される場合がある。
したがって、被検査ICのリード群に対して該リード群のピッチより狭ピッチの多電極プローブを近接配置(非接触プロービングを構成)し、導体パターンに交流信号を供給して、非接触部分に電磁界を発生させ、これを捕捉して電子回路の電気的状態を評価することにより、被検査ICの各リードに対する多電極プローブの位置関係を把握し、かつ、その足浮きの有無を当該導体パターンが分岐している場合には分岐導体パターン毎の接続関係とともに判別することができる。
また、被検査ICの各リードに対する多電極プローブ近接配置の場合に限らず、検査対象部位が導体パターンである場合は当該検査対象部位に多電極プローブを近接配置して導体パターンの電気的状態を評価できる。
本発明にかかる一実施例を添付図面を参照して以下説明する。
(実施例1)
図1は本発明にかかる一実施例における機器構成概略図であり、構成態様において導体パターンを接触式の個別給電側(検査信号供給部位)とし、被検査ICのリード群を非接触式の受電・検出側(検査信号検出部位)としたものである。
ここで、1が発振器(交流電源)、2がコンタクトプローブ駆動制御リレー、3がコンタクトプローブ、4が基板、5が導体パターン、6が被検査IC、7が被検査ICのリード(足)、8が多電極プローブ、9が多電極プローブ駆動制御リレー、10が波形処理回路、110がフィルタ、111がアンプ、11がA/Dコンバータ、12がパーソナルコンピュータ(測定手段)及びXが基板検査装置である。
図示するように、発振器(1)から交流信号〔電圧〕をコンタクトプローブ駆動制御リレー(2)に入力する。このとき、コンタクトプローブ駆動制御リレー(2)は基板(4)の導体パターン(5)の1チャンネル〔以下、chと略記する。〕のみがコンタクトプローブ(3)に導通し、その他のchは接地〔以下、GNDと略記する。〕される。この駆動制御は、測定手段であるパーソナルコンピュータ(12)〔以下、「パソコン」という。〕よりなされる。〔個別給電〕
交流信号は、当該導体パターン(5)と被検査IC(6)の接続リード(7)〔群〕に流れる。このとき、被検査IC(6)の接続リード(7)〔群〕において、微弱な電磁界〔電磁波〕が発生〔放射〕する。これを多電極プローブ(8)を介して順番に1本づつ受信してゆく。〔受電・検出〕
このとき、受信のあった多電極プローブ(8)の当該電極は、多電極プローブ駆動制御リレー(9)により波形処理回路(10)に接続され、他の電極〔群〕はGND に接続される。この駆動制御もパソコン(12)によりなされる。
波形処理回路(10)はフィルタ(110)及びアンプ(111)であり、フィルタ(110)は受信した検出信号のノイズを除去してアンプ(111)に出力し、アンプ(111)はこれを増幅してA/Dコンバータ(11)に出力する。そして、波形処理後の検出信号がパソコン(12)に入力される。このときの受信レベルが判定値となる。ここで、当該リード(7)に足浮きがあると、その受信レベルが基準値よりはるかに小さくなるので、そのレベル差をもって足浮きの有無を判別することができる。
次いで、コンタクトプローブ(3)に入力する交流信号のchを変え、上記動作を繰り返してゆき、それぞれ受信レベルを測定することによって、多電極プローブ(8)の1本1本の電極が被検査IC(6)のどのリード(7)の近傍に対置しているのか、その位置を知得することができる。すなわち、受信レベルの高い電極が被検査IC(6)のリード(7)の近傍に位置しているといえ、受信レベルの低い電極が被検査IC(6)のリード(7)間(の空間)に位置しているといえる。〔以下、この自動的な位置決め手法をセルフアライメント方式と称する。〕
このセルフアライメント方式によって、実際に受信する多電極プローブ(8)の本数〔ch数〕を決定する。本数は被検査IC(6)の電極〔リード〕(7)の幅により変わってくるが、通常、1電極〔リード〕(7)に対して3〜5本程度である。
また、導体パターン(5)及び被検査IC(6)のリード(7)間の各chについて、多電極プローブ(8)で受信するch数(プローブ番地領域)を設定する。例えば、被検査IC(6)の第1のリード〔図示の丸1〕に対して多電極プローブ(8)の3〜5ch,第2のリード〔図示の丸2〕に対して多電極プローブ(8)の10〜12chというふうにch数(プローブ番地領域)を設定する。
したがって、被検査IC(6)の足浮き検査の実際は、上記セルフアライメント方式によって決められた被検査IC(6)のリード(7)対多電極プローブ(8)のch数(電極本数)の関係、すなわちリード1本対多数の多電極プローブ電極本数との関係でリード(7)において発生した電磁界を捕捉(受電・検出)することになる。このことが重要であり、以下の点で極めて有益である。あわせて、図2を参照されたい。
1.プロービングにおける位置決めが不要となり、正常製品において、1本づつ受電・検出することによって各レベル差と位置の特性をとることができる。よって、多電極プローブのどのプローブがどのリード(の近傍)に対置しているのかがわかる。〔図2(a)(b)〕
2.何箇所かのリードと接続している導体パターンのうち、どの部分(接続部)がリード浮き(足浮き又は半田不良)かが判別できる。〔図2(c)〕
以上の判別は、コンタクトプローブ(3)に検査信号である交流信号を導体パターン(配線パターン)の一方端部近傍に供給し、導体パターン(配線パターン)を介してICのリード近傍(検査信号検出部位)で検出する構成であり、リード浮き(足浮き又は半田不良)のみならず、導体パターン(配線パターン)の不良であっても検出結果に反映される。
以上説明したように本実施例によれば、センサユニットとして用いる多電極プローブ(8)の検査電極を複数設け、それぞれの検査電極を被検査ICのリード(7)と非接触で電気的に結合させたので、高価なファインピッチのプローブを用いる必要がなく、また、被検査ICリード(7)傷を付けることもない。
さらに、多電極プローブ(8)が複数の被検査ICリード(7)に対応して設けられているので、検査に際し、導体パターンが途中で分岐していても、分岐配線のいずれに接続されている被検査ICリード(7)の検出結果でも別個に選択することができ、変則的な配線や複雑な配線に対しても、確実かつ精度の高い検査を行なうことができる。
即ち、高密度で配線された種々の基板に対し、基板毎に専用の多電極プローブ(8)を製作する必要がなく、安価で信頼性の高い検査を行なうことができる。
即ち、相互に接続された複数の出力部を備えた分岐配線を有する基板の検査に適応し得るものであり、パターンの途中で分岐され複数の出力部を備えた分岐配線を有する基板を検査することができる。
本発明にかかる一実施例装置の機器構成概略図である。 本実施の形態例のセルフアライメント方式による検査態様の説明図である。 従来のプリントパターンの導通検査の一例を説明するための図である。
符号の説明
1 発振器(交流電源)
2 コンタクトプローブ駆動制御リレー
3 コンタクトプローブ
4 基板
5 導体パターン
6 被検査IC
7 被検査ICのリード(足)
8 多電極プローブ
9 多電極プローブ駆動制御リレー
10 波形処理回路
12 パーソナルコンピュータ(測定手段)
110 フィルタ
111 アンプ
11 A/Dコンバータ
X 基板検査装置

Claims (4)

  1. 一つのパターンから2つ以上のパターンに分岐する導電パターンと、前記導電パターンにリードが接続されたIC(6)とを含む電子回路が形成された基板を検査する基板検査装置であって、
    前記基板上の前記導体パターン(5)に交流信号を供給するコンタクトプローブと、
    複数の検出電極からなり、前記基板の前記IC(6)の各リード近傍に異なる検出電極が非接触で位置決めされる多電極プローブ(8)と、
    前記多電極プローブ(8)のそれぞれの検出電極からの検出信号の受信レベルを測定すると共に、前記位置決めされたそれぞれの電極と前記IC(6)の各リードに対する位置関係を把握し、前記複数の検出電極のどの検出電極で検出信号を受信できたかにより基板を検査する検査手段とを備えることを特徴とする基板検査装置。
  2. 前記検出電極は、微弱な電磁波の放射を受信することを特徴とする請求項1に記載の基板検査装置。
  3. 前記検査手段は、交流信号が供給されている導体パターンに接続されているICのリード近傍に配置された前記検出電極からの検出信号の受信レベルが基準値よりはるかに小さなレベルかを判別して基板を検査するすることを特徴とする請求項1又は請求項2に記載の基板検査装置。
  4. 前記検査手段は、2つ以上のパターンに分岐している導電パターンに交流信号が供給されているときに、各分岐導電パターンに接続されるICのリード近傍に配置された前記検出電極からの検出信号のそれぞれの受信レベルが基準値よりはるかに小さなレベルかを判別して基板を検査することを特徴とする請求項1又は請求項2に記載の基板検査装置。
JP2003409038A 2003-12-08 2003-12-08 検査装置及び検査方法 Expired - Fee Related JP3717502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003409038A JP3717502B2 (ja) 2003-12-08 2003-12-08 検査装置及び検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003409038A JP3717502B2 (ja) 2003-12-08 2003-12-08 検査装置及び検査方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP20313496A Division JP3717241B2 (ja) 1996-07-11 1996-07-11 基板検査方法及び装置

Publications (2)

Publication Number Publication Date
JP2004144759A JP2004144759A (ja) 2004-05-20
JP3717502B2 true JP3717502B2 (ja) 2005-11-16

Family

ID=32463975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003409038A Expired - Fee Related JP3717502B2 (ja) 2003-12-08 2003-12-08 検査装置及び検査方法

Country Status (1)

Country Link
JP (1) JP3717502B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI634339B (zh) * 2017-11-21 2018-09-01 興城科技股份有限公司 檢測薄膜電晶體基板之方法及裝置

Also Published As

Publication number Publication date
JP2004144759A (ja) 2004-05-20

Similar Documents

Publication Publication Date Title
JP2994259B2 (ja) 基板検査方法および基板検査装置
US5517110A (en) Contactless test method and system for testing printed circuit boards
US7746086B2 (en) Non-contact type apparatus for testing open and short circuits of a plurality of pattern electrodes formed on a panel
US6734681B2 (en) Apparatus and methods for testing circuit boards
EP0862061B1 (en) Circuit board inspection apparatus and method
US20050248353A1 (en) Electrical testing of prited circuit boards employing a multiplicity of non-contact stimulator electrodes
JP2006200993A (ja) 回路パターン検査装置およびその方法
JPH11133089A (ja) 基板検査装置および基板検査方法
JP5175311B2 (ja) 回路パターンの欠陥検査装置およびその検査方法
WO2006022434A1 (ja) 検査装置及び検査方法並びに検査装置用センサ
US20040130334A1 (en) Timing markers used in the measurement and testing of a printed circuit board's controlled impedance
KR102260861B1 (ko) 인쇄회로기판의 검사장치 및 그 제어방법
KR101039049B1 (ko) 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치
JP3717502B2 (ja) 検査装置及び検査方法
JP3717241B2 (ja) 基板検査方法及び装置
JP2002090407A (ja) 検査装置及び検査方法
JPH11153638A (ja) 基板検査装置および基板検査方法
EP1415166B1 (en) Apparatus and method for testing bare circuit boards
JP2005315775A (ja) 片面移動式プローブを用いた4端子検査方法及び4端子検査用治具
JPH1164428A (ja) 部品検査装置
JP2865046B2 (ja) 電子部品の半田接続検査方法及び検査装置
JP2004144760A (ja) 検査装置及び検査方法
JP2004085584A (ja) 検査装置及び検査方法
JP2000232141A (ja) 半導体パッケージ用基板の導通検査方法
JP2007286004A (ja) 基板検査装置及び基板検査方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050830

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080909

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110909

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees