JP3220762B2 - アクティブ・マトリックスｌｃｄパネル自動検査修理装置と方法 - Google Patents

アクティブ・マトリックスｌｃｄパネル自動検査修理装置と方法

Info

Publication number
JP3220762B2
JP3220762B2 JP18159892A JP18159892A JP3220762B2 JP 3220762 B2 JP3220762 B2 JP 3220762B2 JP 18159892 A JP18159892 A JP 18159892A JP 18159892 A JP18159892 A JP 18159892A JP 3220762 B2 JP3220762 B2 JP 3220762B2
Authority
JP
Japan
Prior art keywords
voltage
pixel
panel
data
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18159892A
Other languages
English (en)
Other versions
JPH0627478A (ja
Inventor
フランソア・ジェイ・ヘンリイ
Original Assignee
フォトン・ダイナミクス・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フォトン・ダイナミクス・インコーポレーテッド filed Critical フォトン・ダイナミクス・インコーポレーテッド
Publication of JPH0627478A publication Critical patent/JPH0627478A/ja
Application granted granted Critical
Publication of JP3220762B2 publication Critical patent/JP3220762B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S345/00—Computer graphics processing and selective visual display systems
    • Y10S345/904—Display with fail/safe testing feature

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はアクティブ・マトリック
スＬＣＤパネルの自動検査修理装置と方法に関する。
【０００２】
【従来の技術】アクティブ・マトリックスＬＣＤパネル
の検査は電子光学的な電圧画像化により行われ、修理は
レーザー切断と材料蒸着により行われている。検査工程
からは性能情報と各々の欠陥の種類と位置を含めたパネ
ル欠陥リストがもたらされる。自動修理はそのようなリ
ストにアクセスして修理する欠陥を同定して行い、欠陥
の種類と位置に基づいて指定修理作業を行う。
【０００３】従来の表示パネルの製造歩どまりは不満足
的なもので、表示パネルのコストがマイクロコンピュー
タ・システムの最終コストの大きな部分を占める原因に
なっていた。アクティブ・マトリックスＬＣＤパネルで
は問題は更に厄介で、アクティブ・マトリックスＬＣＤ
パネルは従来の単純なマトリックス・パネルに更に複雑
さが加わっている。アクティブ・マトリックスＬＣＤパ
ネルは電極回線と適切な抵抗レベル間に満足的な連続性
が必要なことに加えて、多層絶縁と動的スィッチ特性を
有している。欠陥の正確な位置は、パネル製造工程では
重要な情報となる。
【０００４】アクティブ・マトリックスＬＣＤパネルの
ような回路パネルには、平らな面上に複数の接続と個々
の回路が含まれている。そのようなパネルで得られる密
度は益々高くなり、回路回線間の空間は益々小さくなっ
ており、製造、組立工程中に欠陥が頻繁に生じている。
高密度アクティブ・マトリックスＬＣＤパネルでは、出
荷パネルの一般的な歩どまりは約10％である。そのよう
なパネルでは、大きなガラス基板（例：アクティブ・プ
レート）上に薄膜トランジスタの配列を作成する必要が
ある。薄膜トランジスタの数はしばしば100 万を越える
が、加工面積は350ｃｍ2程である。そのような分量や密
度は、ＶＬＳＩ、ＵＬＳＩ製造工程についても侮りがた
い歩どまり上の課題となっている。欠陥パネルの割合が
大きい故に、各々のパネルの100 ％テストも通常に行わ
れている。
【０００５】アクティブ・マトリックスＬＣＤパネルは
偏向子、フィルター、接合材、追加材料と共に、上述の
ようにアクティブ・プレートにより形成される。アクテ
ィブ・プレートで生じる欠陥は、通常、最終組立まで検
出されないままとなる。従来、そのようなパネルは活性
化して、活性化しない画素を視覚的に検査している。パ
ネルを完全に組み立て、接合、充填すると、構成部分は
一般に再生したり、再使用出来なくなる。
【０００６】
【発明が解決しようとする課題】従って多数の欠陥を有
するパネルが後続の製造段階に入るのを避けるために、
欠陥を製造工程の初期に同定する（例：工程内検査）自
動システムが必要である。更に欠陥が十分少ないパネル
を修理する方法と装置が必要である。更にテスト処理能
力を増大するために、検査、修理工程を自動化し、連結
する必要がある。
【０００７】
【課題を解決するための手段】本発明により、部分的に
組み立てたないし完全に組み立てた高密度アクティブ・
マトリックスＬＣＤパネルの検査と修理を行って性能デ
ータと製造歩どまりを向上する。テスト・システムでパ
ネルの回線と画素の欠陥を検査し、欠陥情報のファイル
を作る。費用効果的に修理する欠陥が多すぎるパネルに
付いては、その欠陥パネルを廃棄する。従って工程内検
査で、欠陥パネルは更に労力と材料コストをつぎ込んで
欠陥のある最終組立ＬＣＤパネルとなる前に同定する。
最終組立て前に検査することで、様々な修理戦略を適用
することが出来る。また最終組立て後に再び検査するこ
とで、最終組立て中に生じた欠陥を同定して、修理する
ことが出来る。本発明の１つの態様では、電圧画像化シ
ステムを利用してパネルの欠陥を同定する。すなわち２
次元電子光学的変調器で、パネルの表面電位を約30ミク
ロンの空間解像度と100 ミリボルト以下の電圧解像度で
測定する。電圧画像化により、非接触的にパネルを走査
して欠陥ファイルを生成することが出来る。そのような
画像化システムにより点と線の欠陥の間の識別が可能に
なる。本発明の他の態様では、画素欠陥検査方法を行っ
て、画素データへの短絡欠陥、画素ゲートへの短絡欠
陥、開回路画素欠陥、コンデンサ接地への短絡欠陥をは
じめとする画素の欠陥を同定する。アクティブ・プレー
トが画素欠陥を有しているかどうかを同定するには、正
常タイミングをデータ回線とゲート回線に加え、電圧画
像サンプルを捕捉する。画素欠陥の種類と正確な位置を
同定するには、データ・ハイ・タイミングをアクティブ
・プレートのゲート回線とデータ回線に加え、電圧画像
サンプルを再び捕捉する。正常タイミングとデータ・ハ
イ・タイミングの結果の比較に基づいて、画素データ短
絡欠陥を同定し、位置を判定する。次にゲート・ハイ・
タイミングを加えて、別の電圧画像サンプルを得る。３
つの全てのタイミング結果の比較に基づいて、画素ゲー
ト短絡欠陥を同定し、位置を判定する。他のテスト下で
は、コンデンサ・ハイ・タイミングを加えて、開回路画
素欠陥とコンデンサ接地短絡欠陥を同定する。
【０００８】本発明の他の態様では、回線欠陥は、正常
タイミングを用いて電圧画像サンプルを捕捉し、電圧画
像結果を分析して不活性画素の部分回線を同定すること
により同定し、位置を判定する。更にデータ回線だけを
活性化して画像化し、データ回線開回路欠陥の正確な位
置を見ることが出来る。同様にゲート回線だけを活性化
して画像化し、ゲート回線開回路欠陥の正確な位置を見
ることが出来る。交差回線短絡は、短絡回路近傍に表れ
る分圧パターンにより同定する。本発明の他の態様で
は、画素減衰、ターンオン時間及び寄生容量を、各々の
画素について測定する。画素減衰は、いくつかの電圧画
像のサンプルを捕捉して計測する。蓄積電圧が減衰する
ときに測定する電圧値により画素電圧の減衰を示すよう
に、各々の連続したサンプルを１サンプル遅らせた各々
のフレームから１サンプルを取る。ターンオン時間は、
異なるゲートパルス幅が各々のサイクルに用いられる別
々の画像サイクル中に電圧画像サンプルを捕捉すること
により計測する。パルス幅は、画素がデータ回線電圧ま
で十分に荷電できない小さい幅から、画素がデータ回線
電圧まで荷電できる大きな幅まで変化させて選択する。
様々なパルス幅に対する様々な電圧レベル・サンプル
は、画素の立ち上がり時間を示す。寄生容量は、ゲート
・ハイ・タイミングと正常タイミングに対する電圧画像
サンプルを捕捉することにより測定する。２つのタイミ
ングの（正常画素の）画素電圧の差は、ゲート回線に加
えられた電圧と蓄電容量に対する寄生容量に対する割合
をかけたものにほぼ等しい。ゲート電圧と蓄電容量は既
知であるので、各々の画素について寄生容量を計算する
ことが出来る。
【０００９】本発明の他の態様では、レーザ・ベースの
修理及び蒸着システムは、画像化システムにより生成さ
れた修理ファイルを受け取る。その修理ファイルは各々
のパネルの欠陥の位置と種類を同定したものである。修
理システムは自動的にパネルと欠陥近傍の切断レーザの
位置を合わせる。次にレーザは選択的にパッシベーショ
ン材を取り除いて導電経路を露出する。更にレーザは導
電回路を切断して短絡回路を切り離すことが出来る。そ
の後、有機金属膜を蒸着し、乾燥する。レーザは次に膜
内に線を描き、回線に沿って膜を分解して導電経路を形
成する。レーザはそのような線を辿って開回路回線欠陥
ないし短絡回線欠陥を修理する。そして余分な膜は排除
する。本発明の他の態様では、修理方法としてレーザを
用いて材料を蒸着するため、パッシベーションないし他
の層に接触孔を開くことが含まれる。次に固体膜を自動
的に欠陥領域に加えて乾燥させる。次に別のレーザが回
線を辿ることによりその膜で導電回線を形成する。その
ような回線位置を選択してパネルの欠陥を修理する。そ
の書き込み速度は１秒当り約100から300ミクロンであ
る。次に余分な膜を排除する。
【００１０】本発明の他の態様では、自動化した指定修
理作業は、同定した欠陥の種類に基づいて、所与の画素
欠陥位置で行う。開回路欠陥に付いては、切断された導
電回線の各々の側の領域を含めて開回路の領域のパッシ
ベーションを取り除く。次に膜を蒸着し、レーザは先に
切断された回線を接続するように回線を描く。交差短絡
に付いては、レーザはパッシベーションを取り除き、２
本の交差する導電回線を切り離して導電回線を遊離す
る。次に膜でブリッジを形成して、他の導電回線に対し
てショートしない経路に沿って切り離した回線部分を接
続する。回線と回線の短絡に付いては、パッシベーショ
ンを取り除き、次に近傍の回線間の導電接続を切断して
短絡経路を取り除く。本発明の他の態様では、基板上に
設けられた冗長コンデンサと薄膜トランジスタ（ＴＦ
Ｔ）を破損したコンデンサやＴＦＴと置き換えて欠陥画
素を修理する。ｐｃボードやマルチチップ・モジュール
のような他の平らな回路パネルも、ここに説明する装置
と方法にしたがってテスト、修理することが出来る。
【００１１】
【実施例】
回路パネル 図１は高密度アクティブ・マトリックス液晶表示パネル
のアクティブ・プレートの部分的な回路配列パネル９を
示したものである。パネル９には画素11の配列が含まれ
ている。各々の画素11は適切なデータ回線13とゲート回
線15を同時にアドレスすることにより活性化される。駆
動要素17（即ち薄膜トランジスタ）とコンデンサ18は各
々の画素11と関連している。データ回線13、ゲート回線
15、画素11、画素駆動要素17及びコンデンサ18はリソグ
ラフィないし同様の製造工程で透き通ったガラスの「ア
クティブ」プレート上に蒸着する。コンデンサ18は非導
電誘電膜により画素11から分離された薄い導電膜により
形成されている。各々のコンデンサ18は交流接地と接続
されている。画素の密度が高く、ゲート回線とデータ回
線が密接し、画素駆動要素を形成するのが複雑なこと
で、製造工程中に欠陥が生じる確率は大きい。
【００１２】各々のパネル９は４つの端部の２つ以上に
電子−静電荷（ＥＳＤ）短絡バー21を有している。各々
のＥＳＤ短絡バー21は各々の端部で終わる全てのデータ
回線13ないしゲート回線15を短絡する。互いにかみ合っ
たパネルに付いては、データ回線は２つの対向する端部
で終わり、ゲート回線は他の２つの端部の１つないし両
方で終わっている。従ってパネルの端部23、25、27、29
に１本づつ、３ないし４本の短絡バーが含まれている。
ＬＣＤパネルのスクライブや最終テストまでに、電子−
静電荷の増大を防ぐためにＥＳＤ短絡バー21はパネル９
に取り付けられたままとなる。パネル９をＥＳＤ短絡バ
ー21ないし他の接地装置から長く分離したままにする
と、電子−静電荷が蓄積し、アクティブ・プレートの回
路に損害を与えることがある。図２に示す互いにかみ合
ったパネル16に付いては、１本おきのデータ回線13は１
つのパネルの境界23近くのＥＳＤ短絡バー21ａで終わっ
ており、他のデータ回線は反対側であるが平行な境界25
近くのＥＳＤ短絡バー21ｃで終わっている。しかし１本
づつのゲート回線15はデータ回線パネル境界23、25近傍
で一般にそれらに直角の１つのパネル境界27近くのＥＳ
Ｄ短絡バー21ｂで終わっている。抵抗ないし他の部分的
導電要素 102を短絡バーの間に入れて、短絡バー要素間
の電荷の増大を防ぐことが出来る。この要素 102のイン
ピーダンスは、全ての電圧画像化及びリーク測定が出来
るほど十分高いが、適切にＥＳＤを保護する十分低いも
のとする。
【００１３】ＬＣＤパネル欠陥には、画素の欠陥ないし
回線の欠陥がある。画素の欠陥には画素ゲートへの短
絡、画素データへの短絡、コンデンサ接地への短絡、開
画素欠陥がある。回線欠陥には、回線対回線短絡（例：
データ回線とデータ回線ないしゲート回線とゲート回
線）、交差短絡（例：データとゲート）、開回線欠陥が
ある。ｐｃボードやマルチチップ・モジュールなどの他
の平らな回路パネルも、ここに説明する装置と方法でテ
ストし、修理することが出来る。以下に述べるのは、パ
ネルを検査するための電圧画像化テスト・システムの実
施例の説明である。電圧画像化テスト・システムの実施
例はそれぞれ、「電子光学を用いた電圧画像化システ
ム」に対して1991年１月８日に発行された共通に譲渡さ
れた米国特許 4,983,911号、及び1990年９月13日に出願
された同一名称の一部継続出願、07/582,577号及び1991
年２月13日に出願された07/654,709号でより完全に説明
されている。先に述べたように、そのような発明や出願
はここに引用し、その一部として取り入れている。
【００１４】電圧画像化テスト装置の構成 図３には、各々のプローブ24を通してテスト中のパネル
（ＰＵＴ）９にインターフェイスされたパネル・インタ
ーフェイス回路22（ＰＩＣ）を含む本発明のテスト装置
10が示されている。パネル・インターフェイス回路22は
信号生成器（ＰＧ）101 およびオプションの従来の精密
測定装置（ＰＭＵ）37からの信号をＰＵＴ９の駆動回線
13とゲート回線15に中継する。パネル・インターフェイ
ス回路22は又データ回線13ないしゲート回線15からの信
号をＰＭＵ37へ中継することが出来る。テスト制御器28
は、ＰＭＵ37ないしＰＧ101 のＰＵＴ９への接続を制御
するために設けられている。電工光学的電圧測定システ
ム30は、ドライブ回線ないしゲート回線に沿って電圧を
画像化するためのものである。電子光学的システム30に
は電子光学的センサ32が含まれている。電子光学的セン
サ32により、ある領域内の電気信号をその領域に直接接
触せずに検出することが出来る。画像化には、検出シス
テムの一部として偏向、非偏向スプリット・バイアス手
法を用いることが出来る。
【００１５】テスト前に、接触プローブ24を通してＥＳ
Ｄ短絡バー21でＰＵＴ９をテスト・システム20に接続す
る。プローブ24は例えば、パネル境界の１インチ・スパ
ンに接続する100 の接触を含めることが出来る。図２に
示した他の例では、各々のプローブ24が全パネル境界に
接続されていれば、接触は殆ど必要ない（プローブが入
力／出力ないし個別に指定されたものかどうかにより一
般に３から15）。接触数と境界のスパンは変えることが
出来る。ＰＵＴ９を何等かの方法で出力源（図示せず）
に接続して、その表面の選択した場所に電圧を生成する
ことができる。
【００１６】図４は、電子光学的センサ32の１構成例を
示したものである。光源20からの光学的エネルギーを伝
送、処理して、ビーム拡大器28により拡大、視準できる
光学的入力ビーム24を生成する。このため、ソースビー
ムを入力ビーム24に拡大、視準するため、レンズ、鏡な
いし光ファイバ・システムを設けることが出来る。視準
化する入力ビームは、一定ないし少なくとも既知の出力
密度断面を有するようにする。入力ビーム24は特定種
類、構造及び原子ないし分子軸方向の電子光学的変調手
段31に導く。適切な変調器31としてＮＣＡＰないしＰＤ
ＬＣフィルムで作成された変調器がある。この出力変調
器31は光の強度を直接変調し（これは一次的には偏向装
置ではない）、ポリマー・マトリックス内に閉じ込めら
れた液晶飛沫の光散乱性を利用する。その密閉構造によ
り液晶分子の曲線整列がもたらされ、この整列相は所望
に応じて制御される電場により光学的にスィッチするこ
とが出来る。この装置はしたがって、高度の光散乱状態
から高度に透過的な状態にスィッチされる。２つの状態
間で装置をバイアスすることで、変調器は粗い線形光か
ら電圧への転移機能を示すことが出来る。電子光学的変
調手段31は第１の面33と第２の面34を有しており、以下
に説明する縦方向のプローブ・ジオメトリが可能になっ
ている。第１の面33はインジウム酸化スズ（ＩＴＯ）の
ような透明で、接地のような共通の電圧38にバイアス要
素39を通して電気的に接続された導電性コーティング36
を有する。バイアス要素39はゼロ、固定、ないし可変電
圧を提供して、以下に説明するようにＰＵＴ９に加えら
れるテスト電圧に関した電圧差を確立することが出来
る。変調手段31の第２の面34は、入力ビーム24の逆行反
射をもたらす高度に反射的な非導電コーティング35を有
している。
【００１７】第２の面34はＰＵＴ９の表面の領域40近く
に配置する。変調手段31は第１の面33を通して変調器に
導かれた入力ビーム24の少なくとも一部を遮り、ＰＵＴ
９の表面の領域40近傍の変調手段31の位置で第２の面34
に衝突するように配向している。励起電圧源15はＰＵＴ
16ないし18上の導電体と接続されて、位置12でＰＵＴ９
に可変電圧源を提供している。このようにバイアス機能
と励起機能は分離して、バイアス源39と電圧源15間で配
分している。位置12ないしＰＵＴ９の表面近くの電圧は
変調手段31と作用し、電圧の位置12と一直線の入力ビー
ム24の光学的出力伝送に変化をもたらす。これは出力ビ
ーム42の入力ビーム24との視準調心における空間依存性
変化として見ることが出来、この変化はＰＵＴ９の表面
上の位置12の電圧と比例している。
【００１８】電子光学的変調器31は、縦方向のプローブ
のジオメトリに通じ、ポッケル効果を利用するあるクラ
スの固体結晶で構成することもできる。このジオメトリ
の適切な固体結晶としては、クラス42ｍ（例えばＫＤ
Ｐ）、クラス43ｍ（例えばＧａＡｓ）、ポイント23グル
ープ・シメトリ（例えばＢＳＯ，ＢＧＯ）がある。望ま
しい固体結晶はＫＤＰないし重水素化したＫＤＰ（ＤＫ
ＤＰ）で、大きさは第２の表面の側面上で少なくとも２
インチ（５ｃｍ）である。６から８インチの大きさの結
晶も知られているが、小さい結晶よりもかなり高価にな
る。ポッケル効果は光偏向を変調するものであり、従っ
て偏向要素を図４のダイアフラムに挿入する必要があ
る。
【００１９】出力ビーム42は例えば空間依存性の出力変
調を遮り、カメラで見ることが出来るように、電圧の大
きさに対応する特徴を有する２次元の可視マップを生成
する焦点レンズ46を通して高感度カメラ48に中継され
る。このようにカメラは電子光学的センサ32の最終段階
と電子光学的電圧測定システム30の最初の段階を組み合
わせたものとなる。更に画像処理を用いて、カメラ48に
より取られた画像のディジタル化フォーマットを操作す
ることで信号対雑音比を改善することが出来る。画像信
号はカメラ48により光学的に捕捉され、画像に対応した
アナログ電気信号が生成される。アナログ信号はアナロ
グ−ディジタル変換器（ＡＤＣ）51により受け止めら
れ、画像プロセッサ54に入力される。画像プロセッサ54
はコンピュータ58及び特にＰＭＵないしパターン生成器
37を制御するその制御要素28と交信する。パターン生成
器37は変調器31に電圧パターンを与える。
【００２０】画素欠陥の同定 画像化システム10からの画像データを分析し、欠陥パタ
ーンにより欠陥の種類を同定する。画素欠陥は、機能し
ている画素の領域（あるいは大部分の周辺画素が機能し
ている領域の）内で単一欠陥が生じることで認めること
が出来る。画素欠陥には画素ゲートへの短絡、画素デー
タへの短絡、コンデンサ接地への短絡、開回路がある。
【００２１】欠陥画素が存在するかどうか判定するた
め、様々な信号タイミング・パターンをデータ回線13と
ゲート回線15に加える。更に、コンデンサ18のために所
与の接地レベルを維持する。図５−図８は様々なタイミ
ング・パターンと各々の画素欠陥に対する画素電圧応答
を示したものである。以下の表Ａは、タイミング・タイ
プに対する画素欠陥タイプのマトリックスでの画素電圧
応答をまとめたものである。
【００２２】
【００２３】正常タイミングが図５に示されており、デ
ータ回線13がアクティブな間、ゲート回線15はパルス化
されている。更に接地回線は低レベルに維持されてい
る。データ回線13はゲート回線パルスのしばらく後に接
地に戻る。画像化システム10はカメラ・ストローブ・パ
ルス中の時間ｔ1 でのパルスの後に画像を捉える。画像
化システム10により画像化された画素電圧は、欠陥のな
い正常の画素では高い。電圧は他の場合にはすべて、図
５及び表Ａに示すように、正常タイミング下では低くな
る。従って正常タイミングを用いてパネルの画像データ
を捕捉してパネルが画素欠陥を有するかどうか判定す
る。欠陥があれば、追加タイミング・パターンを加え
て、欠陥を同定する。表Ａは実際に各々の画素欠陥の欠
陥の特徴を示している。
【００２４】図６はデータ・ハイ・タイミングでの信号
パターンを示したものである。ここで分かるように、ゲ
ート回線15は正常タイミングでパルス化されているが、
データ回線13はカメラ・ストローブが時間ｔ1 で画像サ
ンプルを捉えるまで、高いままになっている。更に接地
レベルは正常タイミングに対して低い。図６は様々な欠
陥状態下での画素電圧応答を示しており、データ・ハイ
・タイミング結果として表Ａに示すカメラ・ストローブ
の時点で生じる値を有している。正常画素ないし画素デ
ータ回線に対して短絡を有する画素だけが、ロジック・
ハイ電圧レベルを有することに留意する。このように、
データ・ハイ・タイミング結果を正常タイミング結果と
共に用いることで、コンピュータ58は画素データに対す
る短絡欠陥を有する画素を同定する。特に各々の画素に
対する正常タイミングとデータ・ハイ・タイミングの結
果の比較により、どの画素が画素データに対して短絡を
有しているかを判定できる。パネル16の電圧画像は、正
常タイミング中は非導電画素を示し、データ・ハイ・タ
イミング中は導電画素を示す。
【００２５】図７は、ゲート・ハイ・タイミング下での
信号パターンを示すものである。ここで分かるようにゲ
ート回線15とデータ回線13は、時間ｔ1 でカメラ・スト
ローブが画像サンプルを捉える後まで高いままになって
いる。図７は様々な欠陥状態下での画素電圧結果を示し
ており、ゲート・ハイ・タイミング結果として表Ａに示
すカメラ・ストローブの時点で生じる値を有している。
正常画素ないし画素データに対する短絡ないし画素ゲー
トに対する短絡を有する画素のみが高い電圧レベルを有
することに留意する。このように、ゲート・ハイ・タイ
ミング結果をデータ・ハイ・タイミング結果及び正常タ
イミング結果と共に用いることで、コンピュータ58は画
素ゲートに対する短絡欠陥を有する画素を同定する。特
に各々の画素に対する正常タイミング、データ・ハイ・
タイミング及びゲート・ハイ・タイミングの結果の比較
により、画素ゲートに対する短絡欠陥が正常タイミング
及びデータ・ハイ・タイミング中に低ロジック（不活
性、非電導）として表れ、ゲート・ハイ・タイミング中
に高い（活性、導電）画素として表れることを示してい
る。
【００２６】図８はコンデンサ・ハイ・タイミングの信
号パターンを示したものである。ここで分かるようにゲ
ート回線15はパルス化され、データ回線13は低いままに
なっている。しかしコンデンサ18の各々に接続された接
地回線の接地レベルは、カメラ・ストローブが時間ｔ1
で画像サンプルを捉える後まで高電圧レベルに増大して
いる。図８は様々な欠陥状態での結果画素電圧を示して
おり、コンデンサ・ハイ・タイミング結果として表Ａに
示すカメラ・ストローブの時点で生じる値を有してい
る。コンデンサ接地への短絡欠陥だけが、高レベルでの
画素電圧をもたらすことに留意する。更にＴＦＴ（薄膜
トランジスタ）開回路欠陥のみが、高低の電圧レベルの
間の中間電圧レベルをもたらすことに留意する。このよ
うにコンデンサ・ハイ・タイミングは単独で用いてＴＦ
Ｔ開回路欠陥とコンデンサ接地への短絡欠陥を同定する
ことが出来る。各々の同定された画素欠陥に付いては、
画素位置と欠陥の種類（例：画素ゲートへの短絡、画素
データへの短絡、開画素欠陥、コンデンサ接地への短
絡）が修理ファイルに保管される。
【００２７】回線欠陥の同定 回線欠陥には、回線対回線短絡（例：データ回線とデー
タ回線、ないしゲート回線とゲート回線）、交差短絡
（例：データとゲート）、開回線欠陥がある。データ回
線とデータ回線短絡は、画素欠陥手順で述べた正常タイ
ミングを用いて１つの極性の第１の電圧を偶数のデータ
回線に加え、別の極性の第２の電圧を奇数のデータ回線
に加えることにより同定する。データ回線とデータ回線
短絡が存在すれば、図９に示すように関連する回線に分
圧が形成される。図９は、＋10ボルト信号を短絡バー21
ａに加え、−10ボルト信号を短絡バー21ｃに加えたとき
の、データ回線とデータ回線短絡に対する電圧画像化結
果を示したものである。単純化するため、データ回線接
続だけを示している。ここに描いたように、データ回線
13ｃと13ｄ間で短絡が生じている。従って回線13ａ、13
ｂ、13ｅ上の画素は、正しい＋10ないし−10電圧で示す
ように影響されていない。＋10ボルト信号を受け取る回
線13ｃでは、画素電圧は＋９から＋７、＋５へと減少
し、短絡の後では＋４で一定となる。−10ボルト信号を
受け取る回線13ｄでは、画素電圧は−９から−７へと増
大し、短絡の後では−４で一定となる。回線と回線短絡
の位置はこのように、回線13ｃ上の画素12ｎと12ｎ＋１
の領域及び回線13ｄ上の画素12ｋと12ｋ＋１の間の領域
にある。ゲート回線とゲート回線の短絡は同様に、１つ
の短絡バーで終わる偶数ゲート回線と、別の短絡バーで
終わる奇数ゲート回線を有する互いにかみ合ったパネル
に対して同定することが出来る。
【００２８】図１０は上述のように正常タイミングをデ
ータ回線13とゲート回線15に加えたときに、ゲート回線
15ｃとデータ回線13ｄ間の接続点Ｊでの交差短絡の電圧
画像化結果を示すものである。短絡回線に接続された全
ての画素は、予期される＋／−10ボルトから変化する電
圧を有している。例えばゲート回線15ｃに接続された画
素11ａ、11ｂ、11ｃ、11ｄ、11ｅはそれぞれ＋８、−
６、＋１、−３、＋１の電圧を有している。データ回線
15ｄに接続された画素11ｆ、11ｇ、11ｄ、11ｈ、11ｉは
それぞれ−２、−２、−３、−５、−７の電圧を有して
いる。交差短絡はこれらの漸進的な画素電圧の交点ｊに
ある。これは短絡が非常に悪く、過電流により真の開回
路を生じる場合には作動しないことがある。
【００２９】図１１は、開回線欠陥19に対する電圧画像
化結果を示したものである。開回線欠陥19は、画素12ｌ
と12ｍの間の回線13データに沿って描かれている。画素
11ｍと11ｎでの開回線欠陥19前では、画素電圧は予期さ
れる−10ボルトである。画素12ｉ、12ｊ、12ｋ、12ｌで
の開回路の後では、画素電圧はゼロである。上述の回線
欠陥検査作業の各々では、上述の正常タイミングのよう
なタイミングを加えて画素電圧の電圧画像を得る。しか
し代わりにデータ回線とゲート回線を連続性をもたせる
ため画像化することが出来る。例えばデータ回線を高く
し、ゲート回線を低くすることが出来る。電圧画像はデ
ータ回線沿いに導電経路を同定する。いずれかのゲート
回線が電流を流していれば、交差短絡が存在し、図９の
分圧画像が交差短絡区域内の画素に付いて捉えられる。
データ回線開回路欠陥が存在する場合は、開回路欠陥の
正確な位置を画像内で捉える。データ回線とデータ回線
短絡が奇数データ回線（＋10ボルト信号を受ける）と偶
数のデータ回線（−10ボルト信号を受ける）の間で生ず
れば、関連する回線の電圧は回線の全長に渡り変化す
る。同様にデータ回線を低くしたままゲート回線を活性
化することが出来る。ここでも交差短絡は、導電するデ
ータ回線とアクティブ画素から明かとなる。更にゲート
回線開回路欠陥の正確な位置を電圧画像内で捉えること
が出来る。同定した各々の回線欠陥については、位置と
欠陥の種類が修理ファイルに保管される。
【００３０】製造工程の性能示度 画素欠陥の種類と位置の同定に加えて、アクティブ・プ
レートの製造工程を評価する際に有用な追加情報を得る
ことが出来る。画素減衰（リーク）、ターンオン時間及
び寄生容量の均一性を、画像化システム10を用いてパネ
ル９のアクティブ・プレートにわたり測定することが出
来る。アクティブ・マトリックスＬＣＤパネル製造業者
はそのような情報はいままで得ることはできなかった。
そのような情報は製造工程の評価に用いることが出来、
変更を行ってパネルの歩どまりを向上することが出来
る。
【００３１】画素減衰性能：図１２は画素減衰計測値を
得るためにパネル９に加えられたゲート回線とデータ回
線タイミングの図表である。ここで分かるように、ゲー
ト回線15とデータ回線13は上述の正常タイミングに対し
てパルス化されている。しかしカメラ・ストローブはゲ
ート回線15とデータ回線13が低くなった後で電圧画像を
捕捉する。１つの実施例では、１ないし２ミリ秒のフレ
ームの連続時間間隔の各々の時間で、異なる時間フレー
ムで６つのサンプルを取っている。しかしサンプル数と
サンプル間の間隔は変えることができる。間隔はカメラ
・ストローブ信号により決定される。使用するカメラ・
ストローブ幅は、使用するカメラの種類により限定され
る。0.5 ミリ秒までのストローブ幅が通常で、0.1 ミリ
秒までの速度も特定のカメラシステムで得ることが出来
る。連続的に遅らせるカメラ・ストローブ・タイミング
によりいくつかの電圧画像を捕捉することで、各々の画
素の減衰の時定数を決定するデータを得ることが出来
る。
【００３２】ターンオン性能：図１３は、画素11のター
ンオン時定数を捕捉するタイミング・パターンを示した
ものである。図示したタイミング・パターンによると、
画像サンプルは５つの異なる表示サイクル中に捕捉す
る。第１のサイクル中に、狭いゲートパルスを用い、デ
ータ回線は高いままにする。次のサイクル中はより広い
パルスを用いるが、データ回線はここでも高いままとす
る。５つのサイクル中、ゲート回線に対して５つの異な
るパルス幅（１、２、３、４、５）を用いる。そのよう
なパルス幅は、画素をデータ回線電圧レベルに十分に荷
電するのに十分な大きなパルス幅（５）にまでパルス幅
が変化するように選択する。小さいパルス幅では、画素
は、データ回線電圧レベルまで十分に荷電することはで
きない。画素電圧を様ざまなゲートパルス幅で測定する
ことにより、図１３に示すような荷電曲線ｃを得ること
が出来る。各々の画素に対する画素ターンオン時定数
は、同一情報に基づいて得ることが出来る。
【００３３】寄生容量の均一性：各々の薄膜トランジス
タ17は、ゲートとドレインにわたり寄生容量を含んでい
る。対応する画素11でのコンデンサ18の容量に関するそ
のような容量値は、画素11の画素電圧に対し大きな影響
がある。画素電圧はゲート回線をパルス化したとき、理
想的にはデータ回線電圧に近付く。しかし実際の画素電
圧は、正常タイミング中、ｄＶの値だけ、データ回線電
圧よりも少なくなる。そのような電圧ｄＶは、ゲート回
線電圧と寄生容量の蓄電容量の割合をかけたものにほぼ
等しくなる。ＴＦＴからＴＦＴでは寄生容量は均一であ
ることが望ましい。
【００３４】図７のゲート・ハイ・タイミング中、画素
電圧はデータ回線電圧に到達する。図５の正常タイミン
グ中、画素電圧は、値ｄＶだけ少ないデータ回線電圧に
到達する。このように各々のタイミングに付いて画素電
圧を捕捉し、２つの電圧を減算することで、各々の画素
に付いてｄＶの値を達成することが出来る。ｄＶ、ゲー
ト回線電圧、蓄電容量はここでは既知であるので、寄生
容量値を各々のＴＦＴに付いて判定することが出来る。
従ってアクティブ・プレート上の寄生容量の均一性を判
定することが出来る。
【００３５】レーザ・ベースの修理システム 図１４は1991年４月18日に「蒸着及び除去用のレーザ・
ベース・システム」に付いて出願された共通に譲渡され
た米国特許出願07/687,473号のレーザ・ベース修理シス
テム210 の実施例を示したものである。先に述べたよう
に、この発明出願を本明細書で引用し、その一部として
取り入れている。この修理システム210の機能は、画像
化システム10で同定したパネルの欠陥を修理することで
ある。修理システム210 には光学的システム212 、画像
プロセッサ214 、フィルム蒸着器216 、バキューム218
、コンピュータ220 、カセット・ユニット222 、位置
制御ステージ224 、光学的ヒーター226 、チャック228
が含まれている。数枚のパネルをカセット・ユニット22
2 に保管して自動検索を行う。回路パネルＰはカセット
・ユニット222 から検索して、チャック228 上に配置す
る。バキューム218 でパネルＰをチャック上に保持す
る。パネルはＸ−Ｙ位置ステージ224 により光学的シス
テムと調心する。光学的システム212 は画像プロセッサ
を通して画像情報をコンピュータ・システム220 にフィ
ードバックし、調心を同定する。そのようなフィードバ
ックに基づいて、コンピュータ・システム220 はＸ−Ｙ
ステージ224 を制御してパネルＰを適切に配置する。
【００３６】回路パネルＰ上の欠陥を修理する際は、コ
ンピュータ・システム220 はテスト・システム10により
生成されコンピュータ・システム220 に入力された修理
ファイルにアクセスする。そのようなファイルには、欠
陥の種類と欠陥の位置をはじめとするパネル欠陥情報が
含まれている。そのような情報に基づき、コンピュータ
・システム220 は光学的システム212 にエキシマ・レー
ザを修理する欠陥近傍に配置させる。欠陥の種類によ
り、エキシマ・レーザは指定作業を行い、選択した材質
を取り除き、導電回線を切断する。選択パッシベーショ
ン（即ち窒化シリコン）はその下の導電回線を遮ること
なく取り除くことが出来る。
【００３７】その後、フィルム・ディスペンサ216 で欠
陥近くのパネルの領域に渡り膜を蒸着する。１つの実施
例では、フィルムはパラジウム・アセテート膜ないし他
の有機金属膜（例：固体膜）としている。ディスペンサ
は約５から10ミクロンの幅の膜を、所与の長さ（200 ミ
クロンを越えることもある）にわたり蒸着する。液体状
では、その膜は約30ミクロンの厚さがある。オプション
のヒーター226 はパネルＰを加熱して、膜の乾燥を促進
する。乾燥する際、蒸発により膜の厚さは約１ミクロン
減少する。乾燥すると、光学的システム212 の別のレー
ザ（アルゴン・イオン・レーザ）で膜上の回線を辿って
その膜の回線を分解し、導電経路を形成する。その回線
は、光と膜間の光熱分解反応により導電性となる。分解
工程では、約１ミクロンの厚さの膜の回線を約0.1 ミク
ロンの厚さの導電経路に変え、次に気体層のイソプロピ
ル・アルコールなどの清浄材用いて余分な膜を取り除
く。
【００３８】開回路欠陥の修理 図１５、１６は開回路欠陥を有する導電回線13を示した
ものである。この欠陥を修理するには、まず領域74、76
の開回路の各々の側で導電回線を被っているパッシベー
ションを取り除く。次に上述のように膜を蒸着し、レー
ザを加えて、各々の露出区域74、76と接触する導電経路
78を形成する（図１６）。
【００３９】交差短絡の修理 図１７はデータ回線13とゲート回線15の間の交差短絡を
示したものである。この欠陥を修理するには、ゲート回
線15を位置80、82で切断し、短絡回路を切り離す。更に
レーザで区域84、86のゲート回線からパッシベーション
を取り除く（図１８）。次に上述のように膜を蒸着しレ
ーザを加えて、データ回線13に短絡せずに各々の区域8
4、86と接触する導電ブリッジ88を形成する（図１
９）。データ回線13を切断し、ブリッジする場合にも同
一の手順を用いることが出来る。
【００４０】回線と回線の短絡の修理 図２０は２本のデータ回線13ａと13ｂの間の回線と回線
の短絡90を示したものである。この短絡を修理するに
は、レーザで短絡90の導電経路を切断し、データ回線13
ａ、13ｂを分離する（図２１）。
【００４１】冗長構造 図２２はアクティブ・プレート９上の画素領域に付いて
の別の構成を示している。ゲート回線15と駆動回線13は
それぞれ薄膜トランジスタ（ＴＦＴ）17のゲートとソー
スに接続されている。そのようなトランジスタのドレイ
ンは画素11に接続されている。コンデンサ18も画素に接
続されており、接地回線はコンデンサ18に接続されてい
る。このような構成は、図１の画素に付いて先に説明し
たものと同様である。しかし図２２では、冗長ＴＦＴト
ランジスタ317 と冗長コンデンサ318 を更に含んだ画素
11が示されている。しかし冗長ＴＦＴトランジスタ317
のゲートとドレインは、開回路のままとなっている。更
に冗長コンデンサ318 は画素11に接続されているが、接
地回線に接続されないで開回路のままとなっている。
【００４２】図２２の画素11で接地への短絡、ゲートへ
の短絡、あるいは開画素欠陥が見つかれば、ゲート回線
とＴＦＴ17のゲートの間及びデータ回線とＴＦＴのソー
スの間の接続は、光学的システム212 のレーザを用いて
切断する。更に冗長ＴＦＴトランジスタ317 に導電経路
を形成して、ゲートとソースをそれぞれゲート回線とデ
ータ回線に接続する。そのような経路は、開回路欠陥を
修理するために上述の蒸着法を用いて形成する。コンデ
ンサ接地への短絡が画素11で見つかれば、コンデンサ18
と導電経路の間の接続を光学的システム212 のレーザで
切断する。次に冗長コンデンサ318 と接地回線の間に導
電経路を形成する。
【００４３】
【発明の効果】部分的に組み立てられたアクティブ・マ
トリックスＬＣＤパネルで欠陥位置を同定するのは、ア
クティブ・マトリックス製造工程を評価する実行可能な
方法である。上述の検査方法で、欠陥の種類や欠陥の位
置を同定でき、更に薄膜トランジスタの減衰性（例：リ
ーク）やターンオン性能、画素から画素へのＴＦＴにわ
たる寄生容量の均一性を同定することができる。そのよ
うな情報はパネル製造業者がいままで得ることの出来な
かった情報を提供して利益をもたらす。そのような情報
は、アクティブ・プレートの製造工程を評価し、改善す
る際に役に立つ性能パラメータとなる。従って必要に応
じて製造工程を変更することにより、製造歩どまりを向
上することが出来る。更に欠陥位置の同定は、必要に応
じて修理作業に使用することが出来、これによっても製
造歩どまりの増大をもたらすことができる。図２３は本
発明の実施例の検査、修理を受けるアクティブ・マトリ
ックスＬＣＤの製造の工程流れを示したものである。パ
ネルのバッチ（100％）はリソグラフィと蒸着処理92を
経て、未仕上げのアクティブ・マトリックス・パネルが
形成される。一般的な歩どまりでは、約５％がそのよう
な処理中に欠陥品として廃棄される。従ってパネルの95
％が画素欠陥及び回線欠陥の工程内検査94を受ける。元
のバッチの約15％が、欠陥なしとして検査を通過する。
元のバッチの約50％は、修理するには欠陥が多すぎると
して廃棄される（例：費用効果的に修理するには欠陥が
多すぎる）。残りの30％は上述のように修理工程96を経
る。従って元のバッチの45％が最終組立98に入る。最終
組立98の後、元のバッチの約35％が欠陥なしとして検査
100 を通過する。約５％は、修理するには欠陥が多すぎ
るとして廃棄される。残りの５％はステップ102 で修理
する。従って元のバッチの40％が出荷可能となる。その
ような歩どまりは、パネルの欠陥修理が出来ないシステ
ムで業界で知られている一般的な10％の歩どまりに対し
てはかなりの改善となる。本発明は特定の実施例に付い
て説明したが、当業者には他の実施例も明かである。例
えばアクティブ・マトリックスＬＣＤパネルに付いて検
査、修理方法を説明したが、本発明は回路基板やマルチ
チップ・モジュールをはじめとする他の平らなパネルに
も適用することが出来る。従って本発明は、添付する特
許請求の範囲以外には限定されないものとする。
【図面の簡単な説明】
【図１】アクティブ・マトリックスＬＣＤパネルの従来
のアクティブ・プレートの一部を示す図である。
【図２】パターン生成器と結合したアクティブ・プレー
トを示す図である。
【図３】電圧画像化システムを含むテスト装置の一部の
ブロック図である。
【図４】電圧画像化システムを含む構成を示すテスト装
置の一部のブロック図である。
【図５】４種類の画素欠陥間で区別するためにアクティ
ブ・パネルに加えるタイミング・パターンの図である。
【図６】４種類の画素欠陥間で区別するためにアクティ
ブ・パネルに加えるタイミング・パターンの図である。
【図７】４種類の画素欠陥間で区別するためにアクティ
ブ・パネルに加えるタイミング・パターンの図である。
【図８】４種類の画素欠陥間で区別するためにアクティ
ブ・パネルに加えるタイミング・パターンの図である。
【図９】回線対回線短絡欠陥に対して検出された電圧を
示す部分画素配列のブロック図である。
【図１０】交差短絡欠陥に対して検出された電圧を示す
部分画素配列のブロック図である。
【図１１】開回線短絡欠陥に対して検出された電圧を示
す部分画素配列のブロック図である。
【図１２】画素減衰時間を測定するためにアクティブ・
プレートに加えられるタイミング・パターンの図であ
る。
【図１３】画素ターンオン時間を測定するためにアクテ
ィブ・プレートに加えられるタイミング・パターンの図
である。
【図１４】レーザ・ベースの修理、蒸着システムのブロ
ック図である。
【図１５】開回路欠陥に対する修理工程を描いた図であ
る。
【図１６】開回路欠陥に対する修理工程を描いた図であ
る。
【図１７】交差短絡欠陥に対する修理工程を描いた図で
ある。
【図１８】交差短絡欠陥に対する修理工程を描いた図で
ある。
【図１９】交差短絡陥に対する修理工程を描いた図であ
る。
【図２０】回線対回線短絡欠陥に対する修理工程を描い
た図である。
【図２１】回線対回線短絡欠陥に対する修理工程を描い
た図である。
【図２２】本発明にしたがってそれぞれの画素に対して
冗長薄膜トランジスタと冗長記憶コンデンサを有するア
クティブ・プレートの一部のブロック図である。
【図２３】本発明の検査、修理工程を含むアクティブ・
マトリックスＬＣＤ製造工程を示すフローチャートであ
る。
【符号の説明】
９：パネル、１０：テスト装置、１１：画素、１３：デ
ータ回線、１５：ゲート回線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−230188（ＪＰ，Ａ) 特開 平３−107127（ＪＰ，Ａ) 特開 平４−3091（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/13 101 G02F 1/1343 G09F 9/00 - 9/46

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数のテスト信号を回路パネルに付加
    し、 前記付加ステップ後、前記パネルの電圧画像を捕捉し、 前記捕捉画像からパネル欠陥の性質を同定してパネル欠
    陥情報を得、 欠陥種類データと欠陥位置情報を含むパネル欠陥情報を
    保管するステップからなる自動的に回路パネルをテスト
    する方法。
  2. 【請求項２】 テスト信号のパターンを回路パネルに加
    える手段と、 前記テスト信号のパターンに対応する前記パネルの電圧
    画像を捕捉する手段と、 前記捕捉画像からパネル欠陥を同定する手段と、 欠陥種類データと欠陥位置情報を含むパネル欠陥情報を
    保管する手段からなる自動的に回路パネルを検査する装
    置。
  3. 【請求項３】 画素配列と複数の画素駆動要素とデータ
    回線とゲート回線のマトリックスを有し、前記配列内の
    それぞれ１つの画素は画素駆動要素によりマトリックス
    内の１本のゲート回線と１本のデータ回線に接続され、
    マトリックスの複数のデータ回線は第１の短絡手段で終
    わり、複数のゲート回線は第２の短絡手段で終わってい
    るアクティブ・プレート上の画素欠陥を同定する方法
    で、 第１のタイミング・パターンを第１の短絡手段と第２の
    短絡手段に加え、 前記アクティブ・プレートの第１の区域の電圧画像を捕
    捉して前記第１の区域内の画素の第１の画素電圧データ
    を得、 第２のタイミング・パターンを第１の短絡手段と第２の
    短絡手段に加え、 前記アクティブ・プレートの第２の区域の電圧画像を捕
    捉して前記第２の区域内の画素の第２の画素電圧データ
    を得、 前記第１の画素電圧データと第２の画素電圧データを比
    較してデータ回線に短絡回路を有する前記第１の区域と
    前記第２の区域に共通する各々の画素を同定するステッ
    プからなる前記方法。
  4. 【請求項４】 画素配列と複数の画素駆動要素と複数の
    コンデンサとデータ回線とゲート回線のマトリックスを
    有し、前記配列内のそれぞれ１つの画素は画素駆動要素
    によりマトリックス内の１本のゲート回線と１本のデー
    タ回線に接続され、マトリックスの複数のデータ回線は
    第１の短絡手段で終わり、複数のゲート回線は第２の短
    絡手段で終わっており、前記配列内のそれぞれ１つの画
    素はそれぞれ前記複数のコンデンサの１つのコンデンサ
    に接続されており、前記それぞれ１つのコンデンサは接
    地信号経路に接続されているアクティブ・プレート上の
    画素欠陥を同定する方法で、 第１のタイミング・パターンを第１の短絡手段と第２の
    短絡手段と接地レベルで振幅の増大を受ける前記接地信
    号経路に加え、 前記アクティブ・プレートの第１の区域の電圧画像を捕
    捉して前記第１の区域内の画素の第１の画素電圧データ
    を得、 前記第１の画素に対応する第１の画素電圧データに基づ
    いて前記第１の区域内の第１の画素は接地信号経路に対
    して短絡を有していると同定するステップからなる前記
    方法。
  5. 【請求項５】 画素配列と複数の画素駆動要素とデータ
    回線とゲート回線のマトリックスを有し、前記配列内の
    それぞれ１つの画素は画素駆動要素によりマトリックス
    内の１本のゲート回線と１本のデータ回線に接続され、
    マトリックスの複数のデータ回線は第１の短絡手段で終
    わり、複数のゲート回線は第２の短絡手段で終わってい
    るアクティブ・プレートを検査する方法で、 第１のタイミング・パターンを第１の短絡手段と第２の
    短絡手段に加え、 前記アクティブ・プレートの第１の区域の電圧画像を捕
    捉して前記第１の区域内の画素の第１の画素電圧データ
    を得、 前記第１の画素電圧データに基づいてアクティブ・プレ
    ートは第１の数以上の欠陥を有しているかどうかを判定
    するステップからなる前記方法。
  6. 【請求項６】 データ回線とゲート回線に接続されたパ
    ネル要素の減衰時間を計測する方法で、 第１のフレーム時間の第１の時間フレーム中にデータ回
    線に第１の電圧パルスを加えて前記パネル要素を第１の
    電圧レベルに荷電し、 前記第１の電圧パルスに続くあるフレーム時間の第２の
    時間フレーム中にゲート回線に第２の電圧パルスを加え
    て前記パネル要素を第２の電圧レベルに荷電し、 前記第１と第２の電圧パルス後で前記パネル要素の電荷
    減衰を完了する前に、前記パネル要素の電圧画像を捕捉
    して前記パネル要素での電圧レベルを測定し、前記測定
    した電圧レベルは前記パネル要素の減衰時間を示すステ
    ップからなる前記方法。
  7. 【請求項７】 データ回線とゲート回線に接続されたパ
    ネル要素の減衰時間を計測する方法で、 第１の電圧レベルを有する電圧信号をデータ回線に加
    え、 第２の電圧レベルを有する第１の電圧パルスをゲート回
    線に加え、 前記第１の電圧パルス後に、第１のフレーム時間で前記
    パネル要素の電圧画像を捕捉して前記パネル要素での電
    圧レベルを測定し、 第２の電圧レベルを有する第２の電圧パルスをゲート回
    線に加え、 前記第２の電圧パルス後に、前記第１のフレーム時間後
    の第２のフレーム時間で前記パネル要素の電圧画像を捕
    捉して前記パネル要素での電圧レベルを測定し、 前記パネル要素で計測した電圧レベルを比較して画素減
    衰時間の示度を得るステップからなる前記方法。
  8. 【請求項８】 データ回線とゲート回線に接続されたパ
    ネル要素のターンオン時間を測定する方法で、 第１の電圧レベルを有する電圧信号をデータ回線に加
    え、 前記電圧信号中にゲート回線に電圧パルスを加えて前記
    パネル要素を前記第１電圧レベル以下の第２の電圧レベ
    ルに荷電し、 前記電圧パルス後に前記パネル要素の電圧画像を捕捉し
    て前記パネル要素での電圧レベルを測定し、 異なる電圧パルス幅に対して電圧信号の付加、電圧パル
    スの付加、電圧画像の捕捉のステップを繰り返してパネ
    ル要素を前記第１の電圧レベル以下の様々な電圧レベル
    に荷電するステップからなり、捕捉ステップの反復中に
    同時に得られた計測電圧レベルは画素のターンオン時間
    を示す前記方法。
  9. 【請求項９】 データ回線とゲート回線とパネル要素に
    接続され、パネル要素にはコンデンサが接続された駆動
    トランジスタの寄生容量を測定する方法で、 第１の電圧レベルの電圧パルスがゲート回線に加えられ
    るデータ回線とゲート回線に第１のタイミング・パター
    ンを加え、 前記第１のタイミング・パターン付加ステップ後に前記
    パネル要素の電圧画像を捕捉して前記パネル要素での電
    圧レベルを測定し、 第１の電圧レベルの電圧パルスがゲート回線に加えられ
    るデータ回線とゲート回線に第２のタイミング・パター
    ンを加え、 前記第２のタイミング・パターン付加ステップ後に前記
    パネル要素の第２の電圧画像を捕捉して前記パネル要素
    での電圧レベルを測定し、 測定した電圧レベルに基づいて第１と第２の電圧画像、
    コンデンサの容量、前記第１の電圧レベルから駆動トラ
    ンジスタの寄生容量を判定する前記方法。
  10. 【請求項10】 複数のパネル要素を有し、前記複数のパ
    ネル要素は第１の駆動要素により電気的に第１の信号経
    路と接続され、冗長駆動要素は前記１つのパネル要素と
    前記第１の信号経路間で開回路を形成する回路パネルを
    テスト、修理する方法で、 前記回路パネルに複数のテスト信号を加え、 前記付加ステップ後に前記パネルの電圧画像を捕捉し、 前記捕捉画像からパネル要素の欠陥を同定し、 欠陥種類データと欠陥位置データを含むパネル要素欠陥
    情報を保管し、 前記１つのパネル要素での第１の駆動要素の欠陥に付い
    ては前記１つのパネル要素と前記第１の信号経路間の電
    気接続を切り離し、前記冗長駆動要素を通して前記第１
    の信号経路と前記１つのパネル要素の間の開回路を閉じ
    るステップからなる前記方法。
JP18159892A 1991-06-17 1992-06-17 アクティブ・マトリックスｌｃｄパネル自動検査修理装置と方法 Expired - Fee Related JP3220762B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US716.592 1991-06-17
US07/716,592 US5235272A (en) 1991-06-17 1991-06-17 Method and apparatus for automatically inspecting and repairing an active matrix LCD panel

Publications (2)

Publication Number Publication Date
JPH0627478A JPH0627478A (ja) 1994-02-04
JP3220762B2 true JP3220762B2 (ja) 2001-10-22

Family

ID=24878649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18159892A Expired - Fee Related JP3220762B2 (ja) 1991-06-17 1992-06-17 アクティブ・マトリックスｌｃｄパネル自動検査修理装置と方法

Country Status (2)

Country Link
US (2) US5235272A (ja)
JP (1) JP3220762B2 (ja)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179345A (en) * 1989-12-13 1993-01-12 International Business Machines Corporation Method and apparatus for analog testing
JP2792634B2 (ja) * 1991-06-28 1998-09-03 シャープ株式会社 アクティブマトリクス基板の検査方法
US5268638A (en) * 1991-07-15 1993-12-07 Siemens Aktiengesellschaft Method for particle beam testing of substrates for liquid crystal displays "LCD"
GB9219836D0 (en) * 1992-09-18 1992-10-28 Philips Electronics Uk Ltd Electronic drive circuits for active matrix devices,and a method of self-tasting and programming such circuits
DE69330669T2 (de) * 1992-11-25 2002-07-04 Sharp K.K., Osaka Verfahren und Vorrichtung zum Prüfen eines Substrates mit aktiver Matrix
US6034480A (en) * 1993-07-08 2000-03-07 Micron Technology, Inc. Identifying and disabling shorted electrodes in field emission display
EP0640864B1 (en) * 1993-08-25 2001-12-12 Kabushiki Kaisha Toshiba Liquid crystal display apparatus and fabrication method thereof
TW305948B (ja) * 1993-11-08 1997-05-21 Hitachi Ltd
US5444390A (en) * 1994-02-02 1995-08-22 Texas Digital Systems, Inc. Means and method for sequentially testing electrical components
US5555001A (en) * 1994-03-08 1996-09-10 Prime View Hk Limited Redundant scheme for LCD display with integrated data driving circuit
IL108974A (en) * 1994-03-14 1999-11-30 Orbotech Ltd Device and method for testing a display panel
US5852480A (en) * 1994-03-30 1998-12-22 Nec Corporation LCD panel having a plurality of shunt buses
JP3213472B2 (ja) * 1994-04-26 2001-10-02 シャープ株式会社 アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出検査方法、欠陥検出検査装置
US5567336A (en) * 1994-10-24 1996-10-22 Matsushita Electric Industrial Co., Ltd. Laser ablation forward metal deposition with electrostatic assisted bonding
US5935462A (en) * 1994-10-24 1999-08-10 Matsushita Electric Industrial Co., Ltd. Repair of metal lines by electrostatically assisted laser ablative deposition
US5683601A (en) * 1994-10-24 1997-11-04 Panasonic Technologies, Inc. Laser ablation forward metal deposition with electrostatic assisted bonding
US5751262A (en) 1995-01-24 1998-05-12 Micron Display Technology, Inc. Method and apparatus for testing emissive cathodes
US6559818B1 (en) 1995-01-24 2003-05-06 Micron Technology, Inc. Method of testing addressable emissive cathodes
JPH08292406A (ja) * 1995-04-24 1996-11-05 Advantest Corp Ｌｃｄパネル検査装置
US5740352A (en) * 1995-09-27 1998-04-14 B-Tree Verification Systems, Inc. Liquid-crystal display test system and method
US5834321A (en) * 1995-12-18 1998-11-10 General Electric Company Low noise address line repair method for thin film imager devices
US6697037B1 (en) 1996-04-29 2004-02-24 International Business Machines Corporation TFT LCD active data line repair
US6211080B1 (en) 1996-10-30 2001-04-03 Matsushita Electric Industrial Co., Ltd. Repair of dielectric-coated electrode or circuit defects
DE69805373T2 (de) * 1997-01-27 2002-11-28 Koninkl Philips Electronics Nv Herstellungsverfahren für ein flüssigkristallanzeigenmodul
TW472165B (en) * 1997-09-19 2002-01-11 Toshiba Corp Array substrate for display device, liquid crystal display device having array substrate and the manufacturing method of array substrate
US6191770B1 (en) * 1997-12-11 2001-02-20 Lg. Philips Lcd Co., Ltd. Apparatus and method for testing driving circuit in liquid crystal display
US6060127A (en) * 1998-03-31 2000-05-09 Matsushita Electric Industrial Co., Ltd. Mechanically restricted laser deposition
US6180912B1 (en) 1998-03-31 2001-01-30 Matsushita Electric Industrial Co., Ltd. Fan-out beams for repairing an open defect
US6151153A (en) * 1998-06-16 2000-11-21 Photon Dynamics, Inc. Modulator transfer process and assembly
US6211991B1 (en) 1998-06-16 2001-04-03 Photon Dynamics, Inc. Modulator manufacturing process and device
US6549820B1 (en) 1998-07-31 2003-04-15 The Boeing Company Method and system for providing feedback from a non-destructive inspection of a composite part
TW588423B (en) * 1998-08-21 2004-05-21 Samsung Electronics Co Ltd Integrated semiconductor error detection and repair system and its controlling method
JP4401488B2 (ja) * 1998-09-01 2010-01-20 キヤノン株式会社 光電変換装置
KR100560397B1 (ko) * 1999-11-12 2006-03-14 엘지.필립스 엘시디 주식회사 액정표시소자의 셀 불량 검사 장치 및 방법
JP4584387B2 (ja) * 1999-11-19 2010-11-17 シャープ株式会社 表示装置及びその欠陥修復方法
KR100382456B1 (ko) * 2000-05-01 2003-05-01 엘지.필립스 엘시디 주식회사 액정표시장치의 리페어 패턴 형성방법
JP2002050754A (ja) * 2000-05-08 2002-02-15 Canon Inc 半導体装置とその製造方法、放射線検出装置とそれを用いた放射線検出システム
JP3437152B2 (ja) * 2000-07-28 2003-08-18 ウインテスト株式会社 有機ｅｌディスプレイの評価装置および評価方法
US7280090B2 (en) 2000-12-22 2007-10-09 Electronics For Imaging, Inc. Methods and apparatus for repairing inoperative pixels in a display
JP3468755B2 (ja) * 2001-03-05 2003-11-17 石川島播磨重工業株式会社 液晶駆動基板の検査装置
KR100455437B1 (ko) * 2001-12-29 2004-11-06 엘지.필립스 엘시디 주식회사 유리기판의 효율이 향상된 액정표시소자
JP2005516243A (ja) * 2002-01-23 2005-06-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 表示パネルのセルのアドレス
KR100815146B1 (ko) * 2002-01-24 2008-03-19 삼성전자주식회사 액정 표시 패널의 불량 검출 장치 및 그 방법
US20030222672A1 (en) * 2002-05-31 2003-12-04 Paul Winer Testing optical displays
US7330583B2 (en) * 2002-08-19 2008-02-12 Photon Dynamics, Inc. Integrated visual imaging and electronic sensing inspection systems
KR100870013B1 (ko) * 2002-08-27 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20060165700A1 (en) * 2002-09-04 2006-07-27 Ostroff Gary R Cancer therapy using whole glucan particles and antibodies
KR20040024250A (ko) * 2002-09-13 2004-03-20 엘지전자 주식회사 평면 표시 장치의 전계 검사 장치 및 그 방법
KR100867726B1 (ko) * 2002-11-21 2008-11-10 삼성전자주식회사 액정표시장치의 제조 방법
WO2004052262A2 (en) * 2002-12-06 2004-06-24 Guynn John M Child restraint device and method of use
US6765203B1 (en) * 2003-01-31 2004-07-20 Shimadzu Corporation Pallet assembly for substrate inspection device and substrate inspection device
US7138022B2 (en) * 2003-03-07 2006-11-21 Au Optronics Corp. Method for assembling a component of a liquid crystal display device
TW200417770A (en) * 2003-03-07 2004-09-16 Au Optronics Corp Method for assembling a component of a liquid crystal display device
US7053645B2 (en) * 2003-06-06 2006-05-30 Yieldboost Tech, Inc. System and method for detecting defects in a thin-film-transistor array
US20040249608A1 (en) * 2003-06-06 2004-12-09 Yieldboost Tech, Inc. System and method for detecting defects in a thin-film-transistor array
TWI241934B (en) * 2003-12-03 2005-10-21 Quanta Display Inc Apparatus and method for inspecting and repairing circuit defect
CN100357752C (zh) * 2004-03-26 2007-12-26 广辉电子股份有限公司 线路缺陷检测维修设备及方法
KR101034923B1 (ko) * 2004-05-31 2011-05-17 엘지디스플레이 주식회사 오토 프로브 검사장비 및 이를 이용한 검사방법
US20050286753A1 (en) * 2004-06-25 2005-12-29 Triant Technologies Inc. Automated inspection systems and methods
KR20060044032A (ko) * 2004-11-11 2006-05-16 삼성전자주식회사 표시패널용 검사 장치 및 이의 검사 방법
US7317325B2 (en) * 2004-12-09 2008-01-08 Applied Materials, Inc. Line short localization in LCD pixel arrays
JP4247719B2 (ja) * 2005-05-20 2009-04-02 セイコーエプソン株式会社 半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法
KR101140575B1 (ko) * 2005-06-30 2012-05-02 엘지디스플레이 주식회사 액정표시장치 검사공정
KR101166843B1 (ko) * 2005-08-30 2012-07-19 엘지디스플레이 주식회사 Ｌｃｄ 검사 장비 및 ｌｃｄ 검사 방법
US7477333B2 (en) * 2005-08-30 2009-01-13 Chunghwa Picture Tubes, Ltd. Liquid crystal display panel with electrostatic discharge protection
US8290239B2 (en) * 2005-10-21 2012-10-16 Orbotech Ltd. Automatic repair of electric circuits
KR20070082230A (ko) * 2006-02-15 2007-08-21 삼성전자주식회사 액정 표시 장치용 테스트 장치 및 그 방법
US7786742B2 (en) 2006-05-31 2010-08-31 Applied Materials, Inc. Prober for electronic device testing on large area substrates
US7602199B2 (en) 2006-05-31 2009-10-13 Applied Materials, Inc. Mini-prober for TFT-LCD testing
US20080090396A1 (en) * 2006-10-06 2008-04-17 Semiconductor Energy Laboratory Co., Ltd. Light exposure apparatus and method for making semiconductor device formed using the same
JP2008129601A (ja) * 2006-11-21 2008-06-05 Lg Electronics Inc 平面表示装置非接触式検査用電気光学モジュレータ組立体、これを用いた検査装置及び検査方法、並びにこの検査方法を用いた平板表示装置の製造方法
KR100922803B1 (ko) * 2006-11-29 2009-10-21 엘지디스플레이 주식회사 액정표시장치
TWI312421B (en) * 2007-01-03 2009-07-21 Au Optronics Corporatio A display panel and a short detection apparatus thereof
DE102008028869A1 (de) * 2008-06-19 2009-12-24 Vistec Semiconductor Systems Gmbh Verfahren und Vorrichtung zur Inspektion eines scheibenförmigen Gegenstandes
CN102149398B (zh) * 2008-09-11 2013-12-04 I·B·R·以色列生物科技研究有限公司 雪片莲属鳞茎提取物及其用途
KR101451352B1 (ko) * 2008-09-25 2014-10-15 포톤 다이나믹스, 인코포레이티드 자동 동적 픽셀 맵 정정 및 구동 신호 교정
JP5353179B2 (ja) * 2008-10-22 2013-11-27 ソニー株式会社 欠陥修正装置および欠陥修正方法
US8521480B2 (en) * 2009-03-12 2013-08-27 Etegent Technologies, Ltd. Managing non-destructive evaluation data
US8108168B2 (en) 2009-03-12 2012-01-31 Etegent Technologies, Ltd. Managing non-destructive evaluation data
US9035673B2 (en) * 2010-01-25 2015-05-19 Palo Alto Research Center Incorporated Method of in-process intralayer yield detection, interlayer shunt detection and correction
US8995747B2 (en) * 2010-07-29 2015-03-31 Sharp Laboratories Of America, Inc. Methods, systems and apparatus for defect detection and classification
US8866899B2 (en) * 2011-06-07 2014-10-21 Photon Dynamics Inc. Systems and methods for defect detection using a whole raw image
CN103366656A (zh) * 2012-03-27 2013-10-23 飞腾动力公司 非远心电压成像光学系统(ntvios)
KR101975533B1 (ko) * 2012-06-29 2019-05-08 삼성디스플레이 주식회사 구동회로, 그를 구비하는 평판표시장치 및 구동회로의 리페어 방법
CN103544911A (zh) * 2012-07-17 2014-01-29 东莞万士达液晶显示器有限公司 电子装置
US11543811B2 (en) 2013-03-15 2023-01-03 Etegent Technologies Ltd. Manufacture modeling and monitoring
US9864366B2 (en) 2013-03-15 2018-01-09 Etegent Technologies Ltd. Manufacture modeling and monitoring
KR102250763B1 (ko) * 2013-10-09 2021-05-12 오르보테크 엘티디. 플랫 패널 장치의 주변 회로에 대한 직접적인 테스팅
TWI566228B (zh) * 2015-01-23 2017-01-11 友達光電股份有限公司 主動元件陣列基板及其檢測方法
TWI619225B (zh) 2017-08-15 2018-03-21 元太科技工業股份有限公司 顯示裝置及其周圍線路結構
CN107367639B (zh) * 2017-08-31 2019-12-24 京东方科技集团股份有限公司 电容值测定方法和装置
CN108594484B (zh) * 2018-04-19 2022-11-11 武汉精测电子集团股份有限公司 面板检测与修复一体化系统

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2311903A1 (de) * 1973-03-09 1974-09-12 Siemens Ag Verfahren und einrichtung zur ortung von kurzschluessen in mehrlagenverdrahtungen
JPS5615326A (en) * 1979-07-17 1981-02-14 Mitsubishi Plastics Ind Ltd Manufacture of heat-contracting laminated film
US4368523A (en) * 1979-12-20 1983-01-11 Tokyo Shibaura Denki Kabushiki Kaisha Liquid crystal display device having redundant pairs of address buses
JPS56154678A (en) * 1980-04-30 1981-11-30 Fujitsu Ltd Inspection method for conductor pattern
JPS56153262A (en) * 1980-04-30 1981-11-27 Toshiba Corp Detecting method for short circuited point of wiring pattern
US4444801A (en) * 1981-01-14 1984-04-24 Hitachi, Ltd. Method and apparatus for correcting transparent defects on a photomask
DE3111393A1 (de) * 1981-03-23 1982-09-30 WEE Elektronik Entwicklungs-Gesellschaft mbH, 6980 Wertheim Verfahren und einrichtung zum orten von kurzschluessen in leiterplatten, verdrahtungen, leitungen, kabeln oder dergleichen
JPS586127A (ja) * 1981-07-03 1983-01-13 Hitachi Ltd フオトマスク欠陥修正方法とその装置
JPS5899768A (ja) * 1981-12-09 1983-06-14 Matsushita Electric Ind Co Ltd 基板パタ−ン短絡箇所検出装置
US4507605A (en) * 1982-05-17 1985-03-26 Testamatic, Incorporated Method and apparatus for electrical and optical inspection and testing of unpopulated printed circuit boards and other like items
JPS58203443A (ja) * 1982-05-24 1983-11-26 Hitachi Ltd ホトマスクの白点欠陥修正用組成物
JPS59111197A (ja) * 1982-12-17 1984-06-27 シチズン時計株式会社 マトリクス型表示装置の駆動回路
US4542333A (en) * 1983-05-05 1985-09-17 Ppg Industries, Inc. Method and apparatus utilizing magnetic field sensing for detecting discontinuities in a conductor member associated with a glass sheet
GB2157837B (en) * 1984-04-16 1988-05-18 Mars Inc Circuit testing apparatus
DE3586668T2 (de) * 1984-06-20 1993-04-01 Gould Inc Laserverfahren zur photomaskenreparatur.
US4631576A (en) * 1984-11-13 1986-12-23 Hazeltine Corporation Nonuniformity correction system for color CRT display
US4630355A (en) * 1985-03-08 1986-12-23 Energy Conversion Devices, Inc. Electric circuits having repairable circuit lines and method of making the same
US4776022A (en) * 1985-04-09 1988-10-04 Aoi Systems, Inc. System for printed circuit board defect detection
US4636403A (en) * 1985-04-29 1987-01-13 At&T Technologies, Inc. Method of repairing a defective photomask
US4825201A (en) * 1985-10-01 1989-04-25 Mitsubishi Denki Kabushiki Kaisha Display device with panels compared to form correction signals
US4819038A (en) * 1986-12-22 1989-04-04 Ibm Corporation TFT array for liquid crystal displays allowing in-process testing
JPS63246727A (ja) * 1987-04-01 1988-10-13 Matsushita Electric Ind Co Ltd アクテイブマトリツクスアレイおよびその検査方法
JPS649375A (en) * 1987-07-01 1989-01-12 Seiko Epson Corp Inspecting method of active matrix panel
US4906922A (en) * 1987-07-13 1990-03-06 Hamamatsu Photonics K. K. Voltage mapping device having fast time resolution
KR960006869B1 (ko) * 1987-09-02 1996-05-23 도오교오 에레구토론 가부시끼가이샤 프로우브 장치에 의한 전기특성 검사방법
US4975635A (en) * 1987-11-05 1990-12-04 Hironori Takahashi Voltage detector using a sampling type high-speed photodetector
US4875006A (en) * 1988-09-01 1989-10-17 Photon Dynamics, Inc. Ultra-high-speed digital test system using electro-optic signal sampling
US4862075A (en) * 1988-09-01 1989-08-29 Photon Dynamics, Inc. High frequency test head using electro-optics
US5017755A (en) * 1988-10-26 1991-05-21 Kabushiki Kaisha Toshiba Method of repairing liquid crystal display and apparatus using the method
JP2567952B2 (ja) * 1989-09-05 1996-12-25 株式会社日立製作所 Ｌｓｉ補修配線方法
US4983911A (en) * 1990-02-15 1991-01-08 Photon Dynamics, Inc. Voltage imaging system using electro-optics
US5081687A (en) * 1990-11-30 1992-01-14 Photon Dynamics, Inc. Method and apparatus for testing LCD panel array prior to shorting bar removal

Also Published As

Publication number Publication date
US5459410A (en) 1995-10-17
JPH0627478A (ja) 1994-02-04
US5235272A (en) 1993-08-10

Similar Documents

Publication Publication Date Title
JP3220762B2 (ja) アクティブ・マトリックスｌｃｄパネル自動検査修理装置と方法
US5432461A (en) Method of testing active matrix liquid crystal display substrates
US5377030A (en) Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor
US5175504A (en) Method and apparatus for automatically inspecting and repairing a simple matrix circuit panel
US5465052A (en) Method of testing liquid crystal display substrates
US20070024315A1 (en) Method and apparatus for testing liquid crystal display
US7545162B2 (en) Method and apparatus for inspecting and repairing liquid crystal display device
JPH0626987A (ja) Ｌｃｄパネルにおける交差短絡欠陥の位置を決定する方法および装置
JP3150324B2 (ja) 薄膜トランジスタ基板の検査方法および薄膜トランジスタ基板の配線修正方法
US20060125510A1 (en) Line short localization in LCD pixel arrays
KR0142014B1 (ko) 표시장치의 검사장치 및 검사방법
US6014035A (en) Test system and test method for liquid crystal display device
JPH08105926A (ja) 配線パターン検査装置及び配線パターン検査方法
JP3439038B2 (ja) 液晶ディスプレイ基板の検査方法及び装置
JP2004045763A (ja) 液晶表示パネル検査方法及びその検査装置
JP3479170B2 (ja) 液晶駆動基板の検査方法
Kido In‐process functional inspection technique for TFT‐LCD arrays
JPH07301648A (ja) 基板検査装置および基板検査方法
JP3010712B2 (ja) アクティブマトリクス基板の欠陥修復方法
EP0526734A2 (en) Noncontact probe and active matrix array inspection apparatus using the same
KR100671513B1 (ko) 액정표시소자의 단락위치검출방법
JPH0510999A (ja) 液晶デイスプレイ基板の検査方法及びそのシステム
JP2000214423A (ja) 液晶表示装置の検査方法および検査装置
JP3177330B2 (ja) アクティブマトリクス表示装置の検査装置及び検査方法
JPH03259223A (ja) 薄膜トランジスタ基板検査装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080817

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090817

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees