JPS63246727A - アクテイブマトリツクスアレイおよびその検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はアクティブマトリックス型液晶表示装置に用い
るアクティブ毎トリックスアレイおよびその検査方法に
関するものである。

従来の技術 近年、液晶表示装置の絵素数増大に伴って、走査線数が
増え、従来から用いられている単純マトリックス型液晶
表示装置では表示コントラストや応答速度が低下するこ
とから、各絵素にスイッチング素子を配置したアクティ
ブマトリックス型液晶表示装置が利用されつつある。

しかしながら前記アクティブマトリックス型液晶表示装
置に用いるアクティブマトリックスアレイは一枚の基板
上に数万個以上の薄膜トランジスタを無欠陥に製造しな
ければならず、前記製造歩留りが重要な課題となる。

したがって製造ラインでは製造されたアクティブマトリ
ックスアレイに欠陥が発生しているかの良品不良品の検
査をおこなう必要が生じる。ゆえに良品不良品の検査が
容易なアクティブマトリックスアレイが要望されている
。

以下図面を参照しながら従来のアクティブマトリックス
アレイおよびその検査方法の一例について説明する。

第９図は従来のアクティブマトリックスアレイの一部等
価回路図である０通常７クテイブマトリツクスアレイは
２００ドツト×２００ドツト以上のものが作製されるが
以下の説明を容易にするため４ドツト×４ドツトで説明
する。また以下の説明において同一記号または同一番号
を付したものは同一機能または同一内容である。第１０
図において０１　（ただしｉ−１〜４）はゲート信号線
、Ｓ、（ただしｊ−１〜４）はソース信号線、ＴＩＪは
絵素駆動用薄膜トランジスタ、ＣＩＪは絵素電橋である
。

以上のように構成されたアクティブマトリックスアレイ
の検査方法について第１）図および第１２図を用いて説
明する。またアクティブマトリックスアレイの検査方法
は特開昭５９−９１４７９号公報など数多（みられる、
第１）図はアクティブマトリックスアレイのゲート信号
線断線の検査方法を説明するための説明図である。

第１）図において１３はプローブ、１はゲート信号線へ
の電圧印加手段（以下電圧印加手段とよぶ）、Ｇａ１は
ゲート電圧印加手段の出力電圧をゲート信号線へ印加す
るための接続手段（以下、ゲート信号線接続手段とよぶ
）、２はゲート信号線あるいはソース信号線を流れる電
流を検出する手段（以後電流検出手段とよぶ）である、
まずプローブ１をゲート信号線に圧接する０次にゲート
信号線接続手段Ｇａｌを閉じ、他のゲート信号線接続手
段は開いておく０次に電圧印加手段１により所定電圧を
ゲート信号線Ｇ１印加する。するとゲート信号線Ｇ、に
断線が発生していなければ、電流検出手段２に電流が検
出される０次にゲート信号線接続手段Ｇａｌを開き、Ｇ
ａ１ｌを閉じる。ゲート信号ｗＡＧ２に断線がなければ
電流が電流検出手段２に検出される０以上の動作をゲー
ト信号線Ｇ、までおこなっていくことによりゲート信号
線の断線検査をおこなうことができる。

ソース信号線の断線検査もゲート信号線の断線検査と同
様の方法により検査することができる。

次に第１２図を用いてゲート信号線とソース信号線との
短絡欠陥を検査する方法について説明する。第１２図は
アクティブマトリックスアレイのゲート信号線とソース
信号線の短絡欠陥の検査方法を説明するための説明図で
ある。第１２図においてＳａｔは電圧印加手段３と各ソ
ース信号線との接続手段（以後ソース信号線接続手段と
よぶ）である、まずプローブ１３を各ゲート信号線およ
びソース信号線に圧接する０次にゲート信号線接続手段
Ｇａｌを閉じ電圧印加手段１により所定電圧をゲート信
号線に印加する０次にソース信号線接続手段Ｓａｔを閉
じる。他の接続手段は開いたままとしておく、上記の状
態のときもし、ゲート信号ｗＡＧＩとソース信号ｗＡｓ
、の交点に短絡欠陥が発生していれば電流検出手段２に
電流が検出される０次にゲート信号線接続手段Ｇａ＋は
そのままでソース信号線接続手段Ｓ、１を開き、Ｓａ２
を閉じる０以上の動作を順にＳａ４までおこない、各交
点での短絡欠陥が発生していないかを検査していく０次
にゲート信号線接続手段Ｇａｌを開き、Ｇａ２を閉じ、
またソース信号線接続手段Ｓａｌから順にＳａ４までお
こない各交点での短絡欠陥が発生していないかを検査し
ていく６以上の動作をゲート信号線Ｇａ４までおこなう
ことにより検査をおこなっていた。

発明が解決しようとする問題点 しかしながら従来のアクティブマトリックスアレイの構
成では断線・短絡欠陥の検査のためにプローブ１３を各
ゲート信号線、ソース信号線に圧接する必要がある。し
たがってプローブの接触不良の問題がおこりやすく検査
もれがおこりやすい。

この問題は特に信号線数が増大するにしたがい、プロー
ブ数がふえおこりやすくなる。また近年各信号線の間隔
が１００μｍ以下となりつつあり、現状は各信号線端子
にプローブを圧接することは不可能になりつつある。そ
のうえ、各信号線に電圧印加手段による所定電圧を選択
的に印加できるようにするためリレーなどの接続手段Ｇ
ａｌおよびＳ、Ｊを用いる必要があるが、信号線数が増
大するにしたがって各接続手段の選択信号線数が増大し
、複雑な制御回路が必要となり、かつプローブ本数も増
大することから、検査システムのコストが増大するとい
う問題点を有していた。

本発明は上記問題点に鑑み、プローブなどを用いず、ア
クティブマトリックスアレイの各信号端子には非接触で
断線・短絡欠陥を高速に検出することのできるアクティ
ブマトリックスアレイおよびその検査方法を提供するも
のである。

問題点を解決するための手段 上記問題点を解決するため本発明のアクティブマトリッ
クスアレイはゲート信号線とソース信号線のうち少なく
とも一方の信号線にホトダイオードを具備したものであ
り、また前記マトリックスアレイの検査方法は前記ホト
ダイオードを用いて検査を行うものである。

作用 本発明はアクティブマトリックスアレイの信号線にホト
ダイオードを作製する。

リレーなどの接続手段を用いて任意の信号線に所定電圧
を印加または電流を取りだしていたが、前記リレーなど
の接続手段を前記ホトダイオードにおきかえたことによ
り、ホトダイオードに光をあてるだけで任意の信号線に
電圧を印加または信号をとりだすことができろうよにな
る。

実施例 以下本発明の一実施例の７クテイプマトリソクスアレイ
およびその検査方法について、図面を参照しながら説明
する。

第１図は本発明の第１の実施例におけるアクティブマト
リックスアレイの一部等価回路図である。

第１図においてり、、（ただしｉ　ｗ　ｌ〜４）はホト
ダイオードである。またホトダイオードＤｇ＋（ただし
ｉ＝ｌ〜４）の一端子はゲート信号線Ｇ、（ただしｉ−
１〜４）に接続されており、他端子は共通に接続されて
いるところを示している。

以上のように構成されたアクティブマトリックスアレイ
について第２図を用いてゲート信号線断線欠陥検出の検
査方法について説明する。第２図はゲート信号線の断線
欠陥検出の検査方法を説明するための説明図である。第
２図において１は電圧印加手段であり、２は電流検出手
段、３は光照射手段、４は光照射手段から出力される光
線である。まず電圧印加手段１および電流検出手段２を
第２図のように接続する０次に電圧印加手段１は所定電
圧を発生する０次に光照射手段３より光線５をホトダイ
オードＤｇ１のみに照射し、ホトダイオードをオン状態
とする。ゲート信号＠Ｇ１に断線が生じていなければ電
流検出手段２に電流が検出される０次にホトダイオード
Ｄ１）２のみに光ｖＡ５を照射し、オン状態とし、電流
検出手段２で電流を検出する０以上の動作を順次ホトダ
イオードＤｇ□までおこなうことによりゲート信号線の
断線欠陥を検出することができる。

以下本発明の第２の実施例について図面を参照しながら
説明する。第３図は本発明の第２の実施例を示すアクテ
ィブマトリックスアレイの一部等価回路図である。第３
図においてり、、（ただしｊ−１〜４）はホトダイオー
ドであり、前記ホトダイオードの一端子をソース信号線
Ｓ、（ただしｊ−１〜４）に接続されており、かつ他端
子を共通にしたところを示している。

以上のように構成されたアクティブマトリックスアレイ
について第４図を用いてソース信号線断線欠陥検出の検
査方法について説明する。第４図はソース信号線の断線
欠陥検出の検査方法を説明するための説明図である。第
４図において５は電圧印加手段、６は電流検出手段、７
は光照射手段である。まず電圧印加手段５および電流検
出手段を第４図のように接続する０次に電圧印加手段５
は所定電圧を発生する０次に光照射手段７より光線５を
ホトダイオードＤｓｔのみに照射し、ホトダイオードを
オン状態とする。ソース信号ｇＳ。

に断線が生じていなければ電流検出手段６に電流が検出
される０次にホトダイオードＤ３２のみに光＆１５を照
射し、オン状態とし電流検出手段６で電流を検出する０
以上の動作を順次ホトダイオードＤｓ４までおこなうこ
とによりソース信号線の断線欠陥を検出することができ
る。

以下本発明の第３の実施例について図面を参照しながら
説明する。

第５図は本発明の第３の実施例を示すアクティブマトリ
ックスアレイの一部等価回路図である。

第５図においてホトダイオードＤｇ□　（ただしｉ＝１
〜４）の一端子をゲート信号線Ｇ、（ただし、ｉ＝ｌ〜
４）に接続し、他端子を共通にしており、またホトダイ
オードＤ３Ｊ（ただしｊ＝１〜４）の一端子をソース信
号線Ｓ、（ただし、ｊ＝１〜４）に接続し、他端子を共
通にしたところを示している。

以上のように構成されたアクティブマトリックスアレイ
について第６図を用いてゲート信号線とソース信号線で
の交点の短絡欠陥または薄膜トランジスタのゲート・ソ
ース短絡欠陥（以後クロスショートと呼ぶ）を検出する
ための検査方法について説明する。第６図はクロスショ
ートの検査方法を説明するための説明図である。まず電
圧印加手段ｌおよび電流検出手段６を第６図のように接
続する０次に電圧印加手段１は所定電圧を発生させる０
次に光照射手段３により光ｖＡ５をホトダイオードＤｇ
１に照射し、ホトダイオードＤ８１をオン状態とする０
次に光り射手段７により光線５をホトダイオードＤ５１
に照射し、ホトダイオードＤ、Ｉをオン状態とする。今
ゲート信号線Ｇ１とソース信号線Ｓ８間にクロスショー
トが発生していれば電流検出手段６に電流が検出される
０次にホトダイオードＤｇ、はオン＋ＲＭとしたままで
、順次ホトダイオードＤ、、（ただしｊ＝１〜４）をオ
ン状態とする。したがってゲート信号線Ｇ１に対する各
ソース信号線ＳＪ　（ただしｊ−１〜４）間のクロスシ
ョートを検査することができる０次に光照射手段３の光
線５によりホトダイオードＤｇ２をオン状態にし、光照
射手段７の光線５によりホトダイオードＤ３１から順に
Ｄｓ４までオン状態としていくことにより、ゲート信号
線Ｇ２と各ソース信号ｖＡＳＪ　（ただしｊ＝１〜４）
間のクロスショートを検査することができる０以上の動
作をホトダイオードＤｇ４までおこなうことにより、ア
クティブマトリックスアレイ内に発生したクロスショー
トを検査することができる。

以下本発明の第４の実施例について図面を参照しながら
説明する。第７図は本発明の第４の実施例におけるアク
ティブマトリックスアレイの一部等価回路図である。第
７図においてＤａｌ　　・Ｄａｌ　　’Ｄ３Ｊ　　’Ｄ
３Ｊ　　（ただし！−１〜５．　　ｊ＝１〜５）はホト
トランジスタ、’ｒｓ、ｊおよびＴＭ、、（ただしｉ＝
１〜４．３＝１〜４）は絵素電極駆動用薄膜トランジス
タ（以後駆動トランジスタと呼ぶ）、Ｐ、、（ただしｉ
−１〜４．　　ｊ＝１〜４）は絵素電極、Ｇ、（ただし
ｉ＝１〜５）はゲート信号線、ＳＪ　（ただしｊ−１〜
５）はソース信号線である。前記のような１つの絵素電
極に複数個の駆動トランジスタを作製した例は特開昭５
９−２４２８７６などにみられる。また本発明の第４の
実施例では駆動トランジスタＴＳ、、。

ＴＭ、、（ただしｉ−１〜４．ｊ−１〜４）も光を照射
することによりオン状態となる特性を持っているものと
して説明する。

以上のように構成されたアクティブマトリックスアレイ
の検査方法について第８図を用いて説明する。

第８図は本発明の第４の実施例のアクティブマトリック
スアレイの検査方法を説明するための説明図である。第
８図において、８．９および１２は光照射手段、１０は
駆動トランジスタＴＭ！Ｉに発生したゲート・ドレイン
短絡欠陥、１）は駆動トランジスタＴＭ、に発生したソ
ース・ドレイン短絡欠陥である。

まずゲート信号線の断線検査の方法について説明する。

まず、電圧印加手段ｌにより所定電圧を発生させる０次
に光照射手段３により光線４をホトダイオードＤ８□に
照射し、オン状態にすると同時に光照射手段９により光
線４をホトダイオード［）ａｔに照射し、オン状態にす
る。ゲート信号線Ｇ、に断線が発生していなければ電流
検出手段２に電流が検出されることよりゲート信号線の
断線欠陥検査をおこなうことができる。以下ホトダイオ
ードＤ８２とＤａ□を、Ｄ８１）とり、３を、Ｄ８□と
Ｄａ４を、Ｄｇｓとり、５を同時にオン状態としていく
ことにより検査をおこなうことができる。

次にソース信号線の断線欠陥検査の方法について説明す
る。まず電圧印加手段５により所定電圧を発生させる０
次に光照射手段５により光線４をホトダイオードＤｂｌ
に照射し、オン状態にすると同時に光照射手段７により
光線４をホトダイオードＤｓ、に照射し、オン状態にす
る。ソース信号線Ｓ１に断線が発生していなければ電流
検出手段６に電流が検出されることによりソース信号線
の断線欠陥検査をおこなうことができる。以下ホトダイ
オードＤｂｌとＤ３．を、Ｄｂ２とＤ３２を、Ｄｂａと
Ｄ３８を、Ｄ５．とＤ！９４．Ｄｂ５とＤ３５を同時に
オン状態としていくことにより検査をおこなうことがで
きる。

次にクロスショートの検査方法について説明する。まず
電圧印加手段５により所定電圧を発生する０次に光照射
手段８により光線４をホトダイオードＤｂｌに照射し、
オン状態にする０次に光照射手段９により光線４をホト
ダイオードＤａｌに照射しオン状態にする。ゲート信号
線Ｇ、とソース信号ＭＳ、間にクロスショートが発生し
ておれば１！流検出手段２に電流が検出される。以後ホ
トダイオードＤｂｌをオン状態としたままで光照射手段
７により順次ホトダイオードＤ、１　（ただし、ｉ＝１
〜５）をオン状態としていくことによりソース信号線Ｓ
１と各ゲート信号線Ｇ、（ただし、ｉ＝ｌ〜４）間のク
ロスショートを検出する０次にソース信号線Ｓ２と各ゲ
ート信号線Ｇ、（ただし、ｉ＝ｌ〜５）とのクロスショ
ートを検出するためには、光照射手段８でホトダイオー
ドＤｂ２をオン状態にし、光照射手段９でホトダイオー
ドＤａｌ（ただし、ｉ−１〜５）を順次オン状態にすれ
ばよい６以上の動作をホトダイオードＤ、。

までおこなうことによりアクティブマトリックスアレイ
のクロスショートを検査することができる。

次に駆動トランジスタＴＭ、に発生したゲートドレイン
短絡欠陥１０の検出方法について説明する。まず電圧印
加手段１により所定電圧を発生させる０次に光照射手段
３により光線４をホトダイオード素子Ｄｇ３に照射し、
ホトダイオードＤｇｓをオン状態とすることによりゲー
ト信号線Ｇ３に所定電圧を印加する０次に光照射手段７
により光線４をホトダイオードＩ）ｓｚに照射し、ホト
ダイオードＤ３２をオン状態とする０次に光照射手段１
２により光線４を駆動トランジスタＴＳ、２に照射し、
駆動トランジスタＴＳ□をオン状態にする。駆動トラン
ジスタＴＭ、が正常な場合は電流経路が生じず、したが
って電流検出手段６には電流が検出されないが、前記の
場合、短絡欠陥１０が発生しているため、電圧印加手段
１−Ｄｇａ→Ｇ８→短絡欠陥１０−Ｐ！Ｉ−４’ｒｓ、
→５２＝Ｄ３２−電流検出手段６なる電流経路が生じる
。ゆえに短絡欠陥ｌＯを検出することができる。

次に駆動トランジスタＴＭ！Ｉに発生したソース・ドレ
イン短絡欠陥１）の検出方法について説明する。まず電
圧印加手段ｌにより所定電圧を発生させ駆動トランジス
タＴＭ！Ｉをオフ状態にする。

次に光照射手段３により光ｗＡ４をホトダイオードＤｇ
ａに照射し、ホトダイオードＤｇｔをオン状態とするこ
とにより所定電圧をゲート信号線Ｇ４に印加する０次に
電圧印加手段５により所定電圧を発生させ、また光照射
手段８によりホトダイオードＤｂ４をオン状態とするこ
とにより、所定電圧をソース信号線Ｓ、に印加する０次
に光照射手段７によりホトダイオードＤｓａをオン状態
とする０次に光照射手段１２により光線４を駆動トラン
ジスタＴＳ、に照射し、オン状態とさせる。駆動トラン
ジスタＴＭ、が正常な場合は電流経路が生じず、したが
って電流検出手段６には電流が検出されないが、前記の
場合、短絡欠陥１）が生じているため、電圧印加手段５
−’Ｄｂ４−ｍｓ、→短絡欠陥１　ｘ−ｐ、４ＴＳ、−
＊Ｓ、−ｅＤ、　８→電流検出手段６なる電流経路が生
じる。ゆえに短絡欠陥１）を検出することができる。

なお上記の実施例ではアクティブマトリックスアレイの
ゲート・ソース信号線にホトダイオードを特別に駆動ト
ランジスタＴｉＪ（ただし、ｉ−１〜４．Ｊ−１〜４）
およびＴＳ、、、ＴＭ、。

（ただし、ｉ＝１〜５．ｊ＝１〜５）と別工程で作製し
たかのように表現したが、駆動トランジスタ作製用マス
クにより、ホトダイオードと同時に作製すればよいこと
は明らかであり、かつホトダイオードは構造的にも容易
なため作製できる。特に駆動トランジスタＴ１．（ただ
し、ｉ−１〜４゜３−１〜４）およびＴＭ、、、’ｒｓ
、、（ただし、ｉ−１〜４．３−１〜４）にアモルファ
スシリコンを用いて作製する場合などはアモルファスシ
リコンが光励起電流が大きいことを利用することにより
容易に各信号線にホトダイオードを作製することが可能
であり、かつ同一プロセス・同一マスクにて作製できる
。またアクティブマトリックスアレイの検査後ホトダイ
オードを動作させないようにするためにはアクティブマ
トリックス上に光しゃ断層を設け、ホトダイオードに光
があたらないようにすればよい。

また本発明のアクティブマトリックスアレイの実施例で
はホトダイオードの一端子を複数本共通にしたように表
現したがこれに限るものではなく、第９図のようにアク
ティブマトリックスアレイの信号線を分離して構成して
おき、アクティブマトリックスアレイの検査時に導電物
をホトダイオードの一端子に圧接することにより複数本
共通にしてもよいことは明らかである。

また本発明のアクティブマトリックスアレイにあって、
ホトダイオードの一端子を複数本共通にしたものを液晶
表示パネルとして組み立てる際は第５図のＡＡ’線また
はＢＢ’線の箇所を超音波カッタ・ガラス基板切断機な
どの機械的手段、エツチングなどの化学的手段、レーザ
などの光学的熱的手段を用いて各信号線を分離すればよ
い、ここでＡＡ’線で分信号線を分離した場合はホトダ
イオードに常に光があたりオン状態となるように構成す
ればよい。

発明の効果 以上のように本発明はアクティブマトリックスアレイは
ゲート信号線とソース信号線の少なくとも一方にホトダ
イオードを具備させたことを特徴とするものであるから
、前記ホトダイオードに光線を照射させるだけでアクテ
ィブマトリックスアレイの検査をおこなうことができる
ようになり、ゆえに従来のようにプローブの信号線への
圧接不良による検査もれがなくなる。また光照射手段の
制御はガルバノメータなどを使用することにより簡単な
構成かつ高速な検査システムを作製することができる。

また従来のアクティブマトリックスアレイでは信号線数
が増大するにしたがってプローブの信号線への圧接本数
が増大し、それにしたがって検査システムのコストが増
大するという問題点があったが本発明のアクティブマト
リックスアレイおよびその検査方法では光照射手段によ
る光線移動範囲内であれば、検査システムのコストが増
大するということはない、さらに従来では信号線間隔つ
まり絵素ピッチが小さくなると隣接プローブが接触し、
各信号線にプローブを圧接できず、したがってアクティ
ブマトリックスアレイの検査ができないという問題点が
発生するが、本発明のアクティブマトリックスアレイで
は光線のスポット径をしぼりこむことにより絵素ピッチ
１０μｍ程度となっても検査が可能であるという大きな
効果を有する。

【図面の簡単な説明】

第１図、第３図、第５図、第７図はそれぞれ本発明の第
１．第２．第３．第４の実施例におけるアクティブマト
リックスアレイの一部等価回路図、第９図は本発明の一
実施例におけるアクティブマトリックスアレイの一部等
価回路図、第２図、第４図、第６図、第８図はそれぞれ
本発明の第１゜第２．第３．第４の実施例におけるアク
ティブマトリックスアレイの検査方法を説明するための
説明図、第１０図は従来のアクティブマトリックスアレ
イの一部等価回路図、第１）図および第１２図は従来の
７クテイプマトリツクスアレイの検査方法を説明するた
めの説明図である。 ０１〜Ｇ、・・・・・・ゲート信号線、Ｓ１〜Ｓ、・・
・・・・ソース信号線、Ｔｌ１−Ｔ４１・・・・・・Ｅ
ｌ膜トランジスタ、Ｃ１）”４１　”　ＩＩ　””４１
　・・・・・・絵素電極、Ｇａ、〜Ｇ、、、Ｓａ□〜Ｓ
ａ４・・・・・・接続手段、１．５・・・・・・電圧印
加手段、２．６・・・・・・電流検出手段、３゜７、　
８．　９．　１２・・・・・・光照射手段、４・旧・・
光線、ＤＳ１″″″Ｄ３５”ｇｌ″′″”ｇｓ＋　　Ｄ
ａ＋〜Ｄａ５．Ｄｂｌ〜Ｄｂｓ・旧・・ホトトランジス
タ、Ｔ　Ｓ　１）−Ｔ　Ｓ　４４　、Ｔ　Ｍ　１）〜Ｔ
Ｍ４１・・−・・・駆動トランジスタ、１０．１）・・
・・・・短絡欠陥、１３・旧・・接続手段。 代理人の氏名　弁理士　中尾敏男　はか１名第３図 Ｄ３ｊ　　〜ＤＪ４−’−４−レタ゛イＺ−レ、、Ｓ４
図　　　　　５−寛伍卸知村ｉ６−寛浅充■没 ７・−光Ｒ菩村乎ぺ 第５囚 ８　　　　　　　月　　　　　　　　ｄ第６図 箒７図 Ｄ）Ｉ〜Ｉ）ＪＪ、Ｉ）５１〜Ｄ５１ｒＤ（ｖ−Ｄａｓ
、Ｄｂｔ　−Ｄｂ５−：ｎ　号−＋　Ｘ−！”Ｔ５ｎ−
ＴＪ４４．ＴＭｎ〜Ｔ’）ｍ−−−、ｐｆ７４’ｙうｙ
’；７９ｈ　−ｐ４４−−一臂１￥会 第９図 Ｑｆ−（，４−−デー１−１ｆ未艷 ＣＩｌ〜Ｃ４４−絵素￥、糧

Claims (3)

【特許請求の範囲】
1. （１）アクティブマトリックスアレイであって、ゲート
   信号線とソース信号線のうち少なくとも一方の信号線に
   ホトダイオード素子を具備したことを特徴とするアクテ
   ィブマトリックスアレイ。
2. （２）ホトダイオード素子はアモルファスシリコンを用
   いて作製したことを特徴とする特許請求の範囲第（１）
   項記載のアクティブマトリックスアレイ。
3. （３）アクティブマトリックスアレイであって、信号線
   に具備された任意のホトダイオードをオン状態とするこ
   とによりアクティブマトリックスアレイの欠陥発生の有
   無を検査することを特徴とするアクティブマトリックス
   アレイの検査方法。