JPH08250738A - 薄膜半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 配線がさらに狭ピッチ化しても、正確かつ迅
速な配線の断線及び短絡の全数検査を可能とし、さらに
はその配線不良の箇所や不良の種類の特定化も可能であ
る検査手段を備えた薄膜半導体装置を提供する。 【構成】 ＴＦＴ１０１上を、そのＴＦＴ１０１のサイ
ズおよび配線ピッチに応じた大きさのスポット光で走査
する。例えばＴＦＴ１０１を、ｓｌ1 、ｓｌ2 …のよう
に順に走査していくと、各々の検査用ＴＦＴ１０１には
光電流が流れて、その電流の大きさによって配線の断線
・ショートが検出される。従来の方式では、配線本数の
2倍の検査用パッドが必要であったが、本発明によれば
僅か 6個の検査用パッドで検査対象となる配線の断線・
ショート検査を全数行なうことが可能である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜半導体装置に関す
る。

【０００２】

【従来の技術】液晶表示装置は、薄型、低消費電力等の
特長を生かして、テレビあるいはグラフィックディスプ
レイなどの表示素子として盛んに利用されている。その
なかでも、薄膜トランジスタ（Thin Film Transistor；
以下、ＴＦＴと略称）をスイッチング素子として用いた
アクティブマトリックス型液晶表示装置は、高速応答性
に優れ、高精細化に適しており、ディスプレイ画面の高
画質化、大型化、カラー画像化を実現するものとして注
目されており、薄膜半導体装置の応用分野としても主要
な分野として注目されている。

【０００３】このアクティブマトリックス型液晶表示装
置の表示素子部分は、一般的にＴＦＴ（Thin Film Tran
sistor）のようなスイッチング用アクティブ素子とこれ
に接続された画素電極が配設されたアクティブ素子アレ
イ基板と、これに対向して配置される対向電極が形成さ
れた対向基板と、これら基板間に挟持される液晶組成物
と、さらに各基板の外表面側に貼設される偏光板とから
その主要部分が構成されている。

【０００４】このアクティブマトリックス型液晶表示装
置に用いられるＴＦＴアレイ基板の主要な検査の一つと
して、ＴＦＴ素子に接続されている信号線や走査線など
の主要各配線の断線及び短絡の検査がある。

【０００５】図１２は従来の配線の検査用パッドの接続
を示す図である。この図１２を用いて、従来の配線の断
線及び短絡の検査方法について簡潔に説明する。

【０００６】配線（ｌ１〜ｌｎ）の検査用のパッド１２
０１ａ，ｂは、それぞれの配線１２０２の両端あるいは
その近傍に配設されている（ａ１〜ａｎ、ｂ１〜ｂ
ｎ）。

【０００７】検査用パッド１２０１ａ，ｂに検査用のプ
ローブをプロービングして各配線の導通（断線あるいは
短絡）検査を行なうことができる。

【０００８】すなわち、対向するパッド間（たとえば、
ａ１とｂ１）及び、隣り合う配線のパッド間（例えば、
ａ１とａ２）の電気的導通特性を測定することによっ
て、断線及びショートを検査する。

【０００９】この検査用パッド１２０１の大きさは一般
に、検査用のプローブをプロービングするために少なく
とも 100μｍ× 100μｍ程度の大きさが必要である。

【００１０】一方、液晶表示装置においては、特に画像
表示の高精細化の要求が強い。このため、隣り合う配線
１２０２どうしのピッチをさらに狭くする必要がある。

【００１１】しかしながら、上記に述べたように検査用
パッド１２０１の大きさは 100μｍ× 100μｍ程度の大
きさが必要なため、たとえば配線ピッチが50μｍピッチ
になった場合には、検査用パッド１２０１を一列に並べ
ることができなくなる。

【００１２】このような狭ピッチの配線の断線及び短絡
の全数検査を行なうために、検査用パッド対を配線ごと
に設ける方法としては、検査用パッドを例えば千鳥状に
ずらして配置する方法が知られている。

【００１３】

【発明が解決しようとする課題】しかしながら、検査用
パッドをそのように千鳥状にずらして配置すると、配線
方向に検査パッドを形成する領域の幅（検査用パッドが
形成される領域全体の占有面積）が広くなって、画面周
縁部が大きくなってしまうという問題がある。

【００１４】また、検査用パッド近辺の配線密度が高く
なるため、パターン間のスペースが狭くなって、製造時
のフォトリソグラフィプロセス等において配線パターン
のショートする確率が高くなってしまい、検査の正確さ
が低下するばかりでなく液晶表示装置の製造上での欠陥
を増やしてしまう原因になるという問題がある。

【００１５】検査用のプローブは通常、複数本を同時
に、各一個の検査用パッドごとに一本ずつがプロービン
グしている状態で検査を行なっている。しかし検査用パ
ッドの間隔が狭くなるため、同時にパッドにプロービン
グすることができるプローブの本数が少なくなってしま
う。したがって、同時に検査できる配線の本数が少なく
なってしまい、検査に要する時間が長くなってしまうと
いう問題がある。

【００１６】さらには、検査用パッドの間隔によっては
プロービング自体ができなくなってしまい、配線の断線
及び短絡の全数検査が事実上不可能となってしまうとい
う問題がある。

【００１７】また、複数本一括の検査では、不良箇所の
特定が不可能であるという問題がある。

【００１８】本発明は、このような問題を解決するため
に成されたもので、その目的は、液晶表示装置の高精細
化などに伴って、配線がさらに狭ピッチ化するＴＦＴア
レイ基板などに用いられる薄膜半導体装置において、そ
の配線がさらに狭ピッチ化しても、正確かつ迅速な配線
の断線及び短絡の全数検査を可能とし、さらにはその配
線不良の箇所や不良の種類の特定化も可能である検査手
段を備えた薄膜半導体装置を提供することにある。

【００１９】

【課題を解決するための手段】本発明の薄膜半導体装置
は、絶縁透明基板に配列形成された複数本の第１の配線
と、該第１の配線に交差して配列形成された複数本の第
２の配線と、前記第１の配線と前記第２の配線とが交差
して形成する交差部ごとに配置され前記第１の配線およ
び前記第２の配線に接続されて動作を制御される能動素
子とを有する薄膜半導体装置において、前記能動素子の
他に、前記第１の配線および前記第２の配線の少なくと
もいずれか一方のうち少なくとも 1本の配線の一部に介
挿されたスイッチング素子であって、光が照射されると
電気的に応答して動作状態となる半導体層を備えたスイ
ッチング素子と、前記スイッチング素子が接続されてい
る配線の両端にそれぞれ接続された接続パッドであっ
て、外部から検査用電圧が印加されて、前記半導体層に
光が照射されているときには前記スイッチング素子が導
通状態となって前記配線の導通状態を検知する接続パッ
ドと、を具備することを特徴としている。

【００２０】絶縁透明基板に配列形成された複数本の第
１の配線と、該第１の配線に交差して配列形成された複
数本の第２の配線と、前記第１の配線と前記第２の配線
とが交差して形成する交差部ごとに配置され前記第１の
配線および前記第２の配線に接続されて動作を制御され
る能動素子とを有する薄膜半導体装置において、前記能
動素子の他に、前記第１の配線および前記第２の配線の
少なくともいずれか一方のうち少なくとも 1本の配線の
一端および両端の少なくともいずれか一方に配設された
スイッチング素子であって、光が照射されると電気的に
応答する半導体層を備えたスイッチング素子と、前記ス
イッチング素子が接続されている配線の両端にそれぞれ
接続された接続パッドであって、外部から検査用電圧が
印加されて、前記半導体層に光が照射されているときに
は前記スイッチング素子が導通状態となって前記配線の
導通状態を検知する接続パッドと、を具備することを特
徴としている。

【００２１】なお、上記のスイッチング素子の半導体層
として好適に用いられる半導体材料としては、上記の能
動素子に用いられる形成材料のうちの半導体材料を好適
に用いることができる。

【００２２】上記の能動素子が例えばアクティブマトリ
ックス型液晶表示装置における画素部スイッチング用の
ａ−ＳｉＴＦＴ素子であるような場合には、そのａ−Ｓ
ｉＴＦＴ素子の半導体層（活性層）に用いたａ−Ｓｉ薄
膜を、上記の検査用のスイッチング素子の半導体層とし
て好適に用いることができる。何故なら、ａ−Ｓｉ薄膜
は一般に光電流が生じやすいので、本発明に係る検査用
のスイッチング素子の半導体層として好適だからであ
る。

【００２３】このａ−Ｓｉ薄膜の他にも、例えばＣｄ・
Ｓｅ（カドミウム・セレン）を半導体層として用いたセ
ンサ素子を能動素子として備えたイメージセンサの場合
には、その配線検査用のスイッチング素子の半導体層と
して、そのＣｄ・Ｓｅ（カドミウム・セレン）を好適に
用いることができる。

【００２４】このように上記の能動素子に用いられてい
る半導体材料を本発明に係る検査用のスイッチング素子
の半導体層として用いることにより、その製造時での特
別な工程の追加や工程の煩雑化等を避けることができ、
ほとんどフォトリソグラフィ工程におけるパターンの変
更だけで本発明に係る検査用のスイッチング素子を形成
することがてきる。

【００２５】

【作用】本発明によれば、検査対象となる配線に、光に
電気的に応答する検査用スイッチング素子を接続するこ
とによって、複数本の配線が同一の配線検査用のパッド
対に接続する事で検査用パッド数を減らし、かつ、光で
走査しながら配線を走査を行なう事で配線の断線及び短
絡の全数検査を行なうことができる。

【００２６】すなわち、配線の検査は検査用のスイッチ
ング素子部分を光で走査しながら検査を行なうため、複
数本の配線が同一の検査用パッド対を共有しても、配線
の断線及び短絡を全数検査することが出来る。

【００２７】そして複数本の配線が同一の検査用パッド
対を共有することで、検査用パッド数を減らすことがで
きるため、配線のピッチが狭くなっても検査用パッドに
要する画面の周縁部の面積を増加させる必要がなくな
り、かつ配線検査を簡易に正確に行なうことができる。

【００２８】

【実施例】

（実施例１）本発明に係る第１の実施例の、液晶表示装
置に用いられる薄膜半導体装置の等価回路図を図１に示
す。この図１を用いて、本発明の第１の実施例の検査用
スイッチング素子、検査用パッド、及び配線の接続方法
と、配線の断線および短絡の検査方法について説明す
る。

【００２９】検査用パッド１０５、１０６は、複数本の
走査配線１０２全てが共通に接続された検査用パッド対
である。

【００３０】表示領域外の領域に、検査用スイッチング
素子であるＴＦＴ（ｓｌ1 〜ｓｌn）１０１が、走査配
線（ｌ1 〜ｌn ）１０２の各配線ごとに 1個ずつ接続す
るように形成されている。

【００３１】この検査用のＴＦＴ１０１は、ソース・ド
レインが走査配線１０２に接続されており、ゲートが検
査用配線１０３を介して検査用ゲート制御パッド１０４
に接続されている。

【００３２】検査用のＴＦＴ１０１に用いられる半導体
層としては、ａ−Ｓｉあるいはｐ−Ｓｉを活性層として
使用したＴＦＴが一般に光電流が流れることから、この
性質を利用して、表示領域あるいは周辺駆動回路に使用
されているＴＦＴ（図示省略）と同一工程で形成される
ＴＦＴを使用してもよい。その場合には、工程数を増や
すことなく本発明に係る検査用のスイッチング素子とし
てのＴＦＴ１０１を製造することができるので、製造方
法の点でも簡易なものとすることができる。

【００３３】次に、本発明に係る薄膜半導体装置の配線
の検査方法であるが、検査用パッド１０５とこれに対の
検査用パッド１０６との間に配線検査用の電圧が印加さ
れる一方、検査用のＴＦＴ１０１が接続されている検査
用ゲート制御パッド１０４にゲート制御用の電圧が印加
されて、ＴＦＴ１０１はｏｆｆ状態に制御される。

【００３４】ＴＦＴ１０１上を、そのＴＦＴ１０１のサ
イズおよび配線ピッチに応じた大きさのスポット光で走
査する。例えばＴＦＴ１０１を、ｓｌ1 、ｓｌ2 …のよ
うに順に走査していくと、各々の検査用ＴＦＴ１０１に
は光電流が流れて、その電流の大きさによって配線の断
線・ショートが検出される。

【００３５】従来の方式では、配線本数の 2倍の検査用
パッドが必要であった。例えば走査線の本数が 640本の
アクティブマトリックス型液晶表示装置においては1280
個もの検査用パッドが必要であった。これに対して、本
発明に係るこの第１の実施例によれば、走査線（アドレ
ス線）方向と、信号線方向との両方にそれぞれ本発明の
技術を適用した場合、上記に明らかな如く走査線側で最
低 3個の検査用パッド１０４、１０５、１０６が必要な
だけであるから、走査線側と信号線側との合計でも最
低、僅か 6個の検査用パッドで検査対象となる配線の断
線・ショート検査を全数行なうことが可能である。

【００３６】また、複数本ごとを一組としてこれらの配
線に共通に 1対の検査用パッドが接続されるように設け
ることにより、それら 1対の検査用パッドごとに異なる
組の配線の検査を、同時に並行して行なうこともできる
ので、検査効率をさらに向上することも可能である。

【００３７】（実施例２）本発明の第２の実施例の等価
回路図を図２に示す。第２の実施例の第１の実施例から
異なる点は、検査用のＴＦＴ１０１のゲートに接続され
てこれを制御する電圧を印加するためのゲート制御用配
線２０１ａ，ｂ及び検査用ゲート制御パッド２０２ａ，
ｂを 2つ設けてあり、これらは走査配線１０２の 1本ご
とに交互に接続されるように配設されていることであ
る。

【００３８】つまり図２に示すように、ゲート制御用配
線２０１ａはＴＦＴ１０１のうちｓｌ1 、ｓｌ3 、ｓｌ
5 …のように上から奇数番目のＴＦＴ１０１が共通に検
査用ゲート制御パッド２０２ａに接続されるように配設
されている。一方、ゲート制御用配線２０１ｂはＴＦＴ
１０１のうちｓｌ2 、ｓｌ4 、ｓｌ6 …のように上から
偶数番目のＴＦＴ１０１が共通に検査用ゲート制御パッ
ド２０２ｂに接続されるように配設されている。

【００３９】このような構造を採用することにより、例
えば走査配線１０２のうちｓｌ1 とｓｌ2 とのような隣
り合う走査配線１０２どうしに短絡欠陥が生じていたよ
うな場合にも、その短絡欠陥（ショート）を検知するこ
とができる。また、光の当っているＴＦＴ１０１が接続
していない検査用配線の印加電圧を変化させることでノ
イズを低減することもできる。すなわち、ＴＦＴは一般
に、ゲート・オフ時の電流レベルがゲート電圧に依存す
るので、このゲート電圧を低くすることで相対的にノイ
ズを低減できる。

【００４０】（実施例３）本発明に係る第３の実施例の
薄膜半導体装置の等価回路図を図３に示す。この第３の
実施例の薄膜半導体装置の構造の、第１の実施例のそれ
とは異なる点としては、検査用のＴＦＴ１０１が各走査
配線１０２の両端にそれぞれＴＦＴ１０１ａ、ＴＦＴ１
０１ｂのように配設されていることである。

【００４１】そして図中左列のＴＦＴ１０１ａ（つまり
Ｓｌ1,Ｓｌ2,Ｓｌ3 …）のゲートは共通にゲート制御用
配線３０１ａを介して検査用ゲート制御パッド３０２ａ
に接続されている。一方図中右列のＴＦＴ１０１ｂ（つ
まりＳｒ1,Ｓｒ2,Ｓｒ3 …）のゲートは共通にゲート制
御用配線３０１ｂを介して検査用ゲート制御パッド３０
２ｂに接続されている。

【００４２】このような第３の実施例の構造を採用する
ことにより、例えば走査配線１０２のうちｓｌ1 とｓｌ
2 とのような隣り合う走査配線１０２どうしに短絡欠陥
が生じていたような場合にも、その短絡欠陥を特定して
検知することができる。

【００４３】また、検査用のＴＦＴ１０１をすべてｏｆ
ｆ状態であれば、ゲート制御用配線３０１や検査用ゲー
ト制御パッド３０２のような検査用の回路構成が存在し
ていても、各走査配線１０２は独立状態となるため、液
晶表示装置の完成後にそれら検査用の回路構成を切り落
とす必要がないので、工程の煩雑化を解消することがで
きるとともに、この検査用のＴＦＴ１０１を、画面内の
画素部スイッチング素子としてのＴＦＴのような能動素
子の静電気などに起因した静電破壊などに対しての保護
回路として用いることもできるので、好ましい。

【００４４】そのような第３の実施例における配線検査
の方法の一例としては、下記のような検査方法を採用す
ることができる。

【００４５】Ｓｌ1 、Ｓｒ1 を共にオンにした際に、電
流が検出されたなら、ｌ1 にオープン欠陥（断線）が発
生していない。逆に、電流が検出されない場合はオープ
ン欠陥（断線）が発生していることが分る。こうしてｌ
1 のオープン欠陥を検査することができる。

【００４６】また、Ｓｌ1 とＳｒ1 とを共にオンにした
際に、電流が検出されたなら、ｌ1とＬ2 との間でショ
ートが発生している。逆に、電流が検出されない場合に
はショートは発生していないことが分る。こうしてｌ1
とｌ2 とのショート欠陥を検査することができる。

【００４７】（実施例４）本発明に係る第４の実施例の
薄膜半導体装置の等価回路図を図４に示す。

【００４８】この第４の実施例の薄膜半導体装置の、第
１の実施例から異なる点は、検査用のＴＦＴ１０１が走
査配線１０２の 1本おきに交互に、表示領域を挟んで左
右反対側の配線端ごとに配設されている点である。

【００４９】即ち、図中左列のＴＦＴ１０１ａ（つまり
Ｓｌ1 、Ｓｌ3 、Ｓｌ5 …）は、走査配線１０２のうち
上から奇数番目の走査配線（ｌ1 、ｌ3 、ｌ5 …）に接
続されており、そしてそのゲートは共通にゲート制御用
配線４０１ａを介して検査用ゲート制御パッド４０２ａ
に接続されている。一方、図中右列のＴＦＴ１０１ｂ
（つまりＳｌ2 、Ｓｌ4 、Ｓｌ6 …）は、走査配線１０
２のうち上から偶数番目の走査配線（ｌ2 、ｌ4 、ｌ6
…）に接続されており、そしてそのゲートは共通にゲー
ト制御用配線４０１ｂを介して検査用ゲート制御パッド
４０２ｂに接続されている。

【００５０】このような第４の実施例の構造を採用する
ことにより、検査用のＴＦＴ１０１の個数が走査配線 1
本に対して 1個となり第３の実施例のさらに半分の個数
に低減することができ、なおかつ第３の実施例と同様に
隣り合う配線どうしの間の短絡欠陥を検出する能力が向
上し、走査配線の 1本ごとを独立に検査することができ
る。

【００５１】そのような第４の実施例における配線検査
の方法の一例としては、下記のような検査方法を採用す
ることができる。

【００５２】まず、全てのＴＦＴ１０１（スイッチＳｌ
1 、Ｓｌ2 …Ｓｌn 、Ｓｒ1 、Ｓｒ2 …Ｓｒn ）をオフ
状態にして、検査用パッド１０５とこれに対の検査用パ
ッド１０６との両端に検査電圧を印加する。このとき前
記のパッド間に電流が流れていれば、どこか少なくとも
1箇所にショートが発生していることが判る。そしてこ
のとき、ＴＦＴ１０１のうちある特定のＴＦＴだけを選
択的にオンにして、正常時の電流の 1.5倍の電流が流れ
る所があれば、そこがショートしていることが判る。

【００５３】また、全てのＴＦＴ１０１（スイッチＳｌ
1 、Ｓｌ2 …Ｓｌn 、Ｓｒ1 、Ｓｒ2 …Ｓｒn ）をオフ
状態にした後、所望のＴＦＴ１０１を（例えば 1番目の
Ｓｌ1 だけを）光照射で選択的にオンにする。このとき
電流が流れなければ、そのＴＦＴ１０１に接続されてい
る配線ｌ1 は断線していることが判明する。

【００５４】（実施例５）本発明に係る第５の実施例の
薄膜半導体装置の等価回路図を図５に示す。

【００５５】この第５の実施例の薄膜半導体装置の、第
１の実施例から異なる点は、検査用ＴＦＴ１０１が 1本
の走査配線ごとに対してＴＦＴ１０１ａ，１０１ｂ，１
０１ｃのように 3個ずつ割り当てられて配設されてお
り、その 3つのＴＦＴ１０１ａ，ｂ，ｃのうちの一つの
ＴＦＴ１０１ａのソース・ドレインだけが直接に走査配
線１０２に接続されており、これ以外のＴＦＴ１０１
ｂ，ｃはＴＦＴ１０１ａのゲートに印加される電圧をス
イッチングするためにＴＦＴ１０１ａのゲートに接続さ
れており、走査配線１０２に対しては直接には接続され
ていない。

【００５６】つまり、ＴＦＴ１０１ｂ、ｃの列を縦方向
にＳｌ12〜Ｓｌn2あるいはＳｌ13〜Ｓｌn3のように光照
射によって走査することにより、ＴＦＴ１０１ａである
Ｓｌ11〜Ｓｌn1の、ゲートに出力される電圧を制御する
ことができる。

【００５７】そして、ＴＦＴ１０１ｂ（Ｓｌ12，22，3
2，…n2）のソースおよびドレインのうち一方は共通配
線５０１ａを介して共通パッド５０２ａに共通に接続さ
れており他方はそれぞれの列ごとのＴＦＴ１０１ａ（Ｓ
ｌ11，21，31，…n1）のゲートに各々接続されている。
そしてＴＦＴ１０１ｂ（Ｓｌ12，22，32，…n2）のゲー
トは共通配線５０１ｃを介して共通パッド５０２ｃに共
通に接続されている。

【００５８】一方、ＴＦＴ１０１ｃ（Ｓｌ13，23，33，
…n3）も同様に、そのソースおよびドレインのうち一方
は共通配線５０１ｂを介して共通パッド５０２ｂに共通
に接続されており他方はそれぞれの列ごとのＴＦＴ１０
１ａ（Ｓｌ11，21，31，…n1）のゲートに接続されてい
る。そして、ＴＦＴ１０１ｃ（Ｓｌ13，23，33，…n3）
のゲートは共通配線５０１ｄを介して共通パッド５０２
ｄに共通に接続されている。

【００５９】このような第５の実施例の構造を採用する
ことにより、各走査配線の検査用の電圧とＴＦＴ１０１
ａのゲート制御用の電圧とを別個に使い分けることがで
きるので、上記のような他の実施例の場合よりもさらに
配線検査工程における検査用電圧の自由度が増して、走
査配線１０２などの主要配線の検査の信頼性や精確さを
さらに向上することができ、またその検査処理のスピー
ドアップも図ることができる。

【００６０】例えば、Ｓｌ12に光を照射することによ
り、電流がこのＳｌ12を通ってＳｌ11のゲートに電圧が
印加される。すると、それまでオフ状態だったＳｌ11が
オン状態となる。このようにして 2段階で検査ようのＴ
ＦＴ（スイッチ）として機能するＴＦＴ１０１ａをＴＦ
Ｔ１０１ｂ，ｃを介して操作することができる。

【００６１】（実施例６）本発明に係る第６の実施例の
等価回路図を図６に示す。この薄膜半導体装置の、第１
の実施例から異なる点は、検査用のＴＦＴ１０１（Ｓｌ
1 ，Ｓｌ2 ，Ｓｌ3 …Ｓｌn ）のソース・ドレインのう
ち一方が共通配線６０１を介して検査用パッド６０２に
接続され他方が共通配線６０３を介して検査用パッド６
０４に接続されている一方、検査用の各ＴＦＴ１０１
（Ｓｌ1 ，Ｓｌ2 ，Ｓｌ3 …Ｓｌn ）のゲートはそれぞ
れ各 1本ずつの走査配線１０２に接続されており、そし
てそれらの走査配線１０２は共通に検査用パッド６０５
に接続されているという点である。 光で検査用ＴＦＴ
１０１を走査すると、この光照射で生じた光電流によっ
て発生するゲート信号に応じて、パッドＢから電流が検
出されることにより、各走査配線１０２の検査を行なう
ことができる。

【００６２】このような第６の実施例の薄膜半導体装置
における検査用のＴＦＴ１０１の電気的接続の構造は、
上記の各実施例におけるＴＦＴ１０１のそれに対してゲ
ートとソース・ドレインとが入れ替えられたような接続
方式に形成されているわけであるが、このような構造を
採用することによっても、高精細な配線を備えた薄膜半
導体装置における、上記各実施例と同様に精確かつ信頼
性の高い迅速な検査を実現することができる。

【００６３】（実施例７）この第７の実施例において
は、本発明に係る技術を走査配線（アドレス配線）１０
２および信号配線（データ配線）７０５の両側に適用し
た場合の等価回路、および層間短絡（異なる層どうしの
間の絶縁膜のピンホール欠陥などに因る走査配線と信号
配線とのショートなど）の検査方法についてを、図７に
基づいて述べる。

【００６４】このような層間ショートの有無の検査は、
検査用パッド７０１、７０２を使用して行なう。そして
ショートが存在している場合には、検査用パッド７０
３、７０４を用いるとともに検査用のＴＦＴ１０１を光
で順次走査して選択状態にして行くことによって、さら
にそのショートの場所の特定を行なうことが可能であ
る。 例えば、ｌ1 〜ｌn を検査している際に，検査用
パッド７０１と検査用パッド７０３との間に電流が検出
されるだけでなく、検査用パッド７０２にも電流が検出
された場合、あるいはｌ1 ´〜ｌn ´を検査している際
に，検査用パッド７０２と検査用パッド７０４との間に
電流が検出されるだけでなく、検査用パッド７０１にも
電流が検出された場合、その電流が流れたＴＦＴ１０１
に接続している配線どうしの間で層間ショートのような
短絡が発生していることが判明する。

【００６５】ここで、本発明に係る検査用スイッチング
素子であるＴＦＴ１０１の構造の一例を、図８〜図１１
に示す。図８はＴＦＴ１０１の平面的な構造を示す図、
図９はその断面構造を示す図である。

【００６６】ガラス基板１上にゲート電極２、ゲート絶
縁膜３、ａ−Ｓｉ層４、エチング保護膜５、ｎ⁺ ａ−Ｓ
ｉ膜６、ソース電極７ａ及びドレイン電極７ｂ、保護絶
縁膜８が、ほぼこの順に積層されて所定のパターンに形
成されて、ＴＦＴ１０１の主要部が構成されている。

【００６７】光電流量を増大させるためには、例えば図
１０に示すようにソース電極７ａ及びドレイン電極７ｂ
を櫛形状に形成する、あるいは図１１に示すようにＴＦ
Ｔ１０１を並列に複数個接続する構造を採用しても良
い。

【００６８】また、本発明に係る検査用のスイッチング
素子の形状としては、光に電気的に応答する機能を備え
ているのであれば、任意の形状および任意の材料で形成
される素子を用いることも可能である。その一例として
は、上記の各実施例デモ値板ａ−Ｓｉの他にも、例えば
光電流特性の高いＣｄ・Ｓｅなどを好適に用いることが
できる。

【００６９】なお、本発明は液晶表示装置の液晶駆動用
基板及び対向基板上の配線のうち、上記の走査配線（ア
ドレス配線）、信号配線（データ配線）の他にも、例え
ば補助容量線などの配線にも適用可能である。そしてこ
のとき、それらの配線のすべてあるいは一部で検査を実
施することが可能である。

【００７０】また、配線検査用のパッド 1対を配線ごと
に形成してもプロービングに支障をきたさないような配
線ピッチの液晶表示装置においても、本発明を適用する
ことにより検査用パッド数を減らすことができるため、
検査がより簡便になるという大きなメリットがある。

【００７１】また、上記各実施例においては、本発明を
アクティブマトリックス型液晶表示装置に適用した場合
について述べたが、本発明の適用はこれのみには限定さ
れず、この他にも例えばイメージセンサ用基板の配線検
査などにも適用可能である。

【００７２】ここで、以上の詳細な説明においては、本
発明の実施例及び従来例を示す等価回路図は検査に必要
である配線やスイッチング素子のみを記述したが、この
他の構成要素つまり表示領域における画素電極や液晶容
量などの価回路及び信号入力に必要な入力パッドや駆動
回路、保護回路など、本発明の主要部とは直接には関与
することの少ない従来の液晶表示装置としての必須構成
要素については、図示および説明の簡潔化のためにその
詳細な説明は省略した。

【００７３】

【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、液晶表示装置の高精細化などに伴って、
配線がさらに狭ピッチ化するＴＦＴアレイ基板などに用
いられる薄膜半導体装置において、その配線がさらに狭
ピッチ化しても、正確かつ迅速な配線の断線及び短絡の
全数検査を可能とし、さらにはその配線不良の箇所や不
良の種類の特定化も可能である検査手段を備えた薄膜半
導体装置を提供することができる。

【図面の簡単な説明】

【図１】本発明に係る第１の実施例の液晶表示装置に用
いられる薄膜半導体装置の等価回路を示す図である。

【図２】本発明に係る第２の実施例の液晶表示装置に用
いられる薄膜半導体装置の等価回路を示す図である。

【図３】本発明に係る第３の実施例の液晶表示装置に用
いられる薄膜半導体装置の等価回路を示す図である。

【図４】本発明に係る第４の実施例の液晶表示装置に用
いられる薄膜半導体装置の等価回路を示す図である。

【図５】本発明に係る第５の実施例の液晶表示装置に用
いられる薄膜半導体装置の等価回路を示す図である。

【図６】本発明に係る第６の実施例の液晶表示装置に用
いられる薄膜半導体装置の等価回路を示す図である。

【図７】本発明に係る第７の実施例の液晶表示装置に用
いられる薄膜半導体装置の等価回路を示す図である。

【図８】本発明に係る検査用スイッチング素子であるＴ
ＦＴ１０１の構造の一例を示す平面図である。

【図９】本発明に係る検査用スイッチング素子であるＴ
ＦＴ１０１の構造の一例を示す断面図である。

【図１０】ソース電極７ａ及びドレイン電極７ｂを櫛形
状に形成した場合の、本発明に係るＴＦＴ１０１の平面
的構造を示す図である。

【図１１】本発明に係るＴＦＴ１０１を並列に複数個接
続する構造を示す図である。

【図１２】従来のアクティブマトリックス型液晶表示装
置のＴＦＴアレイ基板などの配線検査に用いられる検査
用パッドおよびそれに接続された配線の一例を示す図で
ある。

【符号の説明】

１０１…ＴＦＴ １０２…走査配線 １０３…検査用配線 １０４…検査用ゲート制御パッド １０５…検査用パッド １０６…検査用パッド

Claims (1)

【特許請求の範囲】
1. 【請求項１】 絶縁透明基板に配列形成された複数本の
   第１の配線と、該第１の配線に交差して配列形成された
   複数本の第２の配線と、前記第１の配線と前記第２の配
   線とが交差して形成する交差部ごとに配置され前記第１
   の配線および前記第２の配線に接続されて動作を制御さ
   れる能動素子とを有する薄膜半導体装置において、 前記能動素子の他に、前記第１の配線および前記第２の
   配線の少なくともいずれか一方のうち少なくとも 1本の
   配線の一部に介挿されたスイッチング素子であって、光
   が照射されると電気的に応答して動作状態となる半導体
   層を備えたスイッチング素子と、 前記スイッチング素子が接続されている配線の両端にそ
   れぞれ接続された接続パッドであって、外部から検査用
   電圧が印加されて、前記半導体層に光が照射されている
   ときには前記スイッチング素子が導通状態となって前記
   配線の導通状態を検知する接続パッドと、を具備するこ
   とを特徴とする薄膜半導体装置。