JPH02240688A - 液晶表示装置の欠陥検査方法 - Google Patents
液晶表示装置の欠陥検査方法Info
- Publication number
- JPH02240688A JPH02240688A JP1063000A JP6300089A JPH02240688A JP H02240688 A JPH02240688 A JP H02240688A JP 1063000 A JP1063000 A JP 1063000A JP 6300089 A JP6300089 A JP 6300089A JP H02240688 A JPH02240688 A JP H02240688A
- Authority
- JP
- Japan
- Prior art keywords
- tft
- liquid crystal
- crystal display
- detected
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 title claims abstract description 23
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 22
- 238000007689 inspection Methods 0.000 title claims description 13
- 239000010409 thin film Substances 0.000 claims abstract description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 8
- 230000002950 deficient Effects 0.000 claims abstract description 5
- 230000001678 irradiating effect Effects 0.000 claims abstract 2
- 239000011159 matrix material Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 239000000523 sample Substances 0.000 abstract description 12
- 238000001514 detection method Methods 0.000 abstract description 10
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 102100040401 DNA topoisomerase 3-alpha Human genes 0.000 description 1
- 101000611068 Homo sapiens DNA topoisomerase 3-alpha Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、アクティブマトリックス基板と共通電極基
板とで構成された液晶表示装置の欠陥検査方法に関し、
特に短絡欠陥の検出方法に関する。
板とで構成された液晶表示装置の欠陥検査方法に関し、
特に短絡欠陥の検出方法に関する。
ａ−Ｓｉの薄膜トランジスタ （以下ＴＰＴという）を
用いたアクティブマトリックス方式は走査電極ラインと
映像信号電極ラインとをマトリックス状に交差させたマ
トリックス回路を１枚のガラス上で構成し、そのマトリ
ックス回路上にａ −３ｉＴＰＴをマトリックス状に設
けて画素毎の液晶を直接駆動する方式であり、液晶テレ
ビのように高密度デイスプレィを実現するために開発さ
れたものである。
用いたアクティブマトリックス方式は走査電極ラインと
映像信号電極ラインとをマトリックス状に交差させたマ
トリックス回路を１枚のガラス上で構成し、そのマトリ
ックス回路上にａ −３ｉＴＰＴをマトリックス状に設
けて画素毎の液晶を直接駆動する方式であり、液晶テレ
ビのように高密度デイスプレィを実現するために開発さ
れたものである。
ＴＰＴアクティブマトリックス方式の液晶テレビの場合
、ＴＰＴがゲートソース及びドレインの３端子構造とな
っていて、夫々走査電極、映像信号電極及び画素電極に
接続されたＴＦＴアレイをなしている。マトリックス回
路及びＴＦＴアレイ中に発生する欠陥は大きく分類する
とパターンの断線、短絡及びＴＰＴの特性不良の３つに
分けられる。
、ＴＰＴがゲートソース及びドレインの３端子構造とな
っていて、夫々走査電極、映像信号電極及び画素電極に
接続されたＴＦＴアレイをなしている。マトリックス回
路及びＴＦＴアレイ中に発生する欠陥は大きく分類する
とパターンの断線、短絡及びＴＰＴの特性不良の３つに
分けられる。
第２図はｒｓｆ！ＭＩＣＯＮ ＮＥＷＳ （１９８８，
３） Ｊ Ｐ２Ｏ“液晶デイスプレィボードの検査とレ
スキュー１に示されたａ−ＳｉＴＰＴを用いたアクティ
ブマトリックス方式の液晶デイスプレィ （以下ＬＣＤ
という）の構造を示す斜視図であり、このＬＣＤはｎｘ
ｎ画素を有している。図においてＤ１〜Ｄ、、は１本の
ドレインライン、Ｇ、〜Ｇ７はドレインラインと交差す
るれ本のゲートラインであり、それらがマトリックス状
となっている。ドレインラインＤ１〜Ｄ、、とゲートラ
インＧ、 −Ｇ、ｌとはｎｘｎ個のＴＰＴ ’ｒｌ、
１〜Ｔ１１＋＋１のドレイン及びゲートに各別に接続さ
れている。ＴＦＴ Ｔ、、 ｌ〜ＴＩＩ＋１１のソース
は画素として設けられた表示用電極としてのＩＴＯＰ＋
、＋〜ＰＩ’ｌ＋１１に接続されている。
３） Ｊ Ｐ２Ｏ“液晶デイスプレィボードの検査とレ
スキュー１に示されたａ−ＳｉＴＰＴを用いたアクティ
ブマトリックス方式の液晶デイスプレィ （以下ＬＣＤ
という）の構造を示す斜視図であり、このＬＣＤはｎｘ
ｎ画素を有している。図においてＤ１〜Ｄ、、は１本の
ドレインライン、Ｇ、〜Ｇ７はドレインラインと交差す
るれ本のゲートラインであり、それらがマトリックス状
となっている。ドレインラインＤ１〜Ｄ、、とゲートラ
インＧ、 −Ｇ、ｌとはｎｘｎ個のＴＰＴ ’ｒｌ、
１〜Ｔ１１＋＋１のドレイン及びゲートに各別に接続さ
れている。ＴＦＴ Ｔ、、 ｌ〜ＴＩＩ＋１１のソース
は画素として設けられた表示用電極としてのＩＴＯＰ＋
、＋〜ＰＩ’ｌ＋１１に接続されている。
次に以上のように構成されたＬＣＤの短絡欠陥の検出す
る従来の欠陥検査方法について説明する。
る従来の欠陥検査方法について説明する。
第３図は３つの短絡パターンを示した第２図の一部拡大
平面図である。この図では斜線で短絡部位を示しており
、ＩＴＯＰ、、、がゲートラインＧ２と短絡している第
１パターン、ＩＴＯＰ２． 、がゲートラインＧ２と短
絡している第２パターン及び［ＴＯＰ３． ＋とＩＴＯ
Ｐｓ、ｚとがドレインラインＤ２を介して短絡している
第３パターンの３つの短絡のパターンを示している。
平面図である。この図では斜線で短絡部位を示しており
、ＩＴＯＰ、、、がゲートラインＧ２と短絡している第
１パターン、ＩＴＯＰ２． 、がゲートラインＧ２と短
絡している第２パターン及び［ＴＯＰ３． ＋とＩＴＯ
Ｐｓ、ｚとがドレインラインＤ２を介して短絡している
第３パターンの３つの短絡のパターンを示している。
このようなＬＣＤの短絡の検出は従来、任意の相隣する
ドレインライン間又はドレインラインーゲートライン間
に電圧を印加し、そこに流れる電流から抵抗値を算出し
て行っていた。即ら第３図に示す如くドレインラインＤ
２に電源を接続し、電圧ν２を印加し、ドレインライン
貼に電流計Ａを接続し、電流を計測するか、又はゲート
ラインＧ２に電源を接続し、電圧ｖ１を印加し、ドレイ
ンラインＤに電流計Ａを接続して電流を計測していた。
ドレインライン間又はドレインラインーゲートライン間
に電圧を印加し、そこに流れる電流から抵抗値を算出し
て行っていた。即ら第３図に示す如くドレインラインＤ
２に電源を接続し、電圧ν２を印加し、ドレインライン
貼に電流計Ａを接続し、電流を計測するか、又はゲート
ラインＧ２に電源を接続し、電圧ｖ１を印加し、ドレイ
ンラインＤに電流計Ａを接続して電流を計測していた。
従来の欠陥検査方法では、第２パターンの短絡欠陥は、
電圧Ｖ、のゲートラインＧ２への印加により、ＴＰＴ
Ｔ２． ｌのゲートに電圧が印加され、ＴＰＴ Ｔｚ、
＋がＯＮ状態となるため、ゲートラインＧ２、ＴＦＴ
Ｔ２． 、を介して電流がドレインラインＤ１に流れ
それが電流計Ａにて検出され、それによりＩＴＯｌ）、
、 、とゲートラインＧｔとの短絡を検出できるが、第
１パターン及び第２のパターンはＴＦＴ Ｔ、、 、及
びＴＦＴ Ｔ：１． ＋がＯＮ状態とはなっていないた
め、夫々ＩＴＯＰ１．Ｉ及びＩＴＯＰｌｌ、からの電流
がドレインラインＤ、に流れず、電流計Ａにて検出する
ことができなかった。
電圧Ｖ、のゲートラインＧ２への印加により、ＴＰＴ
Ｔ２． ｌのゲートに電圧が印加され、ＴＰＴ Ｔｚ、
＋がＯＮ状態となるため、ゲートラインＧ２、ＴＦＴ
Ｔ２． 、を介して電流がドレインラインＤ１に流れ
それが電流計Ａにて検出され、それによりＩＴＯｌ）、
、 、とゲートラインＧｔとの短絡を検出できるが、第
１パターン及び第２のパターンはＴＦＴ Ｔ、、 、及
びＴＦＴ Ｔ：１． ＋がＯＮ状態とはなっていないた
め、夫々ＩＴＯＰ１．Ｉ及びＩＴＯＰｌｌ、からの電流
がドレインラインＤ、に流れず、電流計Ａにて検出する
ことができなかった。
この発明は斯かる事情に鑑みてなされたものであり、ａ
−Ｓｔ ＴＦＴを用いたアクティダマ１−リンクス方式
の液晶表示装置に光を照射して画素中の全てのａ−Ｓｉ
ＴＦＴを導通状態として短絡欠陥を検査することによ
り、従来検出不能であった短絡欠陥を検出でき、検出精
度を向上させた液晶表示装置の欠陥検査方法を提供する
ことをその目的とする。
−Ｓｔ ＴＦＴを用いたアクティダマ１−リンクス方式
の液晶表示装置に光を照射して画素中の全てのａ−Ｓｉ
ＴＦＴを導通状態として短絡欠陥を検査することによ
り、従来検出不能であった短絡欠陥を検出でき、検出精
度を向上させた液晶表示装置の欠陥検査方法を提供する
ことをその目的とする。
この発明に斯かる液晶表示装置の欠陥検査方法は、ａ−
Ｓｉの薄膜トランジスタを用いたアクティブマトリック
ス方式の液晶表示装置の任意の前記薄膜トランジスタの
ゲート線又はドレイン線に電圧を印加し、そこに流れる
電流を検出することにより、前記液晶表示装置の欠陥部
位を検出する欠陥検査方法において、前記ａ−Ｓｉ薄膜
トランジスタを導通状態とすべく光を前記液晶表示装置
に照射することを特徴とする。
Ｓｉの薄膜トランジスタを用いたアクティブマトリック
ス方式の液晶表示装置の任意の前記薄膜トランジスタの
ゲート線又はドレイン線に電圧を印加し、そこに流れる
電流を検出することにより、前記液晶表示装置の欠陥部
位を検出する欠陥検査方法において、前記ａ−Ｓｉ薄膜
トランジスタを導通状態とすべく光を前記液晶表示装置
に照射することを特徴とする。
この発明においては、ａ−３ｉ薄膜トランジスタに光を
照射すると、その光導電性により導通状態となるので、
いずれの箇所に短絡が生じた場合であっても、電圧を供
給する線とそれを検出する線との組合せにより必ず短絡
が検出できると共に、その欠陥部位が検出できる。
照射すると、その光導電性により導通状態となるので、
いずれの箇所に短絡が生じた場合であっても、電圧を供
給する線とそれを検出する線との組合せにより必ず短絡
が検出できると共に、その欠陥部位が検出できる。
以下、この発明をその一実施例を示す図面に基づいて説
明する。第１図はこの発明に係る液晶表示装置の欠陥検
査方法を用いて検査される液晶デイスプレィ （以下Ｌ
ＣＤという）の一部拡大平面図である。図においてＤ１
〜Ｄ、は映像信号を送るドレインラインであり、該ドレ
インラインＤ、〜Ｄ３に交差して画素を走査するゲート
ライン６１〜Ｇ４が設けられ、それらがマトリックス状
となっている。ドレインラインＤ１〜Ｄ、とゲートライ
ン６１〜Ｇ４とは９個のａ−Ｓｉの薄膜トランジスタ（
以下ＴＰＴという）ＴＩ＋ｌ〜Ｔ３．、のドレイン及び
ソースに各別に接続されている。またＴＰＴＴ、、、〜
Ｔ８，３のソースは画素として設けられた表示用電極で
あるＩＴＯＰ＋、＋〜Ｐ１，３に接続されている。
明する。第１図はこの発明に係る液晶表示装置の欠陥検
査方法を用いて検査される液晶デイスプレィ （以下Ｌ
ＣＤという）の一部拡大平面図である。図においてＤ１
〜Ｄ、は映像信号を送るドレインラインであり、該ドレ
インラインＤ、〜Ｄ３に交差して画素を走査するゲート
ライン６１〜Ｇ４が設けられ、それらがマトリックス状
となっている。ドレインラインＤ１〜Ｄ、とゲートライ
ン６１〜Ｇ４とは９個のａ−Ｓｉの薄膜トランジスタ（
以下ＴＰＴという）ＴＩ＋ｌ〜Ｔ３．、のドレイン及び
ソースに各別に接続されている。またＴＰＴＴ、、、〜
Ｔ８，３のソースは画素として設けられた表示用電極で
あるＩＴＯＰ＋、＋〜Ｐ１，３に接続されている。
またこのＬＣＤの欠陥を検査する欠陥検査装置において
は、２種類のプローブが設けられている。
は、２種類のプローブが設けられている。
即ち、１つは電圧印加用のプローブ２であり、他の１つ
は電流検出用のプローブ３である。そしてこれらのプロ
ーブ２及び同３をＬＣＤのゲートライン６１〜Ｇ４及び
ドレインラインＤ、−０３に接続させて電圧の印加及び
電流の検出を行い短絡及び断線の検出を行う。またこの
欠陥検査装置には光源ｌが設けられ、光源１によりＬＣ
Ｄに光を照射してＴＰＴを導通状態にすることができる
。
は電流検出用のプローブ３である。そしてこれらのプロ
ーブ２及び同３をＬＣＤのゲートライン６１〜Ｇ４及び
ドレインラインＤ、−０３に接続させて電圧の印加及び
電流の検出を行い短絡及び断線の検出を行う。またこの
欠陥検査装置には光源ｌが設けられ、光源１によりＬＣ
Ｄに光を照射してＴＰＴを導通状態にすることができる
。
いまＬＣＤに第１図に示す如くの３つのパターンの短絡
欠陥が生じた場合を例にこの発明方法の欠陥検出手順を
説明する。ＬＣＤの短絡部位は斜線で示してあり、第１
パターンはＩＴＯＰ＋、＋がゲートラインＧ２と短絡し
ている場合、第２パターンはＩＴＯＰＺ＋１がゲートラ
インＧ２と短絡している場合、第三パターンはＩＴＯｈ
、＋と同Ｐ１，２とがドレインラインＤ２を介して短絡
している場合を夫々示している。
欠陥が生じた場合を例にこの発明方法の欠陥検出手順を
説明する。ＬＣＤの短絡部位は斜線で示してあり、第１
パターンはＩＴＯＰ＋、＋がゲートラインＧ２と短絡し
ている場合、第２パターンはＩＴＯＰＺ＋１がゲートラ
インＧ２と短絡している場合、第三パターンはＩＴＯｈ
、＋と同Ｐ１，２とがドレインラインＤ２を介して短絡
している場合を夫々示している。
最初に光源ｌを点灯し、ＬＣＤに光を照射し、ＴＦＴＴ
ｌ、１〜Ｔ１．３を全て導通状態にする。次に例えばゲ
ートラインＧ２にプローブ２を接続して、電源から電圧
Ｖ、を印加すると、ＴＦＴ Ｔ＋、 ＋及びＴＦＴ Ｔ
ｔ、 ＋は導通状態であるので、ゲートラインＧ２から
の電流はＩＴＯＰｇ□及びＴＰＴ ’ｈ、 ＋並びにｒ
ＴＯＰ、、 、及びＴＦＴＴ＋、＋を介してドレインラ
インＤ１に流れ、ドレインラインＤ、にプローブ３を接
続することにより、電流を検出し、それにより第１パタ
ーン及び第２パターンの短絡を検出できる。またドレイ
ンラインＤｔにプローブ２を接続し、電源から電圧ｖ７
を与えると、電流がＩＴＯＰ＋、＋及びＴＦＴ Ｔ＊、
＋を介して流れ、プローブ３をドレインラインＤ、に
接続することにより、電流を検出し、それにより第３パ
ターンの短絡が検出できる。なお第３パターンの場合は
ドレインラインＤ、と同Ｄ３との短絡は検出できるが、
その位置までは検出できないので、さらにゲートライン
Ｇ、〜Ｇ、を走査してその欠陥部位を特定する。
ｌ、１〜Ｔ１．３を全て導通状態にする。次に例えばゲ
ートラインＧ２にプローブ２を接続して、電源から電圧
Ｖ、を印加すると、ＴＦＴ Ｔ＋、 ＋及びＴＦＴ Ｔ
ｔ、 ＋は導通状態であるので、ゲートラインＧ２から
の電流はＩＴＯＰｇ□及びＴＰＴ ’ｈ、 ＋並びにｒ
ＴＯＰ、、 、及びＴＦＴＴ＋、＋を介してドレインラ
インＤ１に流れ、ドレインラインＤ、にプローブ３を接
続することにより、電流を検出し、それにより第１パタ
ーン及び第２パターンの短絡を検出できる。またドレイ
ンラインＤｔにプローブ２を接続し、電源から電圧ｖ７
を与えると、電流がＩＴＯＰ＋、＋及びＴＦＴ Ｔ＊、
＋を介して流れ、プローブ３をドレインラインＤ、に
接続することにより、電流を検出し、それにより第３パ
ターンの短絡が検出できる。なお第３パターンの場合は
ドレインラインＤ、と同Ｄ３との短絡は検出できるが、
その位置までは検出できないので、さらにゲートライン
Ｇ、〜Ｇ、を走査してその欠陥部位を特定する。
なお、この実施例ではプローブを印加及び検出用に夫々
１つずつ用いたが、これは例示にすぎず、実際は複数の
ラインを１ブロツクとして同時に測定して検査の効率化
を図ることは言うまでもない。
１つずつ用いたが、これは例示にすぎず、実際は複数の
ラインを１ブロツクとして同時に測定して検査の効率化
を図ることは言うまでもない。
また、この実施例では短絡の検出について述べているが
、断線については従来と同様に各ラインの一端に電圧を
印加し、他端で電流を計測することにより検出できるこ
とは言うまでもない。
、断線については従来と同様に各ラインの一端に電圧を
印加し、他端で電流を計測することにより検出できるこ
とは言うまでもない。
以上、説明したとおり、この発明によればａ −ＳｉＴ
ＦＴを用いたアクティブマトリックス方式の液晶デイス
プレィ全面に光源からの光を照射して、夫々の画素のａ
−ＳｉＴＦＴを導通状態とすることにより、従来の方法
ではａ −Ｓｉ ＴＦＴが遮断状態となっていることに
より検出不能の場合の欠陥であっても検出可能となり、
検出精度が向上する等優れた効果を奏する。
ＦＴを用いたアクティブマトリックス方式の液晶デイス
プレィ全面に光源からの光を照射して、夫々の画素のａ
−ＳｉＴＦＴを導通状態とすることにより、従来の方法
ではａ −Ｓｉ ＴＦＴが遮断状態となっていることに
より検出不能の場合の欠陥であっても検出可能となり、
検出精度が向上する等優れた効果を奏する。
第１図はこの発明に係る液晶表示装置の欠陥検査方法を
用いて検査される液晶デイスプレィの一部拡大断面図、
第２図は液晶デイスプレィの構造を示す斜視図、第３図
は第２図の一部拡大平面図である。 １・・・光源 ２・・・プローブ ３・・・プローブＤ
、、１〜Ｄ７．７・・・ドレインラインＧ１，１〜Ｇ
、ｌ＋＋１・・・ゲートラインＴ１． Ｉ〜Ｔ ｌｌ＋
ｆｌ・・・薄膜トランジスタ弔 図 弔 図
用いて検査される液晶デイスプレィの一部拡大断面図、
第２図は液晶デイスプレィの構造を示す斜視図、第３図
は第２図の一部拡大平面図である。 １・・・光源 ２・・・プローブ ３・・・プローブＤ
、、１〜Ｄ７．７・・・ドレインラインＧ１，１〜Ｇ
、ｌ＋＋１・・・ゲートラインＴ１． Ｉ〜Ｔ ｌｌ＋
ｆｌ・・・薄膜トランジスタ弔 図 弔 図
Claims (1)
- 【特許請求の範囲】 １、ａ−Ｓｉの薄膜トランジスタを用いたアクティブマ
トリックス方式の液晶表示装置の任意の前記薄膜トラン
ジスタのゲート線又はドレイン線に電圧を印加し、そこ
に流れる電流を検出することにより、前記液晶表示装置
の欠陥部位を検出する欠陥検査方法において、 前記ａ−Ｓｉ薄膜トランジスタを導通状態とすべく光を
前記液晶表示装置に照射することを特徴とする液晶表示
装置の欠陥検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1063000A JPH02240688A (ja) | 1989-03-14 | 1989-03-14 | 液晶表示装置の欠陥検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1063000A JPH02240688A (ja) | 1989-03-14 | 1989-03-14 | 液晶表示装置の欠陥検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02240688A true JPH02240688A (ja) | 1990-09-25 |
Family
ID=13216616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1063000A Pending JPH02240688A (ja) | 1989-03-14 | 1989-03-14 | 液晶表示装置の欠陥検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02240688A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0590524A1 (en) * | 1992-09-29 | 1994-04-06 | Matsushita Electric Industrial Co., Ltd. | Defect detection and defect removal apparatus of thin film electronic device |
| EP0943951A1 (en) * | 1998-03-20 | 1999-09-22 | Nec Corporation | Optical surface inspection apparatus and inspecting method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246796A (ja) * | 1987-04-01 | 1988-10-13 | 松下電器産業株式会社 | アクテイブマトリツクスアレイの検査方法 |
-
1989
- 1989-03-14 JP JP1063000A patent/JPH02240688A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246796A (ja) * | 1987-04-01 | 1988-10-13 | 松下電器産業株式会社 | アクテイブマトリツクスアレイの検査方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0590524A1 (en) * | 1992-09-29 | 1994-04-06 | Matsushita Electric Industrial Co., Ltd. | Defect detection and defect removal apparatus of thin film electronic device |
| EP0943951A1 (en) * | 1998-03-20 | 1999-09-22 | Nec Corporation | Optical surface inspection apparatus and inspecting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI323360B (ja) | ||
| JPH0569410B2 (ja) | ||
| US5825196A (en) | Method for detecting defects in an active matrix liquid crystal display panel | |
| KR20040103998A (ko) | 액정표시소자의 검사 방법 및 장치와 리페어방법 및 장치 | |
| US20040222813A1 (en) | Method and apparatus for testing liquid crystal display | |
| KR101174156B1 (ko) | 평판 표시장치 | |
| JPH02240688A (ja) | 液晶表示装置の欠陥検査方法 | |
| KR100303207B1 (ko) | 검사회로를가지는박막트랜지스터매트릭스기판 | |
| KR100632680B1 (ko) | 액정표시장치의 어레이 기판 및 그 검사방법 | |
| JP3591713B2 (ja) | 液晶表示装置及びその検査方法 | |
| JPH07120694B2 (ja) | 液晶表示装置の検査装置及びその検査方法 | |
| JP3014915B2 (ja) | 多面取り薄膜トランジスタアレイ基板及びその検査方法 | |
| JP3439038B2 (ja) | 液晶ディスプレイ基板の検査方法及び装置 | |
| TW523595B (en) | Matrix substrate, its inspection method and liquid crystal display device | |
| JP3479170B2 (ja) | 液晶駆動基板の検査方法 | |
| JPH0769676B2 (ja) | アクティブマトリックスアレイおよびその検査方法 | |
| JPH02251931A (ja) | アクティブマトリックスアレイ | |
| JPH0648551Y2 (ja) | アクテイブマトリクス表示装置 | |
| JP2629213B2 (ja) | アクティブマトリックスアレイの検査方法および検査装置 | |
| JP2506847B2 (ja) | 反射型アクティブマトリックスアレイの製造方法 | |
| JPH0711639B2 (ja) | 薄膜トランジスタアレイの欠陥検査方法 | |
| KR20050053407A (ko) | 액정표시장치용 어레이기판 | |
| JP3428317B2 (ja) | 液晶パネルの検査方法 | |
| JPH03259184A (ja) | 薄膜トランジスタ基板の検査装置 | |
| Henley | Early detection and repair of AMLCD defects |