JPH0711639B2 - 薄膜トランジスタアレイの欠陥検査方法 - Google Patents
薄膜トランジスタアレイの欠陥検査方法Info
- Publication number
- JPH0711639B2 JPH0711639B2 JP61311066A JP31106686A JPH0711639B2 JP H0711639 B2 JPH0711639 B2 JP H0711639B2 JP 61311066 A JP61311066 A JP 61311066A JP 31106686 A JP31106686 A JP 31106686A JP H0711639 B2 JPH0711639 B2 JP H0711639B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- source
- transistor
- drain electrode
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、薄膜トランジスタ（TFT）アレイの欠陥検査
方法に関するものである。
方法に関するものである。
従来の技術 近年、産業機器の小型化に伴い従来からの表示装置であ
ったブラウン管に代わる薄型平面表示装置が要望されて
いる。種々ある平面表示装置のなかで液晶を用いた表示
装置は、消費電力が少なく電池駆動が可能である点など
から携帯用機器の表示装置として注目されている。画像
や文字を表示するための液晶表示装置のなかでTFTアレ
イを用いたアクティブマトリクス型の液晶表示装置は必
要な信号電圧を正確にかつ独立に各絵素に伝達すること
ができるのでクロストークがなくコントラスト比の大き
い表示が可能であり注目されている。しかし、アクティ
ブマトリクス型では画面全体に数十万個のトランジスタ
を作る必要があり、このトランジスタを含めたTFTアレ
イの欠陥をいかになくすかということが技術的課題であ
る。
ったブラウン管に代わる薄型平面表示装置が要望されて
いる。種々ある平面表示装置のなかで液晶を用いた表示
装置は、消費電力が少なく電池駆動が可能である点など
から携帯用機器の表示装置として注目されている。画像
や文字を表示するための液晶表示装置のなかでTFTアレ
イを用いたアクティブマトリクス型の液晶表示装置は必
要な信号電圧を正確にかつ独立に各絵素に伝達すること
ができるのでクロストークがなくコントラスト比の大き
い表示が可能であり注目されている。しかし、アクティ
ブマトリクス型では画面全体に数十万個のトランジスタ
を作る必要があり、このトランジスタを含めたTFTアレ
イの欠陥をいかになくすかということが技術的課題であ
る。
TFTアレイとしては、たとえば第６図に示すような構成
になっている。第６図において１はトランジスタであ
り、トランジスタ１のゲート電極はゲート線X1〜XM（Ｍ
は整数）へ、ソース電極はソース線Y1〜YN（Ｎは整数）
へ接続され、ドレイン電極は各々絵素電極２に接続され
ている。第６図のようなTFTアレイの欠陥のうち短絡欠
陥は構成される液晶表示装置の表示画質に重大な低下を
もたらす。トランジスタのゲート電極とソース電極の短
絡は、短絡部分を含むゲート線とソース線に接続されて
いる全絵素が点燈しなくなるいわゆる線欠陥となる。一
方、ゲート電極とドレイン電極の短絡およびソース電極
とドレイン電極の短絡は、その欠陥を含むトランジスタ
が接続されている絵素だけが影響を受けるいわゆる点欠
陥となる。
になっている。第６図において１はトランジスタであ
り、トランジスタ１のゲート電極はゲート線X1〜XM（Ｍ
は整数）へ、ソース電極はソース線Y1〜YN（Ｎは整数）
へ接続され、ドレイン電極は各々絵素電極２に接続され
ている。第６図のようなTFTアレイの欠陥のうち短絡欠
陥は構成される液晶表示装置の表示画質に重大な低下を
もたらす。トランジスタのゲート電極とソース電極の短
絡は、短絡部分を含むゲート線とソース線に接続されて
いる全絵素が点燈しなくなるいわゆる線欠陥となる。一
方、ゲート電極とドレイン電極の短絡およびソース電極
とドレイン電極の短絡は、その欠陥を含むトランジスタ
が接続されている絵素だけが影響を受けるいわゆる点欠
陥となる。
ここで、トランジスタのゲート電極とソース電極の短絡
欠陥の検査は、TFTアレイの信号線であるゲート線とソ
ース線が短絡状態となるため比較的容易に欠陥検査を行
なうことができる。第７図に従来のTFTアレイのゲート
電極とソース電極間の欠陥検査方法の一例の構成図を示
す。第７図において、51は電源、52は電流検出手段、S
11〜S1Mは電源51とゲート線X1〜XMとの接続をオン・オ
フするためのスイッチ、S21〜S2Nは電流検出手段52とソ
ース線Y1〜YNとの接続をオン・オフするためのスイッチ
であり、11はトランジスタのゲート電極とソース電極の
短絡欠陥を示している。この場合、電源51より供給した
電流がトランジスタのゲート電極とソース電極の短絡欠
陥11を通ってソース線に流れるためゲート線側のスイッ
チS11〜S1Mとソース線側のスイッチS21〜S2Nを順次走査
して電流検出手段52でソース線に流れ込む電流を検出す
ることでTFTアレイのゲート電極とソース電極間の欠陥
検査を行なうことができる。
欠陥の検査は、TFTアレイの信号線であるゲート線とソ
ース線が短絡状態となるため比較的容易に欠陥検査を行
なうことができる。第７図に従来のTFTアレイのゲート
電極とソース電極間の欠陥検査方法の一例の構成図を示
す。第７図において、51は電源、52は電流検出手段、S
11〜S1Mは電源51とゲート線X1〜XMとの接続をオン・オ
フするためのスイッチ、S21〜S2Nは電流検出手段52とソ
ース線Y1〜YNとの接続をオン・オフするためのスイッチ
であり、11はトランジスタのゲート電極とソース電極の
短絡欠陥を示している。この場合、電源51より供給した
電流がトランジスタのゲート電極とソース電極の短絡欠
陥11を通ってソース線に流れるためゲート線側のスイッ
チS11〜S1Mとソース線側のスイッチS21〜S2Nを順次走査
して電流検出手段52でソース線に流れ込む電流を検出す
ることでTFTアレイのゲート電極とソース電極間の欠陥
検査を行なうことができる。
トランジスタのゲート電極とドレイン電極、またはソー
ス電極とドレイン電極の短絡欠陥検査の場合は、一般の
TFTアレイではドレイン電極が絵素電極に接続されてい
るだけで外部へ引出されていないため複雑になる。第８
図に従来のゲート電極とドレイン電極間の欠陥検査方法
の一例の構成図を示す。第８図において、53はプロー
ブ、12はトランジスタのゲート電極とドレイン電極の短
絡欠陥を示している。以下、従来のゲート電極とドレイ
ン電極間の欠陥検査方法について簡単に説明する。上記
のようにドレイン電極には外部への引出し線がないため
第８図に示す例ではテストプローブ53を用いて絵素電極
２に接触し、ドレイン電極と電流検出手段52を接続して
いる。そして、テストプローブ53を順次移動させて短絡
欠陥12を通じてドレイン電極に流れ込む電流を電流検出
手段52で検出してゲート電極とドレイン電極間の欠陥検
査を行なう。
ス電極とドレイン電極の短絡欠陥検査の場合は、一般の
TFTアレイではドレイン電極が絵素電極に接続されてい
るだけで外部へ引出されていないため複雑になる。第８
図に従来のゲート電極とドレイン電極間の欠陥検査方法
の一例の構成図を示す。第８図において、53はプロー
ブ、12はトランジスタのゲート電極とドレイン電極の短
絡欠陥を示している。以下、従来のゲート電極とドレイ
ン電極間の欠陥検査方法について簡単に説明する。上記
のようにドレイン電極には外部への引出し線がないため
第８図に示す例ではテストプローブ53を用いて絵素電極
２に接触し、ドレイン電極と電流検出手段52を接続して
いる。そして、テストプローブ53を順次移動させて短絡
欠陥12を通じてドレイン電極に流れ込む電流を電流検出
手段52で検出してゲート電極とドレイン電極間の欠陥検
査を行なう。
第９図に従来のソース電極とドレイン電極間の欠陥検査
方法の一例の構成図を示す。第９図において13はトラン
ジスタのソース電極とドレイン電極の短絡欠陥を示して
いる。ソース電極とドレイン電極間の欠陥検査の場合も
ゲート電極とドレイン電極間の欠陥検査の場合と同様に
テストプローブ53を用いて絵素電極２と接続をとり、短
絡欠陥13を通じてドレイン電極に流れ込む電流を電流検
出手段52で検出して欠陥検査を行なう。
方法の一例の構成図を示す。第９図において13はトラン
ジスタのソース電極とドレイン電極の短絡欠陥を示して
いる。ソース電極とドレイン電極間の欠陥検査の場合も
ゲート電極とドレイン電極間の欠陥検査の場合と同様に
テストプローブ53を用いて絵素電極２と接続をとり、短
絡欠陥13を通じてドレイン電極に流れ込む電流を電流検
出手段52で検出して欠陥検査を行なう。
また、１つの絵素電極に対して２つのスイッチング用ト
ランジスタを設けた冗長構成のTFTアレイの欠陥検査方
法としては、たとえば特開昭61−212883号に記載のもの
がある。すなわち、任意のゲート線に選択電圧VGONを与
え、他のゲート線には非選択電圧VGOFFを与えた状態で
隣接するソース線間の抵抗を測定してその抵抗値よりト
ランジスタの短絡欠陥検査を行なう。
ランジスタを設けた冗長構成のTFTアレイの欠陥検査方
法としては、たとえば特開昭61−212883号に記載のもの
がある。すなわち、任意のゲート線に選択電圧VGONを与
え、他のゲート線には非選択電圧VGOFFを与えた状態で
隣接するソース線間の抵抗を測定してその抵抗値よりト
ランジスタの短絡欠陥検査を行なう。
発明が解決しようとする問題点 上記したように１つの絵素電圧に対しトランジスタを１
つ設けた構成のTFTアレイにおいてトランジスタのゲー
ト電極とソース電極間の欠陥検査は、ゲート線とソース
線が信号線として基板周辺に引出されているため比較的
容易に行なうことができるが、ゲート電極とドレイン電
極間、または、ソース電極とドレイン電極間の欠陥検査
はプローブ等を用いてドレイン電極もしくはドレイン電
極に接続されている絵素電極と直接接続をとり検査する
以外有効な手段はなかった。しかし、テストプローブを
用いる従来の検査方法では、テストプローブを直接ドレ
イン電極や絵素電極に接触させるため表面を損傷するお
それがあり、また、テストプローブを移動させながら全
トランジスタについて検査を行なわなければならないた
め検査に膨大な時間を要するという問題点を有してい
た。上記のような理由により液晶表示装置の点欠陥の原
因となるTFTアレイのゲート電極−ドレイン電極間の欠
陥検査およびソース電極−ドレイン電極間の欠陥検査は
ほとんど行なわれていないのが現状であった。
つ設けた構成のTFTアレイにおいてトランジスタのゲー
ト電極とソース電極間の欠陥検査は、ゲート線とソース
線が信号線として基板周辺に引出されているため比較的
容易に行なうことができるが、ゲート電極とドレイン電
極間、または、ソース電極とドレイン電極間の欠陥検査
はプローブ等を用いてドレイン電極もしくはドレイン電
極に接続されている絵素電極と直接接続をとり検査する
以外有効な手段はなかった。しかし、テストプローブを
用いる従来の検査方法では、テストプローブを直接ドレ
イン電極や絵素電極に接触させるため表面を損傷するお
それがあり、また、テストプローブを移動させながら全
トランジスタについて検査を行なわなければならないた
め検査に膨大な時間を要するという問題点を有してい
た。上記のような理由により液晶表示装置の点欠陥の原
因となるTFTアレイのゲート電極−ドレイン電極間の欠
陥検査およびソース電極−ドレイン電極間の欠陥検査は
ほとんど行なわれていないのが現状であった。
また、１つの絵素電極に対しトランジスタを２つ設けた
構成のTFTアレイにおいて、たとえば特開昭61−212883
号公報に記載されているようなソース線間の抵抗値を測
定して短絡欠陥検査を行なう場合、トランジスタのソー
ス電極とドレイン電極間の短絡欠陥の検出は可能である
が、ゲート電極とドレイン電極間に短絡欠陥がある場合
は隣接するソース線間に電流が流れる経路が存在しない
ため短絡欠陥の検出は行なえない。
構成のTFTアレイにおいて、たとえば特開昭61−212883
号公報に記載されているようなソース線間の抵抗値を測
定して短絡欠陥検査を行なう場合、トランジスタのソー
ス電極とドレイン電極間の短絡欠陥の検出は可能である
が、ゲート電極とドレイン電極間に短絡欠陥がある場合
は隣接するソース線間に電流が流れる経路が存在しない
ため短絡欠陥の検出は行なえない。
本発明はかかる点に鑑みてなされたもので、TFTアレイ
のゲート電極−ドレイン電極間の欠陥検査またはソース
電極−ドレイン電極間の欠陥検査を容易に行なうことが
できる検査方法を提供することを目的としている。
のゲート電極−ドレイン電極間の欠陥検査またはソース
電極−ドレイン電極間の欠陥検査を容易に行なうことが
できる検査方法を提供することを目的としている。
問題点を解決するための手段 本発明は上記問題点を解決するために、TFTアレイにお
いて、スイッチング素子であるトランジスタをオン状態
として、TFTアレイの欠陥部分と上記オン状態としたト
ランジスタを経由しTFTアレイのソース線に流れる電流
を検出することよりTFTアレイの欠陥検査を行なうもの
である。
いて、スイッチング素子であるトランジスタをオン状態
として、TFTアレイの欠陥部分と上記オン状態としたト
ランジスタを経由しTFTアレイのソース線に流れる電流
を検出することよりTFTアレイの欠陥検査を行なうもの
である。
作用 本発明は上記した構成より、TFTアレイにおいてスイッ
チング素子であるトランジスタをオン状態としてTFTア
レイのソース線に流れる電流を測定することで、トラン
ジスタのドレイン電極あるいは絵素電極にテストプロー
ブ等を接続させることなく基板周辺に引出されている信
号線を利用してTFTアレイのゲート電極−ドレイン電極
間の欠陥検査、もしくはソース電極−ドレイン電極間の
欠陥検査を行なうことができる。
チング素子であるトランジスタをオン状態としてTFTア
レイのソース線に流れる電流を測定することで、トラン
ジスタのドレイン電極あるいは絵素電極にテストプロー
ブ等を接続させることなく基板周辺に引出されている信
号線を利用してTFTアレイのゲート電極−ドレイン電極
間の欠陥検査、もしくはソース電極−ドレイン電極間の
欠陥検査を行なうことができる。
実施例 以下本発明の一実施例のTFTアレイの欠陥検査方法につ
いて図面を参照しながら説明する。第１図は本発明の一
実施例におけるTFTアレイの欠陥検査方法を示したもの
である。第１図において、X1〜XNはゲート線、Y1〜YNは
ソース線、１はトランジスタ、２は絵素電極、21はスイ
ッチング素子であるトランジスタ１のスイッチをオン状
態にすることができる電圧を発生することができる電
源、22は電流検出手段、S11〜S1Mと電源21はゲート線X1
〜XMとの接続をオン・オフするためのスイッチ、S21〜S
2Nは電流検出手段22とソース線Y1〜YNとの接続をオン・
オフするためのスイッチであり、12はトランジスタのゲ
ート電極とドレイン電極間の短絡欠陥を示している。
いて図面を参照しながら説明する。第１図は本発明の一
実施例におけるTFTアレイの欠陥検査方法を示したもの
である。第１図において、X1〜XNはゲート線、Y1〜YNは
ソース線、１はトランジスタ、２は絵素電極、21はスイ
ッチング素子であるトランジスタ１のスイッチをオン状
態にすることができる電圧を発生することができる電
源、22は電流検出手段、S11〜S1Mと電源21はゲート線X1
〜XMとの接続をオン・オフするためのスイッチ、S21〜S
2Nは電流検出手段22とソース線Y1〜YNとの接続をオン・
オフするためのスイッチであり、12はトランジスタのゲ
ート電極とドレイン電極間の短絡欠陥を示している。
以上のように構成された本実施例について以下その動作
を図面を参照しながら説明する。第１図においてスイッ
チS11を閉じてゲート線X1と電源21を接続し、ゲート線X
1に接続されている全てのトランジスタのスイッチをオ
ン状態とする。この時、トランジスタ１にゲート電極と
ドレイン電極間の短絡欠陥12があれば、ゲート線X1に流
れている電流は短絡欠陥12を通じてドレイン電極に流
れ、トランジスタ１のスイッチがオン状態であるためド
レイン電極からソース電極へと通常とは逆方向に流れて
ソース線Y2に流れ込む。したがって、ソース線側のスイ
ッチS21〜S2Nを順に閉じていく走査を行なえば、S22を
閉じた時ソース線Y2に流れ込んでいる電流が電流検出手
段22で検出されるのでトランジスタ１に短絡欠陥12があ
ることを検知することができる。ここで、トランジスタ
１がドレイン電極からソース電極へと通常とは逆方向に
信号を流すことができるのは、一般にTFTはソース電極
とドレイン電極が同様な構造に作られるためソース電極
とドレイン電極を逆にしても動作するからである。
を図面を参照しながら説明する。第１図においてスイッ
チS11を閉じてゲート線X1と電源21を接続し、ゲート線X
1に接続されている全てのトランジスタのスイッチをオ
ン状態とする。この時、トランジスタ１にゲート電極と
ドレイン電極間の短絡欠陥12があれば、ゲート線X1に流
れている電流は短絡欠陥12を通じてドレイン電極に流
れ、トランジスタ１のスイッチがオン状態であるためド
レイン電極からソース電極へと通常とは逆方向に流れて
ソース線Y2に流れ込む。したがって、ソース線側のスイ
ッチS21〜S2Nを順に閉じていく走査を行なえば、S22を
閉じた時ソース線Y2に流れ込んでいる電流が電流検出手
段22で検出されるのでトランジスタ１に短絡欠陥12があ
ることを検知することができる。ここで、トランジスタ
１がドレイン電極からソース電極へと通常とは逆方向に
信号を流すことができるのは、一般にTFTはソース電極
とドレイン電極が同様な構造に作られるためソース電極
とドレイン電極を逆にしても動作するからである。
このように、ゲート線側のスイッチS11〜S1Mとソース線
側のスイッチS21〜S2Nを順次閉じる走査を行なって電流
検出手段22でソース線に流れ込む電流を検出することで
TFTアレイのゲート電極とドレイン電極間の欠陥検査を
テストプローブ等を用いないで行なうことができる。
側のスイッチS21〜S2Nを順次閉じる走査を行なって電流
検出手段22でソース線に流れ込む電流を検出することで
TFTアレイのゲート電極とドレイン電極間の欠陥検査を
テストプローブ等を用いないで行なうことができる。
ところで、本実施例は第７図に示した従来のTFTアレイ
のゲート電極とソース電極間の欠陥検査方法の一例とほ
ぼ同じ構成である。しかし、ゲート電極とソース電極間
の短絡の場合は、ゲート線とソース線が完全に短絡状態
となるのに対し、本実施例では電流はトランジスタを通
ってソース線に流れるため、ソース線に流れる電流の大
きさは異なっており欠陥の種類の識別は容易である。言
い換えれば本実施例ではトランジスタのゲート電極とド
レイン電極間の欠陥検査を行なうと同時に、ゲート電極
とソース電極間の欠陥検査も行なうことが可能である。
のゲート電極とソース電極間の欠陥検査方法の一例とほ
ぼ同じ構成である。しかし、ゲート電極とソース電極間
の短絡の場合は、ゲート線とソース線が完全に短絡状態
となるのに対し、本実施例では電流はトランジスタを通
ってソース線に流れるため、ソース線に流れる電流の大
きさは異なっており欠陥の種類の識別は容易である。言
い換えれば本実施例ではトランジスタのゲート電極とド
レイン電極間の欠陥検査を行なうと同時に、ゲート電極
とソース電極間の欠陥検査も行なうことが可能である。
第２図に本発明の第２の実施例におけるTFTアレイの欠
陥検査方法を示す。第２図に示した構成のTFTアレイ
は、絵素電極２に対して第１のトランジスタ１と第２の
トランジスタ３を設け冗長構成としたものである。この
ような冗長構成のTFTアレイを用いると、第１のトラン
ジスタ１または第２のトランジスタ３だけで動作可能で
あるため欠陥対策に有利である（たとえば特開昭61−12
1034号公報）。
陥検査方法を示す。第２図に示した構成のTFTアレイ
は、絵素電極２に対して第１のトランジスタ１と第２の
トランジスタ３を設け冗長構成としたものである。この
ような冗長構成のTFTアレイを用いると、第１のトラン
ジスタ１または第２のトランジスタ３だけで動作可能で
あるため欠陥対策に有利である（たとえば特開昭61−12
1034号公報）。
以下本発明の第２の実施例についてその動作を説明す
る。まず、スイッチS11を閉じてゲート線X1と電源21を
接続し、ゲート線X1に接続されている全てのトランジス
タのスイッチをオン状態とする。この時、トランジスタ
１にゲート電極とドレイン電極間の短絡欠陥12があれ
ば、ゲート線X1に流れる電流は短絡欠陥12を通じてドレ
イン電極および絵素電極２に流れ込む。この状態でスイ
ッチS12も閉じてゲート線X1と隣接しているゲート線X2
も電源21と接続し、ゲート線X2に接続されている全ての
トランジスタのスイッチをオン状態とすると、短絡欠陥
12を通じて絵素電極２に流れ込んだ電流は、トランジス
タ３のドレイン電極からソース電極へと通常とは逆向き
に流れてソース線Y3へ流れ込む。したがって、ソース線
側のスイッチS21〜S2Nを順に閉じていく走査を行なえ
ば、S23を閉じた時ソース線Y3に流れ込んでいる電流が
電流検出手段22で検出されるのでトランジスタ１に短絡
欠陥12があることを検知することができる。このように
ゲート線側のスイッチS11〜S1Mとソース線側のスイッチ
S21〜S2Nを順次閉じる走査を行なって電流検出手段22で
ソース線に流れ込む電流を検出することでTFTアレイの
ゲート電極とドレイン電極間の欠陥検査をテストプロー
ブ等を用いないで行なうことができる。
る。まず、スイッチS11を閉じてゲート線X1と電源21を
接続し、ゲート線X1に接続されている全てのトランジス
タのスイッチをオン状態とする。この時、トランジスタ
１にゲート電極とドレイン電極間の短絡欠陥12があれ
ば、ゲート線X1に流れる電流は短絡欠陥12を通じてドレ
イン電極および絵素電極２に流れ込む。この状態でスイ
ッチS12も閉じてゲート線X1と隣接しているゲート線X2
も電源21と接続し、ゲート線X2に接続されている全ての
トランジスタのスイッチをオン状態とすると、短絡欠陥
12を通じて絵素電極２に流れ込んだ電流は、トランジス
タ３のドレイン電極からソース電極へと通常とは逆向き
に流れてソース線Y3へ流れ込む。したがって、ソース線
側のスイッチS21〜S2Nを順に閉じていく走査を行なえ
ば、S23を閉じた時ソース線Y3に流れ込んでいる電流が
電流検出手段22で検出されるのでトランジスタ１に短絡
欠陥12があることを検知することができる。このように
ゲート線側のスイッチS11〜S1Mとソース線側のスイッチ
S21〜S2Nを順次閉じる走査を行なって電流検出手段22で
ソース線に流れ込む電流を検出することでTFTアレイの
ゲート電極とドレイン電極間の欠陥検査をテストプロー
ブ等を用いないで行なうことができる。
第３図に本発明の第３の実施例におけるTFTアレイの欠
陥検査方法を示す。第３の実施例は、冗長構成のTFTア
レイにおけるトランジスタのソース電極とドレイン電極
間の欠陥検査方法を示すものである。
陥検査方法を示す。第３の実施例は、冗長構成のTFTア
レイにおけるトランジスタのソース電極とドレイン電極
間の欠陥検査方法を示すものである。
以下本発明の第３の実施例についてその動作を説明す
る。ソース線側に任意の大きさの電圧が出力できる第２
の電源23と、電源23とソース線Y1〜YNとの接続をオン・
オフするためのスイッチS31〜S3Nを設ける。そして、ス
イッチS31〜S3Nを順に閉じていく走査を行ない、電源23
とソース線を順次接続していく。この時、たとえば第３
図に示すようにゲート線X1とソース線Y2の交点にあるト
ランジスタ１にソース電極とドレイン電極間の短絡13が
あれば、スイッチS32を閉じて、電源23とソース線Y2を
接続するとソース線Y2に流れている電流は短絡欠陥13を
通じてドレイン電極および絵素電極２に流れ込む。この
状態でゲート線側のスイッチS12を閉じてゲート線X2と
電源21を接続し、ゲート線X2に接続されている全てのト
ランジスタのスイッチをオン状態とすると、短絡欠陥13
を通じて絵素電極２に流れ込んだ電流は、トランジスタ
３のドレイン電極からソース電極へと流れてソース線Y3
へ流れ込む。したがって、隣接するソース線側のスイッ
チS23を閉じればソース線Y3に流れ込んでいる電流が電
流検出手段22で検出されるのでトランジスタ１に短絡欠
陥13があることを検知することができる。このようにし
て、ゲート線側のスイッチS11〜S1Mとソース線側のスイ
ッチS21〜S2NおよびスイッチS31〜S3Nを順次閉じる走査
を行なって電流検出手段22でソース線に流れ込む電流を
検出することでTFTアレイのソース電極とドレイン電極
間の欠陥検査をテストプローブ等を用いないで行なうこ
とができる。
る。ソース線側に任意の大きさの電圧が出力できる第２
の電源23と、電源23とソース線Y1〜YNとの接続をオン・
オフするためのスイッチS31〜S3Nを設ける。そして、ス
イッチS31〜S3Nを順に閉じていく走査を行ない、電源23
とソース線を順次接続していく。この時、たとえば第３
図に示すようにゲート線X1とソース線Y2の交点にあるト
ランジスタ１にソース電極とドレイン電極間の短絡13が
あれば、スイッチS32を閉じて、電源23とソース線Y2を
接続するとソース線Y2に流れている電流は短絡欠陥13を
通じてドレイン電極および絵素電極２に流れ込む。この
状態でゲート線側のスイッチS12を閉じてゲート線X2と
電源21を接続し、ゲート線X2に接続されている全てのト
ランジスタのスイッチをオン状態とすると、短絡欠陥13
を通じて絵素電極２に流れ込んだ電流は、トランジスタ
３のドレイン電極からソース電極へと流れてソース線Y3
へ流れ込む。したがって、隣接するソース線側のスイッ
チS23を閉じればソース線Y3に流れ込んでいる電流が電
流検出手段22で検出されるのでトランジスタ１に短絡欠
陥13があることを検知することができる。このようにし
て、ゲート線側のスイッチS11〜S1Mとソース線側のスイ
ッチS21〜S2NおよびスイッチS31〜S3Nを順次閉じる走査
を行なって電流検出手段22でソース線に流れ込む電流を
検出することでTFTアレイのソース電極とドレイン電極
間の欠陥検査をテストプローブ等を用いないで行なうこ
とができる。
なお、第１の実施例において短絡欠陥はトランジスタの
ゲート電極とドレイン電極間にあるとしたが短絡欠陥の
部位はこれに限ったものではない。第４図は短絡欠陥の
部位を示した状態図であり、14はゲート電極と絵素電極
間の短絡欠陥を、15はゲート線と絵素電極間の短絡欠陥
を、16はゲート電線とドレイン電極間の短絡欠陥を示し
ている。第１の実施例では短絡欠陥がトランジスタのゲ
ート電極とドレイン電極間にある場合と同様にゲート電
極と絵素電極間、ゲート線と絵素電極間、ゲート線とド
レイン電極間にある場合も欠陥検査を行なうことができ
る。
ゲート電極とドレイン電極間にあるとしたが短絡欠陥の
部位はこれに限ったものではない。第４図は短絡欠陥の
部位を示した状態図であり、14はゲート電極と絵素電極
間の短絡欠陥を、15はゲート線と絵素電極間の短絡欠陥
を、16はゲート電線とドレイン電極間の短絡欠陥を示し
ている。第１の実施例では短絡欠陥がトランジスタのゲ
ート電極とドレイン電極間にある場合と同様にゲート電
極と絵素電極間、ゲート線と絵素電極間、ゲート線とド
レイン電極間にある場合も欠陥検査を行なうことができ
る。
また、第３の実施例において短絡欠陥はトランジスタの
ソース電極とドレイン電極間にあるとしたが欠陥の部位
はこれに限ったものではない。第５図は短絡欠陥の部位
を示した状態図であり、17はソース電極と絵素電極間の
短絡欠陥を、18はソース線と絵素電極間の短絡欠陥を、
19はソース線とドレイン電極間の短絡欠陥を示してい
る。第３の実施例では短絡欠陥がトランジスタのソース
電極とドレイン電極間にある場合と同様にソース電極と
絵素電極間、ソース線と絵素電極間、ソース線とドレイ
ン電極間にある場合も欠陥検査を行なうことができる。
ソース電極とドレイン電極間にあるとしたが欠陥の部位
はこれに限ったものではない。第５図は短絡欠陥の部位
を示した状態図であり、17はソース電極と絵素電極間の
短絡欠陥を、18はソース線と絵素電極間の短絡欠陥を、
19はソース線とドレイン電極間の短絡欠陥を示してい
る。第３の実施例では短絡欠陥がトランジスタのソース
電極とドレイン電極間にある場合と同様にソース電極と
絵素電極間、ソース線と絵素電極間、ソース線とドレイ
ン電極間にある場合も欠陥検査を行なうことができる。
発明の効果 以上説明してきたように本発明は、TFTアレイにおい
て、スイッチング素子であるトランジスタをオン状態と
して、欠陥部分とオン状態であるトランジスタを経由し
ソース線に流れる電流を検出することでTFTアレイの欠
陥検査を行なうように構成したことにより、トランジス
タのドレイン電極あるいは絵素電極にテストプローブ等
を接続させる必要がなく、TFTアレイのゲート電極−ド
レイン電極間、もしくはソース電極−ドレイン電極間の
欠陥検査をTFTアレイの表面を損傷することなく高速に
行なうことができる。
て、スイッチング素子であるトランジスタをオン状態と
して、欠陥部分とオン状態であるトランジスタを経由し
ソース線に流れる電流を検出することでTFTアレイの欠
陥検査を行なうように構成したことにより、トランジス
タのドレイン電極あるいは絵素電極にテストプローブ等
を接続させる必要がなく、TFTアレイのゲート電極−ド
レイン電極間、もしくはソース電極−ドレイン電極間の
欠陥検査をTFTアレイの表面を損傷することなく高速に
行なうことができる。
第１図は本発明の第１の実施例におけるTFTアレイの欠
陥検査方法を示す構成図、第２図は本発明の第２の実施
例におけるTFTアレイの欠陥検査方法を示す構成図、第
３図は本発明の第３の実施例におけるTFTアレイの欠陥
検査方法を示す構成図、第４図と第５図は短絡欠陥の部
位を示す状態図、第６図はTFTアレイの一例の構成図、
第７図〜第９図は従来のTFTアレイの欠陥検査方法を示
す構成図である。 1,3……トランジスタ、２……絵素電極、11,12,13……
短絡欠陥、21,23……電源、22……電流検出手段、X1〜X
M……ゲート線、Y1〜YN……ソース線、S11〜S1M,S21〜S
2N,S31〜S3N……スイッチ。
陥検査方法を示す構成図、第２図は本発明の第２の実施
例におけるTFTアレイの欠陥検査方法を示す構成図、第
３図は本発明の第３の実施例におけるTFTアレイの欠陥
検査方法を示す構成図、第４図と第５図は短絡欠陥の部
位を示す状態図、第６図はTFTアレイの一例の構成図、
第７図〜第９図は従来のTFTアレイの欠陥検査方法を示
す構成図である。 1,3……トランジスタ、２……絵素電極、11,12,13……
短絡欠陥、21,23……電源、22……電流検出手段、X1〜X
M……ゲート線、Y1〜YN……ソース線、S11〜S1M,S21〜S
2N,S31〜S3N……スイッチ。
Claims (1)
- 【請求項１】薄膜トランジスタアレイであって、スイッ
チング素子である薄膜トランジスタをオン状態として、
前記薄膜トランジスタアレイの欠陥部分と前記オン状態
とした薄膜トランジスタを経由し前記薄膜トランジスタ
アレイのソース線に流れる電流を検出することにより前
記薄膜トランジスタアレイの欠陥検査を行なうことを特
徴とする薄膜トランジスタアレイの欠陥検査方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61-74735 | 1986-04-01 | ||
| JP7473586 | 1986-04-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6352177A JPS6352177A (ja) | 1988-03-05 |
| JPH0711639B2 true JPH0711639B2 (ja) | 1995-02-08 |
Family
ID=13555788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61311066A Expired - Fee Related JPH0711639B2 (ja) | 1986-04-01 | 1986-12-29 | 薄膜トランジスタアレイの欠陥検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0711639B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0264473A (ja) * | 1988-08-31 | 1990-03-05 | Matsushita Electric Ind Co Ltd | 液晶表示パネル検査装置 |
| JP2008052111A (ja) * | 2006-08-25 | 2008-03-06 | Mitsubishi Electric Corp | Ｔｆｔアレイ基板、その検査方法および表示装置 |
| CN111897148B (zh) * | 2020-07-31 | 2023-07-18 | 深圳同兴达科技股份有限公司 | 一种液晶显示晶体管半导体层短路的测试方法 |
-
1986
- 1986-12-29 JP JP61311066A patent/JPH0711639B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6352177A (ja) | 1988-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100353955B1 (ko) | 신호라인 검사를 위한 액정표시장치 | |
| JP4281622B2 (ja) | 表示装置及び検査方法 | |
| EP0627722B1 (en) | Light valve device with failure detection circuit | |
| JPH06110069A (ja) | 電子部品の欠陥修復方法および欠陥修復装置 | |
| KR20040103998A (ko) | 액정표시소자의 검사 방법 및 장치와 리페어방법 및 장치 | |
| JP2010164714A (ja) | 表示体、検査装置、および検査方法 | |
| JPH0711639B2 (ja) | 薄膜トランジスタアレイの欠陥検査方法 | |
| JP2010243644A (ja) | 表示装置、および検査装置 | |
| JP2506840B2 (ja) | アクティブマトリックスアレイの検査方法 | |
| KR100303207B1 (ko) | 검사회로를가지는박막트랜지스터매트릭스기판 | |
| JP3591713B2 (ja) | 液晶表示装置及びその検査方法 | |
| JPH06100891B2 (ja) | 液晶表示装置の欠陥検査方法 | |
| JPH0769676B2 (ja) | アクティブマトリックスアレイおよびその検査方法 | |
| KR100632680B1 (ko) | 액정표시장치의 어레이 기판 및 그 검사방법 | |
| JP3266502B2 (ja) | 液晶表示装置の検査方法 | |
| JPH07120694B2 (ja) | 液晶表示装置の検査装置及びその検査方法 | |
| US20020153919A1 (en) | Potential sensor for detecting voltage of inspection target at non-contact condition to attain higher speed of inspection | |
| JP3439038B2 (ja) | 液晶ディスプレイ基板の検査方法及び装置 | |
| JP3290602B2 (ja) | 液晶表示装置の検査方法および液晶表示装置 | |
| KR100296551B1 (ko) | 액정표시장치의불량검사방법 | |
| KR100206568B1 (ko) | 게이트 라인 결함 감지 수단을 구비한 액정 표시 장치 | |
| JP2629213B2 (ja) | アクティブマトリックスアレイの検査方法および検査装置 | |
| JP2507085B2 (ja) | アクティブマトリクス基板の検査方法 | |
| JPH04314032A (ja) | 薄膜トランジスタの欠陥検査方法 | |
| JPH06281955A (ja) | アクティブマトリクス型表示装置のリーク検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |