JPH1062474A - 液晶ディスプレイ基板の検査方法及び装置 - Google Patents
液晶ディスプレイ基板の検査方法及び装置Info
- Publication number
- JPH1062474A JPH1062474A JP8222039A JP22203996A JPH1062474A JP H1062474 A JPH1062474 A JP H1062474A JP 8222039 A JP8222039 A JP 8222039A JP 22203996 A JP22203996 A JP 22203996A JP H1062474 A JPH1062474 A JP H1062474A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- crystal display
- display substrate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Of Optical Devices Or Fibers (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measurement Of Current Or Voltage (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】
【課題】 液晶ディスプレイ基板の検査に当たり、信頼
性良くかつ再現性が良い検査方法と検査装置を提供す
る。 【解決手段】 液晶ディスプレイ基板１上に配列された
画素電極５に対向して検査基板２１上にソース電極２
４、半導体２３、ドレイン電極２５からなるスイッチ素
子を配列し、この検査基板２１を画素電極５に接近させ
て画素電極５をソース電極２４、ドレイン電極２５を有
する電界効果トランジスタのゲート電極とし、画素電極
５への正常な電圧印加によりソース電極２４及びドレイ
ン電極２５間を導通させ、この導通を検出したものであ
る。
性良くかつ再現性が良い検査方法と検査装置を提供す
る。 【解決手段】 液晶ディスプレイ基板１上に配列された
画素電極５に対向して検査基板２１上にソース電極２
４、半導体２３、ドレイン電極２５からなるスイッチ素
子を配列し、この検査基板２１を画素電極５に接近させ
て画素電極５をソース電極２４、ドレイン電極２５を有
する電界効果トランジスタのゲート電極とし、画素電極
５への正常な電圧印加によりソース電極２４及びドレイ
ン電極２５間を導通させ、この導通を検出したものであ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示パネル等
に用いられる液晶ディスプレイ基板の欠陥を電気的に検
査する検査方法及び検査装置に関する。
に用いられる液晶ディスプレイ基板の欠陥を電気的に検
査する検査方法及び検査装置に関する。
【０００２】
【従来の技術】液晶テレビ等に用いられる高画素数の液
晶表示パネルとしては、アクティブマトリックス方式と
いわれるものが実用化されている。このアクティブマト
リックス方式は、液晶ディスプレイ基板上に画素に相応
する画素電極が備えられ、この画素電極にそれぞれ薄膜
トランジスタによるスイッチが備えられ、この画素電極
や薄膜トランジスタが２５〜５０万個、あるいは１００
万個以上マトリックス状に配列された各薄膜トランジス
タのゲート電極及びソース電極を行及び列に縦横に配線
されたゲート配線及びソース配線につなげた構造となっ
ており、ソース配線及びゲート配線での電圧印加の組合
せにより該当画素電極に電圧が印加され、液晶分子に電
界を加えるようになっている。
晶表示パネルとしては、アクティブマトリックス方式と
いわれるものが実用化されている。このアクティブマト
リックス方式は、液晶ディスプレイ基板上に画素に相応
する画素電極が備えられ、この画素電極にそれぞれ薄膜
トランジスタによるスイッチが備えられ、この画素電極
や薄膜トランジスタが２５〜５０万個、あるいは１００
万個以上マトリックス状に配列された各薄膜トランジス
タのゲート電極及びソース電極を行及び列に縦横に配線
されたゲート配線及びソース配線につなげた構造となっ
ており、ソース配線及びゲート配線での電圧印加の組合
せにより該当画素電極に電圧が印加され、液晶分子に電
界を加えるようになっている。
【０００３】このような液晶ディスプレイ基板にあって
は、薄膜トランジスタやゲート配線、ソース配線の断
線、短絡等の欠陥検査を行うことが必要であり、例えば
「特開平５−２６４４６１号公報」にて開示される図４
の如く、液晶ディスプレイ基板１に対向配置される電気
光学素子１０の上方から光を照射しその反射光を受光し
て欠陥の有無を検査するものがある。すなわち、基板２
上に画素電極５が備えられた検査対象物である液晶ディ
スプレイ基板１上に電場を印加することによって光学的
性質が変化する液晶シートやポッケルス結晶板等１０ａ
からなる電気光学素子１０を微小距離おいて対向配置
し、液晶ディスプレイ基板１上の画素電極５と電気光学
素子１０表面上の薄膜透明電極１０ｃとの間に電源１１
にて電圧を印加する。こうすることによって、液晶ディ
スプレイ基板１での欠陥の有無や状況に応じて各画素電
極５により発生する電界が変化し、このため電気光学素
子１０の光学的性質が種々変化することになり、光源１
２からの照射光が光反射体１０ｂによる反射光となって
受光器１３に受光される状態を観察することにより、電
気光学素子の光学的性質の変化の状態がモニタ１４にて
検知でき、ひいては液晶ディスプレイ基板１の欠陥の有
無や状態を知ることができる。
は、薄膜トランジスタやゲート配線、ソース配線の断
線、短絡等の欠陥検査を行うことが必要であり、例えば
「特開平５−２６４４６１号公報」にて開示される図４
の如く、液晶ディスプレイ基板１に対向配置される電気
光学素子１０の上方から光を照射しその反射光を受光し
て欠陥の有無を検査するものがある。すなわち、基板２
上に画素電極５が備えられた検査対象物である液晶ディ
スプレイ基板１上に電場を印加することによって光学的
性質が変化する液晶シートやポッケルス結晶板等１０ａ
からなる電気光学素子１０を微小距離おいて対向配置
し、液晶ディスプレイ基板１上の画素電極５と電気光学
素子１０表面上の薄膜透明電極１０ｃとの間に電源１１
にて電圧を印加する。こうすることによって、液晶ディ
スプレイ基板１での欠陥の有無や状況に応じて各画素電
極５により発生する電界が変化し、このため電気光学素
子１０の光学的性質が種々変化することになり、光源１
２からの照射光が光反射体１０ｂによる反射光となって
受光器１３に受光される状態を観察することにより、電
気光学素子の光学的性質の変化の状態がモニタ１４にて
検知でき、ひいては液晶ディスプレイ基板１の欠陥の有
無や状態を知ることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、図４に
て示す液晶ディスプレイ基板の検査装置は、検査の信頼
性、再現性につき課題がある。
て示す液晶ディスプレイ基板の検査装置は、検査の信頼
性、再現性につき課題がある。
【０００５】第一の課題は、照射光の光強度分布の不均
一性により、検査結果の信頼性や再現性の低下をもたら
すことがあることである。一般に照射された光束のスク
リーン上での光強度分布は、平行光線の場合はともかく
点光源とみなせる場合は特に光束に対して直角断面のス
クリーン上であっても光路長が異なり均一性確保は困難
であり、更には図４に示す装置では反射光の受光のため
光源１２が液晶ディスプレイ基板１に対して傾斜してお
り、液晶ディスプレイ基板１上では光源１２からの距離
が場所によって異なるため光強度分布の均一性確保は一
層困難なものとなる。そして、この光強度分布の不均一
性は、受光器の受光量レベルから良否判定を行う際のし
きい値設定を複雑にし、画像処理におけるシェーディン
グ処理などの煩雑な補正を必要とし、検査結果の信頼性
と再現性を低下させることになる。
一性により、検査結果の信頼性や再現性の低下をもたら
すことがあることである。一般に照射された光束のスク
リーン上での光強度分布は、平行光線の場合はともかく
点光源とみなせる場合は特に光束に対して直角断面のス
クリーン上であっても光路長が異なり均一性確保は困難
であり、更には図４に示す装置では反射光の受光のため
光源１２が液晶ディスプレイ基板１に対して傾斜してお
り、液晶ディスプレイ基板１上では光源１２からの距離
が場所によって異なるため光強度分布の均一性確保は一
層困難なものとなる。そして、この光強度分布の不均一
性は、受光器の受光量レベルから良否判定を行う際のし
きい値設定を複雑にし、画像処理におけるシェーディン
グ処理などの煩雑な補正を必要とし、検査結果の信頼性
と再現性を低下させることになる。
【０００６】第二の課題は、構造的に電気光学素子１０
の液晶ディスプレイ基板１表面の電界に対する感度が低
くならざるを得ないことである。電気光学素子１０とし
てポッケルス結晶板を用いても、構造上電界の大きさに
基づく反射光の偏光量は小さく、この偏光量を偏光板を
介して受光器１３で受光した場合も、受光量の変化が小
さい。そのため、実用的には電気光学素子１０としては
液晶シートが用いられる。この液晶シートも、液晶を透
明ケースに封入する必要があり、透明ケースが電気光学
素子１０である液晶を液晶ディスプレイ基板１表面から
遠ざけている。透明ケースとしては実用的には０．３mm
程度の厚みのガラス基板が必要であり、透明ケース表面
を数十μm まで液晶ディスプレイ基板１表面に接近させ
ても、肝心の電気光学素子１０である液晶の液晶ディス
プレイ基板１表面からの距離は数百μm に達してしま
う。その結果、液晶ディスプレイ基板１表面の電界に対
する透明ケース内の液晶の感度が小さくなる。電気光学
素子１０をポッケルス結晶板としてもあるいは液晶シー
トとしても、電界感度が小さくなり受光量の変化が少な
くなって、検査の信頼性や再現性が低いままである。
の液晶ディスプレイ基板１表面の電界に対する感度が低
くならざるを得ないことである。電気光学素子１０とし
てポッケルス結晶板を用いても、構造上電界の大きさに
基づく反射光の偏光量は小さく、この偏光量を偏光板を
介して受光器１３で受光した場合も、受光量の変化が小
さい。そのため、実用的には電気光学素子１０としては
液晶シートが用いられる。この液晶シートも、液晶を透
明ケースに封入する必要があり、透明ケースが電気光学
素子１０である液晶を液晶ディスプレイ基板１表面から
遠ざけている。透明ケースとしては実用的には０．３mm
程度の厚みのガラス基板が必要であり、透明ケース表面
を数十μm まで液晶ディスプレイ基板１表面に接近させ
ても、肝心の電気光学素子１０である液晶の液晶ディス
プレイ基板１表面からの距離は数百μm に達してしま
う。その結果、液晶ディスプレイ基板１表面の電界に対
する透明ケース内の液晶の感度が小さくなる。電気光学
素子１０をポッケルス結晶板としてもあるいは液晶シー
トとしても、電界感度が小さくなり受光量の変化が少な
くなって、検査の信頼性や再現性が低いままである。
【０００７】本発明は、上述の課題を解決し、検査の信
頼性と再現性の高い液晶ディスプレイ基板の検査方法及
び装置の提供を目的とする。
頼性と再現性の高い液晶ディスプレイ基板の検査方法及
び装置の提供を目的とする。
【０００８】
【課題を解決するための手段】上述の目的を達成する本
発明は次の発明特定事項を有する。 (1) 画素電極ごとに薄膜トランジスタが備えられこの薄
膜トランジスタのソース電極とゲート電極とが、格子状
に配列されたソース配線とゲート配線に接続された液晶
ディスプレイ基板の欠陥を検査する方法において、上記
液晶ディスプレイ基板上に配列した画素電極と検出基板
上に配列したスイッチ素子とを接近させて対向して配置
し、上記スイッチ素子のソース電極とドレイン電極との
間に電圧を印加すると共にこのスイッチ素子に対応する
画素電極のソース配線とゲート配線の双方又はいずれか
一方に電圧を印加し、この時上記スイッチ素子に流れる
電流値を検出する、ことを特徴とし、(2) 上記スイッチ
素子への電圧の印加と、このスイッチ素子に対応する画
素電極のソース配線とゲート配線の双方又はいずれか一
方への電圧の印加とを、同期させて順に行うことを特徴
とし、(3) 画素電極ごとに薄膜トランジスタが備えられ
この薄膜トランジスタのソース電極とゲート電極とが、
格子状に配列されたソース配線とゲート配線に接続され
た液晶ディスプレイ基板の欠陥を検査する装置におい
て、上記液晶ディスプレイ基板の画素電極に対応してソ
ース電極、半導体、ドレイン電極からなるスイッチ素子
を配列した検査基板を備え、この検査基板と液晶ディス
プレイ基板とを接近させて対向させ、上記画素電極にソ
ース配線とゲート配線とから電圧を印加する手段及び上
記ソース電極とドレイン電極との間に電圧を印加する手
段を備え、電圧が印加される画素電極とこの画素電極に
対応するスイッチ素子への電圧印加とを同期して行う手
段と備え、たことを特徴とする。
発明は次の発明特定事項を有する。 (1) 画素電極ごとに薄膜トランジスタが備えられこの薄
膜トランジスタのソース電極とゲート電極とが、格子状
に配列されたソース配線とゲート配線に接続された液晶
ディスプレイ基板の欠陥を検査する方法において、上記
液晶ディスプレイ基板上に配列した画素電極と検出基板
上に配列したスイッチ素子とを接近させて対向して配置
し、上記スイッチ素子のソース電極とドレイン電極との
間に電圧を印加すると共にこのスイッチ素子に対応する
画素電極のソース配線とゲート配線の双方又はいずれか
一方に電圧を印加し、この時上記スイッチ素子に流れる
電流値を検出する、ことを特徴とし、(2) 上記スイッチ
素子への電圧の印加と、このスイッチ素子に対応する画
素電極のソース配線とゲート配線の双方又はいずれか一
方への電圧の印加とを、同期させて順に行うことを特徴
とし、(3) 画素電極ごとに薄膜トランジスタが備えられ
この薄膜トランジスタのソース電極とゲート電極とが、
格子状に配列されたソース配線とゲート配線に接続され
た液晶ディスプレイ基板の欠陥を検査する装置におい
て、上記液晶ディスプレイ基板の画素電極に対応してソ
ース電極、半導体、ドレイン電極からなるスイッチ素子
を配列した検査基板を備え、この検査基板と液晶ディス
プレイ基板とを接近させて対向させ、上記画素電極にソ
ース配線とゲート配線とから電圧を印加する手段及び上
記ソース電極とドレイン電極との間に電圧を印加する手
段を備え、電圧が印加される画素電極とこの画素電極に
対応するスイッチ素子への電圧印加とを同期して行う手
段と備え、たことを特徴とする。
【０００９】一般にＮチャンネル形電界効果トランジス
タは、ソース電極とＰ形半導体とドレイン電極とゲート
電極で構成され、ゲート電極は絶縁膜を介してＰ形半導
体に接合されている。そしてソース電極とドレイン電極
との間に電圧を印加した状態でゲート電圧を印加する
と、ゲート電極とＰ形半導体及びドレイン電極との間に
発生する電界の作用によってソース電極から電子がゲー
ト電極側に引き寄せられソース電極とドレイン電極との
間に電子が存在するようになって電流の通路が出来上が
り、ソース電極とドレイン電極間の電流が発生するよう
になる。そしてこの電流の大きさはゲート電圧の増大に
比例して増加するが一定値に達すると飽和する。以上の
如き電界効果トランジスタの各部は、次のようにおきか
えられ、画素電極がゲート電極に相当し、ゲート電極と
半導体との間の絶縁膜は液晶ディスプレイ基板と検出基
板との間の微小間隔の空気層がそれに相当する。液晶デ
ィスプレイ基板側のソース配線やゲート配線の断線や短
絡または薄膜トランジスタの損傷等の欠陥があった場
合、その欠陥を有する配線や薄膜トランジスタに接続さ
れた画素電極には正常な電圧が印加されない。その結
果、画素電極が電界効果トランジスタのゲート電極とし
ての正常な電界を発生しなくなるので、その画素電極と
対向する検出基板側のソース電極とドレイン電極の間に
は正常な電流が発生しない。したがって、ソース電極と
ドレイン電極間の電流の大小を見ることによってその画
素電極に関連した配線または薄膜トランジスタの異常の
有無を検査することが出来る。以上はＮチャンネル形電
界効果トランジスタの原理に沿って説明したが、画素電
極に負の電圧を印加してＰチャンネル形電界効果トラン
ジスタを構成しても同様である。
タは、ソース電極とＰ形半導体とドレイン電極とゲート
電極で構成され、ゲート電極は絶縁膜を介してＰ形半導
体に接合されている。そしてソース電極とドレイン電極
との間に電圧を印加した状態でゲート電圧を印加する
と、ゲート電極とＰ形半導体及びドレイン電極との間に
発生する電界の作用によってソース電極から電子がゲー
ト電極側に引き寄せられソース電極とドレイン電極との
間に電子が存在するようになって電流の通路が出来上が
り、ソース電極とドレイン電極間の電流が発生するよう
になる。そしてこの電流の大きさはゲート電圧の増大に
比例して増加するが一定値に達すると飽和する。以上の
如き電界効果トランジスタの各部は、次のようにおきか
えられ、画素電極がゲート電極に相当し、ゲート電極と
半導体との間の絶縁膜は液晶ディスプレイ基板と検出基
板との間の微小間隔の空気層がそれに相当する。液晶デ
ィスプレイ基板側のソース配線やゲート配線の断線や短
絡または薄膜トランジスタの損傷等の欠陥があった場
合、その欠陥を有する配線や薄膜トランジスタに接続さ
れた画素電極には正常な電圧が印加されない。その結
果、画素電極が電界効果トランジスタのゲート電極とし
ての正常な電界を発生しなくなるので、その画素電極と
対向する検出基板側のソース電極とドレイン電極の間に
は正常な電流が発生しない。したがって、ソース電極と
ドレイン電極間の電流の大小を見ることによってその画
素電極に関連した配線または薄膜トランジスタの異常の
有無を検査することが出来る。以上はＮチャンネル形電
界効果トランジスタの原理に沿って説明したが、画素電
極に負の電圧を印加してＰチャンネル形電界効果トラン
ジスタを構成しても同様である。
【００１０】
【発明の実施の形態】ここで、本発明の実施の形態の一
例につき説明する。図３について、まずアクティブマト
リックス方式における液晶ディスプレイ基板１の基本構
成を説明する。例えばガラス基板などの基板２上には、
画素に応じて画素電極５がマトリックス状に配列されて
おり、この画素電極５に対応して薄膜トランジスタ６が
形成されている。この場合、画素電極５は薄膜トランジ
スタ６のドレイン電極と接続されている。また、基板２
上にはゲート配線４とソース配線３が各薄膜トランジス
タ６のゲート電極及びソース電極に接続されて複数列及
び複数行となるように形成されている。こうして、基板
２上には図３に示すようにソース配線３とゲート配線４
とが格子状に形成され、その間に画素電極５及び薄膜ト
ランジスタ６がマトリックス状に配列された構成となっ
ている。
例につき説明する。図３について、まずアクティブマト
リックス方式における液晶ディスプレイ基板１の基本構
成を説明する。例えばガラス基板などの基板２上には、
画素に応じて画素電極５がマトリックス状に配列されて
おり、この画素電極５に対応して薄膜トランジスタ６が
形成されている。この場合、画素電極５は薄膜トランジ
スタ６のドレイン電極と接続されている。また、基板２
上にはゲート配線４とソース配線３が各薄膜トランジス
タ６のゲート電極及びソース電極に接続されて複数列及
び複数行となるように形成されている。こうして、基板
２上には図３に示すようにソース配線３とゲート配線４
とが格子状に形成され、その間に画素電極５及び薄膜ト
ランジスタ６がマトリックス状に配列された構成となっ
ている。
【００１１】ソース配線３の一端は、電源１７を有する
ソースドライバ１５に接続され、ゲート配線４の一端も
電源２７を有するゲートドライバ１６に接続されてい
る。更に、ソースドライバ１５及びゲートドライバ１６
はそれぞれケーブル１８、１９を介してスキャナ２０に
接続され、このスキャナ２０によって任意のソース配線
３及びゲート配線４が選択され、その配線の交点の画素
電極５にスイッチである薄膜トランジスタ６を介して電
圧が印加される。
ソースドライバ１５に接続され、ゲート配線４の一端も
電源２７を有するゲートドライバ１６に接続されてい
る。更に、ソースドライバ１５及びゲートドライバ１６
はそれぞれケーブル１８、１９を介してスキャナ２０に
接続され、このスキャナ２０によって任意のソース配線
３及びゲート配線４が選択され、その配線の交点の画素
電極５にスイッチである薄膜トランジスタ６を介して電
圧が印加される。
【００１２】このような液晶ディスプレイ基板１を検査
対象としてソース配線３やゲート配線４の断線や短絡あ
るいは薄膜トランジスタの欠陥を検査するについては、
図１、図２に示す検査装置が備えられる。図１におい
て、１は検査対象の液晶ディスプレイ基板、５は画素電
極であり、薄膜トランジスタ６、ソース配線３、ゲート
配線４、ソースドライバ１５内のスイッチ２９、ゲート
ドライバ１６内のスイッチ２８は模擬的に示してある。
また、１７、２７は各ドライバ１５、１６の電源であ
る。本検査装置では、この検査対象である液晶ディスプ
レイ基板１の表面側に十μm 前後の微小間隔δを介して
検出基板２１が対向配置されている。この検出基板２１
はガラス基板２２上に、Ｐ形半導体２３とＮ形のソース
電極２４とドレイン電極２５からなるスイッチ素子２６
か設けられる構成を有しており、Ｐ形半導体２３の中央
部に画素電極５が前記微小間隔δを介して対面してい
る。ここで、ソース電極２４は電源３２により電圧が印
加されており、ドレイン電極２５はスイッチ３０を介し
て電流計であるＤ／Ａ変換器３１に接続されている。
対象としてソース配線３やゲート配線４の断線や短絡あ
るいは薄膜トランジスタの欠陥を検査するについては、
図１、図２に示す検査装置が備えられる。図１におい
て、１は検査対象の液晶ディスプレイ基板、５は画素電
極であり、薄膜トランジスタ６、ソース配線３、ゲート
配線４、ソースドライバ１５内のスイッチ２９、ゲート
ドライバ１６内のスイッチ２８は模擬的に示してある。
また、１７、２７は各ドライバ１５、１６の電源であ
る。本検査装置では、この検査対象である液晶ディスプ
レイ基板１の表面側に十μm 前後の微小間隔δを介して
検出基板２１が対向配置されている。この検出基板２１
はガラス基板２２上に、Ｐ形半導体２３とＮ形のソース
電極２４とドレイン電極２５からなるスイッチ素子２６
か設けられる構成を有しており、Ｐ形半導体２３の中央
部に画素電極５が前記微小間隔δを介して対面してい
る。ここで、ソース電極２４は電源３２により電圧が印
加されており、ドレイン電極２５はスイッチ３０を介し
て電流計であるＤ／Ａ変換器３１に接続されている。
【００１３】かかる構造にあって、スイッチ２８、２
９、３０を閉じた状態でソース配線３とゲート配線４に
断線や短絡の欠陥がなく、また薄膜トランジスタ６に異
常がない場合、画素電極５には電源１７から正常な電圧
が印加され、Ｐ形半導体２３及びドレイン電極２５と画
素電極５との間に正常な電界が作用する。その場合、Ｐ
形半導体２３とソース電極２４とドレイン電極２５及び
画素電極５は電界効果トランジスタを構成し、画素電極
５はこの電界効果トランジスタのゲート電極として作用
する。その結果、Ｐ形半導体２３の中の図示しない正孔
はガラス基板２２側へ押しやられ、ソース電極２４から
流出する電子が図中に黒点で示すように画素電極５側に
引き寄せられてソース電極２４とドレイン電極２５の間
に電流の通路が出来上がり、Ｄ／Ａ変換器３１で電流が
検出される。もしソース配線３とゲート配線４に断線や
短絡があるかまたは薄膜トランジスタ６が作動しない場
合には、画素電極５に正常な電圧が印加されないので、
Ｄ／Ａ変換器３１では正常な電流値が検出されない。こ
うして画素電極５に正常な電圧が印加されれば、対向す
る電界効果トランジスタが導通し電流計を動かすことに
なる。
９、３０を閉じた状態でソース配線３とゲート配線４に
断線や短絡の欠陥がなく、また薄膜トランジスタ６に異
常がない場合、画素電極５には電源１７から正常な電圧
が印加され、Ｐ形半導体２３及びドレイン電極２５と画
素電極５との間に正常な電界が作用する。その場合、Ｐ
形半導体２３とソース電極２４とドレイン電極２５及び
画素電極５は電界効果トランジスタを構成し、画素電極
５はこの電界効果トランジスタのゲート電極として作用
する。その結果、Ｐ形半導体２３の中の図示しない正孔
はガラス基板２２側へ押しやられ、ソース電極２４から
流出する電子が図中に黒点で示すように画素電極５側に
引き寄せられてソース電極２４とドレイン電極２５の間
に電流の通路が出来上がり、Ｄ／Ａ変換器３１で電流が
検出される。もしソース配線３とゲート配線４に断線や
短絡があるかまたは薄膜トランジスタ６が作動しない場
合には、画素電極５に正常な電圧が印加されないので、
Ｄ／Ａ変換器３１では正常な電流値が検出されない。こ
うして画素電極５に正常な電圧が印加されれば、対向す
る電界効果トランジスタが導通し電流計を動かすことに
なる。
【００１４】図２は上記の動作原理による検査を高速か
つシステム的に行うための検査装置の基本構成及び動作
原理を説明するための図である。図２において、複数の
スイッチ素子２６の各ソース電極２４はそれぞれ電源３
２により電圧を印加され、各ドレイン電極２５もそれぞ
れスイッチ３０を介して電流計であるＤ／Ａ変換器３１
に接続されている。複数のスイッチ３０は破線で示すセ
ンサードライバ３４を構成し、このセンサードライバ３
４では信号線３５を介してスキャナ２０によりいずれか
のスイッチ素子２６のドレイン電極２５がＤ／Ａ変換器
３１に接続されるように制御が行われる。同時にスキャ
ナ２０は、信号線３６を介してＤ／Ａ変換器３１に流れ
る電流がどのスイッチ３０を閉じた時のものであるかを
主制御装置３８に伝達する。このため、スキャナ２０に
よる信号線３５からのスイッチ３０選択信号が信号線３
６にて主制御装置３８に入り、このときの電流値が信号
線３７から主制御装置３８に入力されることになる。
つシステム的に行うための検査装置の基本構成及び動作
原理を説明するための図である。図２において、複数の
スイッチ素子２６の各ソース電極２４はそれぞれ電源３
２により電圧を印加され、各ドレイン電極２５もそれぞ
れスイッチ３０を介して電流計であるＤ／Ａ変換器３１
に接続されている。複数のスイッチ３０は破線で示すセ
ンサードライバ３４を構成し、このセンサードライバ３
４では信号線３５を介してスキャナ２０によりいずれか
のスイッチ素子２６のドレイン電極２５がＤ／Ａ変換器
３１に接続されるように制御が行われる。同時にスキャ
ナ２０は、信号線３６を介してＤ／Ａ変換器３１に流れ
る電流がどのスイッチ３０を閉じた時のものであるかを
主制御装置３８に伝達する。このため、スキャナ２０に
よる信号線３５からのスイッチ３０選択信号が信号線３
６にて主制御装置３８に入り、このときの電流値が信号
線３７から主制御装置３８に入力されることになる。
【００１５】このため、スキャナ２０はスイッチ３０を
選択することになり、ひいてはスイッチ素子２６を選択
することになり、これと同期してスキャナ２０は図３に
示すようにケーブル１８、１９を介して電圧を印加すべ
きソース配線３とゲート配線４が選択され電圧が印加さ
れる画素電極５が選択される。したがって、スキャナ２
０にて画素電極５を選択し、これと対向するスイッチ素
子２６のスイッチ３０を選択することにより、欠陥がな
く正常であればＤ／Ａ変換器３１に正常な電流値が流
れ、例えば断線異常であれば流れない。これを主制御装
置３８にて順に記憶しておけば欠陥箇所が特定できるこ
とになる。
選択することになり、ひいてはスイッチ素子２６を選択
することになり、これと同期してスキャナ２０は図３に
示すようにケーブル１８、１９を介して電圧を印加すべ
きソース配線３とゲート配線４が選択され電圧が印加さ
れる画素電極５が選択される。したがって、スキャナ２
０にて画素電極５を選択し、これと対向するスイッチ素
子２６のスイッチ３０を選択することにより、欠陥がな
く正常であればＤ／Ａ変換器３１に正常な電流値が流
れ、例えば断線異常であれば流れない。これを主制御装
置３８にて順に記憶しておけば欠陥箇所が特定できるこ
とになる。
【００１６】画素電極５のゲート配線４とソース配線３
の断線や短絡等の欠陥検査方法は次のようになる。先ず
ゲート配線４とソース配線３のいずれか一方にあるいは
薄膜トランジスタ６での断線があった場合、その配線に
関連する画素電極５には電圧が印加されない。したがっ
て、スキャナ２０により電圧を印加すべき画素電極５を
順次切り換えていき、その画素電極５に対面したスイッ
チ素子３０の電流値を順次切り換えて測定することによ
り、どの画素電極５に対応したスイッチ素子３０に正常
な電流が流れなかったかが分かり、どの画素電極５に関
連した配線あるいは薄膜トランジスタ６に断線があるか
を検査することができる。ゲート配線４またはソース配
線３に短絡があった場合、それに対応する画素電極はス
キャナ２０ではソース配線３及びゲート配線４双方にて
電圧印加の選択を指定しないにも拘らず片方の配線にて
電圧が印加されるという現象が生じる。したがって、画
素電極の一方のソース又はゲート配線を電圧印加の選択
をし、他方のゲート又はソース配線に電圧印加の選択を
しないようにして、各画素電極に対応するスイッチ素子
の電流値を測定していけば短絡の有無を検査することが
できる。このことは、薄膜トランジスタ６の短絡にも応
用できる。なお、電源１７は直流電源だけではなく交流
電源や正負のパルス電圧を発生する電源とすることも有
り得る。
の断線や短絡等の欠陥検査方法は次のようになる。先ず
ゲート配線４とソース配線３のいずれか一方にあるいは
薄膜トランジスタ６での断線があった場合、その配線に
関連する画素電極５には電圧が印加されない。したがっ
て、スキャナ２０により電圧を印加すべき画素電極５を
順次切り換えていき、その画素電極５に対面したスイッ
チ素子３０の電流値を順次切り換えて測定することによ
り、どの画素電極５に対応したスイッチ素子３０に正常
な電流が流れなかったかが分かり、どの画素電極５に関
連した配線あるいは薄膜トランジスタ６に断線があるか
を検査することができる。ゲート配線４またはソース配
線３に短絡があった場合、それに対応する画素電極はス
キャナ２０ではソース配線３及びゲート配線４双方にて
電圧印加の選択を指定しないにも拘らず片方の配線にて
電圧が印加されるという現象が生じる。したがって、画
素電極の一方のソース又はゲート配線を電圧印加の選択
をし、他方のゲート又はソース配線に電圧印加の選択を
しないようにして、各画素電極に対応するスイッチ素子
の電流値を測定していけば短絡の有無を検査することが
できる。このことは、薄膜トランジスタ６の短絡にも応
用できる。なお、電源１７は直流電源だけではなく交流
電源や正負のパルス電圧を発生する電源とすることも有
り得る。
【００１７】
【発明の効果】以上で説明したように、本発明の検査装
置は、画素電極に印加された電圧で発生する電界の変化
を用いる点では従来の検査装置と同様であるが、電界の
変化を電気光学的素子による反射光の変化に置き換える
ことなく、電界の変化を電界効果トランジスタの原理を
応用して直接電気的に検出する。そのため、光強度分布
の不均一性や電気光学的素子の検出感度に起因する課題
を解決するとともに、各画素電極と１対１に対応したス
イッチ素子の電流値で各画素電極に関連した欠陥を検査
するので、信頼性と再現性が高く欠陥修正箇所の特定が
容易な検査が行えると言う効果を有する。
置は、画素電極に印加された電圧で発生する電界の変化
を用いる点では従来の検査装置と同様であるが、電界の
変化を電気光学的素子による反射光の変化に置き換える
ことなく、電界の変化を電界効果トランジスタの原理を
応用して直接電気的に検出する。そのため、光強度分布
の不均一性や電気光学的素子の検出感度に起因する課題
を解決するとともに、各画素電極と１対１に対応したス
イッチ素子の電流値で各画素電極に関連した欠陥を検査
するので、信頼性と再現性が高く欠陥修正箇所の特定が
容易な検査が行えると言う効果を有する。
【図１】液晶ディスプレイ基板の検査装置の概略構成
図。
図。
【図２】図１の検査装置の概要図。
【図３】液晶ディスプレイ基板の一例の平面図。
【図４】従来の検査装置の構成図。
１ 液晶ディスプレイ基板 ３ ソース配線 ４ ゲート配線 ５ 画素電極 ６ 薄膜トランジスタ ２４ ソース電極 ２３ 半導体 ２５ ドレイン電極 ２６ スイッチ素子 ２１ 検出基板 １７、２７、３２ 電源 ３１ Ｄ／Ａ変換器（電流検出器）
Claims (3)
- 【請求項１】 画素電極ごとに薄膜トランジスタが備え
られこの薄膜トランジスタのソース電極とゲート電極と
が、格子状に配列されたソース配線とゲート配線に接続
された液晶ディスプレイ基板の欠陥を検査する方法にお
いて、 上記液晶ディスプレイ基板上に配列した画素電極と検出
基板上に配列したスイッチ素子とを接近させて対向して
配置し、 上記スイッチ素子のソース電極とドレイン電極との間に
電圧を印加すると共にこのスイッチ素子に対応する画素
電極のソース配線とゲート配線の双方又はいずれか一方
に電圧を印加し、 この時上記スイッチ素子に流れる電流値を検出すること
を特徴とする液晶ディスプレイ基板の検査方法。 - 【請求項２】 上記スイッチ素子への電圧の印加と、こ
のスイッチ素子に対応する画素電極のソース配線とゲー
ト配線の双方又はいずれか一方への電圧の印加とを、同
期させて順に行うことを特徴とする液晶ディスプレイ基
板の検査方法。 - 【請求項３】 画素電極ごとに薄膜トランジスタが備え
られこの薄膜トランジスタのソース電極とゲート電極と
が、格子状に配列されたソース配線とゲート配線に接続
された液晶ディスプレイ基板の欠陥を検査する装置にお
いて、 上記液晶ディスプレイ基板の画素電極に対応してソース
電極、半導体、ドレイン電極からなるスイッチ素子を配
列した検査基板を備え、この検査基板と液晶ディスプレ
イ基板とを接近させて対向させ、 上記画素電極にソース配線とゲート配線とから電圧を印
加する手段及び上記ソース電極とドレイン電極との間に
電圧を印加する手段を備え、 電圧が印加される画素電極とこの画素電極に対応するス
イッチ素子への電圧印加とを同期して行う手段と備え、 たことを特徴とする液晶ディスプレイ基板の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22203996A JP3439038B2 (ja) | 1996-08-23 | 1996-08-23 | 液晶ディスプレイ基板の検査方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22203996A JP3439038B2 (ja) | 1996-08-23 | 1996-08-23 | 液晶ディスプレイ基板の検査方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1062474A true JPH1062474A (ja) | 1998-03-06 |
| JP3439038B2 JP3439038B2 (ja) | 2003-08-25 |
Family
ID=16776134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22203996A Expired - Fee Related JP3439038B2 (ja) | 1996-08-23 | 1996-08-23 | 液晶ディスプレイ基板の検査方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3439038B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667632B2 (en) | 1999-11-01 | 2003-12-23 | Mitsubishi Heavy Industries, Ltd. | Potential sensor for detecting voltage of inspection target at non-contact condition to attain higher speed of inspection |
| US7081908B2 (en) | 2001-02-22 | 2006-07-25 | Mitsubishi Heavy Industries, Ltd. | Apparatus and method for testing electrode structure for thin display device using FET function |
| JP2007248202A (ja) * | 2006-03-15 | 2007-09-27 | Micronics Japan Co Ltd | 表示用基板の検査に用いるセンサ基板及びこれを用いる表示用基板の検査方法 |
| CN105675960A (zh) * | 2016-02-19 | 2016-06-15 | 中国科学院力学研究所 | 一种测量压电器件开路电压的装置和方法 |
-
1996
- 1996-08-23 JP JP22203996A patent/JP3439038B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667632B2 (en) | 1999-11-01 | 2003-12-23 | Mitsubishi Heavy Industries, Ltd. | Potential sensor for detecting voltage of inspection target at non-contact condition to attain higher speed of inspection |
| US7081908B2 (en) | 2001-02-22 | 2006-07-25 | Mitsubishi Heavy Industries, Ltd. | Apparatus and method for testing electrode structure for thin display device using FET function |
| JP2007248202A (ja) * | 2006-03-15 | 2007-09-27 | Micronics Japan Co Ltd | 表示用基板の検査に用いるセンサ基板及びこれを用いる表示用基板の検査方法 |
| CN105675960A (zh) * | 2016-02-19 | 2016-06-15 | 中国科学院力学研究所 | 一种测量压电器件开路电压的装置和方法 |
| CN105675960B (zh) * | 2016-02-19 | 2018-09-18 | 中国科学院力学研究所 | 一种测量压电器件开路电压的装置和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3439038B2 (ja) | 2003-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101226532B1 (ko) | 스위치 제어 유닛, 액정 셀 조립 후 검사 장치와 방법 | |
| US5432461A (en) | Method of testing active matrix liquid crystal display substrates | |
| JP3220762B2 (ja) | アクティブ・マトリックスｌｃｄパネル自動検査修理装置と方法 | |
| US7317325B2 (en) | Line short localization in LCD pixel arrays | |
| KR20040095049A (ko) | 액정표시장치의 검사방법 및 장치 | |
| JP2004264035A (ja) | プローブ装置及びそれを用いたディスプレイ基板の試験装置 | |
| KR0142014B1 (ko) | 표시장치의 검사장치 및 검사방법 | |
| JP3439038B2 (ja) | 液晶ディスプレイ基板の検査方法及び装置 | |
| KR100632680B1 (ko) | 액정표시장치의 어레이 기판 및 그 검사방법 | |
| JP2007171428A (ja) | 表示パネルの製造方法、検査方法および検査装置 | |
| JP2007199429A (ja) | 液晶表示パネルの製造方法、検査方法および検査装置 | |
| US20150235582A1 (en) | Array substrate, method for inspecting array substrate, and method for inspecting display panel | |
| US20060097744A1 (en) | Apparatus and method for inspecting thin film transistor active matrix substrate | |
| JP3010712B2 (ja) | アクティブマトリクス基板の欠陥修復方法 | |
| JP3485166B2 (ja) | 液晶表示装置の検査方法および検査装置 | |
| JP2004045763A (ja) | 液晶表示パネル検査方法及びその検査装置 | |
| US11682327B2 (en) | Substrate for electro-optical device, electro-optical device, and electronic apparatus, method for manufacturing electro-optical device, and inspection circuit | |
| KR20020063371A (ko) | 액정표시 패널 검사장치 | |
| JPH07120694B2 (ja) | 液晶表示装置の検査装置及びその検査方法 | |
| JP2000214423A (ja) | 液晶表示装置の検査方法および検査装置 | |
| KR100928925B1 (ko) | 얼라인 마크를 포함하는 스위칭 소자 어레이 기판 | |
| JP2563958B2 (ja) | 液晶ディスプレイ検査装置 | |
| JP2579893B2 (ja) | スイッチング素子を有したアクティブ基板の欠陥検査装置および欠陥検査方法 | |
| JP2001337051A (ja) | 基板製品検査装置、基板製品検査方法、及び検査用プローブ | |
| JPH07113727B2 (ja) | アクティブマトリックスアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030506 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |