JP2004264348A - 薄膜トランジスタアクティブマトリクス基板の検査装置及び方法 - Google Patents

薄膜トランジスタアクティブマトリクス基板の検査装置及び方法 Download PDF

Info

Publication number
JP2004264348A
JP2004264348A JP2003030511A JP2003030511A JP2004264348A JP 2004264348 A JP2004264348 A JP 2004264348A JP 2003030511 A JP2003030511 A JP 2003030511A JP 2003030511 A JP2003030511 A JP 2003030511A JP 2004264348 A JP2004264348 A JP 2004264348A
Authority
JP
Japan
Prior art keywords
substrate
probe
inspection
thin film
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003030511A
Other languages
English (en)
Inventor
Takeshi Tejima
手嶋 剛
Toshiaki Ueno
俊明 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Priority to JP2003030511A priority Critical patent/JP2004264348A/ja
Priority to CNA2004800036421A priority patent/CN1748151A/zh
Priority to KR1020057014433A priority patent/KR20050107751A/ko
Priority to PCT/JP2004/000788 priority patent/WO2004070403A1/ja
Priority to US10/541,279 priority patent/US20060097744A1/en
Priority to TW093102300A priority patent/TW200419165A/zh
Publication of JP2004264348A publication Critical patent/JP2004264348A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/312Contactless testing by capacitive methods
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】高いスループットで、有機EL用の基板にも適した非接触型のTFTアレイ基板検査装置および方法を提供する。
【解決手段】上記課題は、薄膜トランジスタアクティブマトリクス基板にプローブを対向させる工程と、前記基板と前記プローブの間に誘電性流体を供給する工程と、前記基板と前記プローブとを含む閉回路に電源を供給する工程と、前記電源により前記閉回路に流れる信号を検出する工程を有する前記基板を検査する検査方法により解決される。
【選択図】図1

Description

【0001】
【発明の属する技術分野】
本発明は、薄膜トランジスタアクティブマトリクス基板の検査装置および検査方法に関する。
【0002】
【従来の技術】
近年、液晶ディスプレイや有機ELディスプレイに代表されるフラットパネルディスプレイは、高い画像品質を実現するために薄膜トランジスタ(TFT)を用いたアクティブマトリクス方式が主流になっている。TFT方式の液晶または有機ELパネルの生産においては、高価な液晶や有機EL材料の無駄を防ぐため、TFTアレイをガラス基板上に形成した段階、即ち液晶の封入あるいは有機EL塗布工程の前に、完成したTFTアレイが動作するか否かを電気的に試験するTFTアレイテストが非常に重要である。すなわち、液晶の封入あるいは有機EL塗布工程の前にTFTアレイテストを行うことにより、特定の画素を駆動するTFT回路の電気的不良を発見することができ、欠陥画素の救済処置や、欠陥画素を含む基板を工程から除去することにより、コストのかかる以降の工程の歩留まりを向上させることができる。
【0003】
図2に液晶パネルにおける代表的な1画素分のTFT駆動回路の例を示す。図において、50はデータ線、51はゲート線、52はコモン線、53は液晶、54はITO(インジウム錫酸化物)を用いた透明電極を示す。図2に示すように、駆動回路がマトリクス状に画素の数だけガラス基板上に形成されたものをTFTアレイと称する。前述したTFTアレイテストは液晶53の封入前に行われるため、画素の数ITO電極54が露出した状態で検査が行う。この様な駆動回路の試験方法としてはTFTを電気的にスイッチングさせて、正常な電位がITO電極54の表面に発生しているかどうかを計測して判断するのが一般的である。電圧をデータ線50に印加した状態で、試験対象となる駆動回路のゲート線51に電圧を印加することで、選択したTFTトランジスタをオン状態に設定できる。この時に、ITO電極54にデータ線の印加電圧と同じ電圧が生じていればTFTトランジスタは正常であると判断できる。
【0004】
図3は有機ELパネルにおける代表的な1画素分のTFT駆動回路の例を示す。図3において、42は駆動用のトランジスタ、50はデータ線、51はゲート線、52はコモン線、54はITO電極、55は有機EL、56はドライブ線を示す。有機ELパネルは、液晶パネルと異なり有機EL自体が自己発光するため10μA程度の駆動電流が必要となる。このため、液晶用のTFTアレイに比べ、駆動用のトランジスタ42と駆動電流を供給するドライブ線56が付加されている点が異なる。有機ELパネルのTFTアレイテストも液晶パネルと同様に、コストのかかる有機EL55塗布工程の前、すなわちITO電極54が露出した状態で行われることが好ましい。
【0005】
このように、TFTアレイテストは基板上のITO電極54が露出した状態で行われるため、画素に非接触で検査を行う必要がある。また、薄膜トランジスタアクティブマトリクス基板上には多くの画素が存在するため、経済性の観点から高いスループットが要求される。このような検査装置として、特許文献1および2に示すような非接触型の検査装置が提案されている。特許文献1の装置は、交流電流を印加した基板にプローブを近接させ、プローブに誘起される電圧を測定することによって画素の欠陥の有無を判定する装置である。また、特許文献2の装置は、パルス波電流を印加した画素上に駆動回路に画素より大きなプローブを近接させ、プローブに誘起される電圧を測定することによって欠陥の有無を判定する装置である。
【0006】
【特許文献1】
特開平6−27494号公報(第3−4頁、第3−4図)
【特許文献2】
特開2002−22789号公報(第3−6頁、第1−2図)
【0007】
【発明の解決すべき課題】
しかし、特許文献1および2の装置は、空気の誘電率は小さいためプローブを基板に十分に近接させないと十分な測定感度を得ることができず、平坦度が低く面積が広いパネル用の基板を検査には、広い検知面積をもつプローブを使用することはできない。このため、プローブの精密なギャップ制御手段が必要となるほか、プローブを移動する回数が多くなるため、検査のスループットが低くなるという問題がある。
さらに、有機ELパネル用の基板の場合は、ITO電極54が接続されている駆動用のトランジスタ42の端子には何ら負荷が接続されていない状態のため、有機EL塗布前の状態ではトランジスタ42に電流が流れない。この点、図3の点線で示したように、ITO電極54と並列に予め検査用の負荷Ctを設けておく方法があるが、基板上に余計なスペースが必要となり、また基板作成工程も増えるという問題がある。また、電流駆動である有機ELパネルの検査は実際の使用条件と同じ電流を流して検査を行うことが望ましいが、電圧駆動の液晶パネルの検査装置である特許文献1および2の装置でかかる電流を流そうとすると大きな印加電圧が必要となる結果、基板とプローブ間で絶縁破壊が起きてしまう。
【0008】
本発明は上記の問題点を解決し、高スループットで、有機EL用の基板の検査にも対応可能な非接触型の薄膜トランジスタアクティブマトリクス基板の検査装置および方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上述した本発明の課題は、薄膜トランジスタアクティブマトリクス基板に信号を供給する信号供給手段と、前記基板に対向して配置されたプローブと、前記プローブに流れる信号を検出する検出手段とを有する検査装置において、前記基板と前記プローブの間に誘電性流体を供給する流体供給手段を有することを特徴とする検査装置により解決される。
【0010】
この装置によれば、検査時に基板とプローブ間に誘電性流体が充填されるため大きなキャパシタンスが得られ、ギャップが広くても高感度な検査が可能となり、ギャップコントロールが容易となる。また、ギャップが広くてもよいため、基板の平坦度が低くても広い表面積をもつプローブを使用することができ、検査のスループットを飛躍的に向上させることができる。さらに、基板とプローブ間に誘電性流体が充填されることにより、開放状態にあるITO電極とプローブを大きな容量で結合させることができ、基板とプローブ間にインピーダンスの低い閉回路を形成することができるため、測定用の負荷がない有機ELパネル用の基板の検査も行うことができる。
【0011】
【発明の実施の形態】
以下に添付図面を参照して、本発明の好適実施形態となる検査装置および方法について詳細に説明する。なお、本実施形態では有機ELパネル用の基板の検査を詳細に説明するが、同様な原理と装置で液晶パネル用の基板の検査も行うことができることは明らかである。
【0012】
図1は本発明の好適実施形態となる検査装置の全体の構成を示す。
図1において、14は信号供給装置、15は画素選択装置、31はXYステージ、32は有機ELパネル用の薄膜トランジスタアクティブマトリクス基板、33はプローブ、34はXYステージとプローブの位置制御装置、35は水供給装置、37は信号検出装置、39は水である。図7のように基板32上は、XYステージ31に設置され、100μm×100μmの大きさの画素40がマトリクス状に配置されている。位置制御装置34はステージ31とプローブ33に接続され、ステージ31をXおよびY方向に移動させて基板32の位置決めを行うとともに、プローブ33をX、Y、Z方向に移動させて検査位置に位置決めを行う。基板32とプローブ33のギャップ制御は、レーザーを用いた光学的手法による距離の測定と、ピエゾ素子による機械的な位置制御により行うことができる。水供給装置35はプローブ33に接続され、プローブ33に誘電体流体である水39を供給する。ここで、誘電体流体とは比誘電率が大きな流体であり、メチルアルコール、エチルアルコール、水などの有極性分子の液体等が該当するが、本実施形態では、基板32を腐食せず、製造工程で使用する装置と共通化が容易な純水を採用した。使用した純水の導電率は0.06μS/cm以下であった。水供給装置35は本実施形態のように検査装置専用のものを設けてもよいし、基板32製作工程における基板洗浄装置などと共通化してもよい。プローブ33には、図10のように4つの端面にそれぞれ水39の給排水を行う給排水管20が設けられ、さらにその外側に窒素ガスのエアフロー21を設けて水39がプローブの外に漏れ出さないようにしている。水供給装置35から供給された水39は、プローブ33の任意の端面の給排水管20から基板32とプローブ33間に供給され、対向する辺の給排水管20から排出される。また、画素選択装置15は基板32に接続され、検査対象となる画素を選択する信号を供給する。信号供給手段である信号供給装置14は、実使用状態と同等の検査信号を基板32に供給する。検出手段である電流検出装置37は、プローブ33に接続され、基板32に流れる電流を検出し、各画素の回路の状態を評価することにより、欠陥の有無や欠陥の状態を判定する。
【0013】
図8は、基板32とプローブ33の近傍を示した図である。基板32上には前述したように、駆動用のトランジスタ42に接続されたITO電極54が形成されている。図8において、各ITO電極54がパネルの各画素に対応している。プローブ33には、基板32と対向する面に、基板32上の画素と同じ100μm×100μmの大きさの複数の電極41がアレイ状に設けられている。このように、アレイ状の電極41を用いると、ドライブ線56などのITO電極54以外の配線とプローブ33間に誘起されるキャパシタンスの影響を小さくすることができ、高感度な検査が可能となる。また、ドライブ線56に供給された検査用の信号は、画素選択装置15により導通状態(オン状態)にされた駆動用トランジスタ42に対応する画素に供給され、その信号を電極41に接続された電流検出装置37で検出することによって欠陥画素の有無とその状態を判定する。
【0014】
図5は、有機ELパネルに用いられるTFTアレイの1画素とその駆動回路の説明図である。図5において11はゲート線駆動回路、12はデータ線駆動回路、16は交流電源、43は画素選択用トランジスタである。画素選択装置15の一部であるゲート線駆動回路11は複数のゲート線51のうち全部または一部に接続され、検査対象となる画素が接続されているゲート線51に所定の電圧を印加する。画素選択装置15の一部であるデータ線駆動回路12は、複数のデータ線50のうち全部または一部に接続され、検査対象なる画素が接続されているデータ線50に所定の電圧を印加する。画素選択用トランジスタ43は駆動用トランジスタ42のゲートに接続され、駆動用トランジスタ42の動作状態を司る。データ線50とゲート線51に電圧が印加されると画素選択用トランジスタ15がオン状態となり、駆動用トランジスタ42が導通状態(オン状態)となる。信号供給装置14の一部である交流電源16は、ドライブ線56に接続され、非定常波信号のパルス波信号を供給する。ここで、非定常波信号とは、パルス波信号や正弦波信号など、時間とともに電圧または電流が変化する信号をいう。
【0015】
次に検査装置の動作を説明する。まず、測定対象となる基板32をステージ31上にセットし、電流検出装置37と画素選択装置15を基板32に接続する。次に位置制御装置34によりステージ31およびプローブ33を動かして、プローブ33を基板32の検査位置の上に移動させ、プローブ33を基板32に近接させる。本実施形態では基板32とプローブ33間のギャップを10μmとした。そして水供給装置35から基板32とプローブ33の間に水39の供給を開始する。この状態で、最初に検査する画素のデータ線50とゲート線51に電圧を印加して、検査する画素の駆動用トランジスタ42を導通状態にする。そして、信号供給装置14より図6(a)のようなパルス波信号を印加することにより閉回路に検査信号を印加する。パネルの実使用状態に近い状態で検査を行うため、有機ELの発光に必要な10μAの電流を印加した。また、測定周波数は10MHzである。このときに閉回路に流れる電流を電流検出装置37にて検知する。画素に欠陥がない場合には、図6(b)のように印加電圧Vdと水39のキャパシタンスによるインピーダンスZから求められる微分波形の電流Is(Is=Vd/Z)が検出される。もし、電流が流れないか極端に少ない場合には画素選択用トランジスタ43や駆動用トランジスタ42などの欠陥が考えられる。またもし、大きな電流が流れたり、異なる波形の信号が検出される場合には駆動用トランジスタ42やITO電極54などからのリークが考えられる。このようにして検査対象の欠陥画素を検出する。
【0016】
このようにして1つの画素の検査が終了すると、隣接する画素のデータ線50とゲート線51に電圧を印加して同様に検査を行う。このようにしてプローブ33と対向する全ての画素の検査を順々に行う。全ての画素の検査が終了すると、図7のようにプローブ33を移動し、基板32上の全ての画素に対して同様な検査を繰り返し行う。
なお、不純物混入による誘電性流体の汚染防止やプローブ33の移動容易化のため、検査中は常に新しい水39を供給し続ける。このとき、プローブ33の移動方向前面にあたる端面に配置された給排水管20から水39を供給し、反対側の給排水管20から排水することによって、検査画素に安定して水39を供給しつづけることができる。
【0017】
なお、本実施形態では検査信号として図6(a)のようなパルス形状の信号を用いたが、図6(c)のような正弦波形状の信号でもよい。この場合、画素に欠陥が無ければ電流検出装置37には図6(d)のような90度位相がずれた電流Isが検知される。
また、水39の比誘電率は図9のように温度とともに変化するため、検査に時間がかかる場合や温度変化がある環境下などで検査を行う場合には、温度制御装置を設けて水39の温度を一定に保つようにすると、より高精度な検査が可能となる。
さらに、各画素の個別検査に先立って、全てまたは任意の複数の画素を同時に選択し、選択された画素のうち、プローブ33が対向している範囲の画素に欠陥画素が含まれているか否かを一括判定し、欠陥画素が含まれている場合のみ個別画素ごとに検査を行う検査方法をとることにより、さらに高スループットの検査を行うことができる。
【0018】
以上のような実施形態により、特許文献1および2のように基板32とプローブ33間に空気層を設けた従来の装置と比べ、広いギャップでも検査が可能となり、精密なギャップ制御手段が不要となった。また、平坦度の低く面積が広いパネル用基板の検査に、広い検知面積をもつプローブを使用することができるので、検査のスループットが飛躍的に向上する。
さらに、従来のように、基板32とプローブ33のギャップを空気層で有機ELパネル用の基板を検査しようとすると、有機EL素子の発光に必要な10μAの電流を流すためにはギャップ間に2Vの電位差を与える必要があり、絶縁破壊してしまうおそれがあったが、ギャップに水39を供給することにより0.2Vの電位差で10μAの電流を流すことができ、安全に検査を行うことができるようになった。
【0019】
(実施形態の変形例)
本発明の実施形態の変形例を紹介する。図4は前述した実施形態の図8に対応する基板32とプローブ33の近傍図である。前述した実施形態とはプローブ上の電極41が平板となっている点が異なる。平板状の電極41は、アレイ状の電極に比べ製造コストが安く、位置合わせが容易であるという長所を有する。電極41には無数の細かい孔(図示しない)が設けられており、この孔により水供給装置35から供給された水39を基板32とプローブ33の間に供給している。ここで、プローブ33により検知できる検知面積は、電極41の表面積であり、この検知面積が広いほどプローブ33を移動せずに検査できる画素数が増える。このため、本変形例では画素の表面積よりも大きな検知面積を有するプローブ33を採用している。
また、逆に画素とほぼ等しいか画素面積以下の大きさのプローブ33を利用すると、平坦度が低い基板やより正確さが求められる検査に対応することができる。
【0020】
また、水39の供給量によって基板32とプローブ33のギャップ制御を行ってもよい。図11はこのような制御装置の模式図で、23はレーザ24による基板32とプローブ33のギャップ測定装置、35は水供給装置である。ギャップ測定装置23は基板検査中、常時、レーザ24によって基板32とプローブ33のギャップを測定し、予め定められた目標値との差異情報を水供給装置35に出力する。水供給装置35は、差異情報に基づいてプローブ33に供給する水量を調節する。水供給装置35からプローブ33に供給された水は、プローブ33に設けられた細かい孔から基板32とプローブ33間に供給される。このようにして、ギャップ測定装置33により、基板32とプローブ33間のギャップを常時監視して、水供給装置35にフィードバックすることによって、簡便な構成で、数μmから数十μmという微小ギャップを安定して維持することができる。
【0021】
なお、上述した本実施形態およびその変形例は、特許請求の範囲に記載した本発明の説明のための一実施形態にすぎず、特許請求の範囲で示した権利範囲内において種々の変形を行うことができることは、当業者にとって明らかである。
【0022】
最後に、本発明の特徴は以下のとおりである。
即ち、薄膜トランジスタアクティブマトリクス基板に信号を供給する信号供給手段と、前記基板に対向して配置されたプローブと、前記プローブに流れる信号を検出する検出手段とを有する検査装置において、前記基板と前記プローブの間に誘電性流体を供給する流体供給手段を有することを特徴とする検査装置。
【0023】
また、前記信号供給手段は、非定常波信号を供給する信号供給手段であってもよい。また、前記誘電性流体は、有極性分子の液体であってもよい。また、前記誘電性流体は、水であってもよい。また、前記プローブは複数の検査用の電極を有してもよい。また、前記検出手段は、前記プローブに流れる電流を検出する検出手段であってもよい。
【0024】
さらに、本発明は以下の特徴も有する。
即ち、薄膜トランジスタアクティブマトリクス基板にプローブを対向させる工程と、前記基板と前記プローブの間に誘電性流体を供給する工程と、前記基板、前記誘電性流体および前記プローブを含む閉回路に信号を供給する工程と、前記閉回路に流れる前記信号を検出する工程を有する前記基板を検査する検査方法。
【0025】
また、前記基板は、液晶パネル用基板であってもよい。また、前記基板は、有機ELパネル用基板であってもよい。また、前記プローブの検知面積は、前記基板上の画素の表面積よりも広くてもよい。また、前記工程に加え、前記誘電体流体を前記基板と前記プローブの間から排出する工程を、さらに含んでもよい。また、前記誘電性流体の供給量によって、前記基板と前記プローブとの間隔を制御してもよい。
【0026】
【発明の効果】
上述したような特徴により、本発明は、高いスループットの非接触型の薄膜トランジスタアクティブマトリクス基板に検査装置および方法を提供することができるという効果を奏する。また、液晶パネル用の基板のみならず、基板上に検査用の負荷が設けられていない有機EL用パネル基板の検査も行うことができるという効果も奏する。
【図面の簡単な説明】
【図1】本発明の好適実施形態である検査装置の全体図である。
【図2】液晶パネルにおける代表的な1画素分のTFT駆動回路を示す図である。
【図3】有機ELパネルにおける代表的な1画素分のTFT駆動回路を示す図である。
【図4】本発明の実施形態変形例の基板とプローブの近傍図である。
【図5】本発明の好適実施形態におけるTFTアレイの1画素とその駆動回路の拡大図。
【図6】本発明の実施形態の検査信号を示す図である。
【図7】本発明の好適実施形態におけるプローブの動きを示す図である。
【図8】本発明の好適実施形態の基板とプローブの近傍図である。
【図9】水の比誘電率の温度変化を示す図である。
【図10】本発明の好適実施形態のプローブ端面を示す図である。
【図11】本発明の別の好適実施形態における基板とプローブの近傍図である。
【符号の説明】
14 信号供給装置
15 画素選択装置
31 ステージ
32 薄膜トランジスタアクティブマトリクス基板
33 プローブ
34 位置制御手段
35 水供給装置
37 信号検出手段
39 水
54 IOT電極

Claims (12)

  1. 薄膜トランジスタアクティブマトリクス基板に信号を供給する信号供給手段と、
    前記基板に対向して配置されたプローブと、
    前記プローブに流れる信号を検出する検出手段と、
    前記基板と前記プローブの間に誘電性流体を供給する流体供給手段を有することを特徴とする検査装置。
  2. 前記信号供給手段は、非定常波信号を供給する信号供給手段であることを特徴とする請求項1に記載の薄膜トランジスタアクティブマトリクス基板の検査装置。
  3. 前記誘電性流体は、有極性分子の液体であることを特徴とする請求項1から請求項2のいずれかに記載の薄膜トランジスタアクティブマトリクス基板の検査装置。
  4. 前記誘電性流体は、水であることを特徴とする請求項3に記載の薄膜トランジスタアクティブマトリクス基板の検査装置。
  5. 前記プローブは、複数の検査用の電極を有することを特徴とする請求項1から請求項4のいずれかに記載の薄膜トランジスタアクティブマトリクス基板の検査装置。
  6. 前記検出手段は、前記プローブに流れる電流を検出する検出手段であることを特徴とする請求項1から請求項5のいずれかに記載の薄膜トランジスタアクティブマトリクス基板の検査装置。
  7. 薄膜トランジスタアクティブマトリクス基板にプローブを対向させる工程と、
    前記基板と前記プローブの間に誘電性流体を供給する工程と、
    前記基板、前記誘電性流体および前記プローブを含む閉回路に信号を供給する工程と、
    前記閉回路に流れる前記信号を検出する工程を有することを特徴とする薄膜トランジスタアクティブマトリクス基板の検査方法。
  8. 前記基板は、液晶パネル用基板であることを特徴とする請求項7に記載の薄膜トランジスタアクティブマトリクス基板の検査方法。
  9. 前記基板は、有機ELパネル用基板であることを特徴とする請求項7に記載の薄膜トランジスタアクティブマトリクス基板の検査方法。
  10. 前記プローブの検知面積は、前記基板上の画素の表面積よりも広いことを特徴とする請求項7から請求項9のいずれかに記載の薄膜トランジスタアクティブマトリクス基板の検査方法。
  11. 前記誘電体流体を前記基板と前記プローブの間から排出する工程を、さらに含むことを特徴とする請求項7から請求項10のいずれかに記載の薄膜トランジスタアクティブマトリクス基板の検査方法。
  12. 前記誘電性流体の供給量によって、前記基板と前記プローブとの間隔を制御することを特徴とする請求項7から請求項11のいずれかに記載の薄膜トランジスタアクティブマトリクス基板の検査方法。
JP2003030511A 2003-02-07 2003-02-07 薄膜トランジスタアクティブマトリクス基板の検査装置及び方法 Pending JP2004264348A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003030511A JP2004264348A (ja) 2003-02-07 2003-02-07 薄膜トランジスタアクティブマトリクス基板の検査装置及び方法
CNA2004800036421A CN1748151A (zh) 2003-02-07 2004-01-28 薄膜晶体管有源矩阵基板的检验装置及方法
KR1020057014433A KR20050107751A (ko) 2003-02-07 2004-01-28 박막 트랜지스터 능동 매트릭스 기판의 검사 장치 및 방법
PCT/JP2004/000788 WO2004070403A1 (ja) 2003-02-07 2004-01-28 薄膜トランジスタアクティブマトリクス基板の検査装置及び方法
US10/541,279 US20060097744A1 (en) 2003-02-07 2004-01-28 Apparatus and method for inspecting thin film transistor active matrix substrate
TW093102300A TW200419165A (en) 2003-02-07 2004-02-02 Apparatus and method for inspecting thin film transistor active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003030511A JP2004264348A (ja) 2003-02-07 2003-02-07 薄膜トランジスタアクティブマトリクス基板の検査装置及び方法

Publications (1)

Publication Number Publication Date
JP2004264348A true JP2004264348A (ja) 2004-09-24

Family

ID=32844270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003030511A Pending JP2004264348A (ja) 2003-02-07 2003-02-07 薄膜トランジスタアクティブマトリクス基板の検査装置及び方法

Country Status (6)

Country Link
US (1) US20060097744A1 (ja)
JP (1) JP2004264348A (ja)
KR (1) KR20050107751A (ja)
CN (1) CN1748151A (ja)
TW (1) TW200419165A (ja)
WO (1) WO2004070403A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005022884A1 (de) * 2005-05-18 2006-11-23 Siemens Ag Verfahren zur Inspektion einer Leiterbahnstruktur

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007248202A (ja) * 2006-03-15 2007-09-27 Micronics Japan Co Ltd 表示用基板の検査に用いるセンサ基板及びこれを用いる表示用基板の検査方法
KR100844393B1 (ko) * 2006-06-07 2008-07-07 전자부품연구원 액정디스플레이의 박막트랜지스터 패널 검사장치 및 그제조방법
JP5002007B2 (ja) * 2006-11-16 2012-08-15 シーメンス アクチエンゲゼルシヤフト 導体路構造体を検査するセンサ素子、導体路構造体の検査装置、導体路構造体の検査方法、および、センサ素子の製造方法
CN102467863B (zh) * 2010-11-17 2014-09-03 北京京东方光电科技有限公司 Tft-lcd电学不良测试电路和测试方法
TWI771105B (zh) * 2021-07-15 2022-07-11 大陸商集創北方(珠海)科技有限公司 Oled顯示面板之檢測方法及電路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4123989A (en) * 1977-09-12 1978-11-07 Mobil Tyco Solar Energy Corp. Manufacture of silicon on the inside of a tube
JPH01102498A (ja) * 1987-10-15 1989-04-20 Fuji Electric Co Ltd アクティブマトリックス基板の試験方法
JPH01167795A (ja) * 1987-12-23 1989-07-03 Fuji Electric Co Ltd 表示パネル用アクティブマトリックス基板の試験方法
JPH0434491A (ja) * 1990-05-31 1992-02-05 Minato Electron Kk アクティブマトリクス基板試験方法及びその試験対向電極基板
US5198753A (en) * 1990-06-29 1993-03-30 Digital Equipment Corporation Integrated circuit test fixture and method
US5546013A (en) * 1993-03-05 1996-08-13 International Business Machines Corporation Array tester for determining contact quality and line integrity in a TFT/LCD
JPH09265063A (ja) * 1996-03-27 1997-10-07 Sony Corp 液晶表示素子の検査装置および検査方法
JP3963983B2 (ja) * 1996-10-03 2007-08-22 シャープ株式会社 Tft基板の検査方法、検査装置および検査装置の制御方法
US6900652B2 (en) * 2003-06-13 2005-05-31 Solid State Measurements, Inc. Flexible membrane probe and method of use thereof
US7007408B2 (en) * 2004-04-28 2006-03-07 Solid State Measurements, Inc. Method and apparatus for removing and/or preventing surface contamination of a probe

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005022884A1 (de) * 2005-05-18 2006-11-23 Siemens Ag Verfahren zur Inspektion einer Leiterbahnstruktur
DE102005022884B4 (de) * 2005-05-18 2011-08-18 Siemens AG, 80333 Verfahren zur Inspektion einer Leiterbahnstruktur

Also Published As

Publication number Publication date
KR20050107751A (ko) 2005-11-15
US20060097744A1 (en) 2006-05-11
CN1748151A (zh) 2006-03-15
TW200419165A (en) 2004-10-01
WO2004070403A1 (ja) 2004-08-19

Similar Documents

Publication Publication Date Title
US7545162B2 (en) Method and apparatus for inspecting and repairing liquid crystal display device
US7317325B2 (en) Line short localization in LCD pixel arrays
JP6257192B2 (ja) アレイ基板およびその検査方法ならびに液晶表示装置
JP2008537152A (ja) フラットパネル表示装置用直接検出センサー
US20040222813A1 (en) Method and apparatus for testing liquid crystal display
US20140266244A1 (en) Systems and methods for real-time monitoring of displays during inspection
JP4110172B2 (ja) アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスoledパネルの製造方法
JP2008058767A (ja) Tftアレイの検査方法及びtftアレイ検査装置
KR101226197B1 (ko) 스트립 도체 구조물을 검사하는 방법
JP2004264348A (ja) 薄膜トランジスタアクティブマトリクス基板の検査装置及び方法
CN107884693A (zh) 电气特性测试方法
US20060267625A1 (en) Active matrix display circuit substrate, display panel including the same, inspection method thereof, and inspection device thereof
KR101274656B1 (ko) 표시장치용 트랜지스터 어레이 기판
JP3613968B2 (ja) 半導体素子検査装置及び半導体素子検査方法
JP3846028B2 (ja) 半導体素子検査装置、及び半導体素子検査方法、並びに液晶パネルの製造方法
JP2012078127A (ja) Tftアレイ検査装置およびtftアレイ検査方法
JP3169784B2 (ja) 配線パターン検査方法およびその装置
KR20040024250A (ko) 평면 표시 장치의 전계 검사 장치 및 그 방법
JP5466393B2 (ja) Tftアレイの検査方法及びtftアレイの検査装置
KR100555308B1 (ko) 평판표시장치의 검사방법 및 장치
JPH1062474A (ja) 液晶ディスプレイ基板の検査方法及び装置
JP2005149768A (ja) Tftアレイ検査方法及びtftアレイ検査装置
JP2005149769A (ja) Tftアレイ検査方法及びtftアレイ検査装置
JP5532442B2 (ja) Tftアレイの欠陥検出方法およびtftアレイの欠陥検出装置
JP2002040075A (ja) アクティブマトリクス基板検査装置及びアクティブマトリクス基板の検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081113