DE102007037377B4 - Verfahren zur Detektion von durch Unterbrechungen charakterisierbare Fehlstellen in Leitbahnnetzwerken - Google Patents

Verfahren zur Detektion von durch Unterbrechungen charakterisierbare Fehlstellen in Leitbahnnetzwerken Download PDF

Info

Publication number
DE102007037377B4
DE102007037377B4 DE102007037377.7A DE102007037377A DE102007037377B4 DE 102007037377 B4 DE102007037377 B4 DE 102007037377B4 DE 102007037377 A DE102007037377 A DE 102007037377A DE 102007037377 B4 DE102007037377 B4 DE 102007037377B4
Authority
DE
Germany
Prior art keywords
electrical
detection
light
energy input
temperature gradient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007037377.7A
Other languages
English (en)
Other versions
DE102007037377A1 (de
Inventor
Dipl.-Phys. Altmann Frank
Thorsten Riediger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102007037377.7A priority Critical patent/DE102007037377B4/de
Priority to PCT/DE2008/001313 priority patent/WO2009018822A1/de
Publication of DE102007037377A1 publication Critical patent/DE102007037377A1/de
Application granted granted Critical
Publication of DE102007037377B4 publication Critical patent/DE102007037377B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2853Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Investigating Or Analyzing Materials Using Thermal Means (AREA)

Abstract

Verfahren zur Detektion von durch Unterbrechungen charakterisierbare Fehlstellen in elektrischen Leitbahnnetzwerken in der Mikroelektronik, dadurch gekennzeichnet, dass in das zu untersuchende Leitbahnnetzwerk ein elektrischer Energieeintrag derart vorgenommen wird, dass an wenigstens einer Fehlstelle eine elektrische Entladung ausbildet, durch die eine lokale Lichtemission oder ein lokaler Temperaturgradient hervorgerufen wird, die oder der sensorisch erfasst wird, dass die Erfassung der Lichtemission oder des lokalen Temperaturgradienten mittels lichtoptischer oder thermographischer Verfahren ortsaufgelöst durchgeführt wird und dass die Erfassung mittels eines Lock-in-Verfahrens durchgeführt wird, indem das lichtoptische oder thermographische Verfahren getriggert durch den elektrischen Energieeintrag erfolgt.

Description

  • Technisches Gebiet
  • Die Erfindung bezieht sich auf ein Verfahren zur Detektion von durch Unterbrechungen charakterisierbare Fehlstellen in elektrischen Leitbahnnetzwerken in der Mikroelektronik.
  • Stand der Technik
  • Zur Qualitätssicherung mikroelektronischer Leiterplattenstrukturen, Schaltkreise oder Bauteile sind eine Vielzahl auf das jeweilige Produkt speziell abgestimmte Überprüfungsverfahren bekannt, mit denen in ökonomischer Verfahrensweise Ausschussteile aus einer Produktionsreihe ausgesondert werden können. Um die Qualität und letztlich auch die Ausbeute der Herstellungsprozesse kontinuierlich zu steigern liegt ein besonderes Interesse darin, nach den Ursachen für das Auftreten von Ausschussteilen zu suchen, bei denen ein elektrisches Fehlverhalten festgestellt worden ist. Auch hierbei gilt es, eine diesbezügliche Ausfallanalyse zuverlässig und möglichst zeiteffizient durchzuführen, wobei möglicherweise vorhandene funktionsstörende Einzeldefekte innerhalb der Leitbahnnetzwerke zu lokalisieren sind. Derartige Einzeldefekte können Leitbahnkurzschlüsse, hochohmige oder unterbrochene Kontaktierungen, Isolationsdurchbrüche, Dotierfehler etc. sein. Grundsätzlich lassen sich funktionsrelevante Defektarten in zwei Hauptklassen einteilen, nämlich sogenannte stromführende Defekte, die sich zumeist durch einen lokal erhöhten Übergangswiderstand längs einem Leitbahnnetzwerk auszeichnen, der im elektrischen Betrieb zu einer lokal erhöhten Licht- und/oder Wärmeemission führt, sowie die sogenannten Leitbahnunterbrechungen. Stehen für die Defekterkennung der ersten Hauptgruppe eine ganze Reihe an sich bekannter Detektionsverfahren zur Verfügung, so beispielsweise die Emissionsmikroskopie, Flüssigkristallthermographie, die Lock-In-Thermographie oder letztlich das sogenannte OBIC-Verfahren (Optical Beam Induced Current), so stehen demgegenüber für die Detektion von Leitbahnunterbrechungen keine oder nur in einem sehr eingeschränkten Umfang vorhandene Lokalisierungsverfahren zur Verfügung. Eine der wenigen Möglichkeiten besteht darin, fehlerbehaftete Leitbahnnetzwerke mittels Potential kontrastanalyse im Rasterelektronenmikroskop oder in einer fokussierenden lonenstrahl-Anlage anhand des Sekundärelektronenbildes zu untersuchen. Es bedarf an dieser Stelle keiner weiteren Erläuterung festzustellen, dass es sich bei derartigen Praktiken um teuere und zeitintensive Verfahrenstechniken handelt. Zudem gilt es bei derartigen Verfahren der Fehleranalyse die Leitbahnnetzwerke wenigstens einseitig offenzulegen, so dass bei der Untersuchung komplexer Chip-Verdrahtungen, die in der Regel mit einer Gussmasse verkapselt sind, ein beträchtlicher Arbeitsaufwand bereits darin besteht, die Vergussmasse vorsichtig vom Chip abzutragen ohne dabei das Leitbahnnetzwerk zu verletzen.
  • Eine weitere, im Vergleich zur vorstehend erwähnten Vorgehensweise etwas weniger aufwendigere Analysetechnik besteht in der hochfrequenten, elektrischen Anregung von Leitbahnnetzwerken mit durch Unterbrechungen charakterisierten Fehlstellen. Hierbei werden HF-Signale in die Leitbahnnetzwerke eingekoppelt, die zumindest teilweise an den Leitbahnunterbrechungen reflektiert werden, so dass es möglich ist, durch Auswertung der Signallaufzeiten auf die Länge des Leitpfades bis hin zur Fehlstelle zu schließen. Unter Verwendung derzeit verfügbarer GHz-Messtechniken lassen sich auf diese Weise Fehlstellenzuordnungsgenauigkeiten in der Größenordnung von einigen 100 µm erreichen. Ein derartiges, auf dem sogenannten TDR-Prinzip (Time Domain Refectometrie) beruhendes Messprinzip ist Gegenstand der US 2006/0123305 A1 , aus der ein Verfahren zum Testen von Leitbahnnetzwerken in Form integrierter Schaltkreise (ICs) hervorgeht. Hierzu ist auf dem zu untersuchenden IC-Chip und der darin enthaltenen zu untersuchenden integrierten Schaltungstopologie eine entsprechende Prüfschaltung zur Durchführung des TDR-Verfahrens integriert.
  • Aus einer weiteren Publikation, der WO 03073113 A1 , ist ein TDR-Prüfverfahren zur Untersuchung von Leitungen in Rechnernetzwerken beschrieben. Gleichsam auf dem TDR-Messprinzip beruhend, ist in der US 2002 089335 A1 ein Testverfahren zur Untersuchung von auf Leiterplattenebene vorhandenen elektrischen Verbindungen beschrieben, die durch Vorsehen einer auf der Leiterplatte integrierten TDR-Messschaltung in kürzester Zeit überprüfbar sind.
  • Allen, auf dem TDR-Messprinzip beruhenden Ausfallanalysetechniken haftet das Problem an, dass an Fehlstellen mit Leitbahnunterbrechungen keine vollständigen Signalreflexionen, sondern lediglich Teilreflexionen stattfinden, die insbesondere bei inhomogenen Leitbahnimpedanzen zu Fehldeutungen der erfassten Messsignale führen oder zumindest eine exakte Lokalisierung der Fehlstellen erschweren.
  • Ein anderer Ansatz zur Inspektion von Leitbahnnetzwerken ist der DE 10 2005 022 884 A1 zu entnehmen, bei der eine Elektrodenanordnung kontaktfrei über das zu untersuchende Leitbahnnetzwerk positioniert wird und durch Anlegen einer elektrischen Spannung ein elektrischer Stromfluss in einem Teilbereich des zu untersuchenden Leitbahnnetzwerkes generiert wird, der zu einem lokalen Spannungszustand führt, der wiederum die Detektion von etwaig vorhandenen Kurzschlüssen, Einschnürungen oder Leitungsbrüchen ermöglicht. Ein ähnliches Messprinzip geht aus der DE 699 23 107 T2 hervor, die eine Zeitbereichsreflektometrie-Prüfanordnung für eine zweidimensionale Sonde beschreibt, bei der die zu untersuchende Leiterplattenebene auf einem xy-Stelltisch aufliegt, wobei das Leitbahnnetzwerk mit Hilfe zweier elektrischer Kontaktstifte lokal untersucht wird.
  • Die Druckschrift DE 101 36 774 C1 beschreibt ein Verfahren und eine Vorrichtung zur Untersuchung von Wärmequellen innerhalb einer elektrisch leitendes Material aufweisenden Probe, z.B. eines elektronischen Bauelements. Dabei wird auf wenigstens eine Oberfläche der Probe/des Bauelements ein fluoreszierendes Mittel aufgetragen, dessen Fluoreszenzeigenschaften temperaturabhängig sind. Sobald die Probe mit einer elektrischen Spannung beaufschlagt wird, fließen interne Ströme und es entwickeln sich lokale Wärmequellen. Die Probenoberfläche wird einem energetisch anregenden Energiestrom ausgesetzt, z.B. mittels UV-Licht, so dass eine von der Temperatur abhängige Lumineszenzstrahlung auftritt, welche ausgewertet wird. Dabei erscheinen wärmere Bereiche dunkler als nicht erwärmte Bereiche. Zur Verbesserung der Temperaturauflösung wird die Probe mit einer periodisch modulierten Spannung beaufschlagt, die einen sich periodisch ändernden Wärmeeintrag bewirkt. Fehlstellen in Leiterbahnnetzen, die nicht Strom durchflossen sind, werden nicht direkt erwärmt, und erscheinen nach diesseitigem Verständnis damit als kühl im Vergleich zu Strom durchflossenen Bereichen.
  • Die Druckschrift US 2004/0027149 A1 offenbart ein Verfahren und eine Anordnung zur Untersuchung der Funktionssicherheit und des Alterungsverhaltens von integrierten Schaltungen auf Waferebene, insbesondere zur Spannungsfestigkeit des Gate-Oxids unter Extrembedingungen. Dazu werden die zu untersuchenden Strukturen, insbesondere MOSFETs, parallel an eine Strom- bzw. Spannungsversorgung angeschlossen. Zunächst wird dabei bei normalen Betriebsbedingungen das von den auf dem Wafer befindlichen Strukturen abgestrahlte Licht erfasst. Erste ausfallende Strukturen werden über Auftrennung von Sicherungsstrukturen von der elektrischen Versorgung abgetrennt. Anschließend werden extreme Betriebsbedingungen eingestellt, die zu einer deutlich erhöhten Belastung der Bauelemente führen und die über die Zeit weitere Ausfälle provozieren. Die Untersuchungen bei erhöhter Belastung sollen dabei unter anderem den Verschleiß simulieren, der sich nach längerer Betriebsdauer (wear-out) bzw. bei unzulässiger Beschaltung einstellt. Während der gesamten Belastung wird dabei die abgestrahlte Lichtintensität ständig zeitbezogen und ortsaufgelöst erfasst, da die Ausfälle zu unvorhersehbaren Zeitpunkten erfolgen. Auftretende Intensitätsänderungen über einen kritischen Wert hinaus weisen dabei auf einen Durchbruch in der Oxidschicht einzelner Strukturen hin. Defekte Strukturen, in deren Oxidschicht ein Durchbruch stattgefunden hat, werden von den anderen zu untersuchenden Strukturen elektrisch getrennt.
  • Darstellung der Erfindung
  • Der Erfindung liegt die Aufgabe zugrunde ein Verfahren zur Detektion von durch Unterbrechungen charakterisierbare Fehlstellen in Leitbahnnetzwerken derart weiterzubilden, dass ein möglichst geringer verfahrenstechnischer Aufwand nötig sein soll, um Fehlstellen in Form von Unterbrechungen längs der Leitbahnnetzwerken sicher und mit exakter Ortsauflösung detektieren zu können.
  • Die Lösung der der Erfindung zugrunde liegenden Aufgabe ist im Anspruch 1 angegeben. Das lösungsgemäße Verfahren vorteilhaft weiterbildende Merkmale sind Gegenstand der Unteransprüche sowie der weiteren Beschreibung insbesondere unter Bezugnahme auf die Ausführungsbeispiele zu entnehmen.
  • Das lösungsgemäße Verfahren zur Detektion von durch Unterbrechungen charakterisierbaren Fehlstellen in Leitbahnnetzwerken zeichnet sich dadurch aus, dass in das zu untersuchende Leitbahnnetzwerk ein elektrischer Energieeintrag derart vorgenommen wird, dass sich an wenigstens einer Fehlstelle eine elektrische Entladung ausbildet, durch die eine lokale Lichtemission oder ein lokaler Temperaturgradient hervorgerufen wird, die oder der sensorisch erfasst wird, dass die Erfassung der Lichtemission oder des lokalen Temperaturgradienten mittels lichtoptischer oder thermographischer Verfahren ortsaufgelöst durchgeführt wird und dass die Erfassung mittels eines Lock-in-Verfahrens durchgeführt wird, indem das lichtoptische oder thermographische Verfahren getriggert durch den elektrischen Energieeintrag erfolgt.
  • Der elektrische Energieeintrag erfolgt in vorteilhafter Weise im Wege eines in das Leitbahnnetzwerk eingeprägten elektrischen Stromflusses, vorzugsweise in Form eines Stromimpulses, der aufgrund der sich an der Unterbrechung einstellenden elektrischen Hochspannungsverhältnisse zu einem lokalen Entladungsvorgang im Bereich der Fehlstelle führt, d. h. es erfolgt ein elektrischer Funkenüberschlag zwischen den beiden sich gegenüberstehenden Leitbahnenden im Bereich der Fehlstelle, der zu einer lokalen Temperaturerhöhung und einem damit verbundenen, lokalen Temperaturgradienten innerhalb des Bereichs der Fehlstelle führt. Mit Hilfe lichtoptischer und/oder thermographischer Verfahren ist es möglich, den sich kurzzeitig ausbildenden Temperaturgradienten ortsaufgelöst zu erfassen.
  • In besonders vorteilhafter Weise gilt es darauf zu achten, den elektrischen Energieeintrag in Form eines Stromimpulses derart zu wählen, so dass einerseits eine sich zuverlässig zwischen den beiden Leitbahnenden an der Fehlstelle ausbildende Entladung und eine damit einhergehende thermische Gradientenbildung einstellt, andererseits jedoch das Leitbahnnetzwerk und möglicherweise in das Leitbahnnetzwerk integrierte elektrische Funktionselemente durch die Entladung nicht in Mitleidenschaft gezogen werden. Überdies sollte die Wahl der Stromstärke sowie auch die zeitliche Dimensionierung des Stromimpulses in Abhängigkeit der üblicherweise auftretenden Fehlstellen gewählt werden, so dass die Fehlstelle und insbesondere die sich im Bereich der Fehlstelle unmittelbar gegenüberliegenden Leitbahnenden in Bezug auf Form, Größe, Abstand nicht beeinträchtigt werden.
  • Die häufigste Ursache von Leitbahnunterbrechungen sind Risse, die sich im Leitbahnsubstrat, Chip oder in einer entsprechenden Vergussmasse, in der das jeweilige Leitbahnnetzwerk enthalten ist, ausbilden und typischerweise Rissabstände in der Größenordnung von wenigen µm und darunter aufweisen. Um Risslokalisierungen mit einer Ortsauflösung von wenigen µm realisieren zu können, wird die Erfassung von Lichtemissionen oder des lokalen Temperaturgradienten mittels thermischer und/oder lichtoptischer Detektionsverfahren im Wege eines Lock-In-Verfahrens durchgeführt, beispielsweise indem die zur Verfügung stehenden Techniken zur thermischen oder lichtoptischen Detektion auf Grundlage des elektrischen Energieeintrages getriggert betrieben werden. In besonders vorteilhafter Weise bietet sich für die thermographische Detektion von Fehlstellen die IR-Thermographie, die auf Flüssigkristall beruhende Thermographie, d. h. LC-Thermographie FMI (Flourescent Microthermal Imaging) oder die Lichtemissionsmikroskopie an.
  • Das lösungsgemäße Verfahren bedient sich somit Techniken, die bei der eingangs beschriebenen Detektion von auf stromführenden Defekten beruhenden Fehlstellen an Leitbahnnetzwerken bereits eingesetzt werden, zumal sich derartige Fehlstellen durch lokal erhöhte Übergangswiderstände und die damit verbundene Ausbildung lokaler Temperaturgradienten auszeichnen. Das lösungsgemäße Verfahren schafft bei der Detektion von Leitbahnunterbrechungen die Voraussetzung für eine äquivalente Anwendbarkeit derartiger thermographischer und/oder lichtoptischer Detektionstechniken, indem am Ort der Fehlstelle eine eingeprägte Erwärmung in Form einer künstlich herbeigeführten, elektrischen Entladung geschaffen wird.
  • Figurenliste
  • Die Erfindung wird nachstehend ohne Beschränkung des allgemeinen Erfindungsgedankens anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen exemplarisch beschrieben. Es zeigen:
    • 1 Prinzipdarstellung zur Ausbildung einer elektrischen Entladung am Ort einer Leitbahnunterbrechung,
    • 2 Darstellung zur Detektion und Lokalisierung eines durch eine elektrische Entladung am Ort einer Fehlstelle herbeigeführten Temperaturgradienten sowie
    • 3 bevorzugtes Ausführungsbeispiel zur Detektion und Lokalisierung einer Fehlstelle mittels Lock-In-Verfahren.
  • Wege zur Ausführung der Erfindung, gewerbliche Verwendbarkeit
  • In 1 ist eine stark schematisiert dargestellte Leitbahn L dargestellt, bei der angenommen sei, dass sie im Bereich 2, der mit einer strichlierten Linie umfasst ist, eine lokale Fehlstelle in Form einer Unterbrechung aufweist. Die Unterbrechung zeichnet sich durch zwei durch einen Spalt voneinander getrennte Leitbahnenden aus, wobei die Spaltbreite durchaus einige hundert Mikrometer und darunter bis hinab in den Submikrometerbereich betragen kann. Zur Einprägung eines elektrischen Stromes ist eine Stromquelle 1 vorgesehen, die mit dem Leitbahnnetzwerk L verbunden ist und über eine entsprechend hohe Quellenspannung verfügt, um an der elektrisch offenen Fehlerstelle 2 eine elektrische Entladung zu erzeugen. Die elektrische Entladung ist zumeist mit einem Lichtblitz verbunden, durch den Lichtquanten hv emittiert werden, die mit einem entsprechend optischen Lichtdetektor (nicht in 1 dargestellt), detektierbar sind. Bei der Einprägung des elektrischen Stromimpulses mit Hilfe der Stromquelle 1 in das Leitbahnnetzwerk L ist darauf zu achten, dass der bei Beginn der Entladung stoßartig einsetzende Stromfluss schnell auf eine sehr geringe Stromstärke begrenzt wird, um Schädigungen einerseits an der zu analysierenden Fehlerstelle 2 und andererseits Schädigungen an möglicherweise weiteren in dem Leitbahnnetzwerk enthaltenen elektrischen Bauteilen zu vermeiden.
  • Die sich aus dem lokalen Spannungsabfall und dem fließenden Strom am Ort der Fehlstelle ergebende Verlustleistung sorgt neben der Entladungserscheinung zu einer lokalen Erwärmung am Ort der Leitbahnunterbrechung 2, die mittels bekannter thermischer bzw. lichtoptischer Verfahren detektiert werden kann.
  • In 2 ist hierzu ein Messaufbau zur thermographischen oder lichtoptischen Fehlerlokalisierung dargestellt, der ein thermographisches oder optisches System 3 vorsieht, das ortsauflösend die im Bereich der Fehlstelle 2 sich kurzzeitig einstellende, lokale Temperaturerhöhung in Form eines detektierbaren lokal begrenzten Temperaturgradienten zu detektieren vermag. So eignet sich als thermographisches oder optisches System 3 ein IR-Thermograph, ein LC-Thermograph oder ein Lichtemissionsmikroskop.
  • Zur Verbesserung der Detektionsempfindlichkeit wird gemäß dem Ausführungsbeispiel in 3 die vorstehend beschriebene thermographische und/oder optische Messung mittels Lock-In-unterstützten Verfahren durchgeführt. Hierbei wir die in 3 dargestellte Infrarot-Kamera 3 mit Blickrichtung auf die zu untersuchende Leitbahnstruktur L und insbesondere in dem Bereich der Fehlstelle 2 durch die Stromquelle 1 getriggert betrieben. Hierzu weist die Stromquelle 1 einen Triggereingang auf, der mit dem Referenztakt eines Mess-PC's 4 gespeist wird. Die Infrarotkamera 3 nimmt abhängig vom Lock-In-Takt Einzelbilder der Fehlstelle 2 auf. Im Mess-PC 4 werden die seitens der Infrarotkamera 3 gelieferten Aufnahmen mittels einer entsprechenden Auswertesoftware verarbeitet und an einer Ausgabeeinheit zur weiteren Analyse und Bewertung entsprechend graphisch dargestellt.
  • Bezugszeichenliste
  • 1
    Stromquelle
    K
    Leitbahnnetzwerk
    2
    Fehlstelle
    3
    thermographische/lichtoptische Kamera
    4
    Mess-PC

Claims (7)

  1. Verfahren zur Detektion von durch Unterbrechungen charakterisierbare Fehlstellen in elektrischen Leitbahnnetzwerken in der Mikroelektronik, dadurch gekennzeichnet, dass in das zu untersuchende Leitbahnnetzwerk ein elektrischer Energieeintrag derart vorgenommen wird, dass an wenigstens einer Fehlstelle eine elektrische Entladung ausbildet, durch die eine lokale Lichtemission oder ein lokaler Temperaturgradient hervorgerufen wird, die oder der sensorisch erfasst wird, dass die Erfassung der Lichtemission oder des lokalen Temperaturgradienten mittels lichtoptischer oder thermographischer Verfahren ortsaufgelöst durchgeführt wird und dass die Erfassung mittels eines Lock-in-Verfahrens durchgeführt wird, indem das lichtoptische oder thermographische Verfahren getriggert durch den elektrischen Energieeintrag erfolgt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die lokale Lichtemission und der Temperaturgradient sensorisch erfasst werden und dass die Erfassung der Lichtemission und des lokalen Temperaturgradienten mittels lichtoptischer und thermographischer Verfahren ortsaufgelöst durchgeführt wird und dass die Erfassung mittels eines Lock-in-Verfahrens durchgeführt wird, indem das lichtoptische und thermographische Verfahren durch den elektrischen Energieeintrag erfolgt.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der elektrische Energieeintrag in das zu untersuchende Leitbahnnetzwerk derart dosiert vorgenommen wird, dass eine Degradation der Fehlstelle durch den sich ausbildenden Temperaturgradienten an der Fehlstelle vermieden wird.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der elektrische Energieeintrag mit einer elektrischen Strombegrenzung erfolgt.
  5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass der elektrische Energieeintrag mittels einer elektrischen Stromquelle mit einer derart hohen elektrischen Quellspannung vorgenommen wird, dass ein zu Zwecken einer sich an der Fehlstelle ausbildenden Entladung entsprechend groß und zeitlich kurz gewählter Stromimpuls in das zu untersuchende Leitbahnnetzwerk eingeprägt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass als elektrische Leitbahnnetzwerke elektrische Leitpfadnetzwerke untersucht werden, die über Strukturbreiten von wenigstens einigen µm verfügen und auf Substratträgern aufgebracht sind oder in gekapselten elektrischen Bauelementen, vorzugsweise IC-Bauelemente der Mikroelektronik, integriert sind.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die sensorische Erfassung der wenigstens einen Fehlstelle im Wege der IR-Thermographie, Liquid Crystal-Thermographie, Fluorescent Microthermal Imaging oder Lichtemissionsmikroskopie durchgeführt wird.
DE102007037377.7A 2007-08-08 2007-08-08 Verfahren zur Detektion von durch Unterbrechungen charakterisierbare Fehlstellen in Leitbahnnetzwerken Expired - Fee Related DE102007037377B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007037377.7A DE102007037377B4 (de) 2007-08-08 2007-08-08 Verfahren zur Detektion von durch Unterbrechungen charakterisierbare Fehlstellen in Leitbahnnetzwerken
PCT/DE2008/001313 WO2009018822A1 (de) 2007-08-08 2008-08-08 Verfahren zur detektion von durch unterbrechungen charakterisierbare fehlstellen in leitbahnnetzwerken

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007037377.7A DE102007037377B4 (de) 2007-08-08 2007-08-08 Verfahren zur Detektion von durch Unterbrechungen charakterisierbare Fehlstellen in Leitbahnnetzwerken

Publications (2)

Publication Number Publication Date
DE102007037377A1 DE102007037377A1 (de) 2009-02-19
DE102007037377B4 true DE102007037377B4 (de) 2018-08-02

Family

ID=40086423

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007037377.7A Expired - Fee Related DE102007037377B4 (de) 2007-08-08 2007-08-08 Verfahren zur Detektion von durch Unterbrechungen charakterisierbare Fehlstellen in Leitbahnnetzwerken

Country Status (2)

Country Link
DE (1) DE102007037377B4 (de)
WO (1) WO2009018822A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103026216B (zh) 2010-06-08 2016-09-07 Dcg系统有限公司 三维热点定位
TWI460422B (zh) 2010-10-22 2014-11-11 Dcg Systems Inc 從裝置一側作鎖相熱雷射激發並從另一側取得鎖相熱發散影像
DE102011052492A1 (de) 2011-08-08 2012-09-20 Danfoss Silicon Power Gmbh Thermografisches Messverfahren für elektronische Vorrichtungen
DE102012024454B4 (de) * 2012-12-13 2019-05-23 Audi Ag Verfahren zur Prüfung der Qualität einer stromführenden Fügeverbindung von Stromschienen an Anschlüssen von Zellen, insbesondere von Lithium-Ionen-Zellen, eines Batteriemoduls

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089335A1 (en) 2001-01-11 2002-07-11 Williams Emrys J. Integrated time domain reflectometry (TDR) tester
DE10136774C1 (de) 2001-07-27 2002-12-19 Fraunhofer Ges Forschung Verfahren und Vorrichtung zur Untersuchung von Wärmequellen innerhalb einer elektrisch leitendes Material aufweisenden Probe
WO2003073113A1 (en) 2002-02-22 2003-09-04 Intel Corporation Time domain reflectometry
US20040027149A1 (en) 2002-08-07 2004-02-12 International Business Machines Corporation Methodology and apparatus using real-time optical signal for wafer-level device dielectrical reliability studies
DE69923107T2 (de) 1998-04-27 2006-03-02 Delaware Capital Formation, Inc., Wilmington Zeitbereichsreflektometrie-Prüfanordnung für eine zweidimensionale Sonde
US20060123305A1 (en) 2004-11-23 2006-06-08 Linam David L Method and apparatus for an embedded time domain reflectometry test
DE102005022884A1 (de) 2005-05-18 2006-11-23 Siemens Ag Verfahren zur Inspektion einer Leiterbahnstruktur

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202689B2 (en) * 2005-04-15 2007-04-10 International Business Machines Corporation Sensor differentiated fault isolation
DE102005040010A1 (de) * 2005-08-23 2007-03-15 Rwe Schott Solar Gmbh Verfahren und Vorrichtung zur Ermittlung von Produktionsfehlern in einem Halbleiterbau-element

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69923107T2 (de) 1998-04-27 2006-03-02 Delaware Capital Formation, Inc., Wilmington Zeitbereichsreflektometrie-Prüfanordnung für eine zweidimensionale Sonde
US20020089335A1 (en) 2001-01-11 2002-07-11 Williams Emrys J. Integrated time domain reflectometry (TDR) tester
DE10136774C1 (de) 2001-07-27 2002-12-19 Fraunhofer Ges Forschung Verfahren und Vorrichtung zur Untersuchung von Wärmequellen innerhalb einer elektrisch leitendes Material aufweisenden Probe
WO2003073113A1 (en) 2002-02-22 2003-09-04 Intel Corporation Time domain reflectometry
US20040027149A1 (en) 2002-08-07 2004-02-12 International Business Machines Corporation Methodology and apparatus using real-time optical signal for wafer-level device dielectrical reliability studies
US20060123305A1 (en) 2004-11-23 2006-06-08 Linam David L Method and apparatus for an embedded time domain reflectometry test
DE102005022884A1 (de) 2005-05-18 2006-11-23 Siemens Ag Verfahren zur Inspektion einer Leiterbahnstruktur

Also Published As

Publication number Publication date
WO2009018822A1 (de) 2009-02-12
DE102007037377A1 (de) 2009-02-19

Similar Documents

Publication Publication Date Title
KR101222802B1 (ko) 기판 검사 장치 및 기판 검사 방법
US20070267632A1 (en) Apparatus and Method for Test Structure Inspection
DE60108043T2 (de) Zerstörungsfreies Inspektionsverfahren
DE102007037377B4 (de) Verfahren zur Detektion von durch Unterbrechungen charakterisierbare Fehlstellen in Leitbahnnetzwerken
DE102012108116B4 (de) Messvorrichtung und Verfahren zum Messen einer Chip-zu-Chip-Träger-Verbindung
DE10043726C2 (de) Verfahren zum Prüfen von Leiterplatten mit einem Paralleltester und eine Vorrichtung zum Ausführen des Verfahrens
DE602004005364T2 (de) Verfahren und Vorrichtung zur Untersuchung von Leitungsbrüchen eines integrierten Schaltkreises
KR20180036739A (ko) 회로 검사 방법 및 시료 검사 장치
JP3955445B2 (ja) 半導体装置の検査方法及び試料検査装置
DE102005022884B4 (de) Verfahren zur Inspektion einer Leiterbahnstruktur
US9035673B2 (en) Method of in-process intralayer yield detection, interlayer shunt detection and correction
Lee et al. A digital technique for diagnosing interconnect degradation by using digital signal characteristics
WO2008017305A2 (de) Vorrichtung und verfahren zur untersuchung der stromflussverteilung in solarzellen und solarmodulen
JP3853260B2 (ja) 評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法
JP4901154B2 (ja) 半導体装置の検査方法および検査装置ならびに半導体装置の製造方法
DE3434801A1 (de) Verfahren und vorrichtungen zur materialpruefung durch messung von elektrischer leistungsdichte-, stromdichte- oder spannungsverteilung an einem stromdurchflossenen bauteil
KR100683386B1 (ko) 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치
DE102014107199B4 (de) Kapazitives Testverfahren, Vorrichtung und System für Halbleiter-Packages
JP4903469B2 (ja) 欠陥検出方法
JP2008078572A (ja) 半導体装置および半導体装置の製造方法
Reverdy et al. Electro Optical Terahertz Pulse Reflectometry, a non destructive technique to localize defects on various type of package
JP2005347773A5 (de)
DE102012108112B4 (de) Messvorrichtung und Verfahren zum Messen einer Chip-zu-Chip-Träger-Verbindung
del Castillo et al. Effective FA Approach in Uncovering Gate-to-D/S Tungsten Spur Fabrication Defect
JP5463198B2 (ja) プローブカードの検査方法及び検査システム

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee