KR20060044426A - Ｔｆｔ 어레이 시험 방법 - Google Patents

Ｔｆｔ 어레이 시험 방법 Download PDF

Info

Publication number
KR20060044426A
KR20060044426A KR1020050022766A KR20050022766A KR20060044426A KR 20060044426 A KR20060044426 A KR 20060044426A KR 1020050022766 A KR1020050022766 A KR 1020050022766A KR 20050022766 A KR20050022766 A KR 20050022766A KR 20060044426 A KR20060044426 A KR 20060044426A
Authority
KR
South Korea
Prior art keywords
pixel
voltage
capacitor
pixels
data line
Prior art date
Application number
KR1020050022766A
Other languages
English (en)
Inventor
노부타카 이타가키
Original Assignee
애질런트 테크놀로지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애질런트 테크놀로지스, 인크. filed Critical 애질런트 테크놀로지스, 인크.
Publication of KR20060044426A publication Critical patent/KR20060044426A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels

Abstract

TFT 어레이의 화소의 양부 시험 시간을 단축할 수 있다.
상기 과제는, 화소 선택 스위치의 한쪽 단부에 접속된 커패시터를 포함하는 하나 또는 복수의 제 1 화소와, 화소 선택 스위치의 한쪽 단부에 접속된 커패시터를 포함하는 하나 또는 복수의 제 2 화소와, 상기 제 1 화소의 상기 화소 선택 스위치의 다른 쪽 단부 및 제 2 화소의 상기 화소 선택 스위치의 다른 쪽 단부에 접속된 데이터선을 포함하는 TFT 어레이의 시험 방법으로서, 상기 제 1 화소의 상기 커패시터를 제 1 전압으로 충전하는 단계와, 상기 제 2 화소의 상기 커패시터를 제 2 전압으로 충전하는 단계와, 상기 제 1 화소의 상기 화소 선택 스위치 및 제 2 화소의 상기 화소 선택 스위치를 온 상태로 하는 단계와, 상기 데이터선의 전압 및 상기 데이터선을 흐르는 전하량 중 어느 한쪽 또는 양쪽을 측정하는 단계를 포함하는 것을 특징으로 하는 시험 방법 등에 의해 해결된다.

Description

ＴＦＴ 어레이 시험 방법{METHOD FOR TESTING A TFT ARRAY}
도 1은 본 발명의 실시예 1의 개략 구성도이다.
도 2는 본 발명의 실시예 1의 타임 챠트이다.
도 3은 본 발명의 실시예 2의 개략 구성도이다.
도 4는 본 발명의 실시예 2의 타임 챠트이다.
도 5는 종래의 시험 방법의 개략 구성도이다.
도 6은 EL 디스플레이용의 화소의 구성도이다.
도 7은 종래의 시험 방법의 타임 챠트이다.
도면의 주요 부분에 대한 부호의 설명
10, 15 : TFT 어레이 18 : 공통선
21, 22, 23 : 데이터선 50, 60, 70 : 화소
51, 61, 71 : 커패시터 40, 43, 44, 45 : 전원
42 : 전압계
본 발명은 TFT의 시험 방법에 관한 것이고, 특히 플랫 패널 디스플레이(FPD)용의 TFT 어레이의 화소의 양부 시험에 관한 것이다.
최근, 액정 모니터나 EL 디스플레이 등의 FPD가 디스플레이의 주류로 되고 있다. 이러한 FPD는, 복수의 화소를 매트릭스 형상으로 배치한 TFT 어레이로 표시용 소자인 액정이나 EL 소자를 봉입하여 제조된다.
도 5에 대표적인 액정 모니터용의 TFT 어레이(10)를 나타낸다. TFT 어레이(10)는 매트릭스 형상으로 배치된 복수의 화소(50 등)와, 표시 화소를 선택하기 위한 화소 선택선(20, 30 등)과, 화소 선택선을 제어하는 화소 선택 회로(11, 12)에 의해 구성된다.
화소(50)는, 화소 선택선(21, 32)이 각각 드레인 단자와 게이트 단자에 접속된 스위칭 트랜지스터(52)(화소 선택 스위치)와, 스위칭 트랜지스터(52)의 소스 단자에 접속된 커패시터(51)에 의해 구성되어 있다. TFT 어레이(10)에 봉입된 액정은 커패시터(51)의 전압에 의해서 제어된다. 또, 도 1에서, 커패시터(51)의 한쪽의 단자가 접지되어 있지만, TFT 어레이의 사용 형태에 따라서는, 접지하지 않고 외부에 마련된 소정의 전원에 접속하는 경우도 있다.
또한, EL 디스플레이용의 TFT 어레이의 경우에는, 도 6과 같은 화소 구조가 일반적이다. 도 5의 화소(50)와 다른 것은, 스위칭 트랜지스터(52)의 소스측에 EL 소자 구동용의 트랜지스터(81)가 접속되어 있는 점이다. EL 소자(81)(TFT 어레이의 상태에서는 미봉입)는 구동 전류에 의해 발광 휘도가 변화되는 발광 소자이기 때문에, 트랜지스터(81)에 의해서, 커패시터(51)에 충전된 전압을 전류량으로 변환하고 있다.
화소 선택선은, 복수의 게이트선(31, 32, 33)과 복수의 데이터선(20, 21, 22)에 의해 구성된다. 표시 화소가 접속되어 있는 게이트선과 데이터선을 선택함으로써, 교점에 있는 표시 화소를 선택한다. 예컨대, 게이트선(32)과 데이터선(21)을 선택함으로써, 교점에 있는 화소(50)가 선택된다. 게이트선(31, 32, 33)은 디지털 신호선으로, 선택 상태일 때에 + 5 V가 인가되고, 비 선택 상태일 때에 0 V가 인가된다. 데이터선(20, 21, 22)은 아날로그 신호선으로, 화소(50) 내의 커패시터(51)에 충전하는 전압이 인가된다. 즉, 데이터선(20, 21, 22)은, 표시 화소의 위치를 특정하는 기능과, 표시 화소에 대하여 액정을 제어하는 전압을 부여하는 기능을 겸비한 화소 선택선이다.
화소 선택 회로(11, 12)는 수직 화소 선택 회로(11)와 수평 화소 선택 회로(12)에 의해 구성된다. 수직 화소 선택 회로(11)는, 표시 화소가 접속되어 있는 데이터선에 대하여, 액정 제어 전압으로 되는 외부 신호(도 5의 경우는 전원(45)으로부터의 전압)를 입력한다. 또한, 수평 화소 선택 회로(12)는, 표시 화소가 접속되어 있는 게이트선에 + 5 V를 인가한다.
이와 같이, TFT 어레이(10)의 시험 방법으로서, 화소의 커패시터(51)에 차지하여 전하나 전압 등을 측정하는 방법이 있다(특허 문헌 1, 2 참조). 도 5 및 도 7을 참조하여, 이 시험 방법을 설명한다. 시험에 있어서, 수직 화소 선택 회로(11)의 입력에, 전압계(42)와 스위치(41)를 접속하여, 스위치(41)의 다른 쪽 단부 에 출력 전압(V)의 전원(45)을 접속한다.
처음에, 스위치(41)를 온 상태로 한다. 그리고, 화소 선택 회로(11, 12)에 의해, 시험 대상으로 되는 화소(50)의 게이트선(32)을 선택하여, 데이터선(21)에 전압(V)을 인가한다. 그렇게 하면, 시험 대상으로 되는 화소(50)의 스위칭 트랜지스터(52)가 온 상태로 되어, 커패시터(51)에 전압(V)이 충전된다. 다음에, 스위치(41)를 오프 상태로 하여 데이터선(21)의 전압 인가를 정지하고, 전압계(42)에 의해 데이터선(21)의 전압을 측정한다. 스위칭 트랜지스터(52) 및 커패시터(51)가 모두 정상으로 동작하고 있으면, 데이터선(21)은 전압(V)을 유지하고 있는 것이다. 만약에 스위칭 트랜지스터(52)가 동작하지 않거나, 커패시터(51)의 충전 불량 등의 화소 결함이 있었던 경우에는, 데이터선(21)의 측정 전압이 V로 되지 않기 때문에, 데이터선(21)의 전압(V)을 측정함으로써 화소 결함의 유무를 판정할 수 있다. 최후에, 전원(45)의 전압을 0 V로 하고, 스위치(41)를 온 상태로 하여, 커패시터(51)를 제전(除電)하는 제전 사이클을 실행한다. 이렇게 하여 모든 화소의 양부 시험을 행하여, TFT 어레이(10)의 양부를 평가한다.
또, EL 디스플레이용의 TFT 어레이(80)도, 구동용 트랜지스터(81)의 전단의 회로 구성은 액정용의 화소(50)와 아무런 변함이 없기 때문에, 마찬가지인 순서로 시험을 행할 수 있다.
(특허 문헌 1) 일본 특허 공개 2003-43945호 공보
(특허 문헌 2) 일본 특허 공개 평성 제 10-96754호 공보
그러나, 상술한 바와 같은 시험에서는, TFT 어레이(10)의 각 화소마다 충전, 측정, 제전이라는 사이클을 반복하기 때문에, TFT 어레이(10) 전체의 측정이 완료될 때까지 매우 많은 시간이 필요하다고 하는 문제가 있다.
본 발명은, 화소 선택 스위치의 한쪽 단부에 접속된 커패시터를 포함하는 하나 또는 복수의 제 1 화소와, 화소 선택 스위치의 한쪽 단부에 접속된 커패시터를 포함하는 하나 또는 복수의 제 2 화소와, 상기 제 1 화소의 상기 화소 선택 스위치의 다른 쪽 단부 및 제 2 화소의 상기 화소 선택 스위치의 다른 쪽 단부에 접속된 데이터선을 포함하는 TFT 어레이의 시험 방법으로서, 상기 제 1 화소의 상기 커패시터를 제 1 전압으로 충전하는 단계와, 상기 제 2 화소의 상기 커패시터를 제 2 전압으로 충전하는 단계와, 상기 제 1 화소의 상기 화소 선택 스위치 및 제 2 화소의 상기 화소 선택 스위치를 온 상태로 하는 단계와, 상기 데이터선의 전압 및 상기 데이터선을 흐르는 전하량 중 어느 하나 한쪽 또는 양쪽을 측정하는 단계를 포함하는 것을 특징으로 하는 시험 방법 등에 의해 상기 과제를 해결한다.
즉, 복수의 화소를 동시에 시험을 함으로써, TFT 어레이 전체의 시험에 필요한 시간을 단축한다. 또한, 시험시에 복수의 화소의 커패시터에 공급하는 전압을 반대 극성으로 함으로써, 정상적인 화소에 있어서는 측정과 제전을 동시에 실행하는 것이 가능해져, 또한 시험 시간의 단축을 도모할 수 있다.
(실시예 1)
이하, 도면을 참조하여, 본 발명의 바람직한 실시예로 되는 신호 생성 장치에 대하여 상세히 설명한다.
도 1은, 본 발명에 따른 시험 방법의 장치 접속 구성을 나타낸 도면이다. TFT 어레이(10)는 배경 기술에서 설명한 것과 동일하다. 이하의 설명에 있어서, 커패시터(51)의 용량을 C51로, 커패시터(61)의 용량을 C61로 구별하여 표기하지만, 커패시터(51, 61)가 모두 정상적인 경우에는 동 용량(C51= C61)으로 된다. 수직 화소 선택 장치(11)의 입력에는, 전압계(42)와 스위치(41)가 접속되고, 스위치(41)의 다른 쪽 단부에는 가변 전압원(40)이 접속되어 있다.
다음에 본 발명에 따른 시험 방법을 도 1의 개략 구성도 및 도 2의 타임 챠트를 기초로 설명한다. 우선, 전원(40)의 전압을 V1로 설정하여, 수평 화소 선택 회로(12)에 의해 게이트선(32)을, 수직 화소 선택 회로(11)에 의해 데이터선(21)을 선택한다. 그렇게 하면, 화소(50)의 스위칭 트랜지스터(52)가 온 상태로 되고, 커패시터(51)가 전압 V1로 충전된다. 이 때, 커패시터(51)에는 전하 Q51= C51 ×V1가 축적된다. 다음에, 전원(40)의 전압을 -V1로 설정하고, 수평 화소 선택 회로(12)에 의해 게이트선(33)을 선택한다. 그렇게 하면, 화소(60)의 스위칭 트랜지스터(62)가 온 상태로 되어, 커패시터(61)가 전압 - V1로 충전된다. 이 때, 커패시터(61)에 는 전하 Q61= C61 ×(-V1)가 축적된다. 그 후, 스위치(41)를 오프 상태로 하여 전원의 공급을 정지하고, 수평 화소 선택 회로에 의해 게이트선(32 및 33)을 모두 선택한다. 그렇게 하면, 스위칭 트랜지스터(52 및 62)가 모두 온 상태로 되어, 커패시터(51)와 커패시터(61)가 데이터선(21)을 통해서 접속된다.
이 상태로, 데이터선(21)의 전위를 전압계(42)로 측정한다. 커패시터(51, 61)가 모두 정상적으로 기능하고 있으면, C51= C61 에 의해 Q51 = -Q61로 되기 때문에, 서로의 전하가 상쇄되어, 측정 전압은 0V로 된다. 만약에, 한쪽의 커패시터에 결함이 있어, 커패시터(51)의 용량 C51과 커패시터(61)의 용량 C61이 다른 경우에는, 상쇄 후의 잔류 전하 Qr=(C51 - C61) ×V1로 되기 때문에, 측정 전압 V2= Qr/(C51 + C61)로 된다. 이 측정 결과로부터, 양 커패시터의 용량비 C51/C61=(V1+ V2)/(V1-V2)를 구할 수 있다.
화소(50, 60)가 모두 정상인 경우에는, 측정 단계에서 커패시터(51, 61)에 잔류하는 전하가 상쇄되어 거의 0으로 되기 때문에, 측정 종료 후, 곧바로 다른 화소의 시험으로 이행된다. 결함 화소가 있는 경우에는, 전원(40)을 0V로 설정하여 스위치(41)를 온 상태로 하고, 커패시터(51, 61)의 전하를 제거하고 나서, 다음 시험으로 이행된다. 또, 불량 화소가 발견된 경우에 있어서, 커패시터(51, 61)의 어느 하나가 불량 화소인지 특정하는 것이 필요한 경우에는, 각 화소마다의 양부 판정(예컨대, 배경 기술의 단락에서 설명한 방법)을 별도로 실시한다.
불량 화소의 수는, 정상적인 화소의 수에 비교해서 매우 적기 때문에, 본 발명과 같이 복수의 화소의 시험을 동시에 행하여 불량 화소가 포함되어 있는지를 판정하고 나서, 필요에 따라서 화소마다의 시험을 실시하는 방법을 취함으로써, 시험에 필요한 시간을 대폭 단축할 수 있다. 또한, 커패시터에 충전하는 전위를 절대값이 같은 반대 전위로 설정함으로써, 결함의 유무의 시험(측정)과 시험 대상의 화소의 커패시터의 제전이 동시에 행할 수 있기 때문에, 제전 사이클이 불필요해지고, 시험 시간을 또한 단축할 수 있다.
또, 본 실시예에서는 2개의 화소의 시험을 동시에 실시하고 있지만, 마찬가지의 방법에 의해 4개 이상의 화소의 시험을 동시에 행하여도 좋다. 특히, 양산시에 있어서의 제품 시험 등과 같이, 미리 결함 화소가 적은 것이 미리 알고 있는 경우에는, 본 발명에 의해서, 처음에 불량 화소가 포함되어 있는지를 검출하고, 시험 대상 범위에 불량 화소가 포함되어 있는 경우만 더욱 상세한 시험을 행함으로써, 시험 시간을 단축할 수 있다.
예컨대, 같은 데이터선에 접속된 8개의 화소를 4 화소씩 2개의 그룹으로 분류하고, 제 1 그룹에 속하는 화소의 커패시터는 전압 V로 충전하고, 제 2 그룹에 속하는 화소의 커패시터는 전압 -V로 충전한다. 그 후, 8개의 화소의 커패시터를 데이터선을 통해서 접속하여 각 커패시터의 전하를 상쇄한다. 그 결과, 데이터선의 전압이 OV로 되면, 모든 화소가 정상적으로 동작하고 있는 것으로 판단하고, 다른 화소의 시험으로 이행된다. 이에 따라, 8개의 화소 내에 불량 화소가 포함되는지를 한 번의 시험으로 판정할 수 있다.
또한, 도 1의 전압계(42) 대신에 전하량계 또는 전류계를 설치하여, 커패시터(51, 61)의 전하를 상쇄한 후에 데이터선(21)에 흐르는 전하량 Qr=(C51 - C61)×V1을 측정하고, 커패시터(51, 61)의 용량차 C51 - C61= Qr/V1에 근거하여 결함의 유무를 판정하여도 좋다. 화소(50, 60)가 모두 정상이면, 용량차는 0으로 된다.
또한, TFT 어레이(10)의 사양이나 시험 장치의 구성상의 편의로, 전원(40)이 편 전원이더라도, 커패시터(51, 61)에 충전하는 전압을 바꾸는 것에 의해 시험을 행할 수 있다. 즉, 커패시터(51)의 충전 전압을 V51, 커패시터(61)의 충전 전압을 V61라고 하면, 측정 전압 V2는 (C51V51+ C61V61)/(C51+ C61)로 된다. 따라서, 양 커패시터의 용량비 C51/C61=(V61-V2)/(V2-V51)가 허용 범위 내에 있는지를 판정함으로써, 화소의 양부 판단을 행할 수 있다. 이 경우, 커패시터(51, 61)의 전하가 측정시에 상쇄하여 0으로 될 수 없기 때문에, 측정 종료 후의 제전 사이클은 필수적으로 되기 때문에, 전원(40)이 양 전원의 경우와 비교해서 측정 시간은 길게 된다.
커패시터의 충전 전압 V51와 커패시터(61)의 충전 전압 V61을 설정할 때, 한쪽의 전압을 다른 쪽의 전압의 정수배가 되도록 설정하면 시험이 용이해진다. 예컨대, V61= 3 V51로 하면, 커패시터(51, 61)가 모두 정상이면, 측정 전위 V2= 2 V51로 되기 때문에, V2을 저항 등으로 2분압한 전압과 충전 전압 V51가 동 전압인지를 판정함으로써 양부 판정을 행할 수 있다.
(실시예 2)
본 발명에 따른 다른 실시예에 대하여, 도 3의 개략 구성도 및 도 4의 타임 챠트를 참조하여 설명한다. 본 실시예의 TFT 어레이(15)는, 수직 화소 선택 회로(13)의 기능 및 스위치(14)가 설치되어 있는 점이 상술한 실시예의 TFT 어레이(10)와 다르다. 우선, 수직 화소 선택 회로(13)는, 입력선이 2개 있고, 각 입력선으로부터의 입력 신호를 임의의 데이터선에 출력하는 기능을 갖는다. 또한, 각 데이터선(20, 21, 22)의 단부에 스위치(14)가 설치된다. 스위치(14)의 다른 쪽 단부에는 공통선(18)이 마련되어 있고, 스위치(14)를 온 상태로 함으로써, 공통선(18)을 통해서 모든 데이터선이 전기적으로 접속할 수 있게 되어 있다.
TFT 어레이(15)의 시험에서는, 수직 화소 선택 회로(13)의 입력에, 출력 전압이 반대 극성으로 절대값이 같은 전압원(43, 44)(출력 전압은, 각각 V1와 -V1)을 접속한다. 또한, 공통선(18)에 전압계(42)를 설치한다.
우선, 수평 화소 선택 회로(12)에 의해 게이트선(32)을 선택한다. 또한, 수직 화소 선택 회로(13)에 의해, 전원(43)으로부터의 입력을 데이터선(21)에, 전원(44)으로부터의 입력을 데이터선(22)에 접속한다. 스위치(14)는 오프 상태로 한다. 그렇게 하면, 화소(50)의 스위칭 트랜지스터(52)가 온 상태가 되어 커패시터(51)가 V1로 충전된다. 동시에, 화소(70)의 스위칭 트랜지스터(72)도 온 상태로 되어 커패시터(71)가 -V1로 충전된다. 그 후, 수직 화소 선택 회로(13)에 의해서 전원(43, 44)과 데이터선(21, 22)의 접속을 끊는다. 그리고, 스위치(14)를 온 상태 로 한다. 그렇게 하면, 커패시터(51)에 축적된 전하 Q51와 커패시터(71)에 축적된 전하 Q71가 공통선(18)을 통해서 상쇄된다.
이 때의 공통선(18)의 전압을 전압계(42)로 측정한다. 커패시터(51)의 용량 C51과 커패시터(71)의 용량 C71이 같으면, Q51 = - Q71이기 때문에, 서로의 전하가 상쇄되어, 측정 전압은 0 V로 된다. 만약에, 한쪽의 커패시터에 결함이 있어, 커패시터(51)의 용량 C51과 커패시터(71)의 용량 C71이 다른 경우에는, 상쇄 후의 잔류 전하 Qr=(C51-C71)×V1로 되기 때문에, 측정 전압 V2= Qr/(C51+ C71)로 된다. 이 측정 결과로부터, 양 커패시터의 용량차 C51/C71=(V1+ V2)/(V1-V2)를 구할 수 있다.
화소(50, 70)가 모두 정상인 경우에는, 커패시터(51, 71)에 잔류하는 전하가 거의 0으로 되기 때문에, 전압계(42)에 의한 측정 종료 후, 곧바로 다른 화소의 시험으로 이행된다. 결함 화소가 있는 경우에는, 스위치(14)의 다른 쪽 단부를 접지하여 커패시터(51, 61)의 전하를 제거하고 나서, 다음 시험으로 이행된다.
이와 같이, 본 실시예에서는, 복수의 커패시터(51, 71)의 충전을 동시에 실행할 수 있기 때문에, 실시예 1보다 더욱 시험 시간의 단축화를 도모할 수 있다. 또, 본 실시예에 있어서도, 실시예 1과 같이, 4개 이상의 화소를 동시에 측정하고 더욱 측정 시간을 단축할 수 있다. 또한, 전압계(42) 대신에 전하량계나 전류계에 의해 커패시터(51, 71)의 용량의 차이를 검출하여도 좋다. 또한, 전원(43, 44)이 동일 극성이더라도 실시예 1의 기재와 마찬가지의 방법에 의해 시험을 행할 수 있 다.
이상, 본 발명에 관한 기술적 사상을 특정의 실시예를 참조하면서 상세에 걸쳐 설명했지만, 본 발명이 속하는 분야에 있어서의 당업자에는, 청구항의 취지 및 범위로부터 벗어나지 않고 여러가지 변경 및 개변을 가할 수 있는 것은 분명하다. 예컨대, 실시예 중에 나타낸 전압값 등의 구체적 수치는, 시험 대상의 사양이나 시험 장치의 구성에 의해 적절히 변경 가능하다.
본 발명에 의해 TFT 어레이의 시험 시간을 단축할 수 있다.

Claims (5)

  1. 화소 선택 스위치의 한쪽 단부에 접속된 커패시터를 포함하는 하나 또는 복수의 제 1 화소와,
    화소 선택 스위치의 한쪽 단부에 접속된 커패시터를 포함하는 하나 또는 복수의 제 2 화소와,
    상기 제 1 화소의 상기 화소 선택 스위치의 다른 쪽 단부 및 제 2 화소의 상기 화소 선택 스위치의 다른 쪽 단부에 접속된 데이터선을 포함하는 TFT 어레이의 시험 방법에 있어서,
    상기 제 1 화소의 상기 커패시터를 제 1 전압으로 충전하는 단계와,
    상기 제 2 화소의 상기 커패시터를 제 2 전압으로 충전하는 단계와,
    상기 제 1 화소의 상기 화소 선택 스위치 및 제 2 화소의 상기 화소 선택 스위치를 온 상태로 하는 단계와,
    상기 데이터선의 전압 및 상기 데이터선을 흐르는 전하량 중 어느 한쪽 또는 양쪽을 측정하는 단계를 포함하는 것을 특징으로 하는 시험 방법.
  2. 화소 선택 스위치의 한쪽 단부에 접속된 커패시터를 포함하는 하나 또는 복수의 제 1 화소와,
    상기 제 1 화소의 화소 선택 스위치의 다른 쪽 단부에 접속된 제 1 데이터선 과,
    화소 선택 스위치의 한쪽 단부에 접속된 커패시터를 포함하는 하나 또는 복수의 제 2 화소와,
    상기 제 2 화소의 화소 선택 스위치의 다른 쪽 단부에 접속된 제 2 데이터선을 포함하는 TFT 어레이의 시험 방법에 있어서,
    상기 제 1 화소의 상기 커패시터를 제 1 전압으로 충전하는 단계와,
    상기 제 2 화소의 상기 커패시터를 제 2 전압으로 충전하는 단계와,
    상기 제 1 화소의 상기 화소 선택 스위치 및 제 2 화소의 상기 화소 선택 스위치를 온 상태로 하는 단계와,
    상기 제 1 데이터선 및 제 2 데이터선을 공통선에 접속하는 단계와,
    상기 공통선의 전압 및 상기 공통선을 흐르는 전하량 중 어느 한쪽 또는 양쪽을 측정하는 단계를 포함하는 것을 특징으로 하는 시험 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 전압이 상기 제 1 전압과 절대값이 같고 반대 극성의 전압인 것을 특징으로 하는 시험 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 전압이, 상기 제 1 전압의 정수배의 전압인 것을 특징으로 하는 시험 방법.
  5. 제 1 항 내지 제 4 항 어느 한 항에 있어서,
    상기 제 1 화소의 화소수와, 상기 제 2 화소의 화소수가 같은 것을 특징으로 하는 시험 방법.
KR1020050022766A 2004-03-18 2005-03-18 Ｔｆｔ 어레이 시험 방법 KR20060044426A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004079037A JP2005266342A (ja) 2004-03-18 2004-03-18 Ｔｆｔアレイ試験方法
JPJP-P-2004-00079037 2004-03-18

Publications (1)

Publication Number Publication Date
KR20060044426A true KR20060044426A (ko) 2006-05-16

Family

ID=34985600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050022766A KR20060044426A (ko) 2004-03-18 2005-03-18 Ｔｆｔ 어레이 시험 방법

Country Status (5)

Country Link
US (1) US7012445B2 (ko)
JP (1) JP2005266342A (ko)
KR (1) KR20060044426A (ko)
CN (1) CN1670535A (ko)
TW (1) TW200532225A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160032327A (ko) * 2014-09-15 2016-03-24 삼성디스플레이 주식회사 원장 검사 방법 및 이를 이용한 원장 검사 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006112979A (ja) * 2004-10-15 2006-04-27 Agilent Technol Inc アクティブマトリックスｔｆｔアレイの測定方法
JP2006145959A (ja) * 2004-11-22 2006-06-08 Agilent Technol Inc アクティブマトリックスｔｆｔアレイの測定方法
KR101337459B1 (ko) * 2006-02-03 2013-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 표시장치를 구비한 전자기기
WO2008009105A1 (en) * 2006-07-17 2008-01-24 Scanimetrics Inc. Thin film transistor array having test circuitry
TWI345747B (en) * 2006-08-07 2011-07-21 Au Optronics Corp Method of testing liquid crystal display
TWI408633B (zh) * 2007-02-14 2013-09-11 Innolux Corp 具有修復電路佈局之顯示裝置
US8525541B2 (en) * 2010-09-09 2013-09-03 Himax Display, Inc. Test method of liquid crystal display panel
TWI418813B (zh) * 2011-04-11 2013-12-11 Macronix Int Co Ltd 記憶體陣列之局部位元線缺陷之檢測方法
CN102881241B (zh) * 2012-09-29 2015-03-25 深圳市华星光电技术有限公司 漏电辉点拦检方法及装置
CN103308817B (zh) 2013-06-20 2015-11-25 京东方科技集团股份有限公司 阵列基板线路检测装置及检测方法
CN103487961B (zh) * 2013-10-22 2016-01-06 合肥京东方光电科技有限公司 显示面板检测方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5377030A (en) * 1992-03-30 1994-12-27 Sony Corporation Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor
JP3976821B2 (ja) 1996-09-20 2007-09-19 セイコーエプソン株式会社 液晶パネル用基板の検査方法
JP3707404B2 (ja) * 2001-08-03 2005-10-19 ソニー株式会社 検査方法、半導体装置、及び表示装置
JP3628014B1 (ja) * 2003-09-19 2005-03-09 ウインテスト株式会社 表示装置及びそれに用いるアクティブマトリクス基板の検査方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160032327A (ko) * 2014-09-15 2016-03-24 삼성디스플레이 주식회사 원장 검사 방법 및 이를 이용한 원장 검사 장치

Also Published As

Publication number Publication date
US7012445B2 (en) 2006-03-14
CN1670535A (zh) 2005-09-21
TW200532225A (en) 2005-10-01
US20050206404A1 (en) 2005-09-22
JP2005266342A (ja) 2005-09-29

Similar Documents

Publication Publication Date Title
KR20060044426A (ko) Ｔｆｔ 어레이 시험 방법
US9720297B2 (en) Array substrate for improving the speed of discharge of storage capacitance corresponding to a pixel electrode, and display panel having the same
US8754914B2 (en) Testing circuit of dual gate cell panel and color display method for dual gate cell panel
KR101376404B1 (ko) 액정 표시 장치 및 액정 표시 장치의 검사 방법
KR101226532B1 (ko) 스위치 제어 유닛, 액정 셀 조립 후 검사 장치와 방법
KR101304416B1 (ko) 액정 표시 장치 및 그의 제조 방법
US20050189960A1 (en) Method for testing a thin film transistor array
KR20090088105A (ko) 액정 표시 장치
KR20060126054A (ko) 액정표시장치
KR101304415B1 (ko) 표시 장치
CN104036742A (zh) 伽玛参考电压产生电路、v-t曲线测试方法和显示装置
US11287710B2 (en) Liquid crystal display device and method for inspecting pixels thereof
TWI425493B (zh) 平面顯示裝置及其工作電位調整方法
CN103971655A (zh) 一种驱动电路、显示面板、显示装置及驱动方法
KR20060065528A (ko) 어레이 기판 검사 방법 및 장치
KR101308456B1 (ko) 평판 표시장치와 이의 검사방법 및 제조방법
KR20070093540A (ko) 표시 장치
JP2008070702A (ja) Ｔｆｔアレイ検査方法、製造方法および検査装置
KR20080052916A (ko) 표시 장치의 구동 장치, 이를 포함하는 표시 장치 및 표시장치의 구동 방법
JP4782956B2 (ja) アレイ基板の検査方法
JP2010243643A (ja) 表示装置、および検査装置
KR100926104B1 (ko) 액정표시장치 및 그 구동방법
KR20080048161A (ko) 액정 표시 장치 및 이의 검사 방법
KR101370653B1 (ko) 액정 표시 장치
JP3272331B2 (ja) リーク補正機能を有する画素容量検査装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid