JP2007248624A - 液晶表示パネルの製造方法、検査方法および検査装置 - Google Patents

液晶表示パネルの製造方法、検査方法および検査装置 Download PDF

Info

Publication number
JP2007248624A
JP2007248624A JP2006069453A JP2006069453A JP2007248624A JP 2007248624 A JP2007248624 A JP 2007248624A JP 2006069453 A JP2006069453 A JP 2006069453A JP 2006069453 A JP2006069453 A JP 2006069453A JP 2007248624 A JP2007248624 A JP 2007248624A
Authority
JP
Japan
Prior art keywords
liquid crystal
inspected
inspection
pixels
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006069453A
Other languages
English (en)
Inventor
Yasuhiro Miyake
泰弘 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Priority to JP2006069453A priority Critical patent/JP2007248624A/ja
Publication of JP2007248624A publication Critical patent/JP2007248624A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】液晶表示パネルの欠陥を、迅速かつ精度のよく検査する検査方法を提供する。
【解決手段】上述した課題は、複数の制御線と、前記複数の制御線と交差する複数の信号線と、前記制御線と前記信号線との交差位置に配置され、対向する電極の間に液晶材料を封入した液晶素子を備えた画素とを備えた液晶表示パネルの検査方法であって、複数の被検査画素の前記液晶素子に、並行して電圧を印加する予備書き込み工程と、前記被検査画素の検査を順次実行する本検査工程とを有し、前記本検査工程が、前記被検査画素の液晶素子に所定の電圧を印加する本書き込み工程と、前記被検査画素の液晶素子に蓄積された電荷を放電し、放電された電荷量を測定する読み出し工程とを含むことを特徴とする液晶表示パネルの検査方法等により解決することができる。
【選択図】図1

Description

本発明は、表示パネルの製造方法、検査方法および検査装置に関し、特に、液晶材料を封入した液晶表示パネルの製造方法等に関する。
液晶材料を利用した表示装置は、光源となるバックライトと、一定の偏光をもつ光のみを透過する偏向フィルタと、画素ごとに偏光状態を制御する表示パネルと、3原色を作るカラーフィルタとから構成されるものが主流となっている。このうち、表示パネルは、ガラス板などの基体に、画素ごとに、トランジスタや保持容量などの素子を形成したTFT基板上に液晶素子を設けた構造が一般的である。
図2に、典型的な液晶表示パネルの液晶素子233の構造を示す。液晶素子233は、液晶材料302と、液晶材料302を両側から挟むように配置された配向膜301、303と、配向膜301、303のさらに外側を挟むように配置された対向する2つの電極300、304からなる。対向する電極の一方の電極304は、TFT基板上に設けられている。
液晶素子233は、電極300、304の間に電圧が印加されていない状態では入射光の偏光を90度回転して出射し、所定の電圧が印加されると入射光をそのままの偏光状態で出射する機能を有する。この機能を利用して表示装置は、偏光方向が揃った光を、液晶素子233に入射し、液晶素子233通過後の光を再度偏向フィルタに入力することにより、光の遮蔽/透過状態を制御する。したがって、液晶素子233の液晶材料302の分子群が、対向する電極300、304の間に電圧が印加されていない状態で、所定の方向に配向していないと、液晶表示装置は、光の遮蔽/透過状態を制御することができなくなってしまう。このため、各電極300、304と液晶材料302の間に配向膜301、303を設け、液晶の分子群が所定の配向を保つようにしている。
ところで、表示装置は、忠実な画像再現のため、表示面内全域にわたって均一な色合いや輝度であることが要求される。このため、液晶表示パネルの画素は、全て均一な特性をもっていることが望ましい。しかし、現在の製造技術では、表示パネルの全域にわたって均一な特性をもったパネルを、安定して製造することは困難である。例えば、液晶材料封入する領域に異物が混入したり、対向する電極300、304の間のギャップが不均一となったり、配向膜301、304の形成段階で欠陥が生じたり、液晶材料302自体が不均一であったりと、様々な原因により、画素に欠陥が生じる。このため、液晶表示パネルの製造最終段階で、パネルが所定の特性を有するか否かを検査する工程が必要となる。
このような画素の検査の方法としては、パネルを光学的に撮像または目視して検査を用いる光学的な検査方法(特許文献1など)や、液晶素子の静電容量を測定する電気的方法が考えられる。後者は、液晶素子が、容量素子と同じ電気的構造(誘電性の液晶材料を対向電極ではさんだ構造)をもっている点に着目し、被検査画素の液晶素子を充電した後に放電し、放電した電荷量を測定して欠陥の有無を判定する方法である。電気的な検査は、光学的な測定に比べて、装置構造が簡単という利点がある。
特開2005−55196号公報
ところで、液晶素子は、電圧を印加することによって液晶材料の状態が変化するため、液晶素子の静電容量も、電圧印加してから経時的に変化する。液晶材料の状態が定常状態に達するまでには相当の時間がかかるため、静電容量が定常状態に達するまでの時間は、一般の容量素子(キャパシタなど)に比べて格段に長い。よって、各画素ごとに被検査画素を充電して、所定時間経過後、放電電荷量を測定するという検査を順次繰り返してパネルの全画素を検査する電気的な検査プロセスでは、1枚のパネルを検査するために莫大な時間が必要となる。そこで、電気的な測定方法を利用しつつ、迅速に測定を行う検査方法が求められていた。
上述した課題は、複数の制御線と、前記複数の制御線と交差する複数の信号線と、前記制御線と前記信号線との交差位置に配置され、対向する電極の間に液晶材料を封入した液晶素子を備えた画素とを備えた液晶表示パネルの検査方法であって、複数の被検査画素の前記液晶素子に、並行して電圧を印加する予備書き込み工程と、前記被検査画素の検査を順次実行する本検査工程とを有し、前記本検査工程が、前記被検査画素の液晶素子に所定の電圧を印加する本書き込み工程と、前記被検査画素の液晶素子に蓄積された電荷を放電し、放電された電荷量を測定する読み出し工程とを含むことを特徴とする液晶表示パネルの検査方法等により解決することができる。
すなわち、予備書き込み工程で、複数の被検査画素に予め電荷を与えておいてから、個々の被検査画素について本検査工程を実施することにより、本検査工程の書き込み工程に要する時間を大幅に削減することができる。上述したように被検査画素の書き込みには相当の時間が必要だが、予備書き込み工程では複数の被検査画素に並行して電荷を与えるので、複数の被検査画素を個別に充電するよりも、はるかに短時間で定常状態に近い状態にすることができる。また、本検査工程で読み出し工程の前に個々の被検査画素ごとに再書き込みを行うため、予備書き込み工程から本検査工程までの間に相当の時間が経過してリーク電流などの影響により電荷量が変化したとしても、被検査画素の状態を個別に測定条件に設定してから測定を行うことができるため、精度の高い検査が可能となる。
本発明により、液晶表示パネルの欠陥を、迅速かつ精度よく検査することができる。
以下、図面参照下に、本発明の代表的な実施例の一例を示す。
図1は、本発明に係る検査装置100を検査対象である液晶表示パネル200に接続した状態の概略構成図である。
液晶表示パネル200は、画素を選択するための制御線214、215と、各制御線と交差し、画像信号を伝達する信号線218、219と、信号入力線211と信号線218との導通状態を制御するトランジスタ220と、トランジスタ220の状態を制御する制御線212と、信号入力線211と信号線219との導通状態を制御するトランジスタ221と、トランジスタ221の状態を制御する制御線213と、制御線と信号線の交差位置に配置された画素(230、240等)と、画素の保持容量(232、242等)および液晶素子(233、243等)の基準電位となる電圧を与える共通線217から構成されている。
画素230は、ゲート端子が制御線214に、ドレイン端子が信号線218に接続されたスイッチ素子であるトランジスタ231と、トランジスタ231のソース端子に直列に接続された保持容量232と液晶素子233とからなる。保持容量232の他端は、共通線217に接続されている。また、液晶素子233は、アクティブマトリクス基板側の電極(図2の電極304)がトランジスタ231のソース端子に、対向する電極300が共通線217に接続されている。
各画素素子の液晶材料の封入部分の構造は、前述した図2と同じ構成である。また、液晶表示パネル200内の他の画素(240、250等)の構成も、画素230と同様の構成となっている。
なお、スイッチ素子(231、241等)は、信号線と液晶素子との導通状態を制御できる機能を有するものであれば、トランジスタ以外の機能素子に適宜変更可能である。また、トランジスタ220、221は、信号入力線211と信号線218(または信号線219)との導通状態を制御する機能があれば、シフトレジスタなどに変更可能である。
液晶表示パネル200は、検査装置100に接続されている。検査装置100は、被検査画素の選択や検査装置の動作を制御する制御装置104と、被検査画素の液晶素子に電圧を印加するための電源101と、被検査画素の液晶素子や保持容量の基準電位を与える電源105と、被検査画素から放電された電荷量を測定し、液晶素子の欠陥の有無を判定する電荷量測定装置102と、電源101と電荷量測定装置102とを選択的に信号入力線211に接続するスイッチ素子103とから構成される。制御線212、213、214、215は、制御装置104に接続されている。また、共通線217は、電源105に接続されている。
次に、検査装置100の動作を、図3のフローチャート参照下に説明を行う。
なお、以下では、説明の都合上「オン電圧」という用語を用いる。本願における「オン電圧」とは、スイッチ素子が導通状態(オン状態)となる電圧、すなわちスレッショルド電圧以上の電圧をいう。以下の実施態様では、スイッチ素子231をオン状態にするためは、制御線214に8Vのオン電圧を与える。
他方、スイッチ素子がオフ状態になる電圧を「オフ電圧」という。以下の実施態様では、スイッチ素子241をオフ状態とするためには、制御線215には−5Vのオフ電圧を与える。オン電圧とオフ電圧の電圧や極性は、トランジスタのチャネルや型により異なるため、パネルのトランジスタの仕様にあわせて適宜設定することになる。
はじめに、1列目(被検査列)の予備書き込みを行う。具体的な手順としては、スイッチ素子103を切り替えて信号入力線211と電源101とを接続する。電源101の出力電圧を4Vに、電源105の出力電圧を2Vに設定する(ステップ401)。制御線212にオン電圧を印加して、トランジスタ220をオン状態にする。すると、信号線218に電源101からの出力電圧が印加される。
この状態で、画素のトランジスタに直接接続されている全ての制御線(214、215)にオン電圧を与える。すると、被検査列である1列目の画素(230、240)が全て選択され、当該画素のスイッチ素子(231、241)がオン状態となる(ステップ402)。信号線218と、被検査列の各画素内の液晶素子(233、243)が導通状態となるため、電源101から被検査列(1行列)の各液晶素子に並行して電圧が印加される。この状態を液晶素子の状態がほぼ定常状態になるまで(具体的には10ミリ秒から100ミリ秒程度の時間)、保持する。
なお、本実施例では、予備書き込み工程の期間中、被検査列の全ての画素に電源101からの電圧を印加し続けているが、液晶素子(233、243)と並行して取り付けられている保持容量(232、242)が充電された段階で制御線214、215にオフ電圧を与えて、信号線218と液晶素子(233、243)の接続を断って、液晶素子が定常状態に達するまで保持してもよい。信号線218との接続が断たれても、保持容量の電圧により液晶素子に電圧が印加しつづけることができるためである。
また、保持容量は、液晶素子よりも格段に早く充電できる(定常状態に達する)性質を利用して、電源101からの被検査列の画素をいくつかのブロックにわけて順次電圧を与えて保持容量を充電し、その後、液晶素子の状態がほぼ定常状態になるまで待機することにより、予備書き込み工程を実行してもよい。
このように、本願において、「複数の被検査画素の前記液晶素子に並行して電圧を印加する」とは、複数の被検査画素の液晶素子に、同時期に液晶素子外部から電圧を印加する動作であり、予備書き込み工程の全期間にわたって電源101からの液晶素子に電圧を印加し続ける動作に限定されるものではないことに留意されたい。
次に、被検査列(1列目)の各画素を1行目の画素230から順次、本検査を行う。
本検査では、制御線212、214にオン電圧を、その他の制御線にオフ電圧を印加する。すると、制御線212が制御する信号線218と信号線214の交差位置にある1列1行の被検査画素230が選択される(ステップ403)。トランジスタ220とスイッチ素子231がともにオン状態となるため、電源101から液晶素子233に電圧が印加され、本書き込みが実施される。被検査画素230は予備書き込みでほぼ定常状態に充電されているため、本書き込みの保持時間は、予備書き込みの保持時間の1割以下(1ミリ秒から10ミリ秒程度以下)でよい。
本書き込み終了後、制御線214にオフ電圧を印加して全ての画素を非選択状態にするとともに、電源101の出力電圧を0Vに設定する。すると、信号入力線211および信号線218の寄生容量に蓄積された電荷など、後述する本読み出し工程実行時に測定する電荷が流れる経路上にある余分な電荷が放電される。その後、スイッチ素子103を切り替えて、信号入力線211を電荷量測定装置102と接続する。切り替えた後も、信号入力線211の電位は接地電位のままである。また、電源105の出力電圧は変更しないため、共通線217には2Vが印加され続けている(ステップ404)。
この状態で、制御線214にオン電圧を与えて、再び被検査画素230を選択して、読み出し工程を実行する(ステップ405)。すなわち、液晶スイッチ素子231が再びオン状態になったことにより、被検査画素230の液晶素子233に蓄積された電荷が信号線218に放電される。放電された電荷は、信号入力線211をとおって電荷量測定装置102に流れ込む。電荷量測定装置102は、放電された電荷量を測定する。
このとき、共通線217の電圧が2Vのままで、信号線218が接地電位となっていることから、電荷量測定装置102には、充電時に蓄積した電荷よりも多くの電荷が流れるため、SN比の高い(精度の高い)測定が可能となる。このように、本願において「放電された電荷量を測定する」とは、読み出し工程時に液晶素子に流出入する電荷の電荷量を測定するという意味であり、充電時に液晶素子233蓄積した電荷を単に放電してその電荷量を測定する場合に限られないことに留意されたい。
測定が終了すると、電荷量測定装置102は、測定量が所定の範囲内か判定する(ステップ406)。もし、あらかじめ設定された電荷量の範囲にない場合には、被検査画素230を不良画素と判定し、画素の位置、測定電荷量などを記録する(ステップ407)。
以上で、1列1行の被検査画素230の検査を終了する。
次に、被検査列(1列目)の2行目の被検査画素240の本検査を行う。はじめに、スイッチ素子103を電源101側に接続し、電源101の出力電圧を4Vに設定する(ステップ409)。次に、制御線212、215にオン電圧を、その他の制御線にオフ電圧を印加する。すると、制御線212が制御する信号線218と信号線215の交差位置にある1列2行の被検査画素240が選択される(ステップ403)。トランジスタ220とスイッチ素子241がともにオン状態となるため、電源101から液晶素子243に電圧が印加され、本書き込みが実施される。被検査画素は予備書き込みでほぼ定常状態に充電されているため、本書き込みの保持時間は、予備書き込みの保持時間の1割以下(1ミリ秒から10ミリ秒程度以下)でよい。
本書き込み終了後、制御線215にオフ電圧を印加して、全ての画素を非選択状態にして電源101の出力電圧を0Vに設定する。すると、信号入力線211および信号線218の寄生容量に蓄積された電荷など、読み出し工程実行時に測定する電荷が流れる経路上にある余分な電荷が放電される。その後、スイッチ素子103を切り替えて、信号入力線211を電荷量測定装置102と接続する。切り替えた後も、信号入力線211の電位は接地電位のままである(ステップ404)。
この状態で、制御線215に再びオン電圧を与えて、再び被検査画素240を選択して、読み出し工程を実行する(ステップ405)。すなわち、液晶スイッチ素子241が再びオン状態になったことにより、被検査画素240の液晶素子243に蓄積された電荷が信号線218に放電される。放電された電荷は、信号入力線211を介して電荷量測定装置102に流れ込む。電荷量測定装置102は、装置を流れる電荷量を測定する。
測定が終了すると、電荷量測定装置102は、測定量された電荷量が所定の範囲内か判定する(ステップ406)。もし、あらかじめ設定された電荷量の範囲にない場合には、被検査画素240を不良画素と判定し、画素の位置、測定電荷量などを記録する(ステップ407)。
以上で、1列2行の被検査画素240の検査を終了する。
同様な工程で、1列3行の画素の検査、1列4行の画素の検査・・・と被検査列(1列)の各画素の本検査工程を順次実行する。1列の全ての画素の検査が終了すると(ステップ408)、被検査列(2列)の予備書き込みを行い、その後、被検査列(2列)の1行目の画素250から順次、本検査を実行する。同様に、3列目の予備書き込みおよび本検査、4列の予備書き込みおよび本検査・・・という順序で順次検査を行い、すべての画素の検査が終了すると、検査終了となる(ステップ410)。
なお、上述した画素の検査順序は、一例であって、これに限られるものではない。また、液晶表示パネルの製造工程の安定性、信頼性が高い場合には、全画素を検査する必要はなく、予め設定したパネル内の一部の画素をサンプルして、検査を行ってもよい。
以上、本発明に係る技術的思想を特定の実施例を参照しつつ詳細にわたり説明したが、本発明の属する分野における当業者には、請求項の趣旨及び範囲から離れることなく様々な変更及び改変を加えることが出来ることは明らかである。
本発明に係る検査装置の説明図である。 検査対象となる液晶表示パネルの説明図である。 実施態様で示した検査装置の動作フローチャートである。
符号の説明
100 検査装置
101、105 電源
102 電荷量測定装置
200 液晶表示パネル
212、213、214、215 制御線
217 共通線
218、219 信号線
230、240、250、260 画素
231、241、251、261 スイッチ素子
233、243、253、263 液晶素子
300、304 電極
302 液晶材料

Claims (6)

  1. 複数の制御線と、前記複数の制御線と交差する複数の信号線と、前記制御線と前記信号線との交差位置に配置され、対向する電極の間に液晶材料を封入した液晶素子を備えた画素とを備えた液晶表示パネルの検査方法であって、
    複数の被検査画素の前記液晶素子に並行して電圧を印加する予備書き込み工程と、前記複数の被検査画素の検査を順次実行する本検査工程とを有し、前記本検査工程が、
    前記被検査画素の液晶素子に所定の電圧を印加する本書き込み工程と、
    前記被検査画素の液晶素子に蓄積された電荷を放電し、放電された電荷量を測定する読み出し工程とを含むことを特徴とする液晶表示パネルの検査方法。
  2. 前記予備書き込み工程で電圧を印加する複数の被検査画素が、全て同じ信号線に接続されていることを特徴とする請求項2に記載の検査方法。
  3. 前記予備書き込み工程で電圧を印加する時間が、10ミリ秒以上であることを特徴とする請求項1または2に記載の液晶表示パネルの検査方法。
  4. 前記本書き込み工程で電圧を印加する時間が、前記予備書き込み工程で電圧を印加する時間の1割以下の時間であることを特徴とする請求項1または3のいずれかに記載の検査方法。
  5. 複数の制御線と、前記複数の制御線と交差する複数の信号線と、前記制御線と前記信号線との交差位置に配置され、対向する電極の間に液晶材料を封入した液晶素子を備えた画素とを備えた液晶表示パネルの製造方法であって、前記製造方法が前記液晶素子の欠陥の有無を検査する検査工程を含み、前記検査工程が、
    複数の被検査画素の前記液晶素子に並行して電圧を印加する予備書き込み工程と、前記被検査画素の検査を順次実行する本検査工程とを有し、前記本検査工程が、
    前記被検査画素の液晶素子に所定の電圧を印加する本書き込み工程と、
    前記被検査画素の液晶素子に蓄積された電荷を放電し、放電された電荷量を測定する読み出し工程とを含むことを特徴とする液晶表示パネルの製造方法。
  6. 複数の制御線と、前記複数の制御線と交差する複数の信号線と、前記制御線と前記信号線との交差位置に配置され、対向する電極の間に液晶材料を封入した液晶素子を備えた画素とを備えた液晶表示パネルの検査装置であって、
    電源と、
    電荷検出装置と、
    前記電源により複数の被検査画素の前記液晶素子に並行して電圧を印加する予備書き込み工程実行後に、前記被検査画素の液晶素子に並行して所定の電圧を印加する本書き込み工程と、前記被検査画素の液晶素子から放電された電荷量を測定する読み出し工程とを、前記複数の被検査画素に順次実行して、前記被検査画素を検査する本検査工程を実行する制御装置とを備えたことを特徴とする液晶表示パネルの検査装置。
JP2006069453A 2006-03-14 2006-03-14 液晶表示パネルの製造方法、検査方法および検査装置 Pending JP2007248624A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006069453A JP2007248624A (ja) 2006-03-14 2006-03-14 液晶表示パネルの製造方法、検査方法および検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006069453A JP2007248624A (ja) 2006-03-14 2006-03-14 液晶表示パネルの製造方法、検査方法および検査装置

Publications (1)

Publication Number Publication Date
JP2007248624A true JP2007248624A (ja) 2007-09-27

Family

ID=38593026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006069453A Pending JP2007248624A (ja) 2006-03-14 2006-03-14 液晶表示パネルの製造方法、検査方法および検査装置

Country Status (1)

Country Link
JP (1) JP2007248624A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020124825A1 (zh) * 2018-12-17 2020-06-25 深圳市华星光电半导体显示技术有限公司 充电测试方法以及充电测试装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020124825A1 (zh) * 2018-12-17 2020-06-25 深圳市华星光电半导体显示技术有限公司 充电测试方法以及充电测试装置

Similar Documents

Publication Publication Date Title
KR101376404B1 (ko) 액정 표시 장치 및 액정 표시 장치의 검사 방법
KR101129618B1 (ko) 액정 표시 패널 및 이의 검사 방법과 이의 제조방법
KR100436197B1 (ko) 어레이 기판의 검사 방법
US7545162B2 (en) Method and apparatus for inspecting and repairing liquid crystal display device
JPH01161316A (ja) 液晶表示装置の検査方法
KR100484854B1 (ko) 액티브매트릭스 기판
JP2010164714A (ja) 表示体、検査装置、および検査方法
JP2007199429A (ja) 液晶表示パネルの製造方法、検査方法および検査装置
JP2007171428A (ja) 表示パネルの製造方法、検査方法および検査装置
KR101174156B1 (ko) 평판 표시장치
JP2005266342A (ja) Tftアレイ試験方法
KR101274656B1 (ko) 표시장치용 트랜지스터 어레이 기판
JP2007248624A (ja) 液晶表示パネルの製造方法、検査方法および検査装置
JP2021039294A (ja) 液晶デバイス、波長選択光スイッチ装置、及び、液晶デバイスの画素検査方法
JP2009085925A (ja) リーク欠陥検出方法
KR100632680B1 (ko) 액정표시장치의 어레이 기판 및 그 검사방법
JP2008070702A (ja) Tftアレイ検査方法、製造方法および検査装置
US20150235582A1 (en) Array substrate, method for inspecting array substrate, and method for inspecting display panel
US20060097744A1 (en) Apparatus and method for inspecting thin film transistor active matrix substrate
JP2007183192A (ja) 検査方法、検査回路及び電気光学装置用基板、並びに電気光学装置
JP2010032800A (ja) アクティブマトリクス基板、液晶表示パネル、アクティブマトリクス基板の検査方法
KR100318021B1 (ko) 액티브매트릭스어레이기판의 검사방법 및 검사장치
JP2012122779A (ja) 表示パネル用基板の検査方法、検査装置および検査用基板
JP2017138393A (ja) 液晶表示装置及びその検査方法
JP2004109823A (ja) リーク検査装置及びリーク検査方法