KR20030090502A - 액티브 매트릭스 기판의 검사방법 및 검사장치와그에 사용되는 검사용 프로그램 및 정보기록매체 - Google Patents

액티브 매트릭스 기판의 검사방법 및 검사장치와그에 사용되는 검사용 프로그램 및 정보기록매체 Download PDF

Info

Publication number
KR20030090502A
KR20030090502A KR10-2003-0028471A KR20030028471A KR20030090502A KR 20030090502 A KR20030090502 A KR 20030090502A KR 20030028471 A KR20030028471 A KR 20030028471A KR 20030090502 A KR20030090502 A KR 20030090502A
Authority
KR
South Korea
Prior art keywords
voltage supply
gate
inspection
parasitic capacitance
transistor
Prior art date
Application number
KR10-2003-0028471A
Other languages
English (en)
Other versions
KR100939188B1 (ko
Inventor
나라쇼지
장휘
야마모토와타루
Original Assignee
윈테스트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윈테스트 가부시키가이샤 filed Critical 윈테스트 가부시키가이샤
Publication of KR20030090502A publication Critical patent/KR20030090502A/ko
Application granted granted Critical
Publication of KR100939188B1 publication Critical patent/KR100939188B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/60—Circuit arrangements for operating LEDs comprising organic material, e.g. for operating organic light-emitting diodes [OLED] or polymer light-emitting diodes [PLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

액티브 매트릭스 기판의 단계에서 점결함, 선결함 또는 휘도불량을 검사할 수 있는 액티브 매트릭스 기판의 검사방법을 제공한다.
검사대상은, 복수의 신호선14, 복수의 주사선10 및 복수의 전압공급선16의 각 1개에 각각 접속되는 복수의 화소20을 구비하고, 복수의 화소20 각각은 신호선 및 주사선에 접속되는 화소선택 트랜지스터Q1과 동작 트랜지스터Q2를 포함하고, 동작 트랜지스터Q2는, 게이트G2가 화소선택 트랜지스터Q1에 접속되고, 드레인D2에 전압공급선이 접속되고, 소스S2가 오픈 상태인 액티브 매트릭스 기판이다. 이 검사방법은, 검사장치에서 전위를 공급하여 동작 트랜지스터Q2의 게이트-드레인 사이의 기생용량Cdgo를 충전하고, 기생용량Cdgo에 축적된 전하를 방전시켜서 그 기생용량Cdgo에 의거한 방전전류를 검사장치에서 계측하고, 그 방전전류치에 의거하여 복수의 화소20의 결함을 검사장치에서 판정한다.

Description

액티브 매트릭스 기판의 검사방법 및 검사장치와 그에 사용되는 검사용 프로그램 및 정보기록매체{INSPECTION METHOD AND INSPECTION DEVICE FOR ACTIVE MATRIX SUBSTRATE, INSPECTION PROGRAM USED THEREFOR, AND INFORMATION STORAGE MEDIUM}
본 발명은, 유기EL디스플레이 장치(有機ELdisplay 裝置) 등에 사용되는 액티브 매트릭스 기판(active matrix 基板)의 검사방법 및 검사장치와 그에 사용하는 검사용 프로그램(program) 및 정보기록매체(情報記錄媒體)에 관한 것이다.
최근, 자체적으로 발광(發光) 가능한 유기EL소자(有機EL素子)를 매트릭스 어레이(matrix array) 모양으로 배열하는 표시장치(表示裝置)의 개발이 많이 이루어지고 있다.
이러한 종류의 유기EL표시장치(有機EL表示裝置)를 공장에서 출하하기 이전의 결함검사(缺陷檢査)는, 액티브 매트릭스 기판과 그 대향기판(對向基板)과의 사이에 유기EL막(有機EL膜)을 형성하고, 주변 부품을 모두 조립한 후에 실시되고 있다.
그 검사방법으로서, 유기EL표시장치를 구동하여 그 표시화면을 목시검사(目視檢査)를 하는 것이 있다. 그러나 목시검사를 하는 경우에 검사원의 몸 상태나 개인차에 의하여 검사의 정밀도에 불균일이 발생하기 쉽다. 또한 그 표시결함이 배선결함(配線缺陷)에 의한 것인지 또는 결함화소(缺陷畵素) 자체가 다크 스폿(dark spot)인지 원인이 불분명하다. 또한 화면 상의 휘도(輝度) 얼룩이 유기EL막의 불량에 의한 것인지 또는 구동부의 불량에 의한 것인지 또는 배선으로부터의 전류 리크(電流 leak)에 의한 것인지도 판별이 어렵다. 이 때문에 불량이라고 판단된 것에 대하여 검사 후에 불량원인을 하나 하나 점검하여야 하지만 복수의 제조공정을 거치고 있기 때문에 불량원인이 각 공정에서 중첩하는 경우도 있다. 따라서 불량발생 데이터를 제조공정에 신속하게 피드백(feedback)할 수 없다.
한편 이 유기EL표시장치의 검사를 자동화한 것도 있다(일본국 공개특허공보 특개평10-321367 및 일본국 공개특허공보 특개2000-348861). 일본국공개특허공보 특개평10-321367은, 역 바이어스 전압(逆 bias 電壓)을 인가할 때에 유기EL소자에 흐르는 리크 전류를 측정하여, 그 유기EL소자를 평가하는 것이다. 이 방법에서는 유기EL에 일정 전류가 흐르는 표시구동을 일단 중단하고, 유기EL소자에 역 바이어스 전압을 인가하여야 한다. 일본국 공개특허공보 특개2000-348861은, 상기 공보에서의 제안이 구동 중단에 의한 영향으로부터 정확한 구동특성을 평가할 수 없다는 가능성을 지적하고, 그에 대신하여 유기EL소자에 순방향 바이어스 전압을 인가하는 구동을 할 때에 검사신호를 중첩시켜 검사를 하고 있다. 그리고 검사신호를 중첩시켰을 때의 구동전압 및 구동전류의 변화에 의거하여 유기EL소자를 평가하고 있다.
상기 2개의 공보에서는 모두 완성품의 상태에서 검사를 하고 있기 때문에 불량품을 검출할 때까지 그 제품을 제조하기 위하여 투입된 많은 시간과 재료가 필요 없게 된다.
본 발명의 목적은, 액티브 매트릭스 기판의 단계에서 점결함(點缺陷), 선결함(線缺陷) 또는 휘도불량(輝度不良)을 검사할 수 있는 액티브 매트릭스 기판의 검사방법 및 검사장치와 그에 사용하는 검사용 프로그램 및 정보기록매체를 제공하는 것에 있다.
도1은 본 발명의 하나의 실시예에 관한 액티브 매트릭스 기판에 있어서의 화소의 등가회로도이다.
도2는 도1에 나타나 있는 액티브 매트릭스 기판을 사용하여 형성되는 유기EL표시장치에서의 선결함, 점결함 및 휘도얼룩을 설명하기 위한 개략적인 설명도이다.
도3은 도1에 나타나 있는 화소에 설치되는 동작 트랜지스터를 TFT로 구성하였을 때의 TFT의 게이트-드레인 사이의 전압에 의존하여 변화하는 게이트-드레인 사이의 기생용량Cdgo의 용량치의 특성도이다.
도4는 도1에 나타나 있는 저장용량의 영향을 제거하였을 때의 화소의 등가회로도이다.
도5는 본 발명의 하나의 실시예에 관한 액티브 매트릭스 기판의 검사장치의 블록도(block圖)이다.
도6은 충전동작(充電動作) 및 센스동작(sense動作)을 설명하기 위한 타이밍 차트(timing chart)이다.
도7은 결함판정동작의 일례(一例)를 설명하기 위한 개략적인 설명도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 주사선(走査線)(게이트선(gate線)G1∼G4)
12 : 코먼선(common線)
14 : 신호선(信號線)(소스선(source線)S1∼S4)
16 : 전압공급선(애노드선(anode線))
20 : 화소(畵素)22 : 화소전극(畵素電極)
30 : 화소 매트릭스 어레이 영역(畵素 matrix array 領域)
32 : 수직계 구동회로(垂直系 驅動回路)
34 : 수평계 구동회로(水平系 驅動回路)
35 : 열선택 게이트(列選擇 gate)
36 : 애노드 전압 공급회로(anode 電壓 供給回路)
38 : 코먼 전압 공급회로(common 電壓 供給回路)
40 : 중앙제어회로(CPU)42 : 버스(bus)
44 : 검사전위 발생회로(檢査電位 發生回路)
46 : 타이밍 신호 발생회로(timing 信號 發生回路)
48 : A/D변환회로(A/D變換回路)
50 : 제1메모리회로(第一 memory 回路)
52 : 제2메모리회로54 : 감산회로(減算回路)
56 : 제3메모리회로58 : 결함판정회로(缺陷判定回路)
60 : 충전·센스회로(充電·sense回路)
62 : 프로그램 메모리(program memory)
Q1 : 화소선택 트랜지스터(畵素選擇 transistor)
Q2 : 동작 트랜지스터(動作 transistor)
A : 고포화영역(高飽和領域)B : 저포화영역(低飽和領域)
C : 이행영역(移行領域) Cs : 저장용량(貯藏容量)
Cdgo : 동작 트랜지스터의 게이트-드레인(gate-drain) 사이의 기생용량(寄生容量)
R1∼R4 : 열선택 게이트 제어선(列選擇 gate 制御線)
본 발명의 제1태양에 관계된 액티브 매트릭스 기판의 검사방법은,
복수의 신호선(信號線), 복수의 주사선(走査線) 및 복수의 전압공급선(電壓供給線)의 각 1개에 각각 접속되는 복수의 화소(畵素)를 구비하고, 상기 복수의 화소 각각은 상기 신호선 및 상기 주사선에 접속되는 화소선택 트랜지스터(畵素選擇 transistor)와 동작 트랜지스터(動作 transistor)를 포함하고, 상기 동작 트랜지스터는, 게이트(gate)가 상기 화소선택 트랜지스터에 접속되고, 소스(source) 및 드레인(drain)의 일방(一方)에 상기 전압공급선이 접속되고, 타방(他方)이 오픈(open) 상태인 액티브 매트릭스 기판(active matrix 基板)을 준비하는 제1공정과,
검사장치(檢査裝置)에서 전위(電位)를 공급하여 상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량(寄生容量)을 충전(充電)하는 제2공정과,
상기 기생용량에 축적된 전하(電荷)를 방전(放電)시켜 상기 기생용량에 의거한 방전전류를 상기 검사장치에서 계측(計測)하는 제3공정과,
상기 방전전류치(放電電流値)에 의거하여 상기 복수의 화소 결함을 상기 검사장치에서 판정하는 제4공정
을 구비하는 것을 특징으로 한다.
본 발명의 제1태양에서는, 동작 트랜지스터의 게이트-전압공급선 사이에 전압을 인가하고 있다. 이에 따라 전압공급선에 접속되어 있지 않은 소스 또는 드레인이 오픈 상태이더라도 동작 트랜지스터의 게이트-전압공급선사이의 기생용량에 충전할 수 있다. 만약에 전압공급선이 단선되어 있거나 동작 트랜지스터의 게이트-전압공급선 사이가 단선되어 있는 불량이 발생한 때에는 기생용량을 충전할 수 없다. 따라서 기생용량을 충전한 후에 그 전하를 방전시켰을 때의 전류를 모니터(monitor) 하면 상기의 결함을 검출할 수 있다. 전압공급선 등이 쇼트되어 있는 경우에도 동작 트랜지스터의 게이트-전압공급선 사이에 정상의 전압을 인가할 수 없기 때문에 방전시의 전류 모니터에 의하여 결함으로서 판별 가능하다. 또한 화소 사이에서 기생용량이 다른 것에 기인하는 휘도얼룩결함도 판정 가능하게 된다.
여기에서 복수의 화소 각각은 동작 트랜지스터의 게이트에 접속되는 저장용량(貯藏容量)을 더 포함할 수 있다. 이 경우에 상기 제2공정 및 상기 제3공정에서는 저장용량의 영향을 제거하면 좋다. 기생용량에만 의존하는 전류계측(電流計測)을 하여야 하기 때문이다. 저장용량의 영향을 제거하기 위해서는, 상기 제2공정 및 상기 제3공정에서 상기 저장용량의 양단(兩端)의 전위차(電位差)를 실질적으로 동일하게 하면 좋다. 이렇게 하면 저장용량에서의 충방전(充放電)은 이루어지지 않기 때문이다.
동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 용량치(容量値)는, 인가전압(印加電壓)에 의존하여 고포화영역(高飽和領域)과, 저포화영역(低飽和領域)과, 상기 고포화영역 및 저포화영역 사이에서 용량치가 변화하는 이행영역(移行領域)을 구비할 수 있다. 이 경우에 상기 제2공정 및 상기 제3공정의 적어도 일방(一方)에서는, 상기 동작 트랜지스터의게이트-전압공급선 사이의 기생용량의 용량치가 상기 고포화영역이 되는 전압을 동작 트랜지스터의 게이트-전압공급선 사이에 인가할 수 있다.
충전시에 기생용량의 용량치가 커지면 축적되는 전하량(電荷量)도 많아져서 큰 방전전류를 얻을 수 있기 때문이다. 충전시에 기생용량Cdgo의 용량치가 작더라도 방전시에 기생용량Cdgo의 용량치가 크면 평형 상태가 될 때까지 전류가 흐르기 때문에 역시 큰 방전전류를 얻을 수 있다. 이렇게 하여 모니터 전류의 신호/노이즈(S/N)비를 크게 확보할 수 있다.
본 발명의 제1태양에서는, 동작 트랜지스터의 게이트-전압공급선 사이에 인가되는 전압을 변화시켜서 상기 제2공정∼제4공정의 1세트(set)로서 복수 세트 실시하더라도 좋다.
화소의 휘도얼룩은, 동작 트랜지스터의 특성(예를 들면 게이트-드레인 사이의 기생용량의 전압의존특성(電壓依存特性) 불균일)이 요인이 되는 경우가 있다. 또한 트랜지스터의 특성이 불균일하더라도 초기 단계에서는 목시(目視) 상 휘도얼룩이라고 판단할 수 없다. 다만 그러한 경우에 시간이 경과함에 따라 휘도얼룩결함이 된다. 본 명세서에서는, 「휘도얼룩」이란 「특성이 다른 트랜지스터의 분포」의 의미로서 사용한다.
이 기생용량의 전압의존성 불균일은, 고포화영역으로 전압을 설정하는 것으로는 검출할 수 없는 경우가 있다. 여기에서 이 기생용량의 전압의존성 불균일을 측정하기 위하여, 특히 이행영역에서의 복수 포인트(point)의 전압을 인가시키고, 그 각 포인트에서 기생용량을 충전·방전시키면 좋다.
이 경우에 1세트에서는 기생용량의 용량치가 고포화영역이 되는 포인트에서 방전전류를 측정하고, 2세트 이후에서는 기생용량의 용량치가 이행영역이 되는 포인트에서 방전전류를 측정하여 주로 휘도얼룩결함을 판별하더라도 좋다. 그 때에 1세트의 측정에서 이상이라고 판정된 화소에 대해서는, 2세트 이후에서는 결함판정을 실시하지 않아도 좋다. 이상적으로는, 1세트에서 정상이라고 판정된 화소에 대해서만 2세트 이후의 충전, 센스(sense) 및 판정공정을 실시하면 좋지만 화소구동(畵素驅動)은 일정한 순서로 순차적으로 실시되는 경우에는, 이상화소에 관해서는 판정공정만 생략하면 좋다.
본 발명의 제2태양에 관계된 액티브 매트릭스 기판의 검사방법은, 복수의 신호선, 코먼선, 복수의 주사선 및 복수의 전압공급선의 각 1개에 각각 접속되는 복수의 화소를 구비하고, 상기 복수의 화소의 각각은 상기 신호선 및 상기 주사선에 접속되는 화소선택 트랜지스터와 동작 트랜지스터와 일단(一端)이 상기 코먼선에 접속되는 저장용량(貯藏容量)을 포함하고, 상기 동작 트랜지스터는, 게이트가 상기 저장용량의 타단(他端) 및 상기 화소선택 트랜지스터에 접속되고, 소스 및 드레인의 일방에 상기 전압공급선이 접속되고, 타방이 오픈 상태인 액티브 매트릭스 기판을 준비하는 제1공정과,
검사장치에서 전위를 공급하여 상기 저장용량을 충전하는 제2공정과,
상기 저장용량에 축적된 전하를 방전시켜 상기 저장용량에 의거한방전전류를 상기 검사장치에서 계측(計測)하는 제3공정과,
상기 방전전류치에 의거하여 상기 복수의 화소 결함을 상기 검사장치에서 판정하는 제4공정과,
상기 제2공정 및 상기 제3공정에서는 상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 영향을 제거하는 것을 특징으로 한다.
본 발명의 제2태양에 의하면 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 영향을 제거한 상태에서 저장용량을 충방전시킬 수 있다. 이 경우에 저장용량으로의 충방전 루트(route)에 결함이 있으면, 예를 들면 화소선택 트랜지스터에 결함이 있으면 방전전류가 이상으로 되기 때문에 화소결함을 판별할 수 있다. 이 때에 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 영향은 제거되어 있기 때문에 동작 트랜지스터의 존재를 무시한 상태에서 측정할 수 있다. 따라서 본 발명의 제2태양에서의 검사방법에 의하여 화소결함이라고 판정된 경우에 동작 트랜지스터 이외의 화소 부분의 이상이라고 판정할 수 있다. 따라서 본 발명의 제1태양에 관계된 검사방법에 의하여 결함이라고 판정된 화소에 대하여 본 발명의 제2태양에 관계된 검사방법을 더 실시하면 결함원인이 동작 트랜지스터에 있는 것인지 아닌지를 판단할 수 있다. 상기한 바와 같이 화소구동은 일정한 순서로 순차적으로 실시되는 경우에는, 본 발명의 제1태양에 관계된 검사방법에 의하여 정상이라고 판정된 화소에 대해서는 본 발명의 제2태양에 관계된검사방법에 의하여 실시할 때에 판정공정만 생략하면 좋다.
여기에서 동작 트랜지스터의 기생용량의 영향을 제거하기 위해서는, 상기 제2공정 및 상기 제3공정에서 동작 트랜지스터의 게이트-전압공급선 사이의 전위차를 실질적으로 동일하게 하면 좋다. 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 용량치는, 인가전압에 의존하여 고포화영역과, 저포화영역과, 상기 고포화영역 및 저포화영역 사이에서 용량치가 변화하는 이행영역을 구비한다. 따라서 상기 제2공정 및 상기 제3공정에서는, 상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 용량치가 상기 저포화영역이 되는 전압을 상기 동작 트랜지스터의 게이트-전압공급선 사이에 인가하더라도 좋다. 이에 따라 기생용량을 실질적으로 무시할 수 있다.
본 발명의 제1태양 및 제2태양에서 실시되는 순차적인 화소구동이란, 액티브 매트릭스형 디스플레이(active matrix type display)의 표시구동법(表示驅動法)과 동일하다. 이 표시구동법에 따르면, 제2공정에서는 복수의 주사선을 1개씩 순차적으로 액티브 전위(active 電位)로 설정하여 복수의 주사선 각각에 접속된 1행의 복수의 화소마다 충전동작을 실시하고(제1프레임), 제3공정에서는 전체 화소에 관한 충전공정이 완료된 후에 복수의 주사선을 1개씩 순차적으로 액티브 전위로 설정하여 복수의 주사선 각각에 접속된 1행의 복수의 화소마다 방전동작을 실시하게 된다(제2프레임). 인터레이스 구동(interlace 驅動)의 경우에는, 제1필드(field), 제2필드를 사용하여 홀수행 및 짝수 행의 전체 화소에 대하여 충전동작을 실시하고, 제3필드, 제4필드를 사용하여 전체 화소에 대한 방전동작을 실시하면 좋다.
1행의 복수의 화소에 대해서는 선순차(線順次, line sequential) 또는 점순차(點順次, dot sequential)의 모두에서 구동할 수 있다. 점순차 구동법을 채용하면 제3공정에서의 방전전류가 선순차와 같이 1라인마다가 아니라 하나의 화소마다 얻을 수 있다는 점에서 바람직하다. 점순차 구동법에서는, 상기 제2공정 및 상기 제3공정은 1행의 복수의 화소에 접속된 복수의 신호선을 검사장치에 순차적으로 접속하여 1행의 복수의 화소를 점순차로 구동하게 된다.
복수의 주사선을 선택하여 구동하는 수직계 구동회로(垂直系 驅動回路)와 복수의 신호선을 선택하여 구동하는 수평계 구동회로(水平系 驅動回路)가 탑재(搭載)되어 있는 액티브 매트릭스 기판을 검사대상으로 할 수도 있다. 이 경우에 상기 제2공정 및 상기 제3공정에서의 화소구동이 상기 수직계 구동회로 및 상기 수평계 구동회로의 기능에 의거하여 실시된다.
본 발명의 제3태양에 관계된 액티브 매트릭스 기판의 검사장치는,
복수의 신호선, 복수의 주사선 및 복수의 전압공급선의 각 1개에 각각 접속되는 복수의 화소를 구비하고, 상기 복수의 화소 각각은 상기 신호선 및 상기 주사선에 접속되는 화소선택 트랜지스터와 동작 트랜지스터를 포함하고, 상기 동작 트랜지스터는, 게이트가 상기 화소선택 트랜지스터에 접속되고, 소스 및 드레인의 일방에 상기 전압공급선이 접속되고, 타방이 오픈 상태인 액티브 매트릭스 기판을 검사하는 검사장치로서,
상기 복수의 주사선 및 상기 복수의 전압공급선에 공급되는 검사전위(檢査電位)를 발생하는 검사전위 발생수단(檢査電位 發生手段)과,
상기 복수의 신호선에 접속되는 충전·센스수단(充電·sense手段)과,
상기 복수의 주사선, 상기 복수의 신호선 및 상기 복수의 전압공급선을 구동하기 위한 타이밍 신호(timing 信號)를 발생하는 타이밍 신호 발생수단(timing 信號 發生手段)과,
상기 충전·센스수단으로부터의 출력에 의거하여 상기 복수의 화소 결함을 판정하는 판정수단(判定手段)
을 구비하고,
상기 검사전위 발생수단 및 충전·센스수단은, 충전시에 상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량을 충전하는 전위를 공급하고, 센스시에 상기 기생용량에 축적된 전하를 방전시키는 전위를 공급하고, 상기 센스시에 상기 기생용량에 의거한 방전전류를 상기 충전·센스수단에서 계측하는 것을 특징으로 한다.
본 발명의 제4태양에 관계된 검사장치는, 본 발명의 제3태양에 관계된 검사장치와 동일한 하드웨어(hardware)를 사용하여 본 발명의 제2태양에 관계된 검사방법을 실시하는 것이다.
본 발명의 제3태양 또는 제4태양에 관계된 검사장치를 이용하면 상기한 본 발명의 제1태양 또는 제2태양에 관계된 검사방법을 적합하게 실시할 수 있다.
본 발명의 제5태양 및 제6태양에 관계된 검사용 프로그램은 상기한 본 발명의 제1태양 또는 제2태양에 관계된 검사방법을 위한 순서를 컴퓨터에 실행시키기 위한 것이다.
본 발명의 제7태양에 관계된 컴퓨터에서 읽어낼 수 있는 정보기록매체(情報記錄媒體)는 상기한 본 발명의 제5태양 또는 제6태양에 관계된 검사용 프로그램을 기록한 것이다.
(실시예1)
이하, 본 발명의 하나의 실시예에 관하여 도면을 참조하여 설명한다.
(액티브 매트릭스 기판(active matrix 基板))
도1은 유기EL표시장치(有機EL表示裝置)에 사용되는 액티브 매트릭스 기판의 등가회로도이다. 도1에 있어서, 절연기판(絶緣基板) 상에는 그 행방향(行方向)을 따라 복수의 게이트선(gate線)(주사선(走査線))10과 복수의 코먼선(common線)12가 설치되어 있다. 기판 상에는 또한 그 열방향(列方向)을 따라 복수의 신호선(소스선(source線))14와 복수의 전압공급선(애노드선(anode線))16이 설치되어 있다.
기판 상에는, 복수의 신호선14 및 복수의 주사선10의 각 1개에 각각 접속되는 복수의 화소(畵素)20이 설치된다. 복수의 화소20 각각은 화소선택 트랜지스터Q1과 동작 트랜지스터Q2를 구비한다. 화소선택 트랜지스터Q1의 게이트(gate)G1은 게이트선10에, 소스Sl은 소스선14에, 드레인(drain)D1은 동작 트랜지스터Q2의 게이트G2에 각각 접속되어 있다. 동작 트랜지스터Q2의 드레인D2는 애노드선16에, 소스S2는 화소전극(畵素電極)22에 접속되어 있다. 또 화소전극22는, 실제로는 도1에 나타나 있는 것보다 넓은 면적이 확보되어 있다.
또한 도1에서는 화소선택 트랜지스터Q1과 동작 트랜지스터Q2를 함께 N형 트랜지스터로 형성하고 있지만 어느 일방(一方) 또는 쌍방(雙方)을 P형 트랜지스터로 하더라도 좋다. N형 트랜지스터에 대신하여 P형 트랜지스터를 채용하는 경우에는, 화소선택 트랜지스터Q1의 소스S1과 드레인D1은 도1과는 반대로 접속되고, 동작 트랜지스터Q2의 소스S2와 드레인D2는 도1과는 반대로 접속된다.
복수의 화소20 각각에는, 도1에 나타나 있는 바와 같이 저장용량Cs를 설치할 수 있다. 저장용량Cs의 제1전극은 노드(node)a 즉 동작 트랜지스터Q2의 게이트G2(=화소 트랜지스터Q1의 드레인D1)에 접속되어 있고, 제2전극은 코먼선12에 접속되어 있다.
또한 트랜지스터Q1, Q2는 함께, 예를 들면 글래스 기판(glass基板) 상에 형성되는 TFT(박막 트랜지스터(薄膜 transistor))로 형성할 수 있지만 이에 한정되지 않는다.
이 액티브 매트릭스 기판을 사용하여 유기EL표시장치를 조립하면 동작트랜지스터Q2의 소스S2에 접속되는 화소전극22에 유기EL소자가 접속된다. 따라서 유기EL막(有機EL膜)이 형성되어 있지 않은 액티브 매트릭스 기판의 단계에서는, 모든 화소전극22는 오픈(open) 상태이어서 동작 트랜지스터Q2의 소스-드레인 사이에 전류는 흐르지 않는다. 또한 본 실시예의 검사방법은, 화소전극22가 형성되기 전의 상태에서도 검사 가능하고, 중요한 것은 동작 트랜지스터Q2의 소스 및 드레인 중 일방이 오픈 상태인 액티브 매트릭스 기판이면 좋다.
(액티브 매트릭스 기판의 결함과 목시검사결함(目視檢査缺陷)과의 상관)
본 실시예는, 도1에 나타나 있는 액티브 매트릭스 기판을 사용하여 유기EL표시장치를 조립한 후에 처음으로 가능하게 되는 도2에 나타나 있는 바와 같은 결함을 액티브 매트릭스 기판 단계에서의 검사에서 사전에 검출할 수 있도록 한 것이다.
도2는 유기EL표시장치를 구동함으로써 가능하게 되는 목시검사의 일례를 나타내고 있다. 도2에서는, 정상화소(正常畵素)가 중간조(中間調, halftone)로 표시되어 있지만 선결함(線缺陷)F1, 점결함(點缺陷)F2 및 휘도(輝度) 얼룩F3이 발생하고 있다.
선결함F1의 원인은, 선 사이의 쇼트(short), 단선(斷線), 화소선택 트랜지스터의 불량 등으로서, 예를 들면 장소P1에서 도1에 나타나 있는 애노드선16이 단선되어 있는 경우가 생각된다. 애노드 전압 공급회로가 도2의 상측에 배치되어 있는 경우에는, 단선장소P1에 이르기 전의 애노드선16에는전압이 공급 가능하므로 그 부분에 접속된 화소20의 EL소자에 통전(通電) 가능하게 된다. 그러나 단선장소P1에서 애노드 전압 공급회로와의 접속이 끊어진 애노드선16에 접속된 각 화소20의 EL소자에는 전류가 흐르지 않아 세로 라인을 따라 선결함Fl이 발생한다.
도2에 나타나 있는 점결함F2의 원인은 그 화소 중의 트랜지스터 불량(오픈 또는 쇼트)으로서, 예를 들면 화소20의 동작 트랜지스터Q2 불량이 생각된다. 동작 트랜지스터Q2의 소스-드레인 사이에 흐르는 전류가 정상시의 중간조 전류가 아니면 백점(白點) 또는 흑점(黑點)과 같은 점결함이 발생한다.
도2에 나타나 있는 휘도얼룩의 원인으로서, 각 화소20의 동작 트랜지스터Q2의 특성 불균일이 생각된다. 동작 트랜지스터Q2의 전류특성이 불균일하게 되면 유기EL소자에 흐르는 전류가 각각 달라지게 되어 화면 상에서 휘도얼룩F3으로서 인식된다. 또한 휘도얼룩F3의 패턴(pattern)은 전류특성이 불균일한 동작 트랜지스터Q2의 배치에 의존하고, 도2는 그 일례를 나타내고 있다.
(결함검출(缺陷檢出)의 원리)
도2에 나타나 있는 목시검사는 유기EL표시장치가 완성되지 않는 한 실시할 수 없다. 바꾸어 말하면 유기EL막을 구비하지 않는 액티브 매트릭스 기판의 단계에서는, 유기EL소자에 통전을 할 수 없기 때문에 목시검사는 불가능하다.
유기EL소자에 전류를 공급하는 동작 트랜지스터Q2의 전류특성을 측정하기 위해서는 미세한 피치(pitch)로 배열된 다수의 화소전극22의 각각에 콘택트(contact)하여야 하지만 그것은 사실상 불가능하다. 화소전극22를 형성하기 전에 있어서는 도1에 나타나 있는 동작 트랜지스터Q2의 소스S2에 콘택트할 수도 없다.
1. 동작 트랜지스터Q2의 게이트-드레인(gate-drain) 사이의 기생용량(寄生容量)Cdgo에 의거한 전류측정
여기에서 본 발명자 등은 도1에 나타나 있는 동작 트랜지스터Q2의 게이트-드레인 사이의 기생용량Cdgo에 착안하였다. 동작 트랜지스터Q2의 게이트-드레인 사이에 전압을 인가하면 소스가 오픈 상태이더라도 기생용량Cdgo에 충전(充電)할 수 있기 때문이다. 만약에 애노드선16이 단선되어 있거나 동작 트랜지스터Q2의 게이트-드레인 사이가 단선되어 있는 불량이 발생한 경우에는 기생용량Cdgo를 충전할 수 없다. 따라서 기생용량Cdgo를 충전한 후에 그 전하를 방전(放電)시켰을 때의 전류를 모니터(monitor)하면 상기의 단선결함을 검출할 수 있다. 애노드선16 등이 쇼트되어 있는 경우에도 동작 트랜지스터Q2의 게이트-드레인 사이에 정상의 전압을 인가할 수 없기 때문에 방전시의 전류 모니터에 의하여 결함으로서 판별할 수 있다.
이상의 검출원리에 의하여 주로 도2에 나타나 있는 선결함F1 및 점결함F2의 원인이 되는 결함이 검출 가능하게 된다.
2. 인가전압(印加電壓)에 의존하는 제한용량(制限容量)Cdgo의고포화영역(高飽和領域)의 이용
도3은 동작 트랜지스터Q2를 TFT로 형성하였을 때의 게이트-드레인 사이의 전압에 의존하여 변화되는 기생용량Cdgo의 특성의 일례를 나타내고 있다. 도3에 나타나 있는 바와 같이 동작 트랜지스터Q2의 기생용량Cdgo는 인가전압 의존성을 가지고 있다. 도3에 나타나 있는 바와 같이, 예를 들면 실선으로 나타나 있는 TFT-A는, 인가전압에 관계없이 기생용량Cdgo가 높은 포화치(飽和値)가 되는 고포화영역A와, 인가전압에 관계없이 기생용량Cdgo가 낮은 포화치가 되는 저포화영역(低飽和領域)B와, 이들 고·저포화영역A, B의 사이에서는 인가전압에 따라 기생용량Cdgo가 변화되는 이행영역(移行領域)C를 구비하고 있다.
이 기생용량Cdgo로부터의 방전전류를 모니터하기 위해서는, 기생용량Cdgo의 용량치(容量値)가 큰 것이 흐르는 전류도 많아지기 때문에 신호/노이즈(S/N)비가 높아 검사 정밀도가 높아진다.
이 때문에 기생용량Cdgo에 충전할 때 및 그로부터 방전시킬 때의 어느 일방 또는 쌍방에서 기생용량Cdgo의 용량치가 고포화영역A가 되는 인가전압(예를 들면 도3에 나타나 있는 -VA2)을 생성하면 좋다.
충전시에 기생용량Cdgo의 용량치가 크면 축적되는 전하량도 많아지게 되어 큰 방전전류를 얻을 수 있기 때문이다. 충전시에 기생용량Cdgo의 용량치가 작더라도 방전시에 기생용량Cdgo의 용량치가 크면 평형 상태가 될 때까지 전류가 흐르기 때문에 역시 큰 방전전류를 얻을 수 있다. 반대로충전시 및 방전시의 쌍방에서 기생용량Cdgo의 용량치가 작으면 큰 방전전류는 얻을 수 없다.
3. 동작 트랜지스터Q2의 특성 불균일(特性 不均一)의 측정
도2에서의 휘도얼룩F3의 원인 중 하나는 동작 트랜지스터Q2의 특성 불균일이지만 그 특성 불균일도 기생용량Cdgo의 불균일에 의거하는 전류를 측정함으로써 검출할 수 있다.
도3에 나타나 있는 바와 같이 실선으로 나타나 있는 TFT-A와 파선으로 나타나 있는 TFT-B에서는, 특히 이행영역C에서의 기생용량Cdgo의 전압의존특성이 다르다. 따라서 기생용량Cdgo를 고포화영역A로 하는 전압설정(예를 들면 도3에 나타나 있는 -VA2)에서는 2종류의 특성TFT-A, TFT-B의 차이를 검출할 수 없는 경우가 있다.
여기에서 인가전압을 이행영역C인 예를 들면 전압0∼전압Vc까지의 복수 포인트(point)에서 변화시키고, 그 때에 기생용량Cdgo에 축적된 전하를 방전시키고, 그 때의 전류를 모니터하면 좋다. 이렇게 하면 동작 트랜지스터Q2의 특성 불균일을 판별할 수 있다. 따라서 그 전류 모니터의 결과로부터 도2에 나타나 있는 휘도얼룩F3의 원인이 되는 결함을 검출할 수 있게 된다. 예를 들면 복수 화소20의 대부분이 도3에 나타나 있는 TFT-A의 특성을 구비하는 동작 트랜지스터Q2로 형성되어 있는 경우에 도3에 나타나 있는 TFT-B의 특성을 구비하는 동작 트랜지스터Q2를 구비하는 화소20에서는, 다른 화소20과는 휘도가 달라서 휘도얼룩F3이 발생한다는 것을 알 수 있다.
4. 측정시의 저장용량Cs의 영향 제거
도1에 나타나 있는 화소의 구성에 의하면 동작 트랜지스터Q2의 게이트G2에는 저장용량Cs가 접속되어 있다. 따라서 동작 트랜지스터Q2의 기생용량Cdgo의 충전, 방전을 하는 때에는, 저장용량Cs의 충전, 방전이 동시에 이루어진다. 또한 저장용량Cs의 용량치를 c1이라고 하고, 기생용량Cdgo의 용량치를 c2라고 하면 일반적으로는 c2《 c1로서, 예를 들면 c2 < c1/10과 같이 용량치c1에 비하여 용량치c2는 충분히 작다.
따라서 동작 트랜지스터Q2의 기생용량Cdgo로부터의 방전전류를 모니터할 때에 저장용량Cs로부터의 방전전류를 무시할 수 없게 되어 동작 트랜지스터Q2의 특성을 검출할 수 없게 된다.
여기에서 저장용량Cs를 구비하는 경우에는 동작 트랜지스터Q2의 기생용량Cdgo의 충전, 방전을 할 때에 저장용량Cs의 영향을 제거하면 좋다. 이렇게 하기 위해서는 동작 트랜지스터Q2의 기생용량Cdgo의 충전, 방전을 할 때에 충전시와 방전시에서 저장용량Cs의 양단(兩端)의 전위차(電位差)를 실질적으로 동일하게 설정하면 좋다. 이렇게 하면 저장용량Cs에 대하여 충방전이 되지 않기 때문에 저장용량Cs의 영향을 제거할 수 있다.
도4는 저장용량Cs의 영향을 제거하였을 경우의 화소20의 등가회로도로서, 소스선12와 애노드선16 사이에는 화소선택 트랜지스터Q1과 동작 트랜지스터Q2의 기생용량Cdgo만이 존재하게 된다.
5. 저장용량Cs의 충방전(充放電)에 의한 측정(기생용량Cdgo의 영향을 제거)
화소결함의 측정으로서, 충전시에 기생용량Cdgo가 아니라 저장용량Cs로 충전시켜도 좋다. 센스(sense)시에는 저장용량Cs로부터의 방전전류를 측정할 수 있다. 그 방전전류치가 이상하다면 저장용량Cs로의 충전 경로 도중에 결함이 있다는 것을 알 수 있다. 특히 기생용량Cdgo를 충방전하였을 때에 이상이 있는 화소에 대하여 저장용량Cs를 충방전시키는 측정을 할 수 있다. 저장용량Cs를 충방전시켰을 때에도 이상하다면 동작 트랜지스터Q2 이외의 부분, 예를 들면 화소선택 트랜지스터Q1이 이상하다는 것이 판명된다.
이 때, 기생용량Cdgo의 영향을 제거시킨 상태에서 충전공정 및 센스공정을 실시한다. 동작 트랜지스터Q2의 영향이 없는 상태에서 측정하기 위함이다. 기생용량Cdgo의 영향을 제거하기 위해서는, 충전시와 센스시에서 동작 트랜지스터Q2의 게이트-드레인 사이의 전위차를 실질적으로 동일하게 하면 좋다. 또는 기생용량Cs가 저포화영역이 되는 전압을 동작 트랜지스터Q2의 게이트-드레인 사이에 인가하면 좋다.
(검사장치(檢査裝置)의 설명)
도5는 본 실시예의 검사대상인 액티브 매트릭스 기판과 그 검사장치를 나타내고 있다. 화소 매트릭스 어레이 영역(畵素 matrix array 領域)30에는, 도1에 나타나 있는 다수의 화소20이 매트릭스 어레이 모양으로 배열되어 있다. 이 화소 매트릭스 어레이30에 있어서의 복수의 게이트선10은 수직계 구동회로(垂直系 驅動回路)32에, 복수의 소스선14는 복수의 열선택 게이트(列選擇 gate)35를 통하여 수평계 구동회로(水平系 驅動回路)34에, 복수의 애노드선16은 애노드 전압 공급회로(anode 電壓 供給回路)36에, 복수의 코먼선12는 코먼 전압 공급회로(common 電壓 供給回路)38에 각각 접속되어 있다. 이들 수직계 구동회로32, 수평계 구동회로34, 애노드 전압 공급회로36 및 코먼 전압 공급회로38은 액티브 매트릭스 기판 상에 형성할 수도 있다. 그 경우에는, 검사장치측에 이들 회로32∼38은 불필요하여 액티브 매트릭스 기판 상에 설치된 회로32∼38을 그대로 이용할 수 있다. 또한 도5에서는 설명의 편의상, 화소 매트릭스 어레이30 내의 게이트선10 및 소스선14의 개수를 각각 4개로 하여 모두 16개의 화소20을 구비하는 것으로 하였다.
검사장치에는, 검사의 제어를 담당하는 중앙제어회로(CPU)40이 설치되어 있다. CPU40의 버스(bus)42에는, 검사전위발생회로(檢査電位發生回路)(검사전위발생수단)44와, 타이밍 신호 발생회로(timing 信號 發生回路)(타이밍 신호 발생수단)46과, 판정수단을 구성하는 A/D변환회로(A/D變換回路)48, 제1메로리회로(第一memory回路)50, 제2메모리회로52, 감산회로(減算回路)54, 제3메모리회로56 및 결함판정회로(缺陷判定回路)58이 접속되어 있다. 또한 복수의 열선택 게이트35에 공통으로 접속된 비디오 단자(videp 端子)에는, 충전·센스회로(충전·센스수단)60이 접속되어 센싱(sensing)된 아날로그 신호(analog 信號)가 A/D변환회로48에 입력된다.
또한 CPU40에는 프로그램 메모리(program memory)62가 접속되어 있다.이 프로그램 메모리62는 이하에서 설명하는 검사방법의 실행순서를 기록한, CPU40을 포함하는 컴퓨터에서 읽어낼 수 있는 정보기록매체이다. 이 프로그램 메모리62는, 하드 디스크(hard disk), ROM, RAM, 플렉시블 디스크(flexible disk), CD-ROM 등으로 구성할 수 있다.
(검사방법의 구체적인 예)
도6에 나타나 있는 바와 같이 본 실시예에서는 제1프레임(第一frame)에서 각 화소20의 동작 트랜지스터Q2의 기생용량Cdgo를 순차적으로 충전하고, 제2프레임에서 각 화소20의 동작 트랜지스터Q2의 기생용량Cdgo를 순차적으로 방전(discharge)하여 전류를 센싱하고 있다.
이 때문에 수직계 구동회로32로부터는, 타이밍 신호 발생회로46으로부터의 Y스타트 신호(Ystart 信號)Y-ST(수직동기신호(垂直同期信號)) 등의 타이밍 신호에 의거하여 4개의 게이트선G1∼G4에 도6에 나타나 있는 바와 같이 1수평주사기간(一水平走査期間)H만 온(on)하는 주사신호(走査信號)가 공급된다. 이에 따라 우선 제1행의 4개의 화소선택 트랜지스터Q1이 동시에 온되고, 이후 제2행∼제4행의 화소선택 트랜지스터Q1이 행단위(行單位)로 순차적으로 선택된다.
한편 수평계 구동회로34로부터는, 타이밍 신호 발생회로46으로부터의 X스타트 신호X-ST 등의 타이밍 신호에 의거하여 4개의 열선택 게이트 제어선(列選擇 gate 制御線)R1∼R4에 도6에 나타나 있는 수평주사신호가 공급된다. 이에 따라 각 행을 선택할 때마다 4개 열선택 게이트35가 좌측으로부터 순차적으로 온되어 4개의 소스선S1∼S4가 좌측으로부터 순차적으로 충전·센스회로60에 접속된다. 이에 따라 소위 점순차(點順次, dot sequential)적으로 각 행의 화소20을 구동할 수 있다.
제1프레임 및 제2프레임에서, 애노드 전압공급회로36으로부터 4개의 애노드선16으로 전압이 공급되고, 코먼 전압 공급회로38로부터 4개의 코먼선12로 전압이 공급된다. 또한 제1프레임의 충전 동작시에는, 충전·센스회로60으로부터 열선택 게이트35를 통하여 4개의 소스선14(S1∼S4)로 충전 전압이 공급된다. 제2프레임의 센스시에는, 4개의 소스선14(Sl∼S4)로부터 열선택 게이트35를 통하여 흐르는 전류가 충전·센스회로60에 입력된다.
여기에서 제1프레임의 충전시와 제2프레임의 센스시에 검사전위발생회로44 또는 충전·센스회로60에서 설정되는 각종 전압은 다음의 표1과 같다.
여기에서 제1프레임의 충전시에는, 수직계 구동회로32의 동작에 의하여 1수평주사기간(1H) 내에서 우선, 도6의 제1행의 화소20(1, 1)∼화소20(1, 4)의 각 화소선택 트랜지스터Q1이 동시에 온된다. 또한 수평계 구동회로34의 동작에 의하여 1수평주사기간(lH) 내에서 열선택 게이트선Rl, R2, R3, R4에 접속된 열선택 게이트35가 순차적으로 온된다.
이 때문에 1수평주사기간(1H)의 최초로 화소20(1, 1)의 화소선택 트랜지스터Q1이 온되고, 충전·센스회로60으로부터의 소스선S1, 화소선택 트랜지스터Q1을 통하여 도1의 노드a의 전위가 소스선Sl의 전위VS1과 대략 같은 전위(트랜지스터Q1의 소스-드레인 사이의 전압강하분만큼 전위VS1보다 낮다)로 설정된다. 한편 코먼 전압 설정회로38에 의하여 화소20(1, 1)에 접속된 코먼선12에도 전위VS1이 공급된다. 따라서 화소20(1, 1)의 지지 트랜지스터C의 양단 전위가 대략 VS1이 되어 저장용량Cs의 양단의 각 전위의 전위차(電位差)는 대략 0이 된다.
또한 화소20(1, 1)에 접속된 애노드선16의 노드b는 애노드 전압 공급회로36의 동작에 의하여 전위VA1로 설정된다. 따라서 화소20(1, 1)의 동작 트랜지스터Q2의 게이트G2-드레인D2 사이에 전압(VS1-VA1)이 인가되어 게이트G2-드레인D2 사이의 기생용량Cdgo는 인가전압(VS1-VA1)에 의거하여 충전된다.
이 1수평주사기간(1H) 내에서 제1행의 화소20(1, 2), (1, 3), (1, 4)에서도 동일하게 충전동작이 실시된다.
다음에 수직계 구동회로32 및 수평계 구동회로34의 동작에 의하여 다음의 1수평주사기간(1H)에서 제2행의 화소20(2, 1)∼(2, 4)에서도 동일한 충전동작이 실시된다. 이 때에 제1행의 화소20(1, 1)∼(1, 4)에서는 화소선택 트랜지스터Q1이 오프(off)되기 때문에 각 화소20에서의 기생용량Cdgo는 충전상태를 유지한다.
이하, 동일하게 하여 제3행 및 제4행의 각 화소20에서 충전동작이 실시되어 1프레임의 충전동작이 종료한다.
제2프레임은 센스동작으로서, 화소20의 선택은 제1프레임과 동일하게 하여 실시된다. 우선, 화소20(1, 1)에서는 열선택 게이트35 및 소스선S1을 통하여 충전·센스회로60으로부터 전압이 공급되어 표1에 나타나 있는 바와 같이 도1의 노드a의 전위는 소스선14(S1)의 전위VS2와 대략 동일하게 설정된다. 한편 도1의 노드b의 전위는 표1의 애노드선16의 전위VA2와 동일하다. 따라서 기생용량Cdgo로의 인가전압은 전압(VS2-VA2)이 된다.
한편 코먼 전압 설정회로38에 의하여 화소20(1, 1)에 접속된 코먼선12에도 전위VS2가 공급된다. 따라서 화소20(1, 1)의 지지 트랜지스터C의 양단의 전위가 대략 VS2가 되어 저장용량Cs의 양단의 각 전위의 전위차는 충전시와 마찬가지로 대략 0이 된다.
여기에서 센스시의 소스선14(S1)의 전압VS2는 충전시보다 낮게 설정되고, 예를 들면 0V이다. 이 경우에 센스시의 기생용량Cdgo로의 인가전압은 -VA2이다. 이 인가전압(-VA2)은, 도3에 나타나 있는 바와 같이 기생용량Cdgo의 용량치를 고포화영역A로 설정하는 전압이다. 따라서 센스시에는 고포화영역A의 용량치를 가지는 기생용량Cdgo가 평형상태가 될 때까지 화소선택 트랜지스터Q1을 통하여 소스선14(Sl)에 비교적 큰 방전전류가 계속하여 흐른다. 이 때에 저장용량Cs에 대해서는, 충전시에도 센스시에도 인가전압이 대략 일정하기 때문에 저장용량Cs에서는 충방전이 일어나지 않는다.
따라서 충전시 및 센스시의 쌍방에서 저장용량Cs의 영향을 제거할 수 있다. 이렇게 하여 센스시에 기생용량Cdgo로부터의 비교적 큰 방전전류를 모니터함으로써 기생용량Cdgo의 특성을 검사할 수 있다. 이하, 충전시 와 동일하게 하여 각 화소20을 선택하여 센스동작을 실시하면 전체 화소20의 기생용량Cdgo로부터의 방전전류를 모니터할 수 있다.
기생용량Cdgo로부터의 방전전류의 계측은 여러 방법을 적용할 수 있다. 전류계로 계측하더라도 좋지만, 본 실시예에서는 그 절대치(絶對値)까지는 불필요하므로 각 화소20의 기생용량Cdgo를 비교치(比較値)와 비교하는 것만으로 결함이 식별된다.
이 때문에 본 실시예에서는 검사장치를 도5에 나타나 있는 바와 같이 구성한다. 도5에 있어서, 각 소스선14로부터의 전류는 충전·센스회로60을 통하여 A/D변환기48에 입력되고, 여기에서 디지털 신호(digital 信號)로 변환된다. A/D변환기48의 출력은 제1, 제2메모리회로50, 52의 일방(一方)에 기억된다. 제1, 제2메모리회로50, 52의 타방(他方)에는 제1메모리회로50의 기억치(記憶値)와 비교되는 비교치가 기억된다.
여기에서 비교치는 미리 설정된 기준치(基準値)이더라도 좋고 또는 다음 화소20의 검출치(檢出値)이더라도 좋다. 후자(後者)의 경우에는, 순차적으로 얻어지는 화소20마다의 검출치가 제1, 제2메모리회로50, 52에 교대로 기억되어 전회(前回)의 기억된 값과 비교된다.
제1, 제2메모리회로50, 52의 기억정보 상호간의 비교는, 도5에 나타나 있는 감산회로54에서 이루어지고, 그 차이의 결과가 제3메모리회로56에 기억된다. 즉 이 차이의 결과란 각 화소20으로부터의 방전전류치와 비교치의 차이이다.
결함판정회로58은 제3메모리회로56에 기억된 정보에 의거하여 결함판정을 한다. 이에 따라 도2에 나타나 있는 결함F1∼F3을 목시검사의 이전에 액티브 매트릭스 기판의 단계에서 판정할 수 있다.
도7은 결함판정회로58에서의 판정동작의 일례를 나타내고 있다. 순차적으로 계측되는 화소20으로부터의 방전전류치가 비교치와 비교하여 상한(上限) 및 하한(下限)의 허용폭(許容幅)에 들어가 있으면 정상화소라고 판정할 수 있다. (n+2)번째의 화소20으로부터의 방전전류는 0이므로 도2의 결함F1 또는 F2 중 어느 하나이다. (n+2)번째의 화소20과 동일 열에서 세로로 연속하여 동일한 결함이 생기면 결함F1이라고 판정할 수 있다. 이 결함이 (n+2)번째의 화소20만 스폿(spot)적으로 발생하고 있으면 점결함F2라고 판정할 수 있다. 방전전류가 0에서는 아니지만 허용폭에서 어느 정도 벗어난 (n+4) 및 (n+6)번째의 각 화소20은 휘도얼룩결함F3이다.
여기에서 휘도얼룩결함F3에 대해서는 다음의 검사를 실시하면 좋다. 다음의 검사는 상기의 결함판정검사와 독립하여 실시하여도 좋고 상기의 결함판정검사에 연속하여 실시하더라도 좋다.
휘도얼룩결함F3의 요인 중 하나는, 도3에 2종류의 특성TFT-A, TFT-B로 나타나 있는 바와 같이 각 화소20의 기생용량Cdgo의 특성 불균일이다. 이 특성 불균일은, 도3에 나타나 있는 바와 같이 고포화영역A에서는 측정 불능인 경우가 있고, 도3에 나타나 있는 바와 같이 이행영역C에서 현저하게 나타난다. 따라서 휘도얼룩결함F3을 검출하기 위해서는, 기생용량Cdgo의 용량치가 이행영역C가 되는 전압대역(電壓帶域)에서, 예를 들면 도3에 나타나 있는 0V∼Vc 사이의 복수 종류의 전압을 기생용량Cdgo로의 인가전압으로서 충전시 및 센스시의 어느 일방 또는 쌍방에서 인가하면 좋다.
이렇게 하여 도3의 예에서는 2종류의 특성TFT-A, TFT-B 중에서 어느 하나를 검출할 수 있다. 화소 매트릭스 어레이30 중에서 많은 화소20이 특성TFT-A이면 특성TFT-B를 구비하는 화소20에서 휘도얼룩이 생긴다는 것을 알 수 있다.
휘도얼룩결함 판정검사를 실시하는 경우에는, 충전공정, 센스공정을 1세트(set)로 하였을 때에 검사전압을 변경하면서 복수 세트 반복하여 실시하는 것이 바람직하다. 복수의 점에서 계측하는 것이 기생용량Cdgo의 특성의 차이점을 명확하게 검출할 수 있기 때문이다.
여기에서 점결함, 선결함을 위한 결함검사공정을 1세트로 실시하고,휘도얼룩결함을 위한 결함검사공정을 2세트 이후에 실시하더라도 좋다. 이 경우에 1세트에서 이상이라고 판정된 화소에 대해서는, 2세트 이후에서는 판정하지 않아도 좋다. 물론 2세트 이후에서는 이상화소(異常畵素)에 대한 충전, 센스공정도 불필요하다. 다만 수직·수평계 구동회로32, 34의 기능에 의거하여 충전·센스공정을 실시하는 경우에 특정화소(特定畵素)에 대해서만 충방전시키는 것은 어렵다. 따라서 2세트 이후에서는 도5에 나타나 있는 A/D변환회로48 이후의 판정공정을 이상화소에 관해서는 생략하면 좋다. 이렇게 하기 위해서는, 1세트의 화소20마다의 판정결과를 메모리(도면에는 나타내지 않는다)에 기억시켜 두고, 이 메모리의 정보에 의거하여 1세트에서 정상이라고 판정된 화소20에 대해서만 2세트 이후에서의 판정공정을 실시하면 좋다.
(동작 트랜지스터를 제외한 부분의 화소결함검사(畵素缺陷檢査))
화소결함의 측정으로서, 충전시에 기생용량Cdgo가 아니라 저장용량Cs에 충전시켜도 좋다. 저장용량Cs는 화소선택 트랜지스터Q1을 온시켜 도1의 노드a와 코먼선12에 전위차를 부여함으로써 충전된다. 센스시에는 화소선택 트랜지스터Q1을 온시켜 저장용량Cs로부터의 방전전류를 소스선14를 통하여 측정할 수 있다. 그 방전전류치가 이상이 있다면 저장용량Cs로의 충전 경로 도중에 결함이 있다는 것을 알 수 있다. 특히 기생용량Cdgo를 충방전하였을 때에 이상이 있는 화소에 대하여 저장용량Cs를 충방전시키는 측정을 할 수 있다. 저장용량Cs를 충방전시켰을 때에도 이상이 있다면 동작트랜지스터Q2 이외의 부분, 예를 들면 화소선택 트랜지스터Q1이 이상인 것이 판명된다.
이 때에 기생용량Cdgo의 영향을 제거시킨 상태에서 충전공정 및 센스공정을 실시한다. 동작 트랜지스터Q2의 영향이 없는 상태에서 측정하기 위함이다. 기생용량Cs의 영향을 제거하기 위해서는, 충전시와 센스시에서 동작 트랜지스터Q2의 게이트-드레인 사이(도1의 노드a와 노드b 사이)의 전위차를 실질적으로 동일하게 하면 좋다. 또는 도3에 나타나 있는 바와 같이 기생용량Cdgo가 저포화영역이 되는 전압을 동작 트랜지스터Q2의 게이트-드레인 사이에 인가하면 좋다.
이러한 검사도 도5의 검사장치를 이용하여 검사전위발생회로44로부터의 발생전위를 변경하는 것만으로 실시할 수 있다.
또한 본 발명은 상기의 실시예에 한정되는 것이 아니라 본 발명의 요지 범위 내에서 여러 가지로 변형하여 실시가 가능하다.
예를 들면 본 발명은 유기EL디스플레이(有機 EL display)를 위한 액티브 매트릭스 기판을 예로 들어 설명하였지만 기생용량이 있는 동작 트랜지스터를 화소마다 구비하는 것이라면 다른 용도에 사용할 수도 있다.
또한 동작 트랜지스터Q2는 N채널형 트랜지스터에 한하지 않고 P채널형 트랜지스터를 사용하더라도 좋다. 이 경우에 이 동작 트랜지스터Q2의 기생용량의 특성은 도3과는 달리 고전압측에서 고포화영역A가 되고, 마이너스전압을 포함하는 저전압측에서 저포화영역B가 된다. 따라서 그 특성을 고려하여 충전시 또는 센스시의 인가전압을 설정하면 좋다.
이상에서 설명한 바와 같이 종래의 방법에 의하여 목시검사를 하는 경우에는 검사의 정밀도에 불균일이 발생하기 쉽다. 또한 종래의 방법에 의하여 검사를 자동화 하는 경우에도 완성품 상태에서 검사하여야 하기 때문에 불량품이 검출될 때까지 그 제품을 제조하기 위하여 투입된 많은 시간과 재료가 필요 없게 된다. 그러나 본 발명에 관한 액티브 매트릭스 기판의 검사방법 및 검사장치와 그에 사용되는 검사용 프로그램 및 정보기록매체에 의하여 검사를 하는 경우에는 액티브 매트릭스 기판의 단계에서 점결함, 선결함 또는 휘도불량을 검출할 수 있다는 우수한 효과가 있다.
따라서 본 발명의 제1태양에 의하면, 기생용량을 충전한 후에 그 전하를 방전시켰을 때의 전류를 모니터 하면 전압공급선이 단선되어 있거나 동작 트랜지스터의 게이트-전압공급선 사이가 단선되어 있는 결함을 검출할 수 있다. 그리고 전압공급선 등이 쇼트되어 있는 경우에도 동작 트랜지스터의 게이트-전압공급선 사이에 정상의 전압을 인가할 수 없기 때문에 방전시의 전류 모니터에 의하여 결함으로서 판별할 수 있다. 또한 화소 사이에서 기생용량이 다른 것에 기인하는 휘도얼룩결함도 판정할 수 있다.
또한 본 발명의 제2태양에서의 검사방법에 의하여 화소결함이라고 판정된 경우에 동작 트랜지스터 이외의 화소 부분의 이상이라고 판정할 수 있다. 따라서 본 발명의 제1태양에 관계된 검사방법에 의하여 결함이라고 판정된 화소에 대하여 본 발명의 제2태양에 관계된 검사방법을 더 실시하면 결함원인이 동작 트랜지스터에 있는 것인지 아닌지를 판단할 수 있다.
또한 본 발명의 제3태양 또는 제4태양에 관계된 검사장치를 이용하면 상기한 본 발명의 제1태양 또는 제2태양에 관계된 검사방법을 적합하게 실시할 수 있다.

Claims (23)

  1. 복수의 신호선(信號線), 복수의 주사선(走査線) 및 복수의 전압공급선(電壓供給線)의 각 1개에 각각 접속되는 복수의 화소(畵素)를 구비하고, 상기 복수의 화소 각각은 상기 신호선 및 상기 주사선에 접속되는 화소선택 트랜지스터(畵素選擇 transistor)와 동작 트랜지스터(動作 transistor)를 포함하고, 상기 동작 트랜지스터는, 게이트(gate)가 상기 화소선택 트랜지스터에 접속되고, 소스(source) 및 드레인(drain)의 일방(一方)에 상기 전압공급선이 접속되고, 타방(他方)이 오픈(open) 상태인 액티브 매트릭스 기판(active matrix 基板)을 준비하는 제1공정과,
    검사장치(檢査裝置)에서 전위(電位)를 공급하여 상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량(寄生容量)을 충전(充電)하는 제2공정과,
    상기 기생용량에 축적된 전하(電荷)를 방전(放電)시켜 상기 기생용량에 의거한 방전전류를 상기 검사장치에서 계측(計測)하는 제3공정과,
    상기 방전전류치(放電電流値)에 의거하여 상기 복수의 화소 결함을 상기 검사장치에서 판정하는 제4공정
    을 구비하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사방법.
  2. 제1항에 있어서,
    상기 액티브 매트릭스 기판은 코먼선(common線)을 더 구비하고,
    상기 복수의 화소 각각은 상기 동작 트랜지스터의 게이트와 상기 코먼선과의 사이에 접속되는 저장용량(貯藏容量)을 더 포함하고,
    상기 제2공정 및 상기 제3공정에서는 상기 저장용량의 영향을 제거하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사방법.
  3. 제2항에 있어서,
    상기 제2공정 및 상기 제3공정에서는 상기 신호선과 상기 코먼선과의 전위차(電位差)를 실질적으로 동일하게 설정하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사방법.
  4. 제1항 내지 제3항 중 어느 하나의 항에 있어서,
    상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 용량치(容量値)는, 인가전압(印加電壓)에 의존하여 고포화영역(高飽和領域)과, 저포화영역(低飽和領域)과, 상기 고포화영역 및 저포화영역 사이에서 용량치가 변화하는 이행영역(移行領域)을 구비하고,
    상기 제2공정 및 상기 제3공정의 적어도 일방에서는, 상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 용량치가 상기 고포화영역이 되는 전압을 상기 동작 트랜지스터의 게이트-전압공급선 사이에 인가하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사방법.
  5. 제1항 내지 제3항 중 어느 하나의 항에 있어서,
    상기 동작 트랜지스터의 게이트-전압공급선 사이에 인가되는 전압을 변화시켜 상기 제2공정∼제4공정을 1세트(set)로 하여 복수 세트 실시하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사방법.
  6. 제5항에 있어서,
    상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 용량치는, 인가전압에 의존하여 고포화영역과, 저포화영역과, 상기 고포화영역 및 저포화영역 사이에서 용량치가 변화하는 이행영역을 구비하고,
    상기 복수 세트의 각각에서 실시되는 상기 제2공정 및 상기 제3공정의 적어도 일방에서는, 상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 용량치가 상기 이행영역이 되는 전압을 상기 동작 트랜지스터의 게이트-전압공급선 사이에 인가하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사방법.
  7. 제5항에 있어서,
    상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 용량치는, 인가전압에 의존하여 고포화영역과, 저포화영역과, 상기 고포화영역 및 저포화영역 사이에서 용량치가 변화하는 이행영역을 구비하고,
    1세트에 실시되는 상기 제2공정 및 상기 제3공정의 적어도 일방에서는, 상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 용량치가 상기 고포화영역이 되는 전압을 상기 동작 트랜지스터의 게이트-전압공급선 사이에 인가하고,
    2세트 이후에 실시되는 상기 제2공정 및 상기 제3공정의 적어도 일방에서는, 상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 용량치가 상기 이행영역이 되는 전압을 상기 동작 트랜지스터의 게이트-전압공급선 사이에 인가하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사방법.
  8. 제7항에 있어서,
    2세트 이후에 실시되는 상기 제4공정에서는 1세트의 상기 제4공정에서 정상이라고 판정된 화소에 대하여 판정하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사방법.
  9. 복수의 신호선, 코먼선, 복수의 주사선 및 복수의 전압공급선의 각 1개에 각각 접속되는 복수의 화소를 구비하고, 상기 복수의 화소의 각각은 상기 신호선 및 상기 주사선에 접속되는 화소선택 트랜지스터와 동작 트랜지스터와 일단(一端)이 상기 코먼선에 접속되는 저장용량(貯藏容量)을 포함하고, 상기 동작 트랜지스터는, 게이트가 상기 저장용량의 타단(他端) 및 상기 화소선택 트랜지스터에 접속되고, 소스 및 드레인의 일방에 상기 전압공급선이 접속되고, 타방이 오픈 상태인 액티브 매트릭스 기판을 준비하는 제1공정과,
    검사장치에서 전위를 공급하여 상기 저장용량을 충전하는 제2공정과,
    상기 저장용량에 축적된 전하를 방전시켜 상기 저장용량에 의거한방전전류를 상기 검사장치에서 계측(計測)하는 제3공정과,
    상기 방전전류치에 의거하여 상기 복수의 화소 결함을 상기 검사장치에서 판정하는 제4공정과,
    상기 제2공정 및 상기 제3공정에서는 상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 영향을 제거하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사방법.
  10. 제9항에 있어서,
    상기 제2공정 및 상기 제3공정에서는 상기 신호선과 상기 전압공급선과의 전위차를 실질적으로 동일하게 설정하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사방법.
  11. 제10항에 있어서,
    상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 용량치는, 인가전압에 의존하여 고포화영역과, 저포화영역과, 상기 고포화영역 및 저포화영역 사이에서 용량치가 변화하는 이행영역을 구비하고,
    상기 제2공정 및 상기 제3공정에서는 상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 용량치가 상기 저포화영역이 되는 전압을 상기 동작 트랜지스터의 게이트-전압공급선 사이에 인가하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사방법.
  12. 제1항 내지 제11항 중 어느 하나의 항에 있어서,
    상기 제2공정은, 상기 복수의 주사선을 1개씩 순차적으로 액티브 전위(active 電位)로 설정하여 상기 복수의 주사선의 각각에 접속된 1행의 복수의 화소마다 충전동작을 실시하고,
    상기 제3공정은, 전체 화소에 대한 충전공정이 완료된 후에 상기 복수의 주사선을 1개씩 순차적으로 액티브 전위로 설정하여 상기 복수의 주사선 각각에 접속된 1행의 복수의 화소마다 방전동작을 실시하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사방법.
  13. 제12항에 있어서,
    상기 제2공정 및 상기 제3공정은, 상기 1행의 복수의 화소에 접속된 상기 복수의 신호선을 상기 검사장치에 순차적으로 접속하여 상기 1행의 복수의 화소를 점순차(點順次, dot sequential)로 구동하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사방법.
  14. 제12항 또는 제13항에 있어서,
    상기 복수의 주사선을 선택하여 구동하는 수직계 구동회로(垂直系 驅動回路)와 상기 복수의 신호선을 선택하여 구동하는 수평계 구동회로가 상기 액티브 매트릭스 기판 상에 탑재(搭載)되고,
    상기 제2공정 및 상기 제3공정에서의 화소구동(畵素驅動)이 상기 수직계 구동회로 및 상기 수평계 구동회로의 기능에 의거하여 실시되는 것을 특징으로 하는 액티브 매트릭스 기판의 검사방법.
  15. 복수의 신호선, 복수의 주사선 및 복수의 전압공급선의 각 1개에 각각 접속되는 복수의 화소를 구비하고, 상기 복수의 화소 각각은 상기 신호선 및 상기 주사선에 접속되는 화소선택 트랜지스터와 동작 트랜지스터를 포함하고, 상기 동작 트랜지스터는, 게이트가 상기 화소선택 트랜지스터에 접속되고, 소스 및 드레인의 일방에 상기 전압공급선이 접속되고, 타방이 오픈 상태인 액티브 매트릭스 기판을 검사하는 검사장치로서,
    상기 복수의 주사선 및 상기 복수의 전압공급선에 공급되는 검사전위(檢査電位)를 발생하는 검사전위 발생수단(檢査電位 發生手段)과,
    상기 복수의 신호선에 접속되는 충전·센스수단(充電·sense手段)과,
    상기 복수의 주사선, 상기 복수의 신호선 및 상기 복수의 전압공급선을 구동하기 위한 타이밍 신호(timing 信號)를 발생하는 타이밍 신호 발생수단(timing 信號 發生手段)과,
    상기 충전·센스수단으로부터의 출력에 의거하여 상기 복수의 화소 결함을 판정하는 판정수단(判定手段)
    을 구비하고,
    상기 검사전위 발생수단 및 충전·센스수단은, 충전시에 상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량을 충전하는 전위를 공급하고, 센스시에 상기 기생용량에 축적된 전하를 방전시키는 전위를 공급하고, 상기 센스시에 상기 기생용량에 의거한 방전전류를 상기 충전·센스수단에서 계측하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사장치.
  16. 제15항에 있어서,
    상기 액티브 매트릭스 기판은 코먼선을 더 구비하고, 상기 복수의 화소 각각은 상기 동작 트랜지스터의 게이트와 상기 코먼선과의 사이에 접속되는 저장용량을 더 포함하고,
    상기 검사전위 발생수단은 상기 코먼선에도 검사전위를 공급하고,
    상기 검사전위 발생수단 및 상기 충전·센스수단은, 상기 충전시 및 상기 센스시의 쌍방(雙方)에서 상기 저장용량의 양단(兩端)의 전위차를 실질적으로 동일하게 하는 전위를 공급하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사장치.
  17. 제15항 또는 제16항에 있어서,
    상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 용량치는, 인가전압에 의존하여 고포화영역과, 저포화영역과, 상기 고포화영역 및 저포화영역 사이에서 용량치가 변화되는 이행영역을 구비하고,
    상기 검사전위 발생수단 및 상기 충전·센스수단은, 상기 충전시 및 상기 센스시의 적어도 일방에서는, 상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 용량치가 상기 고포화영역이 되는 전압을 상기 동작 트랜지스터의 게이트-전압공급선 사이에 인가하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사장치.
  18. 제15항 또는 제16항에 있어서,
    상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 용량치는, 인가전압에 의존하여 고포화영역과, 저포화영역과, 상기 고포화영역 및 저포화영역 사이에서 용량치가 변화되는 이행영역을 구비하고,
    상기 검사전위 발생수단 및 상기 충전·센스수단은, 상기 충전시 및 상기 센스시의 적어도 일방에서는, 상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 용량치가 상기 이행영역이 되는 전압을 상기 동작 트랜지스터의 게이트-전압공급선 사이에 인가하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사장치.
  19. 복수의 신호선, 복수의 주사선 및 복수의 전압공급선의 각 1개에 각각 접속되는 복수의 화소를 구비하고, 상기 복수의 화소 각각은 상기 신호선 및 상기 주사선에 접속되는 화소선택 트랜지스터와 동작 트랜지스터와 저장용량을 포함하고, 상기 동작 트랜지스터는, 게이트가 상기 저장용량의 일단 및 상기 화소선택 트랜지스터에 접속되고, 소스 및 드레인의 일방에 상기 전압공급선이 접속되고, 그 타방이 오픈 상태이고, 상기 저장용량의 타단에 코먼선이 접속되는 액티브 매트릭스 기판을 검사하는 검사장치로서,
    상기 복수의 주사선, 상기 복수의 전압공급선 및 상기 코먼선에 공급되는 검사전위를 발생하는 검사전위 발생수단과,
    상기 복수의 신호선에 접속되는 충전·센스수단과,
    상기 복수의 주사선, 상기 복수의 신호선, 상기 복수의 전압공급선 및 상기 코먼선을 구동하기 위한 타이밍 신호를 발생하는 타이밍 신호 발생수단과,
    상기 충전·센스수단으로부터의 출력에 의거하여 상기 복수의 화소결함을 판정하는 판정수단
    을 구비하고,
    상기 검사전위 발생수단 및 충전·센스수단은, 충전시에 상기 저장용량을 충전하는 전위를 공급하고, 센스시에 상기 저장용량에 축적된 전하를 방전시키는 전위를 공급하고, 상기 충전시 및 센스시에 상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량을 제거시키는 전위를 공급하고, 상기 센스시에 상기 저장용량에 의거하는 방전전류를 상기 충전·센스수단에서 계측하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사장치.
  20. 제15항 내지 제19항 중 어느 하나의 항에 있어서,
    상기 복수의 주사선을 선택하여 구동하는 수평계 구동회로와 상기 복수의 신호선을 선택하여 구동하는 수직계 구동회로가 상기 액티브 매트릭스 기판 상에 탑재되고,
    상기 타이밍 신호발생수단은 상기 수평계 구동회로 및 상기 수직계 구동회로에 타이밍 신호를 공급하여 상기 수평계 구동회로 및 상기 수직계 구동회로의 기능에 의거하여 충전동작 및 센스동작을 실시시키는 것을 특징으로 하는 액티브 매트릭스 기판의 검사장치.
  21. 복수의 신호선, 복수의 주사선 및 복수의 전압공급선의 각 1개에 각각 접속되는 복수의 화소를 구비하고, 상기 복수의 화소 각각은 상기 신호선 및 상기 주사선에 접속되는 화소선택 트랜지스터와 동작 트랜지스터를 포함하고, 상기 동작 트랜지스터는, 게이트가 상기 화소선택 트랜지스터에 접속되고, 소스 및 드레인의 일방에 상기 전압공급선이 접속되고, 타방이 오픈 상태인 액티브 매트릭스 기판을 검사하기 위하여 컴퓨터에,
    상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량을 충전시키는 제1순서와,
    상기 기생용량에 축적된 전하를 방전시켜 상기 기생용량에 의거한 방전전류를 계측하는 제2순서와,
    상기 방전전류치에 의거하여 상기 복수의 화소 결함을 판정하는 제3순서
    를 실행시키기 위한 액티브 매트릭스 기판의 검사용 프로그램.
  22. 복수의 신호선, 복수의 주사선 및 복수의 전압공급선의 각 1개에 각각 접속되는 복수의 화소를 구비하고, 상기 복수의 화소 각각은 상기 신호선 및 상기 주사선에 접속되는 화소선택 트랜지스터와 동작 트랜지스터와 저장용량을 포함하고, 상기 동작 트랜지스터는, 게이트가 상기 저장용량의 일단 및 상기 화소선택 트랜지스터에 접속되고, 소스 및 드레인의 일방에 상기 전압공급선이 접속되고, 타방이 오픈 상태이고, 상기 저장용량의 타단이 코먼선에 접속되는 액티브 매트릭스 기판을 검사하기 위하여 컴퓨터에,
    상기 저장용량을 충전시키는 제1순서와,
    상기 저장용량에 축적된 전하를 방전시켜 상기 저장용량에 의거한 방전전류를 계측하는 제2순서와,
    상기 방전전류치에 의거하여 상기 복수의 화소 결함을 판정하는 제3순서를 실행시키고 또한 상기 제1순서 및 상기 제2순서에서 상기 동작 트랜지스터의 게이트-전압공급선 사이의 기생용량의 영향을 제거시키기 위한 액티브 매트릭스 기판의 검사용 프로그램.
  23. 컴퓨터에서 읽어 낼 수 있는 정보기록매체(情報記錄媒體)로서, 청구항21 또는 청구항 22에 기재된 검사용 프로그램을 기록한 정보기록매체.
KR1020030028471A 2002-05-21 2003-05-06 액티브 매트릭스 기판의 검사방법 및 검사장치와 그에 사용되는 검사용 프로그램을 기록한 컴퓨터로 읽을 수 있는 매체 KR100939188B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002146323A JP3527726B2 (ja) 2002-05-21 2002-05-21 アクティブマトリクス基板の検査方法及び検査装置
JPJP-P-2002-00146323 2002-05-21

Publications (2)

Publication Number Publication Date
KR20030090502A true KR20030090502A (ko) 2003-11-28
KR100939188B1 KR100939188B1 (ko) 2010-01-28

Family

ID=29397791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030028471A KR100939188B1 (ko) 2002-05-21 2003-05-06 액티브 매트릭스 기판의 검사방법 및 검사장치와 그에 사용되는 검사용 프로그램을 기록한 컴퓨터로 읽을 수 있는 매체

Country Status (6)

Country Link
US (1) US6815975B2 (ko)
EP (2) EP1641324A1 (ko)
JP (1) JP3527726B2 (ko)
KR (1) KR100939188B1 (ko)
DE (1) DE60308748T2 (ko)
TW (1) TWI266559B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100795780B1 (ko) * 2006-04-10 2008-01-21 네오뷰코오롱 주식회사 평판 디스플레이 기판의 패널점등 검사장치
KR101274821B1 (ko) * 2011-05-24 2013-06-13 티피케이 터치 솔루션스 인코포레이션 전자 장치, 개방 회로 검출 시스템, 및 개방 회로의 검출 방법
KR101703151B1 (ko) 2015-11-24 2017-02-06 주식회사 서연이화 와이어링을 이용한 콘솔 노브 연동의 슬라이딩 암레스트 시스템

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3760411B2 (ja) * 2003-05-21 2006-03-29 インターナショナル・ビジネス・マシーンズ・コーポレーション アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法
JPWO2004109376A1 (ja) * 2003-06-04 2006-07-20 東芝松下ディスプレイテクノロジー株式会社 アレイ基板の検査方法
TW594655B (en) * 2003-07-11 2004-06-21 Toppoly Optoelectronics Corp Testing circuit and method thereof for a flat panel display
JP3628014B1 (ja) * 2003-09-19 2005-03-09 ウインテスト株式会社 表示装置及びそれに用いるアクティブマトリクス基板の検査方法及び装置
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
JP2005259724A (ja) * 2004-02-10 2005-09-22 Fuji Photo Film Co Ltd 発光素子の順方向電圧降下測定方法及び装置、並びに光源装置及びこれを用いた感熱プリンタ
JP4921969B2 (ja) * 2004-02-27 2012-04-25 東芝モバイルディスプレイ株式会社 アレイ基板の製造方法
JP4665419B2 (ja) * 2004-03-30 2011-04-06 カシオ計算機株式会社 画素回路基板の検査方法及び検査装置
US7391053B2 (en) 2004-05-28 2008-06-24 Toshiba Matsushita Display Technology Co., Ltd. Inspection substrate for display device
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
JP2006053439A (ja) * 2004-08-13 2006-02-23 Agilent Technol Inc Ｔｆｔアレイ試験方法および試験装置
JP2006073712A (ja) * 2004-09-01 2006-03-16 Agilent Technol Inc Ｔｆｔアレイ試験方法および試験装置
US9171500B2 (en) 2011-05-20 2015-10-27 Ignis Innovation Inc. System and methods for extraction of parasitic parameters in AMOLED displays
US9275579B2 (en) 2004-12-15 2016-03-01 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9280933B2 (en) 2004-12-15 2016-03-08 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
EP2383720B1 (en) 2004-12-15 2018-02-14 Ignis Innovation Inc. Method and system for programming, calibrating and driving a light emitting device display
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US20140111567A1 (en) 2005-04-12 2014-04-24 Ignis Innovation Inc. System and method for compensation of non-uniformities in light emitting device displays
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10012678B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
CA2504571A1 (en) * 2005-04-12 2006-10-12 Ignis Innovation Inc. A fast method for compensation of non-uniformities in oled displays
US7474115B1 (en) * 2004-12-28 2009-01-06 Dupont Displays, Inc. Organic electronic device display defect detection
JP4417858B2 (ja) * 2005-01-19 2010-02-17 オー・エイチ・ティー株式会社 回路パターン検査装置およびその方法
CA2496642A1 (en) 2005-02-10 2006-08-10 Ignis Innovation Inc. Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming
KR20080032072A (ko) 2005-06-08 2008-04-14 이그니스 이노베이션 인크. 발광 디바이스 디스플레이 구동 방법 및 시스템
CA2518276A1 (en) 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
EP3133590A1 (en) 2006-04-19 2017-02-22 Ignis Innovation Inc. Stable driving scheme for active matrix displays
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
JP4836718B2 (ja) * 2006-09-04 2011-12-14 オンセミコンダクター・トレーディング・リミテッド エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥検査装置及びこれらを利用したエレクトロルミネッセンス表示装置の製造方法
JP2008066003A (ja) * 2006-09-04 2008-03-21 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥修正方法及びエレクトロルミネッセンス表示装置の製造方法
KR100833764B1 (ko) 2007-01-22 2008-05-29 삼성에스디아이 주식회사 직류-직류 컨버터를 갖는 유기 전계 발광 표시 장치
JP5401761B2 (ja) * 2007-03-05 2014-01-29 ソニー株式会社 表示用基板の欠陥検査方法及び欠陥検査装置並びに表示装置
JP2009092965A (ja) * 2007-10-10 2009-04-30 Eastman Kodak Co 表示パネルの不良検出方法および表示パネル
JP5428299B2 (ja) * 2008-03-18 2014-02-26 セイコーエプソン株式会社 電気光学装置及び電子機器
WO2010123619A2 (en) * 2009-04-24 2010-10-28 Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University Methods and system for on-chip decoder for array test
US8884641B2 (en) 2009-04-24 2014-11-11 Arizona Board of Regents, a body corporated of the State of Arizona acting for and on behalf of Arizona State University Methods and system for electrostatic discharge protection of thin-film transistor backplane arrays
CA2669367A1 (en) 2009-06-16 2010-12-16 Ignis Innovation Inc Compensation technique for color shift in displays
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
CA2688870A1 (en) 2009-11-30 2011-05-30 Ignis Innovation Inc. Methode and techniques for improving display uniformity
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US10996258B2 (en) 2009-11-30 2021-05-04 Ignis Innovation Inc. Defect detection and correction of pixel circuits for AMOLED displays
US8803417B2 (en) 2009-12-01 2014-08-12 Ignis Innovation Inc. High resolution pixel architecture
CA2687631A1 (en) 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
US10176736B2 (en) 2010-02-04 2019-01-08 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US20140313111A1 (en) 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
CN102656624B (zh) * 2010-10-28 2014-11-26 松下电器产业株式会社 有源矩阵基板的检查方法
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
EP3547301A1 (en) 2011-05-27 2019-10-02 Ignis Innovation Inc. Systems and methods for aging compensation in amoled displays
US9324268B2 (en) 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US8937632B2 (en) 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
KR101991099B1 (ko) 2012-03-29 2019-06-20 삼성디스플레이 주식회사 화소 및 그 화소 어레이의 시험 방법
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9830857B2 (en) 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
CN104981862B (zh) 2013-01-14 2018-07-06 伊格尼斯创新公司 用于向驱动晶体管变化提供补偿的发光显示器的驱动方案
EP3043338A1 (en) 2013-03-14 2016-07-13 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for amoled displays
CN110634431B (zh) 2013-04-22 2023-04-18 伊格尼斯创新公司 检测和制造显示面板的方法
CN103336397B (zh) * 2013-07-01 2015-09-09 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
DE112014003719T5 (de) 2013-08-12 2016-05-19 Ignis Innovation Inc. Kompensationsgenauigkeit
US9741282B2 (en) 2013-12-06 2017-08-22 Ignis Innovation Inc. OLED display system and method
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10192479B2 (en) 2014-04-08 2019-01-29 Ignis Innovation Inc. Display system using system level resources to calculate compensation parameters for a display module in a portable device
CA2879462A1 (en) 2015-01-23 2016-07-23 Ignis Innovation Inc. Compensation for color variation in emissive devices
CA2889870A1 (en) 2015-05-04 2016-11-04 Ignis Innovation Inc. Optical feedback system
CA2892714A1 (en) 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
CN106409198B (zh) * 2016-11-24 2017-11-10 京东方科技集团股份有限公司 一种检测驱动电路的方法
CN111341258B (zh) * 2020-03-25 2021-04-02 上海天马有机发光显示技术有限公司 像素驱动电路及其驱动方法和显示装置
US11217649B2 (en) * 2020-04-03 2022-01-04 Star Technologies, Inc. Method of testing and analyzing display panel
CN114325501B (zh) * 2021-12-31 2024-04-02 科博达技术股份有限公司 Pdlc玻璃开路检测方法及其电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU525675A1 (ru) 1975-01-13 1976-08-25 Предприятие П/Я В-8611 Способ получени 8-хинолинол та меди
JP2938232B2 (ja) * 1991-07-25 1999-08-23 キヤノン株式会社 強誘電性液晶表示デバイス
JPH0682817A (ja) * 1992-08-28 1994-03-25 Kyocera Corp 液晶表示装置の検査方法
JP3356839B2 (ja) * 1993-10-08 2002-12-16 東亜ディーケーケー株式会社 アクティブマトリクスアレイ検査装置
JP3268102B2 (ja) * 1993-12-28 2002-03-25 株式会社東芝 アレイ基板
JP4147594B2 (ja) * 1997-01-29 2008-09-10 セイコーエプソン株式会社 アクティブマトリクス基板、液晶表示装置および電子機器
JPH10321367A (ja) 1997-05-23 1998-12-04 Tdk Corp 有機ｅｌディスプレイの評価装置および評価方法
JP2000348861A (ja) 1999-06-02 2000-12-15 Toyota Central Res & Dev Lab Inc 有機ｅｌディスプレイの評価装置
JP5041627B2 (ja) 2000-05-12 2012-10-03 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電子機器
JP2001330639A (ja) * 2000-05-24 2001-11-30 Toshiba Corp アレイ基板の検査方法
JP3437152B2 (ja) 2000-07-28 2003-08-18 ウインテスト株式会社 有機ｅｌディスプレイの評価装置および評価方法
KR100551590B1 (ko) * 2000-10-23 2006-02-13 엘지.필립스 엘시디 주식회사 액정표시장치의 잔상측정방법
TW550530B (en) * 2000-10-27 2003-09-01 Semiconductor Energy Lab Display device and method of driving the same
JP2002297053A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその検査方法
US6789883B2 (en) * 2001-05-09 2004-09-14 Hewlett-Packard Development Company, L.P. Method and apparatus for compensating for ink container extraction characteristics
JP3701924B2 (ja) 2002-03-29 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｅｌアレイ基板の検査方法及びその検査装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100795780B1 (ko) * 2006-04-10 2008-01-21 네오뷰코오롱 주식회사 평판 디스플레이 기판의 패널점등 검사장치
KR101274821B1 (ko) * 2011-05-24 2013-06-13 티피케이 터치 솔루션스 인코포레이션 전자 장치, 개방 회로 검출 시스템, 및 개방 회로의 검출 방법
KR101703151B1 (ko) 2015-11-24 2017-02-06 주식회사 서연이화 와이어링을 이용한 콘솔 노브 연동의 슬라이딩 암레스트 시스템

Also Published As

Publication number Publication date
TW200403950A (en) 2004-03-01
EP1365632B1 (en) 2006-10-04
JP2003337546A (ja) 2003-11-28
EP1641324A1 (en) 2006-03-29
DE60308748T2 (de) 2007-10-31
JP3527726B2 (ja) 2004-05-17
KR100939188B1 (ko) 2010-01-28
TWI266559B (en) 2006-11-11
EP1365632A1 (en) 2003-11-26
US6815975B2 (en) 2004-11-09
US20040008053A1 (en) 2004-01-15
DE60308748D1 (de) 2006-11-16

Similar Documents

Publication Publication Date Title
KR100939188B1 (ko) 액티브 매트릭스 기판의 검사방법 및 검사장치와 그에 사용되는 검사용 프로그램을 기록한 컴퓨터로 읽을 수 있는 매체
US7106089B2 (en) Inspection device and inspection method for active matrix panel, and manufacturing method for active matrix organic light emitting diode panel
US5377030A (en) Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor
JP3628014B1 (ja) 表示装置及びそれに用いるアクティブマトリクス基板の検査方法及び装置
WO2017118212A1 (zh) 显示面板测试方法及测试装置
US20070236244A1 (en) Test method, semiconductor device, and display
KR100394923B1 (ko) 어레이 기판의 검사 방법
KR100586753B1 (ko) Ｅｌ 어레이 기판에 대한 검사방법 및 장치
KR20080068644A (ko) 트랜지스터 어레이의 광전도 기반 전기 테스트
JP2007333823A (ja) 液晶表示装置および液晶表示装置の検査方法
JPH055866A (ja) アクテイブマトリクス基板の検査方法
JP2008052111A (ja) Ｔｆｔアレイ基板、その検査方法および表示装置
US11508274B2 (en) Display panel driving device
JP3203864B2 (ja) アクティブマトリックス基板の製造方法、検査方法および装置と液晶表示装置の製造方法
JP2007525650A (ja) 欠陥解析を実行するための方法及びそのシステム
KR100796700B1 (ko) 액티브 매트릭스형 디스플레이의 화소검사장치 및화소검사방법
US6791350B2 (en) Inspection method for array substrate and inspection device for the same
JP4091537B2 (ja) アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体
JP2007171428A (ja) 表示パネルの製造方法、検査方法および検査装置
JP2003337547A (ja) アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体
JP2008070702A (ja) Ｔｆｔアレイ検査方法、製造方法および検査装置
KR100318021B1 (ko) 액티브매트릭스어레이기판의 검사방법 및 검사장치
JP2005003606A (ja) 表示パネルの検査装置
JPH08313396A (ja) 液晶パネルの検査方法
JP2007114124A (ja) アレイ基板の検査方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140114

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee