JP2015198218A - 半導体トランジスタのテスト方法 - Google Patents

Abstract

【課題】 半導体トランジスタの負荷短絡耐量不良を、素子の破壊や素子特性の劣化を伴うことなく、個々のトランジスタ毎に短時間で精度よくスクリーニングする。【解決手段】半導体トランジスタのウェハ試験またはパッケージ試験において、信頼性不良を検出するテスト方法であって、複数の測定条件で、被試験トランジスタの飽和電流を測定する測定工程を備え、当該複数の測定条件における被試験トランジスタの飽和電流値を夫々比較し、飽和電流の変動量に基づいて被試験トランジスタが不良か否かを判定する。具体的に、例えば、第１の測定条件における飽和電流Ｉｄ１を測定する第１測定工程と、第２の測定条件における飽和電流Ｉｄ２を測定する第２測定工程と、を備え、飽和電流値の差｜Ｉｄ１−Ｉｄ２｜が閾値を超えた被試験トランジスタを不良と判定する。【選択図】 図１

Description

本発明は、半導体トランジスタのテスト方法に関し、特に、パワーデバイス等の大電力を扱う半導体集積回路の負荷短絡耐量不良を短時間で効率的にスクリーニングを行う試験方法に関する。

一般にパワーデバイス等の大電力を扱う半導体集積回路では、不良発生時の危険度が高いために高度な信頼性が必要とされている。

中でも、交流回路に使用される場合で負荷の短絡が生じた際の素子の破壊の問題は特に重要であり、負荷の短絡が生じて電源電圧（例：３００Ｖ〜４００Ｖ)が直接印加される状態になるとトランジスタの内部に過大な電流（例：７０アンペア〜８０アンペア）が流れ、素子の破壊を招くことがある。このような負荷の短絡に対するトランジスタの耐性は負荷短絡耐量と呼ばれる。

トランジスタの短絡耐量に関する良否の検査は、通常は同じロットで製造されたトランジスタの一部を抜き取り検査し、図８及び図９に示すように、負荷を短絡させた状態で所定の高電圧を印加し、トランジスタが破壊するまでの時間を計測することによって行っている。

図８に、一般的なパワーデバイスの負荷短絡耐量試験における試験装置と被試験トランジスタの接続の様子を示す。図９に負荷短絡耐量試験時のタイミングチャートの一例を示す。図８及び図９に示すように、被試験トランジスタ１０のドレイン端子１３、ソース端子１２、ゲート端子１１の夫々を試験装置に接続し、ドレイン端子１３及びソース端子１２間に３００〜４００Ｖ程度の高電圧を印加した状態でゲート電圧を１０Ｖ程度に立ち上げ、被試験トランジスタをオン状態とする。これにより、デバイス固有の飽和電流が被試験トランジスタ１０のソース‐ドレイン間に流れる。このときの飽和電流は数十Ａに昇り、電力で数ｋＷから数十ｋＷになる場合もある。仮にドレイン電圧を３００Ｖ、ドレイン電流を３０Ａとした場合、約９ｋＷ程度の高電力状態が発生する。

このようにして、被試験トランジスタが破壊されるまでの高電圧印加時間Ｔを測定、或いは、所定期間の高電圧印加によって被試験トランジスタが破壊されたか否かを測定することにより、同じロット内のトランジスタの負荷短絡耐量が問題ないかを判定している

特開２００９−６９０５８号公報

しかしながら、より高い信頼性が要求されるパワーデバイスでは個々のトランジスタについて負荷短絡耐量の検査を行うことが好ましい。

個々の被試験トランジスタについて負荷短絡耐量の検査を行う方法として、直接負荷短絡状態を作らず、飽和電流テストなどの発熱を伴うテストの前後で温度特性の精度が高いＤＣテスト（例えば、ＶＴＨテスト）を実施し、当該ＤＣテストにおける測定値の差に基づいて負荷短絡耐量の不良をスクリーングする方法が、特許文献１にて提案されている。これを図１０のフローチャート及び図１１のタイミングチャートに示す。ＶＴＨテストでは、ゲート端子電圧を徐々に（例えば０．１Ｖステップで）上昇させながらドレイン電流Ｉｄを測定し、ドレイン電流が規定値（例えば、Ｉｄ＝１ｍＡ）となるゲート電圧をＶＴＨとする。そして、飽和電流測定の前後で第１ＶＴＨ測定と第２ＶＴＨ測定におけるＶＴＨの変化量を求め、変化量が大きいものを不良判定する。

特許文献１の方法は、負荷短絡耐量がトランジスタに電力負荷を与えた際の温度上昇と相関があるという知見に基づくものであり、閾値電圧の温度依存性を利用して、ＶＴＨの変化量からトランジスタの発熱量（温度上昇）を推測するものである。ここで、負荷短絡特性が異常の場合、発熱量が大きくなる。

一方で、ＶＴＨ測定時においてドレイン電流は高々数ｍＡ程度であるが、飽和電流測定時ではドレイン電流は数十Ａ程度流れ、４桁程度も電流値に開きがある。このためドレイン端子に接続するテスタユニット（ハードウェア）の切り替えが必要となり、切替のために数ｍｓ〜数十ｍｓ程度の時間を要する。

この結果、飽和電流テストなどの発熱を伴うテストを実施後、次にＶＴＨ測定等のＤＣテストを実施するまでにデバイスの放熱及び冷却が発生し、次のＶＴＨ測定において実際の負荷短絡特性（温度変化）を精度よく測定することができないという問題がある。

図１２に、発熱後のトランジスタの放熱特性の例を示す。特にパワートランジスタに用いられるＧａＮやＳｉＣといった半導体は、シリコンと比べて熱伝導率が高く、放熱性に優れた材料である。図１２に示すように、飽和電流テストなどの発熱を伴うテストで１４５℃まで上昇した場合であっても、１ミリ秒後には約９８℃まで温度が降下していることが分かる。このため、飽和電流テスト時の温度上昇を正確に測定できない。さらに、放熱特性は個々のトランジスタに応じてばらつきがあるため、実際の負荷短絡特性を精度よく測定することが極めて困難である。

本発明は、上記の状況を鑑み、特にパワーデバイス等の大電力を扱う半導体集積回路における負荷短絡耐量不良について、素子の破壊や素子特性の劣化を伴うことなく、個々のトランジスタ毎に短時間で精度よくスクリーニングするテスト方法を提供することをその目的とする。

上記目的を達成するための本発明に係るテスト方法は、半導体トランジスタのウェハ試験またはパッケージ試験において、信頼性不良を検出するテスト方法であって、
複数の測定条件で、被試験トランジスタの飽和電流を測定する測定工程と、
前記複数の測定条件における前記被試験トランジスタの飽和電流値を夫々比較し、前記複数の測定条件における飽和電流の変動量に基づいて前記被試験トランジスタが不良か否かを判定する判定工程を備えることを特徴とする。

上記特徴の本発明に係るテスト方法は、好ましくは、更に、
前記測定工程が、
第１の測定条件で前記被試験トランジスタの飽和電流を測定する第１測定工程と、
前記第１の測定条件と異なる第２の測定条件で前記被試験トランジスタの飽和電流を測定する第２測定工程と、を有し、
前記判定工程において、
前記第１測定工程における飽和電流値と、前記第２測定工程における飽和電流値を比較し、飽和電流値の差又は増加比が所定の閾値を超えた前記被試験トランジスタを不良と判定することができる。

上記特徴の本発明に係るテスト方法は、好ましくは、更に、
前記測定工程において、３以上の測定条件で被試験トランジスタの飽和電流を測定し、
前記判定工程において、
前記３以上の測定条件のうち何れか２つを選択してなる測定条件の組のうち少なくとも１つの組において飽和電流値の差又は増加比が閾値を超えた前記被試験トランジスタを不良と判定することができる。

この場合、更に、前記判定工程において、前記３以上の測定条件のうち何れか２つを選択してなる測定条件の組における飽和電流値の差又は増加比の少なくとも２つの異なる当該組間における変化率が閾値を超えた前記被試験トランジスタを不良と判定することができる。

上記特徴の本発明に係るテスト方法は、好ましくは、更に、
前記測定工程が、
前記複数の測定条件の夫々について、
当該測定条件に応じたドレイン電圧設定でソース電圧を基準としたドレイン電圧を固定する工程と、
当該測定条件に応じたゲート電圧設定で前記被試験トランジスタを導通させるパルス電圧を当該測定条件に応じた期間、前記被試験トランジスタのゲート端子に印加する工程と、を実行する工程とすることができる。

上記特徴の本発明に係るテスト方法は、また、
前記測定工程が、
前記複数の測定条件の夫々について、
当該測定条件に応じたゲート電圧設定でゲート電圧を、ソース電圧を基準として前記被試験トランジスタを導通させる電圧に固定する工程と、
当該測定条件に応じたドレイン電圧設定でパルス電圧を当該測定条件に応じた期間前記被試験トランジスタのドレイン端子に印加する工程と、を実行する工程とすることができる。

上記特徴の本発明に係るテスト方法は、好ましくは、更に、
前記複数の測定条件が、前記ゲート電圧設定が同じで、前記ドレイン電圧設定が異なる２以上の測定条件を含むことができる。

上記特徴の本発明に係るテスト方法は、好ましくは、更に、
前記複数の測定条件が、前記ゲート電圧設定が同じで、飽和電流を流す時間が異なる２以上の測定条件を含むことができる。

上記特徴の本発明に係るテスト方法は、好ましくは、更に、
同一ウェハ、又は同一ウェハロットの被試験トランジスタの夫々に対して、第１の測定条件で前記被試験トランジスタの飽和電流を測定する第１測定工程、前記第１の測定条件と異なる第２の測定条件で前記被試験トランジスタの飽和電流を測定する第２測定工程、及び、前記第１工程における飽和電流値と前記第２工程における飽和電流値の差又は増加比を求める比較工程、を実行し、
同一ウェハ、又は同一ウェハロットの前記被試験トランジスタにつき、前記飽和電流値の差又は増加比の分布を求め、前記分布に対し所定の偏差閾値を超えて外れた範囲にある、前記飽和電流値の差又は増加比が平均より大きい前記被試験トランジスタを不良と判定する工程を備える構成とすることができる。

本発明に依れば、少なくとも２つの異なる複数の測定条件で被試験トランジスタの飽和電流を測定し、夫々の飽和電流値を比較して、飽和電流値の変動量に基づいて被試験トランジスタが不良か否かを判定することにより、素子の破壊や素子特性の劣化を伴うことなく、負荷短絡耐量不良を短時間で精度よく検出することが可能となる。

トランジスタの飽和電流は、発熱の影響がなければ、バイアス条件に依らず同じ飽和電流値となるはずであるが、実際には発熱の影響により異なる飽和電流値となる。発熱が大きい測定条件とするほど、飽和電流は減少する。負荷短絡耐量が不良の場合、発熱が有意に大きくなり飽和電流が小さくなる。２以上の測定条件における飽和電流値の変動量を求めることで、トランジスタの個体差による飽和電流値のばらつきが相殺され、負荷短絡耐量に起因した飽和電流値の変化のみが抽出されるため、当該変動量に基づいて負荷短絡耐量不良の判定を精度よく行うことができる。

さらに、トランジスタの個体ばらつきは一般にウェハに依存、又はロットに依存することが多いため、ほぼ同じ特性を示すウェハ単位、又はウェハロット単位で飽和電流測定値の分布を求め、２以上の測定条件における飽和電流値の変動量が分布から外れているものを不良判定することで、個体差の影響で測定精度が劣化することを回避できる。

本発明の一実施形態に係る信頼性不良のテスト方法の構成の一例を示すフローチャート 本発明の一実施形態のテスト方法において、被試験トランジスタの各端子に印加される電圧及びドレイン電流の波形のタイミングチャートの例 本発明の一実施形態のテスト方法において、被試験トランジスタの各端子に印加される電圧及びドレイン電流の波形のタイミングチャートの例 被試験トランジスタの飽和電流の測定方法を説明するタイミングチャート 被試験トランジスタの飽和電流の測定方法を説明するタイミングチャート 同一ウェハ上に製造されたトランジスタの夫々を、印加ドレイン電圧の異なる２つの測定条件で測定した場合の飽和電流値の分布図 同一ウェハ上に製造されたトランジスタの夫々を、ドレイン電圧印加時間の異なる２つの測定条件で測定した場合の飽和電流値の分布図 試験装置と被試験トランジスタの接続の様子を示す図 従来の負荷短絡耐量試験において、被試験トランジスタの各端子に印加される電圧及びドレイン電流の波形のタイミングチャートの一例 個々の被試験トランジスタについて負荷短絡耐量試験を行うことが可能な、特許文献１に記載のテスト方法を説明するフローチャート 特許文献１に記載のテスト方法を説明するための、被試験トランジスタの各端子に印加される電圧及びドレイン電流の波形を示すタイミングチャート トランジスタの放熱特性の一例を示す図

〈第１実施形態〉
以下に、本発明の一実施形態に係る信頼性不良のテスト方法（以降、適宜「本発明方法１」と称する）の構成につき、図面を参照して詳細に説明する。本発明方法１の構成を示すフローチャートの一例を図１に示す。本発明方法１において、被試験トランジスタの各端子に印加される電圧及びドレイン電流の波形のタイミングチャートを図２に示す。

なお、本発明方法１は、特に、ＧａＮやＳｉＣなどの化合物半導体を材料としたパワートランジスタの負荷短絡耐量試験を想定している。しかしながら、本発明方法１は、これに限られるものではない。

ところで、トランジスタの特性領域として線形領域と飽和領域がある。線形領域は、トランジスタをオン状態に設定したとき、ドレイン電圧に比例してドレイン電流が増加するドレイン電圧の範囲である。飽和領域は、ドレイン電圧を高くしてもドレイン電流が増加せず、略一定値となる（実際には発熱の影響で減少する）ドレイン電圧の範囲である。本発明では、飽和領域におけるドレイン電流値を異なる測定条件で２回以上測定し、不良品か否かを判定する。

本発明方法１では、まず、従来と同様、図８に示すように、被試験トランジスタ１０のドレイン端子１３、ソース端子１２、ゲート端子１１の夫々を各端子用の試験装置３０ａ〜３０ｃに接続し、テストを開始する。

その後、第１の測定条件で飽和電流を測定する（ステップＳ１０１）。

飽和電流の測定方法としては、（１）ゲート端子に被試験トランジスタがオフ状態となるゲート電圧を印加した状態で、ドレイン端子の電圧を飽和電流測定のための所定のドレイン電圧設定（Ｖ１）でソース電圧を基準としたドレイン電圧に固定し、その後、ゲート電圧を変更し、被試験トランジスタをオン状態とするパルス電圧を被試験トランジスタのゲート端子に印加する方法（図４参照）と、（２）ドレイン端子の電圧をソース端子と同電位とした状態で、ソース‐ドレイン間に電圧を印加したならば被試験トランジスタがオン状態となる電圧にゲート電圧を固定し、その後、ドレイン電圧を変更し、飽和電流測定のための所定のドレイン電圧設定でパルス電圧をドレイン端子に印加する方法（図５参照）がある。所定の期間ゲート電圧又はドレイン電圧のパルスを印加後、パルス印加完了の直前における電流を測定し飽和電流値とする。なお、パルスの印加時間は、複数のパルスが断続的に印加される場合累積の印加時間を意味する。

本実施形態では、図２に示すように、後者の方法で、つまり先にゲート電圧を被試験トランジスタを導通させる電圧（ここでは、１０Ｖ）に固定してから、ドレイン端子にパルス電圧を印加する。第１の測定条件として、飽和電流が流れるときのソース端子を基準としたドレイン端子の印加電圧をＶ１、電圧印加時間（飽和電流を流す時間）をＴ１（例えば、１００ｎｓ〜１ｍｓ程度）としたバイアス条件を設定する。しかしながら、後述の図３に示すように、先に固定のドレイン電圧を印加してから、ゲート端子にパルス電圧を印加する方法も可能である。

ステップＳ１０１の後、１ｍｓ〜１０ｍｓ程度、チップ冷却のための十分な時間を待ってから、第２の測定条件で飽和電流を再度測定する（ステップＳ１０２）。このとき、第２の測定条件として、ドレイン端子１３の印加電圧をＶ１からＶ２に変更したバイアス条件を設定する。電圧印加時間については、第１の測定条件と同じＴ１とする。Ｖ２は、Ｖ１より高電圧（Ｖ２＞Ｖ１）でも、Ｖ１より低電圧（Ｖ２＜Ｖ１）でもどちらでもよい。ドレイン電圧が高いほど、発熱量が増加し、結果として飽和電流値の減少量が大きくなる。特に、負荷短絡耐量不良のチップでは、飽和電流値の減少が顕著となる。ここで、第１の測定条件における飽和電流の測定値をＩｄ１、第２の測定条件における飽和電流の測定値をＩｄ２とする。

飽和電流が流れている間、発熱に伴い被試験トランジスタの温度が上昇し、これに伴って飽和電流値が減少してゆく。図２（ｃ）では、これを徐々に減少する飽和電流の変化として模式的に示している。Ｖ２＞Ｖ１とした場合、第２の測定条件のほうが単位時間当たりの発熱量が大きいため、飽和電流が減少する傾きが小さく（絶対値が大きく）なる。被試験トランジスタが負荷短絡耐量不良の場合、この傾きの絶対値の増大が顕著である。

その後、ステップＳ１０３において、ステップＳ１０１及びステップＳ１０２における飽和電流値の差｜Ｉｄ１−Ｉｄ２｜を求め、ステップＳ１０４において、当該飽和電流値の差が所定の閾値を超えているかを判定する。当該閾値は、第１及び第２の測定条件に応じて適宜設定される。飽和電流値の差が当該閾値を超えている場合、チップを不良と判定し、閾値以下の場合、良品と判定する。

このようにすることで、負荷短絡耐量不良の有無を、素子の破壊や素子特性の劣化を伴うことなく、個々のトランジスタ毎に、短時間で精度よくスクリーニングすることができる。

〈第２実施形態〉
また別の例として、本発明方法において、被試験トランジスタの各端子に印加される電圧及びドレイン電流の波形のタイミングチャートの他の例を図３に示す。図３では、飽和電流測定のための所定のドレイン電圧設定にドレイン電圧を固定した後で、ゲート電圧を変更し、被試験トランジスタをオン状態とするパルス電圧を被試験トランジスタのゲート端子に印加している。第１及び第２の測定条件は、測定時のドレイン電圧は共にＶ１で同じであるが、電圧印加時間（飽和電流を流す時間）を第１の測定条件の場合Ｔ１、第２の測定条件の場合Ｔ２として異ならせている。Ｔ２は、Ｔ１より長く（Ｔ２＞Ｔ１）ても、Ｔ１より短く（Ｔ２＜Ｔ１）ても、どちらでもよい。印加時間が長いほど、発熱量が増加し、結果として飽和電流値は減少する。

飽和電流が流れている間、発熱に伴い被試験トランジスタの温度が上昇し、これに伴って飽和電流値が減少してゆく。図３（ｃ）では、これを徐々に減少する飽和電流の変化として模式的に示している。図２と異なり、印加ドレイン電圧は第１及び第２の測定条件で同じであるため、飽和電流の減少の傾きは両測定条件で同じとなるが、印加時間が異なることにより、印加時間が長いほど飽和電流の減少量が大きくなる。特に、負荷短絡耐量不良のチップでは、電圧印加完了後の飽和電流値の減少が顕著となる。

その後、両者の飽和電流値の差を求め、飽和電流値の差が所定の閾値を超えているかを判定する（図１のステップＳ１０３及びＳ１０４に相当）ことで、飽和電流値の差が閾値を超えたチップを不良と判定することができる。

〈第３実施形態〉
上記では飽和電流を測定する条件を異なる２条件としたが、３条件又は３を超える測定条件で飽和電流を測定し、飽和電流の変動量に基づいて被試験トランジスタの不良を判定することができる。測定条件が３以上の場合は、当該３以上の測定条件のうち何れか２つを選択してなる測定条件の組の１つにおいて、飽和電流値の差が閾値を超えていれば、被試験トランジスタを不良と判定できる。より多くの測定条件で測定したデータを利用して不良判定を行うことで、判定精度が向上する。

例として、測定条件が３以上の場合、当該３以上の測定条件のうち何れか２つからなる測定条件の組を２組選択し、夫々の組について飽和電流値の差を求め、当該２組間で飽和電流値の差の変化率を求める（換言すると、飽和電流の測定条件に対する２次微分を求める）ことができる。そして、少なくともある２組間の飽和電流値の差の変化率が閾値を超えた場合、不良と判定することができる。当該変化率に基づいて不良判定を行うことで、高精度で負荷短絡不良をスクリーニングすることができる。例えば、図２において、ドレイン電圧をＶ１（＝１０Ｖ）、Ｖ２（＝２０Ｖ）、Ｖ３（＝３０Ｖ）とする異なる３つの測定条件における飽和電流値を夫々Ｉｄ１、Ｉｄ２、Ｉｄ３とすれば、飽和電流値の変動量としてＩｄ１＋Ｉｄ３−２＊Ｉｄ２を導出することによって、不良判定が可能となる。

図６に、ドレイン電圧Ｖ１＝１０Ｖ、Ｖ２＝１５Ｖとして、同一ロット（または同一ウェハ）上に製造されたトランジスタの夫々に対して飽和電流を測定した時の飽和電流値の分布を示す。飽和電流値はドレイン電圧の大きなＶ２の方がＶ１より減少する傾向があるが、負荷短絡不良の場合、電流の減少が顕著である。図６の場合、ドレイン電圧Ｖ１＝１０Ｖとした測定条件では、良品及び不良品共に飽和電流Ｉｄ１は２７〜２９Ａの範囲で分布しており、良不良の判別を行うことができない。一方で、ドレイン電圧Ｖ２＝１５Ｖとした測定条件では、良品チップの飽和電流Ｉｄ２は２５〜２８Ａの範囲で分布しており、この分布から外れた飽和電流が２３Ａのチップを不良と判別することが可能であった。

しかしながら、ドレイン電圧Ｖ２を高くするに伴って、良品チップ間の飽和電流値の個体ばらつきも大きくなる。良品チップ間の個体ばらつきが大きくなると、良品チップの飽和電流の分布範囲と不良チップの飽和電流の分布範囲が重なり、両者を分離できず、１つの測定条件に基づいた判定ではチップ不良の判定が困難となることも考えられる。

ここで、図６から、良品の飽和電流の分布は、図の斜め４５度方向（直線Ｉｄ２＝Ｉｄ１に平行な方向）において、ばらつきの大きな、幅広の分布となっているが、当該方向に垂直な方向（直線Ｉｄ２＝−Ｉｄ１に平行な方向）では、ばらつきは小さく、幅の狭い分布となっている。これはつまり、飽和電流の差｜Ｉｄ１−Ｉｄ２｜に対する分布を求めることで、より狭い良品の分布幅が得られ、不良判定を容易に、精度良く行うことができることを意味する。ここで、判定の精度とは、良品を不良品と判定したり、不良品を良品と判定したりする誤判定を行うことなく、どれだけ正しく判定できるかの確度を指す。

したがって、単に２つの測定条件における飽和電流の分布、即ちＩｄ１に対する分布及びＩｄ２に対する分布に基づいて２回のスクリーニングを独立に行うよりも、両者を組み合わせた｜Ｉｄ１−Ｉｄ２｜に対する分布に基づいて１回のスクリーニングを行うことにより、負荷短絡耐量不良のスクリーニングを精度よく行うことが可能となる。

図６から、図１のステップＳ１０４における判定の閾値は、｜Ｉｄ１−Ｉｄ２｜に対する分布から設定することができる。飽和電流の差｜Ｉｄ１−Ｉｄ２｜の分布において、良品の分布範囲と不良品の分布範囲を分離可能な位置に、良品の分布範囲の境界を設定し、当該境界を越えて飽和電流値の差が大きなトランジスタを不良と判定すればよい。当該境界の位置は、飽和電流の差｜Ｉｄ１−Ｉｄ２｜の全体の分布の平均値から所定の偏差閾値だけ大きな位置として設定することができる。

図７は、ドレイン電圧を一定とし、ドレイン電圧の印加時間を２つの測定条件に応じてＴ１＝３００μｓ、Ｔ２＝５００μｓとして、同一ロット（または同一ウェハ）上に製造されたトランジスタの夫々に対して飽和電流を測定した時の飽和電流値の分布である。飽和電流値は電圧印加時間の長いＴ２の方がＴ１より減少する傾向があるが、負荷短絡不良の場合、電流の減少が顕著である。図７の場合、印加時間Ｔ１＝３００ｓとした測定条件では、良品チップ及び不良チップ共に飽和電流Ｉｄ１は２７〜２９Ａの範囲で分布しており、良不良の判別を行うことができない。一方で、ドレイン電圧Ｔ２＝５００ｓとした測定条件では、良品チップの飽和電流Ｉｄ２は２５〜２７Ａの範囲で分布しており、この分布から外れた飽和電流が２２Ａのチップを不良と判別することが可能であった。

図７から、良品の飽和電流の分布は、図６と同様に、図の斜め４５度方向（直線Ｉｄ２＝Ｉｄ１に平行な方向）において、ばらつきの大きな、幅広の分布となっているが、当該方向に垂直な方向（直線Ｉｄ２＝−Ｉｄ１に平行な方向）では、ばらつきは小さく、幅の狭い分布となっていることが分かる。したがって、飽和電流の差｜Ｉｄ１−Ｉｄ２｜に対して分布を求めることで、より狭い良品の分布幅が得られ、不良判定を容易に、精度良く行うことが可能となる。図６と同様、単に２つの測定条件における飽和電流の分布、即ちＩｄ１に対する分布及びＩｄ２に対する分布に基づいて２回のスクリーニングを夫々独立に行うよりも、両者を組み合わせた｜Ｉｄ１−Ｉｄ２｜に対する分布に基づいて１回のスクリーニングを行うことにより、負荷短絡耐量不良のスクリーニングを精度よく行うことが可能となる。

以上、本発明方法１に依れば、素子の破壊や素子特性の劣化を伴うことなく、負荷短絡耐量不良を、個々のトランジスタで精度よく短時間でスクリーニングすることが可能となる。

本発明方法１では、負荷短絡耐量不良を発熱量が異なる少なくとも２つの測定条件で飽和電流値を測定することで行い、測定値間の変動量に基づいてスクリーニングするため、大電力（一般に、３００Ｖ以上、数十Ａ以上）を伴うテストを行う必要がなく、素子の破壊や素子特製の劣化が発生しない。つまり、非破壊試験であり、ロット又はウェハ抜き取りではなく、個々のトランジスタにつき全数検査が可能である。また、試験装置の設定変更は不要であり、個々のトランジスタの放熱特性の影響を受けずに精度よく判定できる。

これにより、パワーデバイス分野において重要な課題である負荷短絡耐量不良のスクリーニングを確実に行えるため、出荷品質が向上される。また、判定精度が高いので、良品を不良判定することがなくなり、製造コストが抑制される。

なお、上記実施形態では、２つの測定条件間の飽和電流値の差に基づいて不良判定を行ったが、飽和電流値の差に代えて、増加比（飽和電流値の大きい方を小さい方で割った割合）に基づいて不良判定を行ってもよい。

また、上記実施形態では、飽和電流の測定条件として、ドレイン電圧のみを異ならせる場合、及び、ドレイン電圧の印加時間のみを異ならせる場合を例として説明したが、本発明はこれに限られるものではない。ドレイン電圧とその印加時間の両方を異ならせてもよい。

本発明は、半導体デバイスのテスト方法としての利用が可能であり、特に、化合物半導体を材料としたパワーデバイス等、高耐圧仕様の半導体トランジスタの信頼性テスト方法として好適に利用可能である。

１： 本発明の一実施形態に係るテスト方法（本発明方法）
１０： 被試験トランジスタ
１１： ゲート端子
１２： ソース端子
１３： ドレイン端子
３０ａ〜３０ｃ： 試験装置

Claims (5)

1. 半導体トランジスタのウェハ試験またはパッケージ試験において、信頼性不良を検出するテスト方法であって、
   複数の測定条件で、被試験トランジスタの飽和電流を測定する測定工程と、
   前記複数の測定条件における前記被試験トランジスタの飽和電流値を夫々比較し、前記複数の測定条件における飽和電流の変動量に基づいて前記被試験トランジスタが不良か否かを判定する判定工程を備えることを特徴とするテスト方法。
2. 前記測定工程が、
   第１の測定条件で前記被試験トランジスタの飽和電流を測定する第１測定工程と、
   前記第１の測定条件と異なる第２の測定条件で前記被試験トランジスタの飽和電流を測定する第２測定工程と、を有し、
   前記判定工程において、
   前記第１測定工程における飽和電流値と、前記第２測定工程における飽和電流値を比較し、飽和電流値の差又は増加比が所定の閾値を超えた前記被試験トランジスタを不良と判定することを特徴とする請求項１に記載のテスト方法。
3. 前記測定工程において、３以上の測定条件で被試験トランジスタの飽和電流を測定し、
   前記判定工程において、
   前記３以上の測定条件のうち何れか２つを選択してなる測定条件の組のうち少なくとも１つの組において飽和電流値の差又は増加比が閾値を超えた前記被試験トランジスタを不良と判定することを特徴とする請求項１又は２に記載のテスト方法。
4. 前記複数の測定条件が、ゲート電圧設定が同じで、ドレイン電圧設定が異なる２以上の測定条件を含むことを特徴とする請求項１〜３の何れか一項に記載のテスト方法。
5. 前記複数の測定条件が、ゲート電圧設定が同じで、飽和電流を流す時間が異なる２以上の測定条件を含むことを特徴とする請求項１〜３の何れか一項に記載のテスト方法。
   

Images