JP2018091748A - 半導体チップ試験装置および半導体チップ試験方法 - Google Patents

Abstract

【課題】加工費の高騰を抑えつつ、かつ半導体チップへ損傷を与えずに、半導体チップの電気的特性を低コストで正確に測定可能な半導体チップ試験装置および半導体チップ試験方法を提供する。【解決手段】半導体チップ試験装置は、導電体１１と固定台１２とを含むステージ１０と、第１のプローブ３，５と、第２のプローブ４とを備えている。ステージ１０を構成する導電体１１は縦型半導体チップ１の第２の主表面に接触するように縦型半導体チップ１を載置する。ステージ１０を構成する固定台１２は導電体１１を載置する。第１のプローブ３，５は縦型半導体チップ１の第１の主表面側の電極に接触する。第２のプローブ４は導電体１１上に接触する。導電体１１の縦型半導体チップ１が載置される表面は、算術平均粗さが０．１μｍ以上１．６μｍ以下である。【選択図】図２

Description

本発明は半導体チップ試験装置および半導体チップ試験方法に関するものであり、特にダイシング後のパワー半導体チップに大電流または大電圧を印加する半導体チップ試験装置および半導体チップ試験方法に関するものである。

鉄道車両および電力供給装置などで用いられるスイッチング素子としては、ＯＦＦ時の漏れ電流およびＯＮ時の電圧降下が小さく、かつ高速なスイッチングが可能なパワー半導体チップが用いられている。鉄道車両等では動作電流が大きいため、複数のパワー半導体チップを並列接続し樹脂で封止したパワーモジュールを用いることが一般的である。

パワーモジュールに使用する複数のパワー半導体チップのうち、１つでも特性不良のチップが実装されれば、パワーモジュールの特性試験で不良と判定される。このようなことになれば当該パワーモジュールにおいて１つの不良チップと一緒に実装された良品チップ、その組立費用および部材費用がすべて無駄になり、損失が大きい。これを防止するため、パワーモジュールとして組み立てる前のパワー半導体チップに対してスイッチング試験および破壊耐量試験が行なわれ、不良チップが除去されている。このような半導体素子の試験装置および試験方法は、たとえば特開２００６−３３７２４７号公報（特許文献１）に開示されている。

特開２００６−３３７２４７号公報

特開２００６−３３７３４７号公報に記載の半導体チップ試験装置などによれば、半導体チップを載置する導電体の表面粗さが粗くなると、そこに載置される半導体チップの裏面のコレクタ電極に傷がつきやすくなる。すると傷が形成されたコレクタ電極の部分は他の部分に比べてはんだが濡れにくくなり、その部分の濡れにくいはんだに亀裂が発生しやすくなる。そのような亀裂がはんだに形成された場合、その亀裂の進展によりはんだの接合部の温度が上昇し、半導体チップが破壊する問題が起こり得る。このためコレクタ電極に損傷を与えない適切な表面粗さ精度が必要となるが、表面粗さを非常に小さくすれば加工費が高くなるため、加工費の高騰を抑えつつ、上記の傷の発生を抑制する必要がある。

本発明は以上の問題に鑑みなされたものであり、その目的は、加工費の高騰を抑えつつ、かつ半導体チップへ損傷を与えずに、半導体チップの電気的特性を低コストで正確に測定可能な半導体チップ試験装置および半導体チップ試験方法を提供することである。

本発明の半導体チップ試験装置は、導電体と固定台とを含むステージと、第１のプローブと、第２のプローブとを備えている。ステージを構成する導電体は縦型半導体チップの第２の主表面に接触するように縦型半導体チップを載置する。ステージを構成する固定台は導電体を載置する。第１のプローブは縦型半導体チップの第１の主表面側の電極に接触する。第２のプローブは導電体上に接触する。導電体の縦型半導体チップが載置される表面は、算術平均粗さが０．１μｍ以上１．６μｍ以下である。

本発明によれば、半導体チップへ損傷を与えず、半導体チップの電気的特性を低コストで正確に測定できる。

実施の形態１における半導体チップ試験装置の全体構成を示す概略斜視図である。 図１中の主要な部分の構成を示す概略拡大斜視図である。 図２中のＩＩＩ−ＩＩＩ線に沿う部分の概略断面図である。 実施の形態１において電気的特性が測定される半導体チップの構成を示す概略平面図である。 実施の形態１においてステージの導電体に半導体チップを載置する方法を示すフローチャートである。 比較例における半導体チップ試験装置の全体構成を示す概略斜視図である。 導電体の表面粗さと、その上に載置された半導体チップの裏面の傷の発生確率との関係を示すグラフである。 実施の形態２におけるステージに含まれる導電体の構成を示す概略断面図である。 実施の形態３における半導体チップ試験装置の主要な部分の構成を示す概略斜視図である。 実施の形態４における半導体チップ試験装置の主要な部分の構成を示す概略斜視図である。 図１０中のＸＩ−ＸＩ線に沿う部分の概略断面図である。 実施の形態５における半導体チップ試験装置の主要な部分の構成を示す概略斜視図である。 実施の形態６における半導体チップ試験装置の全体構成を示す概略斜視図である。 図１３中の主要な部分の構成を示す概略拡大斜視図である。 実施の形態７の半導体チップ試験方法の主要な工程を示すフローチャートである。 実施の形態８の半導体チップ試験方法の主要な工程を示すフローチャートである。 実施の形態８の半導体チップ試験方法のうち、特に（工程Ｓ７００）の詳細を示すフローチャートである。 実施の形態８における半導体チップ試験装置の全体構成を示す概略斜視図である。

以下、本発明の実施の形態について図に基づいて説明する。
実施の形態１．
まず本実施の形態の半導体チップ試験装置の構成について、図１〜図３を用いて説明する。なお、説明の便宜のため、Ｘ方向、Ｙ方向、Ｚ方向が導入されている。図１〜図３においてＸ方向は図の左右方向に延びるステージＸ軸ロボットＳ１の延在方向であって、Ｙ方向はＸ方向に直交し図の奥行き方向に延びるステージＹ軸ロボットＳ２の延在方向である。また図１におけるＺ方向はＸ方向およびＹ方向の双方に直交する方向であって図の上下方向に延びるコレットＺ軸ロボットＣ３の延在方向である。

図１は実施の形態１の半導体チップ試験装置の全体構成を示し、図２は図１の要部であるステージ１０およびその上の半導体チップ１の部分を抜き取りその部分の構成をより詳細に示している。また図３は当該主要な部分の概略断面図である。図１を参照して、本実施の形態の半導体チップ試験装置１０００は、ステージ１０と、プローブユニット３４と、ステージＸ軸ロボットＳ１と、ステージＹ軸ロボットＳ２と、コレットＸ軸ロボットＣ１と、コレットＺ軸ロボットＣ３とを主に有している。

半導体チップ試験装置１０００は、たとえばパワー半導体チップのような縦型半導体チップとしての半導体チップ１に通電してその半導体チップ１の電気的特性を測定する装置である。したがって半導体チップ１としての縦型半導体チップは、第１の主表面１Ａと、その反対側の第２の主表面１Ｂとを有し、第１の主表面１Ａと第２の主表面１Ｂとの双方に電極が形成されており、第１の主表面１Ａと第２の主表面１Ｂとの間で縦方向に通電される。図１〜図３においては一例として、Ｚ方向に関する上側に第１の主表面１Ａが、Ｚ方向に関する下側に第２の主表面１Ｂが、それぞれ配置されている。

ステージ１０は、導電体１１と、固定台１２とを含んでいる。図１、図２および図３を参照して、導電体１１はタフピッチ銅、純銅、黄銅、超硬、ステンレスなどの導電材料により形成され、その一方の主表面１１Ａおよびそれと反対側の他方の主表面１１Ｂが矩形の平板形状を有し、それらの各主表面がＸＹ平面に沿うように配置されている。固定台１２は導電材料または絶縁性材料のいずれにより形成されてもよいが、これが導電材料である場合には、導電体１１と電気的に絶縁する必要があり、たとえば導電体１１と固定台１２との間に絶縁材料が挟まれる。固定台１２は、一方の主表面１２Ａおよびそれと反対側の他方の主表面１２Ｂが矩形の平板形状を有し、それらの各主表面がＸＹ平面に沿う配置となっている。固定台１２は導電体１１を載置するように、導電体１１の下側に固定されている。ここで一方の主表面１１Ａ，１２Ａは他方の主表面１１Ｂ，１２Ｂより上側に配置され、他方の主表面１１Ｂが一方の主表面１２Ａに接触するように、固定台１２は導電体１１に固定されている。導電体１１は固定台１２から取り外し可能であり、容易に交換可能な構成となっている。なお導電体１１の平面積は固定台１２の平面積よりも小さくてもよい。

半導体チップ１は、その下側の第２の主表面１Ｂが導電体１１の一方の主表面１１Ａに接触するように、導電体１１に載置される。

このようにステージ１０の特に導電体１１上に載置された半導体チップ１には、その電気的特性の測定時において、プローブが接触する。特に図２および図３に示すように、プローブユニット３４は、エミッタ電極用プローブ３と、コレクタ電極用プローブ４と、ゲート電極用プローブ５とを有している。図２に示すように、エミッタ電極用プローブ３はＺ方向に沿って延び、たとえばＸ方向に関して互いに間隔をあけて６本ずつ、Ｙ方向に関して互いに間隔をあけて２列配置され、合計１２本有している。コレクタ電極用プローブ４はＺ方向に沿って延び、たとえばＸ方向に関して互いに間隔をあけて３本配置されている。ゲート電極用プローブ５はたとえばＺ方向に沿って延びるものが１本配置されている。これらのプローブユニット３４はテスター３６に接続されている。

上記のエミッタ電極用プローブ３およびコレクタ電極用プローブ４の本数は上記に限らず任意である。しかし仮にエミッタ電極用プローブ３およびコレクタ電極用プローブ４を１本ずつとすれば、エミッタ電極用プローブ３とコレクタ電極用プローブ４との間に流れる電流が１本の各プローブに集中して流れる。これにより各プローブの発熱量が大きくなるため、半導体チップ１が破損する場合がある。このような不具合を回避する観点から、通常、エミッタ電極７には上記のように多数（たとえば１２本）のエミッタ電極用プローブ３を接触させ、コレクタ電極９に通じるコレクタ電極用プローブ４も複数本（たとえば３本）とする。これにより、１本のプローブに電流が集中することによる過剰な発熱を回避することができ、上記の半導体チップ１の破損を抑制することができる。

図４は、たとえば縦型の半導体チップ１がＩＧＢＴ（Insulated Gate Bipolar Transistor）である場合の平面態様を示している。図２、図３および図４を参照して、当該半導体チップ１は、たとえばシリコンの単結晶からなり、第１の主表面１Ａにゲート電極６と、エミッタ電極７と、絶縁膜８とを有しており、第２の主表面１Ｂにコレクタ電極９を有している。すなわち半導体チップ１には第１の主表面１Ａと第２の主表面１Ｂとの双方に電極が形成されている。第１の主表面１Ａにおいては、ゲート電極６が形成される領域以外の大部分の領域にエミッタ電極７が形成されている。ただしゲート電極６とエミッタ電極７との間には幅の狭い絶縁膜８が形成されており、これはゲート電極６を囲むように形成されている。また第１の主表面１Ａの外周部にも絶縁膜８が形成されている。第２の主表面１Ｂには、たとえばその全面にコレクタ電極９が形成されるが、このような態様に限られない。

プローブユニット３４は導電体１１上（導電体１１に載置された半導体チップ１上）から下降することにより、エミッタ電極用プローブ３（第１のプローブ）はエミッタ電極７に、ゲート電極用プローブ５（第１のプローブ）はゲート電極６に接触する。またコレクタ電極用プローブ４（第２のプローブ）は導電体１１の一方の主表面１１Ａ上に接触する。上記のように導電体１１は導電材料からなりかつ半導体チップ１の第２の主表面１Ｂが導電体１１の一方の主表面１１Ａに接触するように導電体１１に載置されるため、一方の主表面１１Ａ上に接触するコレクタ電極用プローブ４はコレクタ電極９と電気的に接続される。

本実施の形態においては、導電体１１の半導体チップ１が載置される一方の主表面１１Ａは、算術平均粗さが０．１μｍ以上１．６μｍ以下である。

再度図１を参照して、半導体チップ試験装置１０００は、ステージ１０がステージＸ軸ロボットＳ１上に載置されている。すなわちステージ１０を構成する固定台１２の他方の主表面１２ＢがステージＸ軸ロボットＳ１に接触する態様となっている。図１においてはステージＹ軸ロボットＳ２はステージＸ軸ロボットＳ１の下側に配置されている。しかし逆にステージＹ軸ロボットＳ２はステージＸ軸ロボットＳ１の上側に配置され、ステージＹ軸ロボットＳ２上に接触するようにステージ１０が載置される態様であってもよい。ステージＸ軸ロボットＳ１およびステージＹ軸ロボットＳ２は、それぞれステージ１０（およびそれに載置された半導体チップ１）をＸ軸方向およびＹ軸方向に移動させるための部材である。

ステージ１０および半導体チップ１とＺ方向に関して互いに間隔をあけて、導電体１１の真上にコレットＸ軸ロボットＣ１およびコレットＺ軸ロボットＣ３が配置されている。コレットＺ軸ロボットＣ３にはコレット２１およびカメラ２３が設置されており、これらはコレットＸ軸ロボットＣ１に取り付けられている。コレット２１は、測定しようとする半導体チップ１をステージ１０の導電体１１上まで搬送する部材である。すなわちコレット２１はコレットＸ軸ロボットＣ１の延びるＸ方向に沿って移動することにより導電体１１の真上の位置まで半導体チップ１を移動させ、さらにコレットＺ軸ロボットＣ３が下降して導電体１１上に半導体チップ１を載置する。

以上の半導体チップ試験装置１０００を用いた半導体チップ試験方法は、概略以下のとおりである。まず図１〜図３に示すようにステージ１０に含まれる導電体１１上に半導体チップ１の第２の主表面１Ｂが接触するように、半導体チップ１が導電体１１上に載置される。すなわち予め第１の主表面１Ａおよび第２の主表面１Ｂの両面に電極が形成された半導体ウェハから、一般公知のダイシング工程により個々の半導体チップ１に分割されたものが、導電体１１上に設置される。

このとき半導体チップ１は、一方向に偏ることなく、導電体１１の平面視における中心に載置される。このために半導体チップ１はコレット２１に吸着されながらコレット２１により搬送され、位置補正される。これについて図５のフローチャートを用いて説明する。図５を参照して、半導体チップ１は、そこに含まれるゲート電極６などのパターンがカメラ２３で認識されながら（工程Ｓ１）、半導体チップ１の中心に対するＸ方向、Ｙ方向およびθ方向（回転方向）のずれ量を計算し、その位置を補正する。これにより半導体チップ１のＸ方向およびＹ方向の中心がコレット２１で吸着される（工程Ｓ２）。次にコレット２１は半導体チップ１を吸着しながら半導体チップ１のθ方向のずれを補正して、導電体１１の中心に半導体チップ１を載置する（工程Ｓ３）。これによりＸ方向、Ｙ方向およびθ方向のずれを生じることなく、ちょうど導電体１１の中心の位置に、半導体チップ１を載置することができる。上記のように導電体１１のうち半導体チップ１が載置される一方の主表面１１Ａの算術平均粗さは０．１μｍ以上１．６μｍ以下である。

次に図２に示すように、半導体チップ１の第１の主表面１Ａ側の電極であるゲート電極６に第１のプローブとしてのゲート電極用プローブ５が、エミッタ電極７に第１のプローブとしてのエミッタ電極用プローブ３が、それぞれ接触される。以上のように半導体チップ１はその位置が補正されているため、ゲート電極６の位置の真上にゲート電極用プローブ５が配置され、それをＺ方向に関して下降させることによりゲート電極用プローブ５をゲート電極６に接触させることが可能となっている。また同様にこの位置合わせおよび下降により、エミッタ電極７にエミッタ電極用プローブ３を接触させ、導電体１１の一方の主表面１１Ａ上に第２のプローブとしてのコレクタ電極用プローブ４を接触させる。

すべてのプローブが半導体チップ１上または導電体１１上に接触するようにセットされた後、第１のプローブと第２のプローブとの間に、ステージ１０を介して電圧が印加され、電流が流される。これにより半導体チップ１の電気的特性が測定される。これにより第１の主表面１Ａ上のエミッタ電極７と第２の主表面１Ｂ上のコレクタ電極９との間に電圧が印加され、電流が流される。これによりゲート電極６に信号が入力される。この電圧の印加および非印加を繰り返すことにより、エミッタ電極７とコレクタ電極９との間の通電状態と遮断状態とを繰り返す。このようにして、スイッチング試験および破壊耐量試験などが行なわれる。

次に、従来の半導体チップ試験装置の背景技術および課題を説明しながら、本実施の形態の作用効果を説明する。

図６は本実施の形態と比較するための、たとえば従来技術としての半導体チップ試験装置の全体構成を示す。図６を参照して、比較例の半導体チップ試験装置９０００は大筋で本実施の形態の半導体チップ試験装置１０００と同様の構成を有している。このため半導体チップ試験装置９０００において半導体チップ試験装置１０００と同一の構成要素には同一の参照符号を付しその説明を繰り返さない。半導体チップ試験装置９０００は、ステージ９１０の構成において、半導体チップ試験装置１０００のステージ１０とは異なっている。

ステージ９１０は導電体１１を有さず、固定台９１２により構成されている。固定台９１２は本実施の形態の固定台１２と材質は同じであるが、第１固定台部９１２ａと第２固定台部９１２ｂとを有する点において、単一の平板形状のみからなる固定台１２と構成上異なっている。第１固定台部９１２ａはその上側の主表面９１２Ａ１と、その反対側の下側の主表面とが矩形の平板形状を有し、第２固定台部９１２ｂはその上側の主表面９１２Ａ２とその反対側の下側の主表面９１２Ｂとが矩形の平面形状を有している。第１固定台部９１２ａの平面積は第２固定台部９１２ｂの平面積より小さい。第１固定台部９１２ａの下側の主表面が第２固定台部９１２ｂの上側の主表面９１２Ａ２と接合固定され、これにより第１固定台部９１２ａと第２固定台部９１２ｂとは一体の固定台９１２として形成されている。第２固定台部９１２ｂは本実施の形態の固定台１２と同様の形状および大きさを有しており、ステージ９１０は全体として本実施の形態のステージ１０と同様の形状および大きさを有している。

比較例の半導体チップ試験装置９０００を用いた場合、固定台９１２のみによりステージ９１０が構成されるため、本実施の形態の導電体１１に相当する第１固定台部９１２ａの上に、第２の主表面１Ｂと上側の主表面９１２Ａ１とが接触するように半導体チップ１が載置される。第２のプローブとしてのコレクタ電極用プローブ４は、図２のコレクタ電極用プローブ４が導電体１１上に接触するのと同様の態様で、固定台９１２の上側の主表面９１２Ａ１上に接触する。そして本実施の形態と同様にプローブユニット３４などにより半導体チップ１の測定が行なわれる。

ただし比較例の半導体チップ試験装置９０００を用いて測定を行なった場合、以下に述べる問題が発生し得る。すなわち、ステージのうち半導体チップ１が載置されるたとえば上側の主表面９１２Ａ１は、一般的に鏡面加工がなされる。エミッタ電極用プローブ３がエミッタ電極７に接触する際にエミッタ電極７に加える荷重は、１つの半導体チップ１当たり２ｋｇ程度以上と非常に大きい。このため、仮に半導体チップ１が載置されるたとえば第１固定台部９１２ａの上側の主表面９１２Ａ１の鏡面加工が十分でなく、上側の主表面９１２Ａ１の表面粗さが粗ければ、これに接触する半導体チップ１のコレクタ電極９に傷が形成されやすくなる。すると傷が形成されたコレクタ電極９の部分は他の部分に比べて、パワーモジュールとして組み立てる際にはんだが濡れにくくなり、その部分の濡れにくいはんだに亀裂が発生しやすくなる。そのような亀裂がはんだに形成された場合、その亀裂の進展によりはんだの接合部の温度が上昇し、半導体チップ１が破壊する問題が起こり得る。

またコレクタ電極９に傷が生じれば、その下地のニッケルめっきが露出することによりその部分に酸化被膜が生じたり、その下地のシリコンが露出したりする。このため、それらの酸化被膜およびシリコンの部分にはんだが濡れにくくなり、はんだの濡れ不良が発生してパワーモジュールの歩留りを低下させることがある。

このような問題の発生を抑制するためには、当初より半導体チップ１の載置される面の表面粗さの値が極力小さくなるように加工しておくことが好ましい。しかしその場合、たとえばコレクタ電極９への傷が発生する可能性は低減されるが、その分だけ表面の加工費が高騰する。

そこで本実施の形態の半導体チップ試験装置１０００においては、半導体チップ１が載置される導電体１１の一方の主表面１１Ａが、これと接触するコレクタ電極９にダメージを与えない適正な表面粗さ精度であることが要求される。そこで当該一方の主表面１１Ａの算術平均粗さの値を変化させた様々な導電体１１に半導体チップ１を載置する試験を行ない、半導体チップ１の第２の主表面１Ｂへの傷の形成有無を調べた。一方の主表面１１Ａの算術平均粗さを制御するための当該表面の加工は、たとえば研削加工の場合、砥石の番手を選定して行なうことが好ましい。たとえば導電体１１が銅材料である場合、導電体１１の表面の算術平均粗さＲａの値を０．１μｍ以上０．３μｍ以下とするためには、番手が６０番の砥石を用い、Ｒａの値を１μｍとするためには、番手が４６番の砥石を用いた。Ｒａの値を０．３μｍを越え１μｍ未満とするためには、砥石のドレッシングの条件およびその作業頻度により調整することができる。

図７は、上記のように導電体１１の表面の算術平均粗さＲａに対する半導体チップ１の第２の主表面１Ｂへの傷の発生確率を調べた結果を示している。図７のグラフの横軸は導電体１１の一方の主表面１１Ａの表面粗さ（算術平均粗さ）Ｒａを示しており、当該グラフの縦軸は半導体チップの第２の主表面１Ｂへの傷の発生確率を示している。グラフ中のＡ，Ｂ，Ｃ，Ｄ，ＥはそれぞれＲａの値が０．０２μｍ、０．１μｍ、０．３μｍ、１μｍ、１．７μｍの場合を示している。

図７を参照して、グラフ中のＥ、すなわちＲａの値が１．７μｍの場合に高い確率で、半導体チップ１を構成するシリコンがコレクタ電極９側から露出する傷が形成されることが確認された。この結果と、研磨加工の加工費とを総合すれば、本実施の形態においては、導電体１１の一方の主表面１１Ａは、算術平均粗さが０．１μｍ以上１．６μｍ以下であることが最適である。つまり一方の主表面１１ＡのＲａを上記数値範囲内とすれば、加工費の高騰を抑えつつ、コレクタ電極９への傷の発生を抑制することができる。このため本実施の形態によれば、半導体チップ１の低コストでの高い生産性を実現することができる。

なお、上記数値範囲の中でも特に好ましい範囲は、一方の主表面１１ＡのＲａが０．１μｍ以上０．３μｍ以下の範囲である。このようにすれば、たとえば半導体チップ１として厚みが１２０μｍのダイオードチップを吸着保持した場合に、当該半導体チップ１に生じた歪みによる漏れ電流の発生をいっそう確実に抑制することができる。

また本実施の形態においては、一方の主表面１１Ａの平面度は１０μｍ以下であり、平行度は１０μｍ以下であることが好ましい。このようにすれば、半導体チップ１が導電体１１に載置された際に半導体チップ１が横滑りしてコレクタ電極９に傷を生じさせる不具合を抑制することができる。

実施の形態２．
本実施の形態においても、基本的に実施の形態１と同様の半導体チップ試験装置が用いられるため、装置構成についての詳細な説明は省略する。ただし図８を参照して、本実施の形態においては、ステージ１０のうち半導体チップ１が載置される導電体１１の表面にめっき膜１１Ｃが形成されている点において、実施の形態１と異なっている。

図８に示すように、実施の形態１における導電体１１の表面を覆うように、めっき膜１１Ｃが形成されている。図８の導電体１１においては、めっき膜１１Ｃの最外面を導電体１１全体の表面と考え、めっき膜１１Ｃの最外面に一方の主表面１１Ａおよび他方の主表面１１Ｂが形成されているものと考えている。

めっき膜１１Ｃは、たとえば金またはニッケルがめっきにより形成されたものであることが好ましい。めっき膜１１Ｃが金めっきである場合には、その厚みは０．１μｍ以上０．２μｍ以下であることが好ましい。まためっき膜１１ＡＣがニッケルめっきである場合には、その厚みは３μｍ以上１０μｍ以下であることが好ましい。

上記のように導電体１１の表面にめっき膜１１Ｃが形成されることにより、導電体１１の最外面としての、めっき膜１１Ｃの一方の主表面１１Ａの算術平均粗さなどの表面粗さを小さくすることができる。このため、当該一方の主表面１１Ａに接触するよう載置されるコレクタ電極９に傷が形成されないようコレクタ電極９を保護することができる。またコレクタ電極９と導電体１１との接触抵抗が実施の形態１よりも小さくなるため、当該装置を用いた半導体チップ１に対する安定した試験が可能となり、測定精度が向上する。

実施の形態３．
図９は実施の形態３の半導体チップ試験装置の要部を図２と同様に抜き取りその部分を拡大して示している。図９を参照して、本実施の形態の半導体チップ試験装置３０００は、実施の形態１の半導体チップ試験装置１０００と基本的に同様の構成を有するため、同一の構成要素については同一の参照符号を付しその説明を繰り返さない。

上記の実施の形態１，２においても、ステージ１０の一部であり半導体チップ１を載置する部分である導電体１１は固定台１２から容易に取り外し可能である。本実施の形態においては、そのためのステージ１０の構成の一例を示している。

図９に示すように、本実施の形態においてはステージ１０は、ガイド部材４０を含んでいる。ガイド部材４０は、ステージ１０のうち固定台１２の一方の主表面１２Ａ上の一部の領域に固定されており、Ｚ方向にたとえば導電体１１と同程度の厚みを有している。またガイド部材４０は、たとえばＸ方向に延びる部分と、Ｙ方向に延びる部分とを有し、これらが交わることにより平面視において概ねＬ字形状を有している。

導電体１１は、ガイド部材４０に接するように固定台１２に固定される。つまり導電体１１が矩形の平面形状を有する場合、その端面がガイド部材４０のＸ方向に延びる部分とＹ方向に延びる部分とのそれぞれに沿いながら接するように設置される。したがってガイド部材４０の屈曲部に導電体１１の４つの角部のうちの１つ（たとえば図の左下の角部）が接するように設置されることが好ましい。そのように設置されれば、導電体１１は固定台１２上の載置されるべき位置に（位置ずれなく）載置されることになる。

上記のように導電体１１が固定台１２の一方の主表面１２Ａ上に載置された後、これが固定台１２に対して動かないように固定される。具体的には、固定台１２にはチップ吸引孔４１（吸引孔）が、導電体１１にはチップ吸引孔４２が、形成されている。チップ吸引孔４１は一方の主表面１２Ａから他方の主表面１２Ｂまで固定台１２を厚み方向に貫通している。チップ吸引孔４２は一方の主表面１１Ａから他方の主表面１１Ｂまで導電体１１を厚み方向に貫通している。チップ吸引孔４１とチップ吸引孔４２とは、導電体１１がガイド部材４０に接するように固定台１２に載置された状態で互いに重なる位置に形成され、たとえば導電体１１の平面視における中心にチップ吸引孔４２が形成される。チップ吸引孔４１，４２はたとえば円形の平面形状を有することが好ましいがこれに限られない。またこれらが円形の平面形状であるとして、チップ吸引孔４１の円形の径はチップ吸引孔４２の円形よりも大きい。このようにすれば、チップ吸引孔４１とチップ吸引孔４２とを容易に重ねることができるためである。

また固定台１２上には、チップ吸引孔４１とは別に、導電体吸引孔４３（吸引孔）が形成されている。導電体吸引孔４３も一方の主表面１２Ａから他方の主表面１２Ｂまで固定台１２を貫通している。導電体吸引孔４３はたとえば円形の平面形状を有することが好ましいがこれに限られない。導電体吸引孔４３は上記のように載置された導電体１１の平面視における４つの角部に隣接する領域のそれぞれに形成されることが好ましい。

チップ吸引孔４１およびチップ吸引孔４２は、固定台１２に導電体１１が固定された状態において、導電体１１が載置された半導体チップ１を、導電体１１に対して固定するための孔である。つまり互いに重なるチップ吸引孔４１およびチップ吸引孔４２は一続きとなるが、これらは図示されない固定台１２の下側の第１の真空装置により半導体チップ１をＺ方向下方に吸引することで、半導体チップ１を固定する。

また導電体吸引孔４３は、ガイド部材４０に沿いながら接するように固定台１２に対して位置ずれなく載置された状態の導電体１１に対して、上記第１の真空装置とは別の第２の真空装置でＺ方向下方に吸引することにより、導電体１１を固定台１２に対して固定する。

上記第１の真空装置は、半導体チップ１の搬送時など導電体１１上に半導体チップ１が固定されないときは非稼動となっており、固定台１２上に固定された導電体１１に半導体チップ１が載置されこれを固定すべきときに稼動する。これに対し第２の真空装置は、導電体１１を固定台１２に対して固定するための装置であるため、導電体１１を交換するとき以外は導電体１１が位置ずれしないように稼動し続ける必要がある。

なお本実施の形態においても実施の形態１と同様に、図１のカメラ２３などを用いて、半導体チップ１は導電体１１の一方の主表面１１Ａ上の平面視におけるたとえば中心の位置（図９に点線で示す領域Ｐ）など、所望の位置に対してＸ方向、Ｙ方向およびθ方向に関してずれないように設置される。これは以下の理由による。たとえばエミッタ電極用プローブ３とチップ吸引孔４２との位置が重なれば、特に半導体チップ１がたとえば１００μｍ以下と薄い場合には、エミッタ電極用プローブ３が接触する部分がチップ吸引孔４２により下方に歪む場合がある。このようになれば半導体チップ１にダメージが残り、漏れ電流が増加して歩留りを下げる原因となる。このような事態を防止するため、半導体チップ１が導電体１１の所定の領域Ｐに対してずれることなく固定され、半導体チップ１の中心部の真下（すなわち導電体１１の平面視における中心）にチップ吸引孔４２が存在することを前提にして、エミッタ電極用プローブ３などがチップ吸引孔４２の真上の部分に接触しないように設計されている。したがって半導体チップ１は導電体１１の所定の領域Ｐに対してずれないように固定されることが重要となる。

次に、本実施の形態の背景等を適宜説明しつつ、本実施の形態の作用効果を説明する。
実施の形態１のように導電体１１の一方の主表面１１Ａの算術平均粗さＲａを制御することにより、ここに接触するコレクタ電極９への傷などの形成を抑制することができる。しかしこの他にも以下のように、ステージ１０自体が損傷を受ける場合がある。

たとえば図６を再度参照して、測定対象物である半導体チップ１が良品であれば問題なく試験することができるが、たとえば耐量不良の半導体チップ１を半導体チップ試験装置９０００で試験した場合、半導体チップ１が破損し、当該チップの一部であるシリコンまたは電極材料の溶着物がステージ９１０の上側の主表面９１２Ａ１などに付着してしまう。このように溶着物が付着した状態のステージ９１０に他の半導体チップ１を設置して試験すれば、当該他の半導体チップ１のコレクタ電極９とステージ９１０との間に溶着物が挟まった状態でエミッタ電極用プローブ３が加圧する。これにより、コレクタ電極９に溶着物が食い込み、絶縁膜を貫通し、コレクタ電極９と他の導電部分とが短絡して不良チップとなる可能性がある。

このような不具合を抑制するために、溶着物が付着した際には、ステージ９１０を半導体チップ試験装置９０００から取り外し、溶着物を研磨により除去するか、ステージ９１０の全体またはエミッタ電極用プローブ３を新品に交換する作業が行われる。しかしこのような補修作業に費やす作業時間および費用が大きい。また表面が研磨されても、溶着物が完全に除去しているか検査することは困難であり、表面粗さ、平面度、および平行度などが良好であることを保証することが困難である。

そこで本実施の形態によれば、上記第２の真空装置を非稼動にすることにより極めて容易に導電体１１を固定台１２から取り外すことができる。このためステージ１０に溶着物が付着しその交換を要する場合、たとえば比較例のステージ９１０のようにその全体を交換しなくても、導電体１１を交換するだけで、固定台１２を交換しなくてもよい。したがって交換をより容易にし、その作業効率を向上させコストを低減することができる。

導電体１１の交換の際には、新しい導電体１１をガイド部材４０に接するように固定するだけで、極めて容易に、固定台１２に対して固定すべき位置に対してずれることなく、固定することができる。この観点からも、導電体１１の交換作業の効率を大幅に向上させることができる。

また導電体１１がガイド部材４０により所望の位置に対してずれることなく固定できれば、その上にセットされる半導体チップ１についてもより容易に所定の位置（図９中の領域Ｐ）に設置することができる。このため半導体チップ１を導電体１１に対してより安定に保持させることができる。

実施の形態４．
図１０は実施の形態４の半導体チップ試験装置の要部を図２と同様に抜き取りその部分を拡大して示し、図１１はその要部の断面形状を示している。図１０および図１１を参照して、本実施の形態の半導体チップ試験装置４０００は、実施の形態１の半導体チップ試験装置１０００と基本的に同様の構成を有するため、同一の構成要素については同一の参照符号を付しその説明を繰り返さない。本実施の形態は、実施の形態３とは異なる、導電体１１を固定台１２から容易に取り外し可能とするためのステージ１０の構成の他の一例を示している。

図１０に示すように、本実施の形態のステージ１０に含まれる導電体１１には導電体位置決め穴４４（貫通孔）が形成されている。またステージ１０に含まれる固定台１２は位置決めピン４５を有している。

導電体位置決め穴４４は、導電体１１の一方の主表面１１Ａのうち半導体チップ１が載置される中央部よりも外側の領域に形成されている。図１０においては半導体チップ１が載置される領域をＸ方向に関して挟むように１対の導電体位置決め穴４４が形成されているが、このような態様に限られない。導電体位置決め穴４４は一方の主表面１１Ａから他方の主表面１１Ｂまで導電体１１を厚み方向に貫通している。

位置決めピン４５は、固定台１２のうち、その一方の主表面１２Ａ上に導電体１１が設置された際に導電体位置決め穴４４と平面視において重なる位置に形成されている。したがって図１０および図１１においては半導体チップ１が載置される領域をＸ方向に関して挟むように１対の位置決めピン４５が形成されている。位置決めピン４５は固定台１２の一方の主表面１２Ａからその厚み方向に延びるように形成された突起部分である。

位置決めピン４５には導電体位置決め穴４４が挿入されることにより、導電体１１は位置決めピン４５に貫通される。これにより導電体１１は固定台１２の一方の主表面１２Ａ上に固定されている。

なお図１０および図１１に示すように、位置決めピン４５は一方の主表面１２ＡからＺ方向に関して最も離れた先端部にテーパが形成されていることが好ましい。このようにすれば、位置決めピン４５を導電体位置決め穴４４によりスムーズに挿入することができる。

次に本実施の形態の作用効果について説明する。
本実施の形態の作用効果は、基本的に実施の形態３の作用効果と同様である。すなわち実施の形態３の代わりに本実施の形態の構成を有する半導体チップ試験装置４０００を用いても、実施の形態３と同様に、ステージ１０から導電体１１のみを容易に取り外し交換することができるといえる。導電体１１の固定台１２に対する位置は導電体位置決め穴４４および位置決めピン４５により極めて容易に決定することができ、導電体１１の位置ずれを抑制することができる。このため導電体１１の交換作業の効率を大幅に向上させることができる。

実施の形態５．
図１２は実施の形態５の半導体チップ試験装置の要部を図２と同様に抜き取りその部分を拡大して示している。図１２を参照して、本実施の形態の半導体チップ試験装置５０００は、実施の形態１，３の半導体チップ試験装置１０００，３０００と基本的に同様の構成を有するため、同一の構成要素については同一の参照符号を付しその説明を繰り返さない。ただし本実施の形態においては、導電体１１の厚みについて実施の形態１，３などと異なっている。

基本的に上記の各実施の形態における導電体１１の厚みは３ｍｍであることが好ましく、２ｍｍ以上４ｍｍ以下の範囲内とされることが好ましい。ただし本実施の形態における導電体１１は、図１２に示す厚みｈが３０μｍ以上２００μｍ以下であることが好ましい。実施の形態２のように表面にめっき膜が形成された導電体１１においては、当該めっき膜を含む厚みが上記の数値範囲であることが好ましい。

上記のような薄い導電体１１は、たとえばアルミニウムまたは銅により形成されることが好ましい。また当該薄い導電体１１へのチップ吸引孔４２は、たとえば一般公知のエッチング、レーザ、金型による金属材料の打ち抜き加工により形成されることが好ましい。このようにすれば、形成されるチップ吸引孔４２でのバリの発生を抑制することができる。

次に本実施の形態の作用効果について説明する。
本実施の形態においては、導電体１１の厚みｈが他の実施の形態よりも大幅に薄くなっている。このため、導電体１１の一方の主表面１１Ａの形状がその真下の固定台１２の一方の主表面１２Ａの形状に倣うように変形しやすくなる。ここで倣うとは、たとえば固定台１２の一方の主表面１２Ａに凸形状があれば、その真上に重畳される導電体１１の一方の主表面１１Ａも、当該凸形状の真上に凸形状が形成されるように変形することを意味する。このため本実施の形態によれば、固定台１２の一方の主表面１２Ａの平面度および平行度を制御するだけで、導電体１１の一方の主表面１１Ａの平面度および平行度を必然的に固定台１２の当該平面度等とほぼ等しくなるように制御することができる。したがって導電体１１の平面度等を制御するための加工を別途行なう手間を省くことができ、導電体１１の表面加工の費用を削減することができる。

実施の形態６．
図１３は実施の形態６の半導体チップ試験装置の全体構成を示し、図１４は図１３の要部であるステージ１０の部分およびその上の半導体チップ１の部分を抜き取りその部分の構成をより詳細に示している。図１３および図１４を参照して、本実施の形態の半導体チップ試験装置６０００は、実施の形態１の半導体チップ試験装置１０００と同一の構成要素については同一の参照符号を付しその説明を繰り返さない。ただし本実施の形態は、ステージ１０を構成する導電体１１の態様において、他の実施の形態と大きく異なっている。

具体的には、本実施の形態においては、導電体１１がテープ状にＸ方向に延在している。この延在する長さは半導体チップ試験装置６０００全体のＸ方向に関する寸法に比べて長く、Ｘ方向に関して固定台１２を挟むように１対のローラが設けられている。当該１対のローラのうち一方は供給ローラ５２であり、ここから固定台１２上に導電体１１のうち半導体チップ１を載置すべき領域が供給される。また当該１対のローラのうち他方は回収ローラ５３であり、半導体チップ１を載置し終えた後の使用済みの導電体１１の領域がここから巻き取られ回収される。

また本実施の形態の固定台１２は、第１固定台部１２ａと第２固定台部１２ｂとを有している。これらの第１固定台部１２ａおよび第２固定台部１２ｂの材質、形状、構成およびサイズはそれぞれ図６の比較例に係る半導体チップ試験装置９０００の第１固定台部９１２ａおよび第２固定台部９１２ｂと同様であるためその説明を省略する。第１固定台部１２ａは上側の主表面１２Ａ１とその反対側の下側の主表面とが矩形の平板形状を有し、第２固定台部１２ｂはその上側の主表面１２Ａ２とその反対側の他方の主表面１２Ｂとが矩形の平面形状を有している。

導電体１１は、供給ローラ５２および回収ローラ５３の駆動により、固定台１２のうちの特に第１固定台部１２ａの上を摺動可能となっている。このような摺動を可能とするために、上下ローラ５４が設けられている。上下ローラ５４は、たとえばＸ方向に関する供給ローラ５２と固定台１２との間の領域、および固定台１２と回収ローラ５３との間の領域に１対設けられている。上下ローラ５４は導電体１１の上側および下側からこれを挟みながらその外周部を導電体１１に摺動させる。これにより導電体１１の他方の主表面１１Ｂは第１固定台部１２ａの上側の主表面１２Ａ１上を接触しながら摺動する。

図１４に示すように、本実施の形態においても実施の形態３と同様に、固定台１２のうち特に導電体１１が摺動する第１固定台部１２ａに、これを貫通するようにチップ吸引孔４１および導電体吸引孔４３が形成されている。また本実施の形態においても実施の形態３と同様に、導電体１１のうち特に半導体チップ１が載置されるべき領域Ｐの平面視における中心の位置に、これを貫通するようにチップ吸引孔４２が形成されている。これらにより、固定台１２の下方の真空装置による吸引力を利用して、導電体１１を所望の位置にて固定台１２に固定可能とし、これによりステージ１０を構成している。

以上の点において本実施の形態は、導電体１１が基本的には湾曲したり供給ローラ５２などに巻回されたりしない矩形の平板形状を有している他の実施の形態と構成上異なっている。

上記のような導電体１１の供給ローラ５２および回収ローラ５３への巻回を容易にする観点から、本実施の形態の導電体１１は、実施の形態５と同様に３０μｍ以上２００μｍ以下にする（実施の形態１などより薄くする）ことが好ましい。このため導電体１１を構成する材料は実施の形態５と同様にアルミニウムまたは銅であることが好ましい。

次に、本実施の形態の作用効果について説明する。
本実施の形態によれば、導電体１１の特に半導体チップ１を載置すべき領域を供給ローラ５２および回収ローラ５３を用いて固定台１２上に配置されるよう摺動させることができる。このため導電体１１を固定台１２上に設置する際に導電体１１を吸着させ搬送する機構が不要となる。これにより、特に歩留まりが悪く導電体１１に溶着物の付着などが起こりやすい半導体チップ１の測定を行なう場合、導電体１１を交換せず摺動によりその使用する領域を変更するだけで対応可能となるため、生産性が著しく向上する。

実施の形態７．
本実施の形態においては、半導体チップ１の試験を行なう際の導電体１１の準備方法において上記の各実施の形態と異なっている。以下、図１５を用いて本実施の形態の半導体チップ試験方法について説明する。図１５は当該試験方法の概略を示すフローチャートである。

本実施の形態において測定される半導体チップ１は、上記各実施の形態と同様、第１の主表面１１Ａとその反対側の第２の主表面１１Ｂとを有し、それらの双方に電極が形成された縦型半導体チップである。また以下の試験方法は、当該半導体チップ１に通電して電気的特性を測定する半導体チップ試験方法である。ここで用いられる装置は、たとえば実施の形態１の半導体チップ試験装置１０００であってもよいし、実施の形態３の半導体チップ試験装置３０００でもよい。

本実施の形態においても他の実施の形態と同様、導電体１１の半導体チップ１が載置される一方の主表面１１Ａは、算術平均粗さが０．１μｍ以上１．６μｍ以下である。ただし本実施の形態においては、当初はそのような表面粗さを有さない導電体１１を再利用する。すなわち導電体１１の一方の主表面１１Ａ上に測定しようとする半導体チップ１を載置する工程の前に、当該導電体１１の表面を、算術平均粗さが０．１μｍ以上１．６μｍ以下となるように表面加工する。

具体的には、図１５を参照して、たとえば先に行なわれた試験により算術平均粗さが１．６μｍを超えるように粗くなった導電体１１の一方の主表面１１Ａに対しフライス加工がなされる（工程Ｓ１１）。その後、当該導電体１１の一方の主表面１１Ａに研削加工がなされる（工程Ｓ１２）。これにより、一方の主表面１１Ａの算術平均粗さが０．１μｍ以上１．６μｍ以下となるように加工される。なお研削加工における一方の主表面１１Ａの切り込み量はたとえば２０μｍ以上５０μｍ以下とすることが好ましい。このようにすれば、半導体チップ１の損傷などにより形成された導電体１１の表面の凹凸を除去することができる。

以上のように表面加工がなされた後に、当該導電体１１の表面上に第２の主表面１１Ｂが接触するように、上記各実施の形態と同様に半導体チップ１が載置され、以降は各実施の形態と同様の測定がなされる。

なお導電体１１の厚みは上記の研削加工を行なう毎に薄くなるため、使用する半導体チップ試験装置を用いてその厚みを測定し、研削加工前に比べて薄くなった厚み分だけステージ１０のＺ方向位置がたとえば上方となるように補正（移動による調整）がなされることが好ましい。あるいはエミッタ電極用プローブ３、コレクタ電極用プローブ４などが、たとえば公知のスプリングプローブ等を用いた、２ｍｍ以上４ｍｍ以下程度の伸縮が可能なプローブにより形成されてもよい。

次に、本実施の形態の背景等を適宜説明しつつ、本実施の形態の作用効果を説明する。
上記のように、コレクタ電極９への傷の発生、および導電体１１の表面上への溶着物の付着などの各問題に対処するため、ステージの半導体チップ１の載置される面は常に表面粗さ、平面度、および平行度などが良好な状態を維持する必要がある。このためコレクタ電極９の下地のニッケルめっきおよびシリコンなどを露出させるような粗い表面に対しては、半導体チップ１の品質維持の観点から、ステージ９１０（図６参照）を交換する必要がある。しかしステージ９１０の上側の主表面９１２Ａ１は鏡面加工がされているためステージの加工費が高く、その交換費用が大きくなる問題がある。また第１固定台部９１２ａを第２固定台部９１２ｂから取り外し可能でなく両者が一体として接合されている場合、実際に交換が必要となるのは半導体チップ１に直接載置される第１固定台部９１２ａのみであるにもかかわらず、第２固定台部９１２ｂを含む固定台９１２の全体を交換する必要が生じる。

以上のようにステージ１０の交換は相当の労力および費用を要し、たとえ導電体１１を交換するのみであっても当該費用等が嵩む可能性もある。そこで本実施の形態においては使用済みで表面粗さの値が規定範囲外となっている導電体１１の表面に対し表面加工を施す。これにより表面粗さが再度規定範囲内となれば、ステージ１０の一部である導電体１１すらも交換することなく再利用することができる。このため導電体１１の交換頻度を減らすことができ、その結果として導電体１１の加工費をいっそう削減することができる。

実施の形態８．
本実施の形態においては、テスター３６を用いて、半導体チップ１の破損を検出し、導電体１１を自動で交換することができる点において、実施の形態７に記載の試験方法と異なっており、また実施の形態１〜６の半導体チップ試験装置と異なっている。以下、図１６および図１７のフローチャートおよび図１８の半導体チップ試験装置８０００を用いて、本実施の形態の試験方法について、特に導電体を自動で交換する方法を中心に説明する。

図１６は導電体１１を交換するきっかけとなる事象の発生から交換が行われるまでの流れを示すフローチャートである。図１６を参照して、電気的特性を測定する試験、特にたとえば誘導負荷スイッチング試験等のスクリーニング試験を行なう場合に、半導体チップ１が破損する（工程Ｓ１００）場合がある。このような場合に、テスター３６の回路を構成するインダクタンスおよびスナバ回路には充電電流が発生し（工程Ｓ２００）、さらにそれに起因して、半導体チップ１には還流電流が流れる（工程Ｓ３００）。すると半導体チップ１は、実際には電流を流さず電流を遮断している状態であっても電圧がオフである状態を維持することができなくなる。その結果、半導体チップ１の電圧波形が激しく振動し、コレクタ電極９に電流が流れ続けた後、徐々にその電流が低下する（工程Ｓ４００）。

このような半導体チップ１の還流電流および電圧波形の振動としての信号がテスター３６に伝わる。すなわちテスター３６は、半導体チップ１が破損したことによりその半導体チップ１の還流電流が閾値を越えていること、および半導体チップ１の電圧波形が激しく振動していることを示す半導体チップ１からの信号を検出する（工程Ｓ５００）。

図１６および図１８を参照して、上記（工程Ｓ５００）においてテスター３６により検出された半導体チップ１の破損を知らせる信号が、テスター３６から、半導体チップ試験装置８０００内に備えられるが図１８中には示されないＣＰＵなどの受信装置に送られる（工程Ｓ６００）。そして当該受信装置から半導体チップ試験装置８０００の導電体１１の交換機構に指示信号を送られる。これにより、半導体チップ試験装置８０００内の当該交換機構の駆動により自動的に導電体１１が交換される（工程Ｓ７００）。

図１７は交換機構の駆動により自動的に導電体１１が交換される、上記（工程Ｓ７００）のプロセスをより詳細に示すフローチャートである。また図１８は実施の形態６の半導体チップ試験装置の全体構成を示している。図１７および図１８を参照して、（工程Ｓ７００）の実際の導電体１１の交換においては、まず交換機構がＣＰＵなどの受信装置から、半導体チップ１の破損信号を受信する（Ｓ７０１）。

ここで図１８に示す通り、本実施の形態の半導体チップ試験装置８０００は、実施の形態１の半導体チップ試験装置１０００、および実施の形態３の半導体チップ試験装置３０００と基本的に同様の構成を有するため、同一の構成要素については同一の参照符号を付しその説明を繰り返さない。ただし半導体チップ試験装置８０００は、導電体１１の交換機構として、Ｘ方向規制アクチュエータ６６、Ｙ方向規制アクチュエータ６７、導電体廃却用コレット６８および導電体搬送用コレット６９を有する点において、上記の各半導体チップ試験装置と異なっている。つまり導電体１１の交換の際の搬送は、当該装置に含まれる導電体搬送用コレット６９により行なうことが可能である。

Ｘ方向規制アクチュエータ６６は固定台１２の一方の主表面１２Ａ上の特に導電体１１のＸ方向正側に、Ｙ方向規制アクチュエータ６７は固定台１２の一方の主表面１２Ａ上の特に導電体１１のＹ方向正側に、それぞれ配置される。また導電体廃却用コレット６８および導電体搬送用コレット６９は通常は固定台１２の真上の外側の領域にて待機しているが、後述のようにたとえばコレットＸ軸ロボットＣ１などにより、固定台１２の真上などまで移動可能となっている。

上記の交換機構が半導体チップ１の破損を知らせる信号を受け取ると、導電体廃却用コレット６８が（図１８においてはそのように示していないが）たとえばコレットＸ軸ロボットＣ１により駆動して固定台１２に固定された導電体１１の真上まで移動し、導電体１１を吸着する。そして導電体廃却用コレット６８が導電体１１を吸着したまま固定台１２の真上の外側にある図示されない廃却エリアまで導電体１１が搬送される（工程Ｓ７０２）。

次に、未使用の導電体１１が導電体搬送用コレット６９によりステージ１０の真上の領域まで搬送され、固定台１２の一方の主表面１２Ａ上に載置される（工程Ｓ７０３）。そしてたとえばガイド部材４０に接するように導電体１１が位置合わせされながら固定台１２の一方の主表面１２Ａ上にて位置合わせされる（工程Ｓ７０４）。このときＸ方向規制アクチュエータ６６およびＹ方向規制アクチュエータ６７により導電体１１はガイド部材４０に接するように押し当てられる。また新しい導電体１１の図１８左下側の角部はガイド部材４０のＸ方向延在部とＹ方向延在部との交わる部分に押し当てられる。このようにして導電体１１の設置位置が決まったところで、たとえば実施の形態３に示す導電体吸引孔４３（図９参照）によりＺ方向下方から真空引きされることで、当該新しい導電体１１が固定台１２側に吸引され（工程Ｓ７０５）、固定台１２に固定される。

なお導電体廃却用コレット６８と導電体搬送用コレット６９とのいずれか１台のみとすることにより、それが使用済み導電体１１の廃却と未使用導電体１１の搬送との双方の役割を果たす構成としてもよい。そのようにすれば半導体チップ試験装置８０００の構成を簡略化しコスト削減することができる。

次に本実施の形態の作用効果について説明する。
本実施の形態によれば、実施の形態３などと同様に、半導体チップ１が破損して導電体１１の一方の主表面１１Ａに形成された凹凸が生じたときに、導電体１１のみを交換することで、交換をより容易にし、その作業効率を向上させコストを低減することができる。また実施の形態１などと同様に、当初の導電体１１の一方の主表面１１Ａの算術平均粗さをたとえば０．１μｍ以上１．６μｍ以下としておくことにより、そもそもの半導体チップ１への傷の発生を抑制することができる。

また本実施の形態によれば、半導体チップ試験装置８０００内の交換機構により導電体１１を自動で交換することができるため、手動で交換作業を行なう手間を省くことができ、その交換作業をより高効率化することができる。

実施の形態９．
上記の各実施の形態においては、ステージ１０が導電体１１と固定台１２とを有する構成であり、特に導電体１１の算術平均粗さが０．１μｍ以上１．６μｍ以下とされている。しかしたとえば図６に示す、導電体１１を有さず固定台１２のみからなるステージ９１０を有する、比較例としての半導体チップ試験装置９０００において、固定台９１２の半導体チップ１が載置される上側の主表面９１２Ａ１の算術平均粗さが０．１μｍ以上１．６μｍ以下とされた構成も、本発明の実施の形態として想定される。

図７のグラフからわかるように、このような場合においても、実施の形態１と同様に、加工費の高騰を抑えつつ、コレクタ電極９への傷の発生を抑制することができる。このため半導体チップ１の低コストでの高い生産性を実現することができる。

以上に述べた各実施の形態（に含まれる各例）に記載した特徴を、技術的に矛盾のない範囲で適宜組み合わせるように適用してもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 半導体チップ、１Ａ 第１の主表面、１Ｂ 第２の主表面、３ エミッタ電極用プローブ、４ コレクタ電極用プローブ、５ ゲート電極用プローブ、６ ゲート電極、７ エミッタ電極、８ 絶縁膜、９ コレクタ電極、１０，９１０ ステージ、１１ 導電体、１１Ａ，１２Ａ 一方の主表面、１１Ｂ，１２Ｂ 他方の主表面、１１Ｃ めっき膜、１２，９１２ 固定台、１２ａ，９１２ａ 第１固定台部、１２Ａ１，１２Ａ２，９１２Ａ１，９１２Ａ２ 上側の主表面、１２ｂ，９１２ｂ 第２固定台部、２１ コレット、２３ カメラ、３４ プローブユニット、３６ テスター、４０ ガイド部材、４１，４２ チップ吸引孔、４３ 導電体吸引孔、４４ 導電体位置決め穴、４５ 位置決めピン、５２ 供給ローラ、５３ 回収ローラ、５４ 上下ローラ、６６ Ｘ方向規制アクチュエータ、６７ Ｙ方向規制アクチュエータ、６８ 導電体廃却用コレット、６９ 導電体搬送用コレット、９１２Ｂ 下側の主表面、１０００，３０００，４０００，５０００，６０００，８０００，９０００ 半導体チップ試験装置、Ｃ１ コレットＸ軸ロボット、Ｃ３ コレットＺ軸ロボット、Ｓ１ ステージＸ軸ロボット、Ｓ２ ステージＹ軸ロボット。

Claims (10)

1. 第１の主表面と、前記第１の主表面の反対側の第２の主表面との双方に電極が形成された縦型半導体チップに通電して電気的特性を測定する半導体チップ試験装置であって、
   前記第２の主表面に接触するように前記縦型半導体チップを載置する導電体と、前記導電体を載置する固定台とを含むステージと、
   前記縦型半導体チップの前記第１の主表面側の電極に接触する第１のプローブと、
   前記導電体上に接触する第２のプローブとを備え、
   前記導電体の前記縦型半導体チップが載置される表面は、算術平均粗さが０．１μｍ以上１．６μｍ以下である、半導体チップ試験装置。
2. 前記導電体の表面にはめっき膜が形成されている、請求項１に記載の半導体チップ試験装置。
3. 前記ステージはガイド部材を含み、
   前記導電体は、前記ガイド部材に接するように前記固定台に固定され、
   前記固定台には吸引孔が形成されている、請求項１または２に記載の半導体チップ試験装置。
4. 前記固定台は位置決めピンを有し、
   前記導電体は、前記位置決めピンに貫通されることにより前記導電体を前記固定台に固定する貫通孔を含む、請求項１〜３のいずれか１項に記載の半導体チップ試験装置。
5. 前記導電体の厚みは３０μｍ以上２００μｍ以下である、請求項１〜４のいずれか１項に記載の半導体チップ試験装置。
6. 前記導電体はテープ状に延在しており、供給ローラおよび回収ローラにより前記固定台上を摺動可能である、請求項５に記載の半導体チップ試験装置。
7. 第１の主表面と、前記第１の主表面の反対側の第２の主表面との双方に電極が形成された縦型半導体チップに通電して電気的特性を測定する半導体チップ試験装置であって、
   前記第２の主表面に接触するように前記縦型半導体チップを載置するステージと、
   前記縦型半導体チップの前記第１の主表面側の電極に接触する第１のプローブと、
   前記ステージ上に接触する第２のプローブとを備え、
   前記ステージの前記縦型半導体チップが載置される表面は、算術平均粗さが０．１μｍ以上１．６μｍ以下である、半導体チップ試験装置。
8. 第１の主表面と、前記第１の主表面の反対側の第２の主表面との双方に電極が形成された縦型半導体チップに通電して電気的特性を測定する半導体チップ試験方法であって、
   前記縦型半導体チップが載置されるステージに含まれる導電体上に前記第２の主表面が接触するように、前記縦型半導体チップを載置する工程と、
   前記縦型半導体チップの前記第１の主表面側の電極に第１のプローブを接触させる工程と、
   前記導電体上に第２のプローブを接触させる工程と、
   前記第１のプローブと前記第２のプローブとの間に電流を流し、前記縦型半導体チップの電気的特性を測定する工程とを備え、
   前記導電体の前記縦型半導体チップが載置される表面は、算術平均粗さが０．１μｍ以上１．６μｍ以下である、半導体チップ試験方法。
9. 前記縦型半導体チップを載置する工程の前に、縦型半導体チップが載置されるステージに含まれる導電体の表面を、算術平均粗さが０．１μｍ以上１．６μｍ以下となるように表面加工する工程をさらに備える、請求項８に記載の半導体チップ試験方法。
10. 前記電気的特性を測定する工程における前記縦型半導体チップの破損による前記縦型半導体チップからの信号を検出する工程と、
    前記検出する工程において検出された前記信号を受信装置に送る工程と、
    前記受信装置から前記導電体の交換機構に指示信号を送ることにより、前記導電体を交換する工程とをさらに備える、請求項８または９に記載の半導体チップ試験方法。
    

Images