CN104515875A - 半导体试验夹具和其搬运夹具及使用这些夹具的异物去除方法 - Google Patents
半导体试验夹具和其搬运夹具及使用这些夹具的异物去除方法 Download PDFInfo
- Publication number
- CN104515875A CN104515875A CN201410514188.1A CN201410514188A CN104515875A CN 104515875 A CN104515875 A CN 104515875A CN 201410514188 A CN201410514188 A CN 201410514188A CN 104515875 A CN104515875 A CN 104515875A
- Authority
- CN
- China
- Prior art keywords
- semiconductor test
- test fixture
- semiconductor device
- vertical
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
- H01L21/67265—Position monitoring, e.g. misposition detection or presence detection of substrates stored in a container, a magazine, a carrier, a boat or the like
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明是半导体试验夹具和其搬运夹具及使用这些夹具的异物去除方法,本发明的目的在于,提供一种在试验时能够抑制异物附着在纵型半导体装置的设置面上,并且能够简化纵型半导体装置的制造工序及降低制造成本的技术。半导体试验夹具(1)具有:导电性的基座(2),其具有多个设置部(6),多个纵型半导体装置(7)以下表面电极与设置部接触的状态分别独立地设置在该多个设置部(6)上;网格状的绝缘性的框部(3),其配置在基座(2)上,在俯视观察时,其将多个设置部(6)分别包围,由此划分各设置部(6);以及研磨层(11),其配置在框部(3)的与设置在设置部(6)上的各纵型半导体装置(7)相对的位置处。
Description
技术领域
本发明涉及将各自具有下表面电极和上表面电极的多个纵型半导体装置以与其设置面接触的状态进行保持的半导体试验夹具和其搬运夹具以及使用这些夹具的异物去除方法。
背景技术
在对以芯片状细片化的各半导体装置进行电气特性的试验时,通常针对半导体装置分别进行定位后,使测定电极与半导体装置接触而分别进行电气特性的试验。因此,存在作业性差,试验工序增加的倾向。
为了解决该问题,提出有能够一起处理IC封装体等多个半导体装置的半导体搬运托盘及试验用检测装置(例如,参照专利文献1)。
在使电流在半导体装置的纵向、即、平面外方向上流动的纵型构造的半导体装置(以下称为“纵型半导体装置”)中,对纵型半导体装置的设置面进行固定的试验用检测装置侧的工作台成为一个测定电极。因此,半导体装置和工作台的密接性对接触电阻产生影响,进而对半导体装置的电气特性产生影响。
如果在工作台上存在灰尘等异物,则纵型半导体装置设置在异物上,在使测定电极与纵型半导体装置接触时,就会将纵型半导体装置的设置面向异物强力地按压。在异物较大的情况下,在纵型半导体装置中的与工作台接触的接触部及其周边部形成裂纹等缺陷,损坏纵型半导体装置的局部。损坏的纵型半导体装置会作为不合格品被计数。
另一方面,即使在异物的尺寸是难以看到的大小的情况,例如,异物的尺寸为小于或等于几10μm这样比较小的情况下,在使测定电极与纵型半导体装置接触时也会施加压力,在纵型半导体装置上形成变形。因此,由于压电效应而导致泄漏电流增加,纵型半导体装置会作为不合格品被计数。
因此,作为应对由于在工作台上存在异物而导致的纵型半导体装置的不合格率增加的对策,提出有在半导体基板的背面侧追加应力缓冲膜,从而缓和由异物引起的应力的方法(例如,参照专利文献2)。
已知,在进行细片化时,大多会从半导体装置的侧表面产生半导体晶片材料的小片、碎块等,这些成为异物而附着在侧表面及侧表面附近,而以该状态直接带入后续的试验工序中。异物的附着有时是因为在工序中产生的带电引起的。另外,已知,在制造工序中由于卷入金属而产生异物。而且,还已知,切割中产生的碎片以连接在金属电极膜上的状态,带入下一工序而成为异物。
因此,作为对切割时产生的碎片连接在金属电极膜上的状态的异物对策,提出有从切割生产线上去除金属电极膜的方法(例如,参照专利文献3)。
专利文献1:日本特开2006-292727号公报
专利文献2:日本特开2008-4739号公报
专利文献3:日本特开2008-141135号公报
然而,在专利文献1中记载的半导体搬运托盘及试验用检测装置结构复杂,另外,不能应对纵型半导体装置。而且,在专利文献1中记载的半导体搬运托盘及试验用检测装置中,没有实施异物对策。
另外,在专利文献2中记载的半导体装置中,通过针对测定电气特性的全部半导体基板附加对由异物引起的向半导体基板的应力进行缓和的膜,从而实现不合格率的降低。但是,需要针对全部半导体基板附加膜,因此,存在半导体装置的制造工序增加的问题。而且,由于膜的追加而存在半导体装置的制造成本上升的问题。
另外,在专利文献3中记载的半导体装置中,通过从切割生产线上去除金属电极膜,抑制异物的产生。但是,需要针对每个半导体晶片去除金属电极膜,因此,存在半导体装置的制造工序增加的问题。而且,在去除金属电极膜时,针对每个半导体晶片粘贴粘接带后再次剥掉粘接带,因此,由于粘接带的追加而存在半导体装置的制造成本上升的问题。
发明内容
因此,本发明的目的在于,提供一种在试验时能够抑制异物附着在纵型半导体装置的设置面上,并且能够简化纵型半导体装置的制造工序及降低制造成本的技术。
本发明涉及的半导体试验夹具,其用于对各自具有下表面电极和上表面电极的多个纵型半导体装置进行试验,该半导体试验夹具具有:导电性的基座,其具有多个设置部,所述多个纵型半导体装置以所述下表面电极所述设置部接触的状态分别独立地设置在该多个设置部上;网格状的绝缘性的框部,其配置在所述基座上,在俯视观察时,其将所述多个设置部分别包围,由此划分各所述设置部;以及研磨层,其在所述框部中配置在与设置在所述设置部上的各所述纵型半导体装置相对的位置处。
本发明涉及的半导体试验夹具的搬运夹具,其用于搬运半导体试验夹具,该半导体试验夹具的搬运夹具具有振动机构,该振动机构配置在与所述半导体试验夹具接触的接触部的周边部,而对所述纵型半导体装置施加振动。
本发明涉及的使用半导体试验夹具的异物去除方法,其用于去除附着于设置在半导体试验夹具中的所述纵型半导体装置上的异物,在该使用半导体试验夹具的异物去除方法中,具有使用所述振动机构对所述纵型半导体装置施加振动的工序。
本发明涉及的使用半导体试验夹具的搬运夹具的异物去除方法,其用于去除附着于设置在半导体试验夹具中的所述纵型半导体装置上的异物,其中,所述半导体试验夹具是使用半导体试验夹具的搬运夹具搬运的,在该使用半导体试验夹具的搬运夹具的异物去除方法中,具有使用所述振动机构对所述纵型半导体装置施加振动的工序。
发明的效果
根据本发明,半导体试验夹具具有研磨层,该研磨层在框部中配置在与设置在设置部上的各纵型半导体装置相对的位置处,因此,在将纵型半导体装置设置在半导体试验夹具的设置部上时,纵型半导体装置与研磨层接触,由此去除附着在纵型半导体装置上的异物。因此,在试验时,能够抑制异物附着在纵型半导体装置的设置面即下表面电极上。
另外,在对纵型半导体装置进行试验时,在半导体试验夹具的设置部上设置各纵型半导体装置,因此,通过在半导体试验夹具上配置研磨层,无需对各纵型半导体装置实施异物对策。由此,能够实现纵型半导体装置的制造工序的简化及制造成本的降低。
附图说明
图1是实施方式1涉及的半导体试验夹具的俯视图。
图2是实施方式1涉及的半导体试验夹具的剖视图。
图3是实施方式1的变形例1涉及的半导体试验夹具的剖视图。
图4是实施方式1的变形例2涉及的半导体试验夹具的剖视图。
图5是实施方式2涉及的搬运夹具和被该搬运夹具支撑的半导体试验夹具的俯视图。
图6是实施方式2涉及的搬运夹具和被该搬运夹具支撑的半导体试验夹具的侧视图。
图7是实施方式2的变形例涉及的搬运夹具和被该搬运夹具支撑的半导体试验夹具的俯视图。
图8是实施方式2的变形例涉及的搬运夹具和被该搬运夹具支撑的半导体试验夹具的剖视图。
具体实施方式
<实施方式1>
使用附图,以下说明本发明的实施方式1。图1是实施方式1涉及的半导体试验夹具1的俯视图。图2是半导体试验夹具1的剖视图,更具体而言,是图1的A-A剖视图。此外,在图2中,与半导体试验夹具1一起还合并示出设置在半导体试验夹具1上的纵型半导体装置7,但在图1中为了简化而仅示出半导体试验夹具1。另外,面向图1的纸面将左右方向设为X方向、将上下方向设为Y方向而进行说明。而且,面向图2的纸面将上下方向设为Z方向而进行说明。在之后的附图中,也使用在图1和图2中示出的箭头方向而进行说明。
如图1和图2所示,半导体试验夹具1是用于对多个纵型半导体装置7进行试验的夹具,其具有基座2、框部3、研磨层11和槽部10。以对纵型构造的半导体进行评价为前提,基座2使用具有导电性的金属(例如板状的铝)而形成。在基座2的上表面(Z方向的面)上配置有多个(例如16个)设置部6,在该多个(例如16个)设置部6上分别独立地设置多个(例如16个)纵型半导体装置7。
为了不对纵型半导体装置7的设置面形成损伤,设置部6优选确保没有形成有毛刺及突起的平坦面。设置部的平坦面经过洗净及研磨工序而形成。
在此,纵型半导体装置7分别具有下表面电极和上表面电极,是电流在纵向上流动的半导体装置。纵型半导体装置7以使基座2的设置部6与下表面电极接触的状态设置。
框部3以在各纵型半导体装置7之间不导通的方式,使用绝缘性材料(例如,PPS等树脂)而形成。框部3配置在基座2的上表面,在俯视观察时,形成为通过将多个设置部6分别包围而划分各设置部6的网格状。此外,示出了在一个半导体试验夹具1上设置16个纵型半导体装置7的结构,但是并不限于此,也可以对应于半导体试验夹具1的尺寸及纵型半导体装置7的尺寸,增减所设置的纵型半导体装置7的个数。
框部3具有从基座2的上表面向上方突出的凸状部8。另外,凸状部8在剖视图中形成为台形。针对凸状部8的形状详细说明,凸状部8的与在设置部6的上表面上设置的各纵型半导体装置7的侧表面相对的侧表面(即,框部3的网格状中的内周部侧的面),相对于设置部6的上表面形成为倾斜面。另一方面,框部3的外周部侧的侧表面相对于设置部6的上表面形成为垂直面。
研磨层11是为了促进附着在纵型半导体装置7上的异物的去除而提高了摩擦力的层。研磨层11配置在凸状部8的与设置在设置部6的上表面上的各纵型半导体装置7的侧表面相对的侧表面(例如,凸状部8的侧表面的整个区域)上。
研磨层11在表面上固定例如大于或等于#4000的粒径的磨粒而构成。这是因为在使用具有较大粒径的磨粒的情况下,有可能划伤纵型半导体装置7。另外,研磨层11形成为片状,因此,对于研磨层11,与各纵型半导体装置7的侧表面相对的面相对于设置部6的上表面是倾斜面。
槽部10用于收容从纵型半导体装置7去除的异物,在基座2中形成在配置有研磨层11的位置的周边部。更具体而言,槽部10在设置部6中沿着框部3的网格状的内周部,形成为框状。槽部10在设置部6中沿着框部3的网格状的内周部而形成,因此,能够抑制异物进入至所设置的纵型半导体装置7和设置部6之间,减少纵型半导体装置7不良的发生。
除了以上说明的内容之外,半导体试验夹具1具有第1定位部4和第2定位部5。第1定位部4形成在基座2中的4个角部中的至少1个角部。第2定位部5是通孔,在基座2中的相对的2个边上分别形成有2个。第1定位部4及第2定位部5通过对基座2进行机械加工而形成。
使用第1定位部4及第2定位部5,相对于测定(试验)电气特性的试验装置(省略图示),确定纵型半导体装置7的位置。更具体而言,相对于从试验装置侧与纵型半导体装置7电接触的接触式探头等,第1定位部4及第2定位部5确定在纵型半导体装置7上设置的焊盘的位置。此外,半导体试验夹具1是在测定电气特性时使用的试验夹具,但也能够将半导体试验夹具1作为纵型半导体装置7的搬运用而通用。
接着,说明实施方式1涉及的半导体试验夹具1的包含异物去除方法在内的使用顺序。首先,以使纵型半导体装置7的设置面即下表面电极接触在基座2的设置部6上的状态,设置纵型半导体装置7。纵型半导体装置7是例如从半导体晶片进行单片化而成的半导体芯片。
纵型半导体装置7被配置在框部3的凸状部上8的研磨层11的倾斜面引导而滑动,从而设置在设置部6上。在将纵型半导体装置7设置在设置部6上时,纵型半导体装置7的端部与研磨层11接触而摩擦,由此去除附着在纵型半导体装置7的端部及端部的周边部上的异物。
另外。通过与研磨层11接触也能够去除连接在金属电极膜上的异物。与该研磨层11的接触,不仅在设置纵型半导体装置7时发生,而且通过在搬运纵型半导体装置7时产生的振动或施加振动也会发生,从而能够有效地去除异物。
各纵型半导体装置7以使设置方向全部成为相同方向的方式设置。设置有纵型半导体装置7的半导体试验夹具1设置在测定电气特性的试验装置上。在将半导体试验夹具1设置在试验装置上时,使用第1定位部4,确认半导体试验夹具1的方向。然后,使用第2定位部5,确定各纵型半导体装置7相对于试验装置乃至接触式探头的位置。
在这里,第2定位部5是通孔,形成为与试验装置侧的凸部嵌合的结构,但是并不限于此,数量也不限于4个。如上所述,在实施方式1涉及的半导体试验夹具1中,一起实施16个纵型半导体装置7的定位。
接着,说明半导体试验夹具1的制造方法。利用注塑成型而形成的树脂制的框部3例如利用设置在框部3的局部上的螺纹连接部,固定在基座2上。在图1和图2中未图示螺纹连接部,但螺纹连接部可以设置在框部3的框外或框内的任一方。如果是利用了螺纹连接部的固定方法,则框部3的更换变得容易,能够将框部3拆下而对研磨层11进行维护。
另外,在框部3和基座2的某一个上发生不良情况时,能够更换任一方,还存在降低半导体试验夹具1的维护成本的优点。此外,针对框部3和基座2,仅示出使用了螺纹连接部的固定方法,但并不限于此。也可以采用在框部3和基座2中的一个上设置凸部,在另一个上设置槽部或凹部,嵌合它们而进行固定的方法。
如上所述,在实施方式1涉及的半导体试验夹具1中,半导体试验夹具1具有研磨层11,该研磨层11配置在框部3的与设置在设置部6上的各纵型半导体装置7相对的位置处,因此,将纵型半导体装置7设置于半导体试验夹具1的设置部6上时,纵型半导体装置7与研磨层11接触,从而附着在纵型半导体装置7上的异物被去除。因此,能够在进行试验时,抑制异物附着于纵型半导体装置7的设置面即下表面电极。
由于抑制异物附着在纵型半导体装置7和设置部6之间,因此,在进行试验时,即使在将纵型半导体装置7强力地按压向设置部6的情况下,在纵型半导体装置7中的与设置部6接触的接触部及其周边部不会产生裂纹等缺陷。由此,能够实现纵型半导体装置7的成品率提高。
另外,在对纵型半导体装置7进行试验时,由于在半导体试验夹具1的设置部6上设置各纵型半导体装置7,因此,在半导体试验夹具1上配置研磨层11,从而无需对各纵型半导体装置7实施异物对策。由此,能够实现纵型半导体装置7的制造工序的简化及制造成本。
而且,在半导体试验夹具1中,将多个纵型半导体装置7一起定位在基座2上,因此,能够缩短试验时间,并简化试验工序。
框部3具有凸状部8,研磨层11配置在与设置在设置部6上表面的各纵型半导体装置7的侧表面相对的凸状部8的侧表面上,而且,配置研磨层11的凸状部8的侧表面相对于设置部6的上表面是倾斜面。因此,在将纵型半导体装置7设置于设置部6时,纵型半导体装置7的端部与研磨层11接触而摩擦,由此能够去除附着于纵型半导体装置7的端部及端部的周边部的异物。纵型半导体装置7能够被研磨层11的倾斜面引导而滑动,从而设置在设置部6上,因此,纵型半导体装置7的设置变得容易。
研磨层11在表面上固定磨粒而构成,因此,容易卷入附着在纵型半导体装置7上的异物,并且,其后的该异物的剥离也变得容易。
此外,也可以针对框部3的凸状部8,在与各纵型半导体装置7的侧表面的倾斜面上粘贴砂纸或研磨布而构成研磨层11。在研磨层11使用砂纸而构成的情况下,研磨层11的更换变得容易。另一方面,研磨层11使用研磨布而构成的情况下,研磨层11的更换变得容易。林外,研磨布将富有柔软性的布作为基材,因此,不易划伤纵型半导体装置7,能够抑制损坏纵型半导体装置7。
而且,研磨层11也可以包含有形成在框部3上的凹凸状的加工面。在将框部3利用注塑成型而形成的情况下,能够同时形成凹凸状的加工面,因此,半导体试验夹具1的制造成本降低。
半导体试验夹具1还具有槽部10,该槽部10在基座2中形成在配置有研磨层11的位置的周边部,因此,能够主要将从纵型半导体装置7的端面产生的异物(例如Si屑)收容在槽部10中。由此,能够抑制异物向纵型半导体装置7的下表面电极移动或扩散。
<实施方式1的变形例1>
接着,说明实施方式1的变形例1涉及的半导体试验夹具1A。图3是实施方式1的变形例1涉及的半导体试验夹具1A的剖视图。如图3所示,实施方式1的变形例1涉及的半导体试验夹具1A是针对半导体试验夹具1变更框部和槽部的构造,并追加了振动机构12的例子。
框部13具有框主体14和底座部15。框主体14由凸状部构成。底座部15配置在框主体14的基端侧。另外,底座部15具有沿水平方向延伸的水平部,其宽度比框主体14的宽度宽。在基座2中,从设置部6的端部跨着外周部形成有凹部17。底座部15配置在形成在基座2上的凹部17中。
底座部15的水平部形成为从框主体14的倾斜面的基端侧向设置部6的端部侧突出,底座部15的水平部的上表面与设置在设置部6上的纵型半导体装置7的下表面的端部抵接。底座部15增大基座2与框部13的接触面积,从而增大框部13的设置稳定性。另外,底座部15使相邻的纵型半导体装置7的下表面电极之间的沿面距离增大,从而抑制在进行试验时产生的放电。
槽部16在底座部15中形成在配置有研磨层11的位置的周边部。更具体而言,槽部16形成于底座部15的水平部,并且与框主体14的倾斜面相连。由此,从纵型半导体装置7被去除的异物沿着研磨层11的倾斜面而收容在槽部16中。
另外,在基座2的内部配置有振动机构12。振动机构12对纵型半导体装置7施加振动,从而促进从纵型半导体装置7上去除异物。
有时通过设置纵型半导体装置7时以及搬运半导体试验夹具1时的纵型半导体装置7与研磨层11的接触,不能充分地去除异物。因此,通过对纵型半导体装置7积极地施加振动,能够促进纵型半导体装置7与研磨层11的接触。
在这里,将振动机构12配置在纵型半导体装置7的下表面侧的基座2内,但并不限于此,也可以配置在框部13中。通过在设置纵型半导体装置7时、搬运半导体试验夹具1时、或者在试验前后,使用振动机构12施加振动,从而在进入下一工序之前,将异物从纵型半导体装置7上异物,抑制将异物带入下一工序。此外,振动机构12例如利用压电元件构成。这是因为使用压电元件,能够以电气方式容易地产生期望的振动。除此之外,也可以采用利用偏心电动机产生振动的结构。
如上所述,在实施方式1的变形例1涉及的半导体试验夹具1A中,框部13具有由凸状部构成的框主体14、和配置在框主体14的基端侧且宽度比框主体14的宽度宽的底座部15,在基座2上形成有凹部17,在该凹部17中配置底座部15。由此,相邻的纵型半导体装置7的下表面电极之间的沿面距离增大与底座部15的水平部的宽度对应的量,因此,能够抑制在该下表面电极之间产生的放电,能够实现测定精度的提高。
另外,在基座2的凹部17中配置有宽度比框主体14的宽度宽的底座部15,因此,能够增大基座2与框部13的接触面积,能够增大框部13相对于基座2的设置稳定性。由此,即使在高温下及低温下的试验中,也能够抑制底座部15的变形及剥离等的形状变化,能够稳定地保持纵型半导体装置7。
另外,半导体试验夹具1A还具有槽部16,该槽部16形成在底座部15中形成在配置有研磨层11的位置的周边部,因此,能够主要将从纵型半导体装置7的端面产生的异物(例如Si屑)收容在槽部16中。由此,能够抑制异物向纵型半导体装置7的下表面电极移动或扩散。
另外,半导体试验夹具1A还具有振动机构12,该振动机构12配置在框部13或基座2中,而并对纵型半导体装置7施加振动。而且,在使用半导体试验夹具1A的异物去除方法中,具有使用振动机构12对纵型半导体装置7施加振动的工序。因此,通过从框部13或基座2对纵型半导体装置7施加振动,从而能够促进纵型半导体装置7与研磨层11的接触,能够促进从纵型半导体装置7上去除异物。而且,振动机构12使用压电元件构成,因此,能够小型化振动机构12。
<实施方式1的变形例2>
接着,说明实施方式1的变形例2涉及的半导体试验夹具1B。图4是实施方式1的变形例2涉及的半导体试验夹具1B的剖视图。如图4所示,实施方式1的变形例2涉及的半导体试验夹具1B是针对半导体试验夹具1变更框部和槽部的构造,而追加了振动机构12的例子。
框部23具有框主体24和底座部25。框主体24由凸状部构成,在剖视图中形成为矩形,且框主体24的侧表面是垂直面。在框主体24的内部配置有振动机构12。此外,也可以在纵型半导体装置7的下表面侧的基座2内配置振动机构12。
底座部25配置在框主体24的基端侧。另外,底座部25具有沿水平方向延伸的水平部,其宽度比框主体24的宽度宽。在基座2中,从设置部6的端部跨着外周部形成有凹部27。底座部25配置在形成在基座2上的凹部27中。
底座部25的水平部形成为从框主体24的垂直面的基端侧向设置部6的端部侧突出,水平部的上表面与设置在设置部6上的纵型半导体装置7的下表面的端部抵接。底座部25增大基座2与框部23的接触面积,从而增大框部23的设置稳定性。另外,底座部25使相邻的纵型半导体装置7的下表面电极之间的沿面距离增大,从而抑制在进行试验时产生的放电。底座部25中的水平部的宽度形成为与图3的情况相比较大的尺寸,以使得能够配置研磨层11和槽部26。
槽部26形成在底座部25的水平部的前端部分。换言之,槽部26在水平部中形成在设置部6的端部侧。研磨层11在底座部25的水平部中配置在比槽部26靠基端侧。研磨层11配置在与设置在设置部6上的各纵型半导体装置7的下表面相对的底座部25的水平部的上表面。底座部25的水平部的上表面相对于设置部6的上表面平行。更具体而言,底座部25的水平部的上表面与设置部6的上表面的高度相同。
如上所述,槽部26配置在研磨层11和设置部6之间,因此,抑制被去除的异物附着在设置部6和所设置的纵型半导体装置7之间。
如上所述,在实施方式1的变形例2涉及的半导体试验夹具1B中,框部23具有底座部25的水平部,研磨层11配置在与设置在设置部6的上表面的各纵型半导体装置7的下表面相对的底座部25的上表面,并且,配置研磨层11的底座部25的水平部的上表面相对于设置部6的上表面平行面。由此,相邻的纵型半导体装置7的下表面电极之间的沿面距离增大与底座部25的水平部的水平部宽度对应的量,因此,能够抑制在该下表面电极之间产生的放电,能够实现测定精度的提高。
另外,在基座2的凹部27中配置有宽度比框主体24的宽度宽的底座部25,因此,能够增大基座2与框部23的接触面积,能够增大框部23相对于基座2的设置稳定性。由此,即使在高温下及低温下的试验中,也能够抑制底座部25的变形及剥离等的形状变化,能够稳定地保持纵型半导体装置7。而且,与图3的情况相比,基座2与框部23的接触面积增加更多,因此,能够进一步可靠地去除连接在金属电极膜上的异物。
另外,设置部6的上表面和配置研磨层11的底座部25的水平部的上表面的高度相同,因此,抑制在设置部6和纵型半导体装置7之间产生空间,能够确保设置部6和纵型半导体装置7的接触性。
此外,在半导体试验夹具1B上也可以配置使包含有配置研磨层11的底座部25的水平部的上表面的部分沿垂直方向移动的移动机构。该移动机构例如能够通过在凹部27和底座部25之间配置弹簧机构而实现,但并不限于此。在配置有移动机构的情况下,通过将设置部6的上表面和底座部25的水平部的上表面设为相同高度,能够确保设置部6和纵型半导体装置7的接触性。另外,在试验时,以使研磨层11的上表面成为低于设置部6的上表面的高度的方式,使包含有底座部25的水平部的上表面的部分下降。由此,在试验时,纵型半导体装置7的端部与研磨层11不接触,因此,能够抑制纵型半导体装置7损坏。
<实施方式2>
接着,说明实施方式2涉及的半导体试验夹具的搬运夹具30。图5是实施方式2涉及的搬运夹具30和被该搬运夹具30支撑的半导体试验夹具1的俯视图,图6是实施方式2涉及的搬运夹具30和被该搬运夹具30支撑的半导体试验夹具1的侧视图。此外,在实施方式2中,对与在实施方式1中说明的结构要素相同的结构要素标注相同标号而省略说明。
搬运夹具30是搬运半导体试验夹具时使用的夹具。搬运夹具30在将纵型半导体装置7设置在半导体试验夹具上的状态下,向试验装置(省略图示)搬运。此外,在实施方式2中,针对搬运半导体试验夹具1的情况进行说明,但也能够搬运其他半导体试验夹具(例如半导体试验夹具1A、1B等)。
如图5和图6所示,搬运夹具30将半导体试验夹具1从两侧(X方向侧和-X方向侧)进行支撑,以吊起的状态进行搬运的夹具。搬运夹具30具有:一对支撑部31,它们用于对半导体试验夹具1的两侧(X方向侧和-X方向侧)进行支撑;以及一对吊起部32,它们用于吊起各支撑部31。
在与半导体试验夹具1接触的搬运夹具30的接触部的周边部、即、支撑部31的内部,配置有振动机构33。振动机构33在搬运时对半导体试验夹具1进而对纵型半导体装置7施加振动,促进从纵型半导体装置7上去除异物。在这里,振动机构33的结构与振动机构12相同,因此,省略其详细的说明。
吊起部32形成为从支撑部31的外端部向上方延伸,并在其中途部向内侧弯曲。在吊起部32的弯曲部分配置有除电部34。即,除电部34在吊起部32中配置在与被支撑部31支撑的纵型半导体装置7的上表面相对的位置处。除电部34例如使用静电消除器而构成。有的异物会由于带电而牢固地附着,通过使用除电部34而对纵型半导体装置7进行除电,从而也能够容易地去除带电的异物。此外,作为除电部34也可以利用加湿或加热的结构。
如上所述,在实施方式2涉及的半导体试验夹具的搬运夹具30中,具有振动机构33,该振动机构33配置在与半导体试验夹具1接触的接触部的周边部,而且对纵型半导体装置7施加振动。半导体试验夹具需要对应于纵型半导体装置7的尺寸而准备多个,但搬运夹具30能够搬运各种半导体试验夹具,通常,为了进行试验而准备的搬运夹具30也可以少于半导体试验夹具的数量。因此,与在各个半导体试验夹具上配置振动机构的情况相比,能够降低与半导体试验相关的成本。
另外,在使用半导体试验夹具的搬运夹具30的异物去除方法中,具有使用振动机构33对纵型半导体装置7施加振动的工序,因此,通过从搬运夹具30经由半导体试验夹具1对纵型半导体装置7施加振动,从而能够促进纵型半导体装置7与研磨层11的接触,能够促进从纵型半导体装置7上去除异物。
搬运夹具30具有对附着在纵型半导体装置7上的异物进行除电的除电部34,因此,能够预先对带电的异物进行除电,从而能够容易地从纵型半导体装置7上去除带电的异物,并且,能够容易地将该异物从研磨层11上剥离。另外,除电部34利用静电消除器构成,因此,能够容易地进行除电。
<实施方式2的变形例>
接着,说明实施方式2的变形例涉及的半导体试验夹具的搬运夹具30A。图7是实施方式2的变形例涉及的搬运夹具30A和被该搬运夹具30A支撑的半导体试验夹具1的俯视图。图8是实施方式2的变形例涉及的搬运夹具30A和被该搬运夹具30A支撑的半导体试验夹具1的剖视图,更具体而言,是图7的B-B剖视图。此外,在实施方式2的变形例中,针对搬运半导体试验夹具1的情况进行说明,但也能够搬运其他半导体试验夹具(例如半导体试验夹具1A、1B等)。
如图7和图8所示,搬运夹具30A是以支撑半导体试验夹具1的下侧的状态进行搬运的夹具。搬运夹具30A在俯视观察时形成为矩形状,且具有下陷部40、吸气槽41和吸气口42。在搬运夹具30A的上表面上形成有用于设置半导体试验夹具1的下陷部40。
在这里,在搬运夹具30A的下陷部40中设置的半导体试验夹具1与实施方式1涉及的半导体试验夹具1标注有相同的标号,但其构造略微不同。具体说明就是在设置于下陷部40中的半导体试验夹具1上形成有与槽部10连通的排出孔36。
在下陷部40中设置有半导体试验夹具1的状态下,吸气槽41在下陷部40中形成在与排出孔36连通的位置处。在多个吸气槽41中的一部分上形成有吸气口42。吸气口42与设置在搬运夹具30A的外部的吸气单元(省略图示)连接。从纵型半导体装置7被去除的异物收容在半导体试验夹具1的槽部10中,收容在半导体试验夹具1的槽部10中的异物经由排出孔36、吸气槽41及吸气口42能够向外部排出。另外,在吸气槽41中没有形成有吸气口42的情况下,收容在半导体试验夹具1的槽部10中的异物经由排出孔36而收容在吸气槽41中。
吸气单元例如是旋转风扇,但并不限于此。例如,也可以将利用框部3分隔开的用于设置纵型半导体装置7的空间作为封闭区域,对该空间内的空气进行真空排气。另外,异物的去除优选在搬运时,在施加振动后进行。由此,能够在对试验装置进行评价前,有效地去除异物。此外,也可以在搬运夹具30A中的与半导体试验夹具1接触的接触部的周边部、即、搬运夹具30A的内部,在纵型半导体装置7的下侧配置振动机构。
如上所述,在实施方式2的变形例中,半导体试验夹具1还具有与槽部10连通的排出孔36,因此,能够经由排出孔36而有效地排出从纵型半导体装置7上被去除的异物。由此,抑制从纵型半导体装置7上被去除的异物再次附着在纵型半导体装置7上。
搬运夹具30A具有与半导体试验夹具1的排出孔36连通的吸气槽41,因此,能够经由吸气槽41而有效地排出从纵型半导体装置7上被去除的异物。
此外,本发明能够在其发明的范围内自由地组合各实施方式,或对各实施方式进行适当的变形、省略。
Claims (21)
1.一种半导体试验夹具,其用于对各自具有下表面电极和上表面电极的多个纵型半导体装置进行试验,
该半导体试验夹具具有:
导电性的基座,其具有多个设置部,所述多个纵型半导体装置以所述下表面电极与所述设置部接触的状态分别独立地设置在该多个设置部上;
网格状的绝缘性的框部,其配置在所述基座上,在俯视观察时,其将所述多个设置部分别包围,由此划分各所述设置部;以及
研磨层,其配置在所述框部的与设置在所述设置部上的各所述纵型半导体装置相对的位置处。
2.根据权利要求1所述的半导体试验夹具,
所述框部具有凸状部,
所述研磨层配置在与设置在所述设置部的上表面的各所述纵型半导体装置的侧表面相对的、所述凸状部的侧表面上,并且,相对于所述设置部的所述上表面,配置所述研磨层的所述凸状部的所述侧表面是倾斜面。
3.根据权利要求1所述的半导体试验夹具,
所述框部具有水平部,
所述研磨层配置在与设置在所述设置部的上表面的各所述纵型半导体装置的下表面相对的、所述水平部的上表面,并且,相对于所述设置部的所述上表面,配置所述研磨层的所述水平部的所述上表面是平行面。
4.根据权利要求3所述的半导体试验夹具,
所述设置部的所述上表面和配置所述研磨层的所述水平部的所述上表面的高度相同。
5.根据权利要求3所述的半导体试验夹具,
还具有移动机构,该移动机构使包含配置所述研磨层的所述水平部的所述上表面在内的部分沿垂直方向移动。
6.根据权利要求1至5中任一项所述的半导体试验夹具,
所述研磨层是在表面上固定磨粒而构成的。
7.根据权利要求1至5中任一项所述的半导体试验夹具,
所述研磨层是使用砂纸而构成的。
8.根据权利要求1至5中任一项所述的半导体试验夹具,
所述研磨层是使用研磨布而构成的。
9.根据权利要求1至5中任一项所述的半导体试验夹具,
所述研磨层包含有在所述框部上形成的凹凸状的加工面。
10.根据权利要求1至5中任一项所述的半导体试验夹具,
还具有槽部,该槽部在所述基座中形成在配置有所述研磨层的位置的周边部。
11.根据权利要求1所述的半导体试验夹具,
所述框部具有框主体和底座部,该框主体由凸状部构成,该底座部配置在所述框主体的基端侧,其宽度比所述框主体的宽度宽,
在所述基座上形成有凹部,在该凹部中配置所述底座部。
12.根据权利要求11所述的半导体试验夹具,
还具有槽部,该槽部在所述底座部中形成在配置有所述研磨层的位置的周边部。
13.根据权利要求10所述的半导体试验夹具,
还具有与所述槽部连通的排出孔。
14.根据权利要求1至5中任一项所述的半导体试验夹具,
还具有振动机构,该振动机构配置在所述框部或所述基座中,对所述纵型半导体装置施加振动。
15.根据权利要求14所述的半导体试验夹具,
所述振动机构是使用压电元件而构成的。
16.一种半导体试验夹具的搬运夹具,其用于搬运权利要求1至5中任一项所述的半导体试验夹具,
该半导体试验夹具的搬运夹具具有振动机构,该振动机构配置在与所述半导体试验夹具接触的接触部的周边部,对所述纵型半导体装置施加振动。
17.一种半导体试验夹具的搬运夹具,其用于搬运权利要求13所述的半导体试验夹具,
该半导体试验夹具的搬运夹具具有与所述排出孔连通的吸气槽。
18.一种半导体试验夹具的搬运夹具,其用于搬运权利要求1至5中任一项所述的半导体试验夹具,
该半导体试验夹具的搬运夹具具有除电部,该除电部对附着在所述纵型半导体装置上的异物进行除电。
19.根据权利要求18所述的半导体试验夹具的搬运夹具,
所述除电部由静电消除器构成。
20.一种使用半导体试验夹具的异物去除方法,其用于去除附着于设置在权利要求14所述的半导体试验夹具中的所述纵型半导体装置上的异物,
在该使用半导体试验夹具的异物去除方法中,
具有使用所述振动机构对所述纵型半导体装置施加振动的工序。
21.一种使用半导体试验夹具的搬运夹具的异物去除方法,其用于去除附着于设置在半导体试验夹具中的所述纵型半导体装置上的异物,其中,所述半导体试验夹具是使用权利要求16所述的半导体试验夹具的搬运夹具搬运的,
在该使用半导体试验夹具的搬运夹具的异物去除方法中,具有使用所述振动机构对所述纵型半导体装置施加振动的工序。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013-207130 | 2013-10-02 | ||
JP2013207130A JP6109032B2 (ja) | 2013-10-02 | 2013-10-02 | 半導体試験治具およびその搬送治具、ならびにそれらを用いた異物除去方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104515875A true CN104515875A (zh) | 2015-04-15 |
CN104515875B CN104515875B (zh) | 2017-07-28 |
Family
ID=52739500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410514188.1A Active CN104515875B (zh) | 2013-10-02 | 2014-09-29 | 半导体试验夹具和其搬运夹具及使用这些夹具的异物去除方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9257316B2 (zh) |
JP (1) | JP6109032B2 (zh) |
CN (1) | CN104515875B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113015912A (zh) * | 2018-04-13 | 2021-06-22 | ams有限公司 | 用于具有滑动层的单体化的半导体管芯的测试设备 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9224659B2 (en) * | 2013-03-14 | 2015-12-29 | Microchip Technology Incorporated | Method and apparatus for semiconductor testing at low temperature |
WO2017056301A1 (ja) * | 2015-10-01 | 2017-04-06 | 富士機械製造株式会社 | 検査装置 |
JP6897505B2 (ja) * | 2017-11-08 | 2021-06-30 | 三菱電機株式会社 | 半導体検査治具 |
US11152238B2 (en) * | 2017-11-30 | 2021-10-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor processing stage profiler jig |
JP7158753B2 (ja) * | 2020-09-22 | 2022-10-24 | 株式会社Fuji | 検査装置及び電子部品実装機 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010030144A1 (en) * | 2000-04-12 | 2001-10-18 | Masahisa Nemoto | Chip tray |
US20030090070A1 (en) * | 2001-09-13 | 2003-05-15 | Sumitomo Osaka Cement Co., Ltd. | Chucking apparatus and production method for the same |
JP2004271389A (ja) * | 2003-03-10 | 2004-09-30 | Japan Electronic Materials Corp | プローブ先端クリーニング部材、プローブクリーニング装置及びプローブ先端クリーニング方法 |
CN101223637A (zh) * | 2005-07-12 | 2008-07-16 | 创意科技股份有限公司 | 基板的异物去除装置以及基板的异物去除方法 |
CN101773921A (zh) * | 2008-12-01 | 2010-07-14 | 捷创科技股份有限公司 | 测试单元控制器替代清洁装置及其方法 |
CN103227124A (zh) * | 2012-01-27 | 2013-07-31 | 三菱电机株式会社 | 异物除去装置、异物除去方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6294592U (zh) * | 1985-12-04 | 1987-06-16 | ||
JP2739031B2 (ja) * | 1992-12-08 | 1998-04-08 | 三菱電機株式会社 | 半導体装置用ソケット |
JP2001116795A (ja) * | 1999-10-18 | 2001-04-27 | Mitsubishi Electric Corp | テスト用ソケット、およびテスト用ソケットに用いる接続シート |
JP2006292727A (ja) | 2005-03-18 | 2006-10-26 | Alps Electric Co Ltd | 半導体搬送トレイ、これを用いたバーンインボード、バーンイン試験用の検査装置及びバーンイン試験方法並びに半導体の製造方法 |
JP4967472B2 (ja) | 2006-06-22 | 2012-07-04 | 富士電機株式会社 | 半導体装置 |
JP4867627B2 (ja) | 2006-12-05 | 2012-02-01 | 富士電機株式会社 | 半導体装置の製造方法 |
KR101341566B1 (ko) * | 2007-07-10 | 2013-12-16 | 삼성전자주식회사 | 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법 |
JP5696624B2 (ja) * | 2011-09-02 | 2015-04-08 | 三菱電機株式会社 | 半導体試験治具 |
JP5523436B2 (ja) * | 2011-12-19 | 2014-06-18 | 三菱電機株式会社 | 半導体清浄装置および半導体清浄方法 |
KR20130111066A (ko) * | 2012-03-30 | 2013-10-10 | 삼성전자주식회사 | 반도체 칩 패키지 테스트 소켓 |
-
2013
- 2013-10-02 JP JP2013207130A patent/JP6109032B2/ja active Active
-
2014
- 2014-06-27 US US14/317,397 patent/US9257316B2/en active Active
- 2014-09-29 CN CN201410514188.1A patent/CN104515875B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010030144A1 (en) * | 2000-04-12 | 2001-10-18 | Masahisa Nemoto | Chip tray |
US20030090070A1 (en) * | 2001-09-13 | 2003-05-15 | Sumitomo Osaka Cement Co., Ltd. | Chucking apparatus and production method for the same |
JP2004271389A (ja) * | 2003-03-10 | 2004-09-30 | Japan Electronic Materials Corp | プローブ先端クリーニング部材、プローブクリーニング装置及びプローブ先端クリーニング方法 |
CN101223637A (zh) * | 2005-07-12 | 2008-07-16 | 创意科技股份有限公司 | 基板的异物去除装置以及基板的异物去除方法 |
CN101773921A (zh) * | 2008-12-01 | 2010-07-14 | 捷创科技股份有限公司 | 测试单元控制器替代清洁装置及其方法 |
CN103227124A (zh) * | 2012-01-27 | 2013-07-31 | 三菱电机株式会社 | 异物除去装置、异物除去方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113015912A (zh) * | 2018-04-13 | 2021-06-22 | ams有限公司 | 用于具有滑动层的单体化的半导体管芯的测试设备 |
CN113015912B (zh) * | 2018-04-13 | 2023-11-28 | ams有限公司 | 用于具有滑动层的单体化的半导体管芯的测试设备 |
Also Published As
Publication number | Publication date |
---|---|
JP2015072158A (ja) | 2015-04-16 |
US9257316B2 (en) | 2016-02-09 |
CN104515875B (zh) | 2017-07-28 |
US20150091599A1 (en) | 2015-04-02 |
JP6109032B2 (ja) | 2017-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104515875A (zh) | 半导体试验夹具和其搬运夹具及使用这些夹具的异物去除方法 | |
JP6440587B2 (ja) | 吸着プレート、半導体装置の試験装置および半導体装置の試験方法 | |
KR100674440B1 (ko) | 프로브 카드 제조 방법 및 장치 | |
JP5696624B2 (ja) | 半導体試験治具 | |
KR101210252B1 (ko) | 솔더볼 리볼링 장치 | |
TWI475606B (zh) | 非均勻真空分佈晶粒附著尖端 | |
JP2018091748A (ja) | 半導体チップ試験装置および半導体チップ試験方法 | |
US20090174422A1 (en) | Probe Card and Manufacturing Method Thereof | |
JP2006120827A (ja) | 半導体装置の製造方法 | |
JP2011181936A (ja) | 半導体装置の製造方法 | |
JP2019041129A (ja) | 熱的改善のために表面実装パッケージをアライメントする方法 | |
JP5942376B2 (ja) | 半導体ウエハ、及び半導体ウエハの検査方法 | |
KR101270026B1 (ko) | 반도체 칩의 파티클 제거 장치 | |
JP5507725B2 (ja) | 半導体装置の製造方法 | |
GB2611475A (en) | Semiconductor device module and method for manufacturing same | |
JP4769839B2 (ja) | 半導体装置の製造方法 | |
JP2005311043A (ja) | 半導体装置とこの検査方法および検査装置 | |
JP6680176B2 (ja) | 評価装置および半導体チップの評価方法 | |
JP7282450B2 (ja) | パッケージ基板の加工方法 | |
KR101615999B1 (ko) | 프로브 카드 제조용 웨이퍼 핀 어레이 프레임 모듈 | |
JP2012150031A (ja) | 試験用プローブカード、試験装置及び半導体装置の製造方法 | |
KR100972995B1 (ko) | 프로브 본딩 방법 | |
KR102300626B1 (ko) | 웨이퍼의 볼 단자 검사 장치 | |
JP2001110847A (ja) | 電子部品の保持治具、保持方法および電子部品の製造方法 | |
KR101290668B1 (ko) | 평판표시소자 검사용 글라스 타입 점등 검사장치 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |