JP2018032684A - 半導体装置、パワーモジュール及びその製造方法 - Google Patents

半導体装置、パワーモジュール及びその製造方法 Download PDF

Info

Publication number
JP2018032684A
JP2018032684A JP2016162714A JP2016162714A JP2018032684A JP 2018032684 A JP2018032684 A JP 2018032684A JP 2016162714 A JP2016162714 A JP 2016162714A JP 2016162714 A JP2016162714 A JP 2016162714A JP 2018032684 A JP2018032684 A JP 2018032684A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
fired film
reducing material
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016162714A
Other languages
English (en)
Other versions
JP6917127B2 (ja
Inventor
舞子 畑野
Maiko Hatano
舞子 畑野
拓一 大塚
Takuichi Otsuka
拓一 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016162714A priority Critical patent/JP6917127B2/ja
Publication of JP2018032684A publication Critical patent/JP2018032684A/ja
Application granted granted Critical
Publication of JP6917127B2 publication Critical patent/JP6917127B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26155—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27332—Manufacturing methods by local deposition of the material of the layer connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】基板上に形成されたＡｇ焼成の接合部にかかる応力を低減することが可能な半導体装置、パワーモジュール及びその製造方法を提供する。【解決手段】半導体装置は、絶縁基板などの基板１と、基板１の表面上の所定領域に配置され複数のエッジ部を有するＡｇ焼成膜２と、基板１上にＡｇ焼成膜２を介して配置されたＳｉＣチップ３と、Ａｇ焼成膜２の少なくとも対向するエッジ部に密着するとともに基板１に接合（固着）された応力低減材料Ａを備える。【選択図】図１

Description

本実施の形態は、半導体装置、パワーモジュール及びその製造方法に関する。
現在、大電力を取り扱う半導体をモジュール化したパワーモジュールにおいては、その低熱抵抗・高耐熱化のため、半導体チップ下の基板との接合にＡｇ焼成（銀焼成）を適用するための開発が行われている。Ａｇ焼成膜は、はんだによる接合と比べ電気的・熱的に優れている。
特開２００４−９６０２９号公報
しかし、半導体チップ下の基板との接合にＡｇ焼成を適用した場合、はんだを適用した場合に比べて、物性的にＡｇ焼成膜自身にかかる接合部の応力がはんだに比べて大きくなる。今後、ＳｉＣ（Silicon Carbide）チップの大チップ化などを考慮すると、より応力的に厳しくなることが予想される。
本実施の形態は、Ａｇ焼成の接合部にかかる応力を低減することが可能な半導体装置、パワーモジュール及びその製造方法を提供する。
本実施の形態の一態様によれば、基板と、前記基板の表面上の所定領域に配置され複数のエッジ部を有する焼成膜と、前記基板上に前記焼成膜を介して配置された半導体チップと、前記焼成膜の少なくとも対向する前記エッジ部に密着するとともに前記基板に接合された応力低減材料とを備える半導体装置が提供される。
本実施の形態の他の態様によれば、基板を形成する工程と、前記基板の表面上に領域を表す複数のエッジ部を有するように焼成膜を形成する工程と、前記基板上に前記焼成膜を介して半導体チップを配置する工程と、応力低減材料を前記基板に接合させるとともに前記焼成膜の前記エッジ部に密着させる工程とを有する半導体装置の製造方法が提供される。
本実施の形態によれば、Ａｇ焼成の接合部にかかる応力を低減することが可能な半導体装置、パワーモジュール及びその製造方法を提供する。
（ａ）比較例に係る半導体装置の模式的断面構造図、（ｂ）実施例に係る半導体装置の模式的断面構造図。 実施例に係る半導体装置の平面図であり、（ａ）実際の画像、（ｂ）模式図。 （ａ）比較例に係る応力シミュレーション（モールド無）の構造モデルを示す模式的断面図、（ｂ）実施例に係る応力シミュレーション（モールド無）の構造モデルを示す模式的断面図。 図３（ａ）（ｂ）に示される各構造モデルで実験を行った結果、実験効果があった応力値を示すグラフ。 図３（ａ）（ｂ）に示される各構造モデルで実験を行った場合の実験効果を示すグラフ。 （ａ）比較例に係る応力シミュレーション（剥離無しのモールドがある場合）の構造モデルを示す模式的断面図、（ｂ）比較例に係る応力シミュレーション（剥離有りのモールドがある場合）の構造モデルを示す模式的断面図、（ｃ）実施例に係る応力シミュレーション（剥離有りのモールドがある場合）の構造モデルを示す模式的断面図。 各構造モデルで実験を行った場合の実験効果を示すグラフ。 実施例に係る半導体装置の熱サイクルテストにおける温度プロファイル例。 比較例に係る半導体装置の熱サイクルテスト結果を示す図であり、（ａ）ＳＡＴ画像、（ｂ）ＳＡＴ画像、（ｃ）線図、（ｄ）線図。 実施例に係る半導体装置の熱サイクルテスト結果を示す図であり、（ａ）ＳＡＴ画像、（ｂ）ＳＡＴ画像、（ｃ）線図、（ｄ）線図。 実施例に係る半導体装置を備えるパワーモジュールの模式的鳥瞰図。 実施例に係る半導体装置の断面図であり、（ａ）実際の画像、（ｂ）部分拡大図、（ｃ）線図。 実施例に係る半導体装置の模式的断面図であり、（ａ）突起を設けた場合、（ｂ）溝を設けた場合。 実施例に係る半導体装置における応力低減材料の形状の説明図。 実施例に係る半導体装置の製造方法を示す図であり、（ａ）半導体チップ、（ｂ）マスク印刷工程、（ｃ）マスク印刷工程後、（ｄ）焼成工程。 実施例に係る半導体装置の製造方法を示す図であり、（ｅ）焼成工程後、（ｆ）応力低減材料密着工程。 実施例に係る半導体装置を用いたモジュールを成形した後の構成図。 実施例に係る半導体装置を用いたモジュールの内部構造を部分的に拡大した図。 実施例に係る半導体装置を用いたモジュールの内部構造を部分的に拡大した図。 実施例に係る半導体装置を用いたモジュールの全体を示す図。 実施例に係る半導体装置を用いたモジュールを部分的に拡大した図。 実施例に係る半導体装置に適用する半導体デバイスの例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＩＳＦＥＴの模式的断面構造図。 実施例に係る半導体装置に適用する半導体デバイスの例であって、エミッタパッド電極ＥＰ、ゲートパッド電極ＧＰを含むＩＧＢＴの模式的断面構造図。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[比較例]
図１（ａ）は、比較例に係る半導体装置の模式的断面構造図である。図１（ａ）に示すように、比較例に係る半導体装置は、絶縁基板などの基板１と、基板１の表面上に配置されたＡｇ焼成膜２と、基板１上にＡｇ焼成膜２を介して配置されたＳｉＣチップ３とを備える。このような構成によると、既に説明した通り、物性的にＡｇ焼成膜２自身にかかる接合部の応力がはんだに比べて大きくなる。今後、ＳｉＣチップ３の大チップ化などを考慮すると、より応力的に厳しくなることが予想される。
[実施例]
図１（ｂ）は、実施例に係る半導体装置の模式的断面構造図である。図１（ｂ）に示すように、実施例に係る半導体装置は、絶縁基板などの基板１と、基板１の表面上の所定領域に配置され複数のエッジ部を有するＡｇ焼成膜２と、基板１上にＡｇ焼成膜２を介して配置されたＳｉＣチップ３と、Ａｇ焼成膜２の少なくとも対向するエッジ部に密着するとともに基板１に接合（固着）された応力低減材料Ａを備える。具体的な密着方法は使用する材料によるが、例えば、応力低減材料ＡとしてＳｎＡｇＣｕを使用する場合の密着方法は融解である。
ここで、応力低減材料Ａは、Ａｇ焼成の接合部にかかる応力を低減させるための材料であり、例えば、ＳｎＡｇＣｕはんだであってもよい。
また、応力低減材料Ａがエッジ部５と接触する接触面高さはＡｇ焼成膜２の厚さよりも大きくてもよい。
また、応力低減材料Ａがエッジ部５と接触する部分の高さはＡｇ焼成膜２およびＳｉＣチップ３の厚さを合わせた高さよりも低くてもよい。
また、エッジ部５はＳｉＣチップ３の周辺端面と略面一に形成されていてもよい。
また、ＳｉＣチップ３の上面の周辺には絶縁膜が形成されていてもよい。
また、基板１はその少なくとも一方表面に電極パターンが形成された絶縁基板であり、 Ａｇ焼成膜２は電極パターンの上に形成されていてもよい。
詳細については後述するが、基板１におけるＳｉＣチップ３の周囲に突起８ａ（図１３参照）が形成されていてもよい。
また、基板１におけるＳｉＣチップ３の周囲に溝８ｂ（図１３参照）が形成されていてもよい。
また、応力低減材料Ａの外周面は、ＳｉＣチップ３側から基板１側に近接するに従って、次第にＡｇ焼成膜２から遠ざかる傾斜面を備えてもよい。
また、応力低減材料Ａの外周面は、ＳｉＣチップ３側から基板１側に近接するに従って、上下寸法が次第に薄くなってもよい。
以上のように、実施例に係る半導体装置では、応力低減材料ＡをＡｇ焼成膜２のエッジ部５に密着しているため、もっとも応力が大きくなるＡｇ焼成膜２のエッジ部５の応力を大幅に低減することができる。
なお、ここでは、ＳｉＣチップ３下の接合にＡｇ焼成膜２を適用することとしているが、これに限定されるものではない。すなわち、高耐熱性の焼成膜であればよく、例えば、銅焼成膜をＡｇ焼成膜２に代えて適用することもできる。
[実際の画像]
図２は、実施例に係る半導体装置の平面図であり、（ａ）は実際の画像、（ｂ）はその模式図である。図２に示すように、基板１上にＳｉＣチップ３が配置され、ＳｉＣチップ３の周囲に応力低減材料Ａが配置されている。ＳｉＣチップ３の表面にはゲートパッド３Ｇとソースパッド３Ｓが形成されている。このＳｉＣチップ３は平面視で矩形であり、矩形を構成する各辺（エッジ部５に相当）に沿って応力低減材料Ａが密着されている。
[比較例と実施例の応力シミュレーション（モールド無）]
図３（ａ）は、比較例に係る応力シミュレーション（モールド無）の構造モデルを示す模式的断面図である。この比較例に係るシミュレーションでは、基板１を厚さ２ｍｍのＣｕ基板とし、Ａｇ焼成膜２の厚さを５０μｍとし、ＳｉＣチップ３の厚さを０．３５ｍｍとし、モールドが無い場合を想定している。
図３（ｂ）は、実施例に係る応力シミュレーション（モールド無）の構造モデルを示す模式的断面図である。この実施例に係る応力シミュレーションでも、基板１を厚さ２ｍｍのＣｕ基板とし、Ａｇ焼成膜２の厚さを５０μｍとし、ＳｉＣチップ３の厚さを０．３５ｍｍとし、モールドが無い場合を想定している。更に、この実施例に係る応力シミュレーションでは、応力低減材料Ａの厚さを０．１ｍｍとする。応力低減材料Ａの物性値としては、（１）ＣＴＥ（Coefficient of Thermal Expansion、熱膨張率）が１〜２１ｐｐｍであり、弾性率が２０〜１００ＧＰａであるものと、（２）ＣＴＥが２４〜２７ｐｐｍであり、弾性率が３０〜１００ＧＰａであるものを想定している。一方、Ａｇ焼成の物性値はＣＴＥが１９で、弾性率は６０ＧＰａ程である。
このような条件下において、２００℃から２５℃に変えたときのＡｇ焼成の接合部にかかるエッジ部５から中心部に向かってのミーゼス応力を取得した（図３中の矢印参照）。Ａｇ焼成の接合部とは、Ａｇ焼成膜２が基板１又はＳｉＣチップ３と接合する部分である。ここでは、基板１の長さ方向をＸ方向、厚さ方向をＹ方向、幅方向をＺ方向としたとき、Ａｇ焼成膜２のエッジ部５と基板１との交点を基準位置６ｏとし、基準位置６ｏからＸ方向に５μｍ、Ｙ方向に５μｍの位置をミーゼス応力の取得位置６ｐとした。
ミーゼス応力とは、物体内部に生じる応力状態を単一の値で示すために用いられる相当応力の一つである。ミーゼス応力の定義式を以下に示す。定義式中のσ１は最大主応力、σ２は中間主応力、σ３は最小主応力である。ここでは、各主応力σ１、σ２、σ３は、Ａｇ焼成の接合部に作用するＸ方向の主応力、Ｙ方向の主応力、Ｚ方向の主応力の中から選択される。
図４は、図３（ａ）（ｂ）に示される各構造モデルで実験を行った結果、実験効果（後述する。）があった応力値を示すグラフである。縦軸はＡｇ焼成の接合部にかかるミーゼス応力（ＭＰａ）を示し、横軸は応力低減材料Ａの弾性率（ＧＰａ）を示す。応力低減材料ＡのＣＴＥは３〜３０ｐｐｍの範囲で実験した。図４に示すように、ミーゼス応力が約２００ＭＰａ以下である場合に実験効果を確認することができた。
図５は、図３（ａ）（ｂ）に示される各構造モデルで実験を行った場合の実験効果を示すグラフである。縦軸はＡｇ焼成の接合部にかかるミーゼス応力（ＭＰａ）を示し、横軸はエッジ部５からの距離（μｍ）を示す。曲線Ｍ１は、図３（ａ）に示される比較例の実験結果であり、曲線Ｍ２は、図３（ｂ）に示される実施例の実験結果である。この実施例の実験では、応力低減材料ＡとしてＳｎＡｇＣｕはんだを用いた。ＳｎＡｇＣｕはんだのＣＴＥは２１．７ｐｐｍであり、弾性率は３７．４ＧＰａである。その他の条件は、図３を用いて説明した通りである。図５に示すように、ＳｎＡｇＣｕはんだをＡｇ焼成膜２のエッジ部５に接合させた場合、Ａｇ焼成の接合部にかかる応力を約１／３倍にまで低減できることが分かった。
なお、応力低減材料Ａは、Ａｇ焼成の接合部にかかる応力を低減するための材料であればよいが、２００℃以上の高融点であるものが望ましい。ＳｎＡｇＣｕはんだの融点は２２０℃程度である。また、ＳｎＡｇＣｕはんだには銀が含まれるため、Ａｇ焼成膜２との接着性がよい。そのため、応力低減材料ＡとしてＳｎＡｇＣｕはんだを用いた場合は、他の材料を用いた場合に比べて高い応力低減効果を期待することができる。
[比較例と実施例の応力シミュレーション（モールド有）]
図６（ａ）は、比較例に係る応力シミュレーション（ＳｉＣチップ３の側面およびＡｇ焼成２の側面との間に剥離無しで密着したモールドがある場合）の構造モデルを示す模式的断面図である。ここでは、図３（ａ）に示される構造モデルがモールド樹脂７により被覆され、このモールドに剥離が無い場合を想定している。
図６（ｂ）は、比較例に係る応力シミュレーション（剥離有りのモールドがある場合）の構造モデルを示す模式的断面図である。ここでは、図３（ａ）に示される構造モデルがモールド樹脂７により被覆され、このモールドに剥離７ａが有る場合を想定している。
図６（ｃ）は、実施例に係る応力シミュレーション（ＳｉＣチップ３の側面との間のみに剥離有りのモールドがある場合）の構造モデルを示す模式的断面図である。ここでは、図３（ｂ）に示される構造モデルがモールド樹脂７により被覆され、このモールドに剥離７ａが有る場合を想定している。
図７は、各構造モデルで実験を行った場合の実験効果を示すグラフである。縦軸はＡｇ焼成の接合部にかかるミーゼス応力（ＭＰａ）を示し、横軸はエッジ部５からの距離（μｍ）を示す。曲線Ｍ１は、図３（ａ）に示される比較例の実験結果であり、曲線Ｍ２は、図３（ｂ）に示される実施例の実験結果であり、曲線Ｍ３は、図６（ａ）に示される比較例の実験結果であり、曲線Ｍ４は、図６（ｂ）に示される比較例の実験結果であり、曲線Ｍ５は、図６（ｃ）に示される実施例の実験結果である。ここでも、応力低減材料ＡとしてはＳｎＡｇＣｕはんだを用いた。その他の条件は、図６を用いて説明した通りである。図７に示すように、モールドによりはんだと同じ効果で応力は低減できるが（曲線Ｍ３，Ｍ２，Ｍ５）、モールドが剥離すると応力は高くなってしまう（曲線Ｍ４）。それに対して、実施例によれば、樹脂剥離の有無に関係なく、はんだによって応力低減効果が持続されることが分かった（曲線Ｍ２，Ｍ５）。
[比較例と実施例の信頼性試験結果]
次に、比較例と実施例の信頼性試験結果について説明する。ここでは、比較例に係る半導体装置（図３（ａ）参照）と実施例に係る半導体装置（図３（ｂ）参照）について、−５０℃〜２００℃の範囲で熱サイクルテストを行った。熱サイクルの１サイクルの周期は８０分であり、その内訳は、マイナス５０℃で３０分、マイナス５０℃からプラス２００℃までの昇温時間１０分、プラス２００℃で３０分、プラス２００℃からマイナス５０℃までの冷却時間１０分である（図８参照）。また、基板１としては、ＡＭＢ（Ｃｕ／Ｓｉ３Ｎ４／Ｃｕ＝０．５／０．３２／０．５）を用いた。
図９は、比較例に係る半導体装置の熱サイクルテスト結果を示す図である。図９（ａ）は、イニシャルＳＡＴ画像、図９（ｂ）は、１００サイクル後のＳＡＴ画像、図９（ｃ）は、図９（ａ）の線図、図９（ｄ）は、図９（ｂ）の線図である。ＳＡＴ画像とは、超音波探傷装置（ＳＡＴ）により内部観察された画像である。図９（ｂ）（ｄ）に示すように、比較例に係る半導体装置によれば、１００サイクル後にはＡｇ焼成の接合部が劣化し、クラック７ｂが生じている。
図１０は、実施例に係る半導体装置の熱サイクルテスト結果を示す図である。図１０（ａ）は、イニシャルＳＡＴ画像、図１０（ｂ）は、１００サイクル後のＳＡＴ画像、図１０（ｃ）は、図１０（ａ）の線図、図１０（ｄ）は、図１０（ｂ）の線図である。図１０（ｂ）（ｄ）に示すように、実施例に係る半導体装置によれば、１００サイクル後でもＡｇ焼成の接合部が劣化していない。すなわち、応力低減材料ＡをＡｇ焼成膜２のエッジ部５に密着しているため、シミュレーションの傾向と同じように実際の信頼性試験でも比較例に対して優位差が認められる。
[モジュール]
図１１は、実施例に係る半導体装置を備えるパワーモジュールの模式的鳥瞰図である。詳細については後述するが、図１１に示すように、基板１から外方に信号電極端子Ｓやパワー端子Ｐ，Ｎ，Ｏが引き出されている。基板１上に複数のＳｉＣチップ３が設けられ、各ＳｉＣチップ３の周囲に応力低減材料Ａが密着されている。隣り合うＳｉＣチップ３間の応力低減材料Ａは一体になっていてもよい。
以上のように、実施例に係る半導体装置を備えるパワーモジュールは、実施例に係る半導体装置を備え、ＳｉＣチップ３はパワー半導体であり、パワー半導体へ電源を供給するパワー端子Ｐ，Ｎとパワー半導体からの出力を行う出力端子Ｏとパワー半導体の動作を制御する信号電極端子Ｓとを有する。
また、パワーモジュールはパワー端子Ｐ，Ｎ、出力端子Ｏおよび信号電極端子Ｓの一部を除きモールド樹脂により被覆されていてもよい。
また、パワー半導体は、ＳｉＣ基板、ＧａＮ基板またはＳｉ基板によるＩＧＢＴ、パワーＭＯＳ、パワーＤｉのいずれかまたはそれらの組合せであってもよい。
[実際の画像の断面図]
図１２は、実施例に係る半導体装置の断面図である。図１２（ａ）は、実際の画像、図１２（ｂ）は、図１２（ａ）において四角で囲われた部分の拡大図、図１２（ｃ）は、図１２（ｂ）の線図である。図１２に示すように、応力低減材料Ａの断面形状はテーパー形状を有する。応力低減材料Ａのテーパー形状がエッジ部５と接触する接触面高さｈＡはＡｇ焼成膜２の厚さｈ２よりも大きい。言い換えると、応力低減材料Ａは、Ａｇ焼成膜２のエッジ部５だけでなく、ＳｉＣチップ３のエッジ部の少なくとも一部にも接触するように形成されている。これにより、もっとも応力が大きくなるＡｇ焼成膜２のエッジ部５の応力を大幅に低減することができる。
[基板の変形例]
図１３は、実施例に係る半導体装置の模式的断面図である。例えば、図１３（ａ）に示すように、基板１におけるＳｉＣチップ３の周囲に焼成膜（Ａｇ焼成膜２）の厚みよりも低い突起８ａが形成されていてもよい。あるいは、図１３（ｂ）に示すように、基板１におけるＳｉＣチップ３の周囲に焼成膜の厚みよりも浅い溝８ｂが形成されていてもよい。これにより、突起８ａや溝８ｂよりも外方に応力低減材料Ａが流れにくくなるため、応力低減材料Ａが固着しやすくなる効果がある。もちろん、突起８ａや溝８ｂは、焼成膜の厚みよりも高くても、焼成膜の厚みよりも深くても構わないが、より多くの応力低減材料Ａが必要になったり製造が難しくなったりする場合がある。
[応力低減材料の形状]
図１４は、実施例に係る半導体装置における応力低減材料Ａの形状の説明図である。既に説明したように、応力低減材料Ａのテーパー形状がエッジ部５と接触する接触面高さｈＡはＡｇ焼成膜２の厚さｈ２よりも大きい。具体的には、接触面高さｈＡ１は、ＳｉＣチップ３の厚さの半分よりも大きい例である。また、接触面高さｈＡ２は、ＳｉＣチップ３の厚さの略半分に等しい例である。更に、接触面高さｈＡ３は、ＳｉＣチップ３の厚さの半分よりも小さい例である。応力緩和の点では、ＳｉＣチップ３の厚さの半分よりも大きい接触面高さｈＡ１とするのが望ましいが、Ａｇ焼成膜２より応力低減材料Ａの高さが低い場合でも応力低減効果はある。
なお、接触面高さｈＡの上限は、ＳｉＣチップ３の厚さと同程度であればよい。ＳｉＣチップ３の厚さよりも高い例は挙げていないが、ＳｉＣチップ３の表面に絶縁膜を配置することによって、応力低減材料ＡをＳｉＣチップ３の表面上まで回り込ませることも可能である。
[製造方法]
以下、実施例に係る半導体装置の製造方法について説明する。
まず、図１５（ａ）に示すように、Ｃｕ基板などの基板１を準備する。次いで、図１５（ｂ）に示すように、スキージ３０を用いてマスク２８Ｍの開口部からＡｇ焼成ペースト２Ｐを押し込み、マスク印刷を行う。これにより、図１５（ｃ）に示すように、Ａｇ焼成ペースト２Ｐがマスク印刷された基板１が形成される。次いで、図１５（ｄ）に示すように、Ａｇ焼成ペースト２Ｐ上にＳｉＣチップ３を配置し、加熱プレート３４Ｕ，３４Ｄを用いて焼成（熱＋加圧）する。これにより、図１６（ｅ）に示すように、基板１上にＡｇ焼成膜２を介してＳｉＣチップ３が接合される。最後に、図１６（ｆ）に示すように、Ａｇ焼成膜２のエッジ部５に応力低減材料Ａ（ここではＳｎＡｇＣｕ）を配置した後、応力低減材料Ａを溶融させて基板と接合するとともに、ＳｉＣチップ３の側面に少なくとも一部を密着させる。
尚、上記の工程において、マスク印刷の代わりに、ディスペンス法を適用しても良い。ディスペンス法を用いても同程度の品質の焼成膜を作成可能である。
また、応力低減材料Ａの配置にはマウンターを使用することができる。応力低減材料Ａを高く形成するには応力低減材料Ａを厚めに配置すればよい。あるいは、応力低減材料Ａをデバイスに傾けるよう斜めに配置しても、応力低減材料Ａを高く形成することができる。
以上のように、実施例に係る半導体装置の製造方法は、基板１を形成する工程と、基板１の表面上に領域を表す複数のエッジ部５を有するようにＡｇ焼成膜２を形成する工程と、基板１上にＡｇ焼成膜２を介してＳｉＣチップ３を配置する工程と、応力低減材料Ａを基板１に接合させるとともにＡｇ焼成膜２のエッジ部５に密着させる工程とを有する。
また、応力低減材料Ａは、ＳｎＡｇＣｕはんだであり、溶融後固化して基板１と固着させるとともに、応力低減材料Ａを密着させてもよい。
また、応力低減材料Ａがエッジ部５と接触する接触面高さはＡｇ焼成膜２の厚さよりも大きくてもよい。
[具体例]
以下、実施の形態に係る半導体装置の具体例について説明する。実施の形態に係る半導体装置は、半導体チップ下の接合にＡｇ焼成を適用した様々な場合に適用することができる。もちろん、Ａｇ焼成膜のエッジ部５に応力低減材料Ａを密着させる点は同じである。
（モジュール）
図１７は、実施例に係る半導体装置を用いたモジュールを成形した後の構成図である。図１７に示すように、信号電極端子Ｇ１，Ｄ１，Ｓ１，Ｇ４，Ｄ４，Ｓ４やパワー端子Ｐ，Ｎ，Ｏの端部を除く各ＭＩＳＦＥＴやワイヤーや第１の基板電極１０Ｂや第２の基板電極２０Ｂは樹脂Ｍにより覆われている。樹脂Ｍにより覆われる前の状態については後述する（図２０）。
図１８及び図１９は、実施例に係る半導体装置を用いたモジュールの内部構造を部分的に拡大した図である。図１８に示すように、第１の基板電極１０Ｂ上に半導体チップ１２のドレインが接続されるように配置され、第２の基板電極２０Ｂ上に半導体チップ１２のドレインが接続されるように配置されている。そして、上部配線２４を介して第１の基板電極１０Ｂ上に半導体チップ１２のソースを第２の基板電極２０Ｂ上の半導体チップ１２のドレインに接続され、いわゆるツーインワン型のモジュールを構成している。
また、半導体チップ１２下の接合にＡｇ焼成を適用しているため、図１９に示すように、半導体チップ１２の周囲に応力低減材料Ａを密着させている。
図２０は、実施例に係る半導体装置を用いたモジュールの全体を示す図である。図２１は、実施例に係る半導体装置を用いたモジュールを部分的に拡大した図である。図２０に示すように、半導体チップ１２がワイヤーＷを介して信号電極端子Ｇ１，Ｄ１，Ｓ１、信号電極端子Ｇ４，Ｄ４，Ｓ４に接続されている。また、半導体チップ１２下の接合にＡｇ焼成を適用しているため、図２１に示すように、半導体チップ１２の周囲に応力低減材料Ａを密着させている。
（半導体デバイスの構成例）
実施例のパワーモジュールに適用可能な半導体デバイスの例であって、ＳｉＣ ＭＩＳＦＥＴの模式的断面構造は、図２２に示すように表され、ＩＧＢＴの模式的断面構造は、図２３に示すように表される。
実施例に適用可能な半導体デバイス１１０（Ｑ）の例として、ＳｉＣ ＭＩＳＦＥＴの模式的断面構造は、図２２に示すように、ｎ-高抵抗層からなる半導体基板１２６と、半導体基板１２６の表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたソース領域１３０と、ｐボディ領域１２８間の半導体基板１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４と、半導体基板１２６の表面と反対側の裏面に配置されたｎ+ドレイン領域１２４と、ｎ+ドレイン領域１２４に接続されたドレイン電極１３６とを備える。
ゲートパッド電極ＧＰおよびソースパッド電極ＳＰは、半導体デバイス１１０の表面を覆うパッシベーション用の層間絶縁膜１４４上に配置され、ゲート電極１３８およびソース電極１３４と夫々接続される。
尚、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰの下方の半導体基板１２６内には、図２２の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。
さらに、図２２に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜１４４上にソースパッド電極ＳＰが延在して配置されていても良い。
図２２では、半導体デバイス１１０は、プレーナゲート型ｎチャネル縦型ＳｉＣ ＭＩＳＦＥＴで構成されているが、ｎチャネル縦型ＳｉＣ ＴＭＩＳＦＥＴなどで構成されていても良い。
また、実施例に適用可能な半導体デバイス１１０（Ｑ）には、ＳｉＣ ＭＩＳＦＥＴの代わりに、ＧａＮ系ＦＥＴなどを採用することもできる。
実施例に適用可能な半導体デバイス１１０には、ＳｉＣ系、ＧａＮ系のいずれかのパワーデバイスを採用可能である。
さらには、実施例に適用可能な半導体デバイス１１０には、バンドギャップエネルギーが、例えば、１．１ｅＶ〜８ｅＶのワイドギャップ型と云われる半導体を用いることができる。
同様に、実施例に適用可能な半導体デバイス１１０Ａ（Ｑ）の例として、ＩＧＢＴは、図２３に示すように、ｎ-高抵抗層からなる半導体基板１２６と、半導体基板１２６の表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたエミッタ領域１３０Ｅと、ｐボディ領域１２８間の半導体基板１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、エミッタ領域１３０Ｅおよびｐボディ領域１２８に接続されたエミッタ電極１３４Ｅと、半導体基板１２６の表面と反対側の裏面に配置されたｐ+コレクタ領域１２４Ｐと、ｐ+コレクタ領域１２４Ｐに接続されたコレクタ電極１３６Ｃとを備える。
図２３では、半導体デバイス１１０Ａは、プレーナゲート型のｎチャネル縦型ＩＧＢＴで構成されているが、トレンチゲート型ｎチャネル縦型ＩＧＢＴなどで構成されていても良い。
実施例に適用する半導体デバイス１１０Ａの例であって、エミッタパッド電極ＥＰ、ゲートパッド電極ＧＰを含むＩＧＢＴの模式的断面構造は、図２３に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続され、エミッタパッド電極ＥＰは、エミッタ領域１３０Ｅおよびｐボディ領域１２８に接続されたエミッタ電極１３４Ｅに接続される。
また、ゲートパッド電極ＧＰおよびエミッタパッド電極ＥＰは、図２３に示すように、半導体デバイス１１０Ａの表面を覆うパッシベーション用の層間絶縁膜１４４上に配置される。尚、ゲートパッド電極ＧＰおよびエミッタパッド電極ＥＰの下方の半導体基板１２６内には、図２３の中央部と同様に、微細構造のＩＧＢＴ構造が形成されていても良い。
さらに、図２３に示すように、中央部のＩＧＢＴ構造においても、パッシベーション用の層間絶縁膜１４４上にエミッタパッド電極ＥＰが延在して配置されていても良い。
本実施の形態に係る半導体装置或いはパワーモジュールは、ワンインワン、ツーインワン、フォーインワン、シックスインワン若しくはセブンインワン型のいずれにも形成可能である。
以上説明したように、本実施の形態によれば、Ａｇ焼成の接合部にかかる応力を低減することが可能な半導体装置、パワーモジュール及びその製造方法を提供することができる。
［その他の実施の形態］
上記のように、実施の形態について記載したが、この開示の一部をなす論述および図面は例示的なものであり、限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、ここでは記載していない様々な実施の形態などを含む。
本実施の形態の半導体装置およびパワーモジュールは、ＩＧＢＴモジュール、ダイオードモジュール、ＭＯＳモジュール（Ｓｉ、ＳｉＣ、ＧａＮ）等のパワー半導体を用いた半導体モジュール作製技術に利用することができ、ＨＥＶ／ＥＶ向けのインバータ、産業機器向けのインバータ、コンバータなど幅広い応用分野に適用可能である。
１…基板
２…Ａｇ焼成膜（焼成膜）
３…ＳｉＣチップ（半導体チップ）
５…エッジ部
８ａ…突起
８ｂ…溝
Ａ…応力低減材料

Claims (19)

  1. 基板と、
    前記基板の表面上の所定領域に配置され複数のエッジ部を有する焼成膜と、
    前記基板上に前記焼成膜を介して配置された半導体チップと、
    前記焼成膜の少なくとも対向する前記エッジ部に密着するとともに前記基板に接合された応力低減材料と
    を備えることを特徴とする半導体装置。
  2. 前記焼成膜は、銀焼成膜または銅焼成膜であることを特徴とする請求項１に記載の半導体装置。
  3. 前記応力低減材料は、ＳｎＡｇＣｕはんだであることを特徴とする請求項１に記載の半導体装置。
  4. 前記応力低減材料が前記エッジ部と接触する接触面高さは前記焼成膜の厚さよりも大きいことを特徴とする請求項１に記載の半導体装置。
  5. 前記応力低減材料が前記エッジ部と接触する部分の高さは前記焼成膜および前記半導体チップの厚さを合わせた高さよりも低いことを特徴とする請求項４に記載の半導体装置。
  6. 前記エッジ部は前記半導体チップの周辺端面と略面一に形成されていることを特徴とする請求項１に記載の半導体装置。
  7. 前記半導体チップの上面の周辺には絶縁膜が形成されていることを特徴とする請求項１に記載の半導体装置。
  8. 前記基板はその少なくとも一方表面に電極パターンが形成された絶縁基板であり、
    前記焼成膜は前記電極パターンの上に形成されていることを特徴とする請求項１に記載の半導体装置。
  9. 前記基板における前記半導体チップの周囲に突起が形成されていることを特徴とする請求項１に記載の半導体装置。
  10. 前記基板における前記半導体チップの周囲に溝が形成されていることを特徴とする請求項１に記載の半導体装置。
  11. 前記応力低減材料の外周面は、前記半導体チップ側から前記基板側に近接するに従って、次第に前記焼成膜から遠ざかる傾斜面を備えることを特徴とする請求項１に記載の半導体装置。
  12. 前記応力低減材料の外周面は、前記半導体チップ側から前記基板側に近接するに従って、上下寸法が次第に薄くなることを特徴とする請求項１１に記載の半導体装置。
  13. 請求項１〜１２のいずれか１項に記載の半導体装置を備え、前記半導体チップはパワー半導体であり、前記パワー半導体へ電源を供給する電源端子と前記パワー半導体からの出力を行う出力端子と前記パワー半導体の動作を制御する信号端子とを有することを特徴とするパワーモジュール。
  14. 前記パワーモジュールは前記電源端子、前記出力端子および前記信号端子の一部を除きモールド樹脂により被覆されていることを特徴とする請求項１３に記載のパワーモジュール。
  15. 前記パワー半導体は、ＳｉＣ基板、ＧａＮ基板またはＳｉ基板によるＩＧＢＴ、パワーＭＯＳ、パワーＤｉのいずれかまたはそれらの組合せであることを特徴とする請求項１３に記載のパワーモジュール。
  16. 基板を形成する工程と、
    前記基板の表面上に領域を表す複数のエッジ部を有するように焼成膜を形成する工程と、
    前記基板上に前記焼成膜を介して半導体チップを配置する工程と、
    応力低減材料を前記基板に接合させるとともに前記焼成膜の前記エッジ部に密着させる工程と
    を有することを特徴とする半導体装置の製造方法。
  17. 前記焼成膜は、前記半導体チップと略同じ大きさに形成された銀焼成膜または銅焼成膜であることを特徴とする請求項１６に記載の半導体装置の製造方法。
  18. 前記応力低減材料は、ＳｎＡｇＣｕはんだであり、溶融後固化して前記基板と固着させるとともに、前記応力低減材料を密着させることを特徴とする請求項１６に記載の半導体装置の製造方法。
  19. 前記応力低減材料が前記エッジ部と接触する接触面高さは前記焼成膜の厚さよりも大きいことを特徴とする請求項１６に記載の半導体装置の製造方法。
JP2016162714A 2016-08-23 2016-08-23 半導体装置及びパワーモジュール Active JP6917127B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016162714A JP6917127B2 (ja) 2016-08-23 2016-08-23 半導体装置及びパワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016162714A JP6917127B2 (ja) 2016-08-23 2016-08-23 半導体装置及びパワーモジュール

Publications (2)

Publication Number Publication Date
JP2018032684A true JP2018032684A (ja) 2018-03-01
JP6917127B2 JP6917127B2 (ja) 2021-08-11

Family

ID=61304653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016162714A Active JP6917127B2 (ja) 2016-08-23 2016-08-23 半導体装置及びパワーモジュール

Country Status (1)

Country Link
JP (1) JP6917127B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631641B2 (en) 2018-10-05 2023-04-18 Fuji Electric Co., Ltd. Semiconductor device, semiconductor module, and vehicle

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143047U (ja) * 1983-03-14 1984-09-25 三菱電機株式会社 回路部品
JPH0493142A (ja) * 1990-08-10 1992-03-25 Hitachi Ltd プラスチックレンズの切削加工方法
JPH0493142U (ja) * 1990-12-25 1992-08-13
JP2007110001A (ja) * 2005-10-17 2007-04-26 Fuji Electric Holdings Co Ltd 半導体装置
JP2013229457A (ja) * 2012-04-26 2013-11-07 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2014120639A (ja) * 2012-12-18 2014-06-30 Rohm Co Ltd パワーモジュール半導体装置
JP2016100424A (ja) * 2014-11-20 2016-05-30 三菱電機株式会社 パワーモジュール

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143047U (ja) * 1983-03-14 1984-09-25 三菱電機株式会社 回路部品
JPH0493142A (ja) * 1990-08-10 1992-03-25 Hitachi Ltd プラスチックレンズの切削加工方法
JPH0493142U (ja) * 1990-12-25 1992-08-13
JP2007110001A (ja) * 2005-10-17 2007-04-26 Fuji Electric Holdings Co Ltd 半導体装置
JP2013229457A (ja) * 2012-04-26 2013-11-07 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2014120639A (ja) * 2012-12-18 2014-06-30 Rohm Co Ltd パワーモジュール半導体装置
JP2016100424A (ja) * 2014-11-20 2016-05-30 三菱電機株式会社 パワーモジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631641B2 (en) 2018-10-05 2023-04-18 Fuji Electric Co., Ltd. Semiconductor device, semiconductor module, and vehicle

Also Published As

Publication number Publication date
JP6917127B2 (ja) 2021-08-11

Similar Documents

Publication Publication Date Title
US10104775B2 (en) Semiconductor device and method for manufacturing the same
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP5928485B2 (ja) 半導体装置および半導体装置の製造方法
TWI485817B (zh) 微電子封裝及其散熱方法
EP4050647A1 (en) Methods of manufacture of substrate structures
TW200524062A (en) Semiconductor device and manufacturing method thereof
JP2006134990A (ja) 半導体装置
JP2011066377A (ja) 半導体装置およびその製造方法
US10051742B2 (en) Power module and manufacturing method thereof
US20120074516A1 (en) Semiconductor device
JP7494271B2 (ja) 半導体装置及びパワーモジュール
JP2010283053A (ja) 半導体装置及びその製造方法
US20240136247A1 (en) Structure and method related to a power module using a hybrid spacer
JP6406996B2 (ja) 半導体装置
JP3601529B2 (ja) 半導体装置
JP6917127B2 (ja) 半導体装置及びパワーモジュール
JP2011054889A (ja) 樹脂封止型半導体装置およびその製造方法
JP2011052240A (ja) 溶射絶縁膜が備えられる構造体の製造方法
CN106876350B (zh) 功率模块及其制造方法
JP7230419B2 (ja) 半導体装置、半導体装置の製造方法
JP7332528B2 (ja) 半導体装置および半導体装置の製造方法
US9041226B2 (en) Chip arrangement and a method of manufacturing a chip arrangement
JP7482833B2 (ja) 半導体装置および半導体装置の製造方法
JP2013038259A (ja) 半導体装置
JP3858857B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210719

R150 Certificate of patent or registration of utility model

Ref document number: 6917127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150