JPH0821782B2 - 多層回路基板の形成方法 - Google Patents

多層回路基板の形成方法

Info

Publication number
JPH0821782B2
JPH0821782B2 JP7431892A JP7431892A JPH0821782B2 JP H0821782 B2 JPH0821782 B2 JP H0821782B2 JP 7431892 A JP7431892 A JP 7431892A JP 7431892 A JP7431892 A JP 7431892A JP H0821782 B2 JPH0821782 B2 JP H0821782B2
Authority
JP
Japan
Prior art keywords
layer
mask
substrate
hole
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7431892A
Other languages
English (en)
Other versions
JPH05275856A (ja
Inventor
利樹 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP7431892A priority Critical patent/JPH0821782B2/ja
Publication of JPH05275856A publication Critical patent/JPH05275856A/ja
Publication of JPH0821782B2 publication Critical patent/JPH0821782B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【産業の利用分野】本発明は、基板上に多層の回路を形
成してなる多層回路基板の形成方法に関するものであ
る。
【0002】
【従来の技術】従来から、例えばセラミック製の基板上
に銅等の金属導体層とポリイミド等の絶縁層からなる回
路を多層に形成し、各層間の導通を導体を埋め込んだス
ルーホールによりとる構造の多層回路基板が知られてい
る。図3(a)〜(h)は、従来の多層回路基板の製造
方法の一例を工程毎に示す図である。
【0003】図3に従って従来の多層回路基板の製造方
法を説明すると、まず図3(a)に示すように、アルミ
ナ等のセラミック製の基板21上に回路パターンに従っ
て銅等の金属導体層22を形成する。次に、図3(b)
に示すように、基板21および金属導体層22上の全体
にポリイミド等の絶縁層23を形成する。その後、スル
ーホールを形成するため、図3(c)に示すように絶縁
層23上にスパッタ、蒸着等の方法でアルミニウム等の
金属からなるメタルマスク24を設け、図3(d)に示
すようにスルーホールを設けるべき位置に孔の開いたレ
ジスト層25をレジストを印刷塗布後露光・現像するこ
とにより設け、図3(e)に示すようにレジスト層25
を利用してメタルマスク24のスルーホールを設けるべ
き位置に孔を開けた後、図3(f)に示すように反応性
イオンエッチングにより絶縁層23のスルホールを設け
るべき位置に孔を開ける。
【0004】最後に、図3(g)に示すように、レジス
ト層25およびメタルマスク24を除去して、絶縁層2
3内にスルーホールを形成している。第二層以後は、図
3(h)に示すように、スルーホールを形成した絶縁層
23上に次層の金属導体層22を形成し、上述した工程
を層の数だけ繰り返すことにより、多層回路基板を得て
いた。
【0005】
【発明が解決しようとする課題】上述した従来の多層回
路基板の製造方法では、十分な特性を有する多層回路基
板を得ることができるが、メタルマスク24を得るため
のスパッタまたは蒸着の工程、およびレジスト層25を
得るためのスクリーン印刷後露光・現像するフォトリソ
グラフィの工程、さらにはそれらを除去するためのエッ
チング等の化学的な工程を必要とするため、工程が長く
なり製造に時間がかかるとともに、高価な設備が必要と
なる問題があった。
【0006】本発明の目的は上述した課題を解消して、
簡単の製造工程で安価に多層回路基板を得ることができ
る多層回路基板の製造方法を提供しようとするものであ
る。
【0007】
【課題を解決するための手段】本発明の多層回路基板の
製造方法は、基板上に多層の回路を形成してなる多層回
路の形成方法において、紫外線により接着力が低くなる
UVテープにスルーホール形成用の孔を開け、孔を開け
たUVテープの接着面と反対の面に金属層を設けてなる
マスクを作製し、第一層の回路をなす導体層と絶縁層を
形成した基板上に前記マスクを位置決めして接着固定
し、反応性イオンエッチングにより前記絶縁層に前記導
体層までスルーホールを形成し、マスクの金属層を除去
した後、紫外線をマスクに照射してマスクを基板から除
去し、次層の回路の形成を行うことを特徴とするもので
ある。
【0008】
【作用】上述した構成において、紫外線の照射を受ける
だけで接着力が事実上なくなるUVテープを使用し、こ
のUVテープに、UVテープを基板上に接着したときに
スルーホールがあるべき位置にパンチ等の方法で孔を開
け、メタルマスクを設けた可撓性のマスクを予め作製し
ておき、このマスクを基板上に接着して従来と同様にス
ルーホールを形成し、メタルマスクを除去した後に紫外
線を照射するだけで機械的にこのマスクを除去すること
ができるため、従来のフォトリソグラフィ工程や、レジ
スト膜とメタルマスクのエッチング等の化学的な除去工
程をなくすことができ、その結果多層回路基板の製造方
法において簡単な方法でコストダウンを達成することが
できる。
【0009】
【実施例】図1は本発明の多層回路基板の製造方法で使
用するUVテープの一例の構造を示す断面図である。本
発明で使用するUVテープは一般的にUV硬化型ダイシ
ングテープと呼ばれているもので、図1に示すように、
10〜100μmの厚さの透明な塩化ビニルまたはポリ
エステルからなる基材1上に、接着剤層2と接着剤層2
の保護のための保護フィルム3とを設けて構成されてい
る。この接着剤層2は紫外線を照射されることにより接
着性が極めて低くなるため、紫外線を照射することによ
り、UVテープを接着した状態から容易に剥離すること
ができる。
【0010】図2(a)〜(h)は、本発明の多層配線
基板の製造方法の一例を工程毎に示す図である。図2に
従って本発明の多層配線基板の製造方法を説明すると、
まず図2(a)に示すように、図1に示す構造のUVテ
ープ11の基板と接着した時にスルーホールを設けるべ
き位置に、パンチ、ドリル等の機械的な方法、またはレ
ーザ等の光学的方法により孔を開ける。次に、図2
(b)に示すように、UVテープ11の保護フィルム3
のついていない面に、アルミニウム、ニッケル、チタ
ン、クロム、モリブデン等の金属層12をメタルマスク
としてスパッタ法または蒸着法により設け、可撓性のマ
スク13を得る。
【0011】次に、図2(c)に示すように、従来と同
様の方法で銅等からなる金属導体層14およびポリイミ
ド等からなる絶縁層15を第一層として設けたアルミナ
等からなる基板16上の所定の位置に、保護フィルム層
3を剥したマスク13を接着する。その後、この状態
で、反応性イオンエッチングを行うことにより、図2
(d)に示すように、絶縁層15に金属導体層14まで
スルーホール17を形成する。最後に、図2(e)に示
すようにメタルマスクとしての金属層12をエッチング
等の方法で除去した後、図2(f)に示すように透明な
基材1を介して紫外線を照射して接着剤層2の接着力を
低下させてUVテープ11を剥すことにより、図2
(g)に示すようなスルーホール17を絶縁層15に形
成した第一層の回路を得ることができる。第二層以後
は、図2(h)に示すように、スルーホールを形成した
絶縁層15上に次層の金属導体層14を形成し、上述し
た工程を層の数だけ繰り返すことにより、多層回路基板
を得ることができる。
【0012】本発明は上述した実施例にのみ限定される
ものではなく、幾多の変形、変更が可能である。例え
ば、上述した実施例では基板としてアルミナ等の単一の
基板を想定しているが、基板がえばセラミック多層配線
基板であっても、本願発明を好適に応用できることはい
うまでもない。
【0013】
【発明の効果】以上の説明から明らかなように、本発明
によれば、UVテープにパンチ等の方法で孔を開けた後
金属層を被覆した可撓性のマスクをメタルマスクとして
使用し、スルーホールを形成し、その後紫外線を照射す
るだけでマスクを除去することができるため、従来のフ
ォトリソグラフィ工程や、レジスト膜とメタルマスクの
エッチング等の化学的な除去工程をなくすことができ、
その結果多層回路基板の製造方法において簡単な方法で
コストダウンを達成することができる。
【図面の簡単な説明】
【図1】本発明の多層回路基板の製造方法で使用するU
Vテープの一例の構造を示す断面図である。
【図2】本発明の多層回路基板の形成方法の一例を工程
毎に示す図である。
【図3】従来の多層回路配線基板の形成方法の一例を工
程毎に示す図である。
【符号の説明】
1 基材 2 接着剤層 3 保護フィルム 11 UVテープ 12 金属層 13 マスク 14 金属導体層 15 絶縁層 16 基板 17 スルーホール

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板上に多層の回路を形成してなる多層
    回路の形成方法において、紫外線により接着力が低くな
    るUVテープにスルーホール形成用の孔を開け、孔を開
    けたUVテープの接着面と反対の面に金属層を設けてな
    るマスクを作製し、第一層の回路をなす導体層と絶縁層
    を形成した基板上に前記マスクを位置決めして接着固定
    し、反応性イオンエッチングにより前記絶縁層に前記導
    体層までスルーホールを形成し、マスクの金属層を除去
    した後、紫外線をマスクに照射してマスクを基板から除
    去し、次層の回路の形成を行うことを特徴とする多層回
    路基板の形成方法。
  2. 【請求項2】 前記UVテープが、透明で可撓性を有す
    る基板と、この基板上に設けた紫外線により接着力が低
    くなる接着剤層と、この接着剤層上に設けた保護フィル
    ムとからなる請求項1記載の多層回路基板の製造方法。
JP7431892A 1992-03-30 1992-03-30 多層回路基板の形成方法 Expired - Lifetime JPH0821782B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7431892A JPH0821782B2 (ja) 1992-03-30 1992-03-30 多層回路基板の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7431892A JPH0821782B2 (ja) 1992-03-30 1992-03-30 多層回路基板の形成方法

Publications (2)

Publication Number Publication Date
JPH05275856A JPH05275856A (ja) 1993-10-22
JPH0821782B2 true JPH0821782B2 (ja) 1996-03-04

Family

ID=13543656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7431892A Expired - Lifetime JPH0821782B2 (ja) 1992-03-30 1992-03-30 多層回路基板の形成方法

Country Status (1)

Country Link
JP (1) JPH0821782B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080031522A (ko) 2000-02-25 2008-04-08 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
CN1901181B (zh) 2000-09-25 2012-09-05 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
CN115132591B (zh) * 2022-09-02 2022-11-29 盛合晶微半导体(江阴)有限公司 聚酰亚胺过孔及晶圆级半导体封装结构的制备方法

Also Published As

Publication number Publication date
JPH05275856A (ja) 1993-10-22

Similar Documents

Publication Publication Date Title
US6204453B1 (en) Two signal one power plane circuit board
US7353590B2 (en) Method of forming printed circuit card
US4211603A (en) Multilayer circuit board construction and method
US4642160A (en) Multilayer circuit board manufacturing
JP3361556B2 (ja) 回路配線パタ−ンの形成法
JP2711005B2 (ja) 動的屈曲領域を有する多層回路の製造方法及び該方法により製造されたフレキシブル回路
JPH0821782B2 (ja) 多層回路基板の形成方法
JP2571782B2 (ja) 配線板の製造方法
KR100873666B1 (ko) 다층 인쇄 회로 기판을 위한 양면 코어 기판 제조 방법
JP2886697B2 (ja) 可撓性回路基板の製造法
JP4252227B2 (ja) 両面可撓性回路基板の製造法
JP2775584B2 (ja) 配線基板の製造法
JPH06252529A (ja) プリント配線板の製造方法
JPH1079561A (ja) 配線基板および配線基板の形成方法
JP2833601B2 (ja) 印刷配線板の製造方法
JP2002344120A (ja) 可撓性回路基板及びその製造法
JPH10270826A (ja) プリント配線板の製造方法
JP2001015560A (ja) フィルムキャリアの製造方法
JP4359992B2 (ja) フィルムキャリアの製造方法
JP2929882B2 (ja) 半導体装置用キャリアテープおよびその製造方法
JP2829345B2 (ja) 薄膜基板の製造方法
JPH05259609A (ja) プリント配線板の製造方法
JPH0574865A (ja) テープキヤリアの製造方法
JPH07170068A (ja) プリント配線板の製造方法
JPH04118986A (ja) 基板の回路パターン形成方法