KR101281972B1

KR101281972B1 - 적층형 인쇄회로 기판

Info

Publication number: KR101281972B1
Application number: KR1020060123795A
Authority: KR
Inventors: 이영민; 김상현; 조시연; 서호성; 최연호
Original assignee: 삼성전자주식회사
Priority date: 2006-12-07
Filing date: 2006-12-07
Publication date: 2013-07-03
Also published as: KR20080051935A

Abstract

본 발명에 따른 적층형 인쇄회로 기판은 수직 적층된 복수의 집적 회로들을 포함하며, 하부에 위치된 집적 회로들은 상부에 위치된 집적 회로의 주변 둘레를 둘러싸는 복수의 도전성 패드들을 포함한다.

인쇄회로 기판, 집적 회로, 도전성

Description

적층형 인쇄회로 기판{EMBEDDED PRINTED CIRCUIT BOARD}

도 1과 도 2는 종래의 집적회로가 매설된 적층형 인쇄회로 기판의 단면 구조를 도시한 도면,

도 3 내지 도 6은 본 발명의 바람직한 실시 예에 따른 수직 적층된 집적 회로들을 도시한 도면,

도 7a 및 도 7b는 도 3 내지 도 6에 도시된 집적 회로들의 단면을 도시한 도면,

도 8a 내지 도 8b는 도 3 내지 도 6에 도시된 수직 적층된 집적 회로들을 포함하는 적층형 인쇄회로 기판의 제조 과정에 따른 단면을 도시한 도면.

본 발명은 다층 인쇄회로기판(multi-layer printed circuit board: multi-layer PCB)에 관한 것으로서, 특히 그 내부에 집적회로(integrated circuit: IC)가 매설된(다르게 말하자면, 내장된) 다층 인쇄회로기판에 관한 것이다.

인쇄회로기판은 다양한 전자 제품에 적용되고 있고, 특히 복수의 절연 층(insulation layer) 및 복수의 도전성 회로 패턴층(conductive pattern layer)을 교대로 적층한 구조를 갖는 다층 인쇄회로기판은 고밀도 집적화를 필요로 하는 노트북, 휴대용 무선 단말기 등에 적용되고 있다.

도 1과 도 2는 종래의 집적회로가 매설된 적층형 인쇄회로 기판의 단면 구조를 도시한 도면이다. 도 1과 도 2를 참조하면, 종래의 적층형 인쇄회로 기판(100,200)은 둘 이상의 집적회로들(121,122,221,222)과, 절연 층(112,212)과, 상기 절연 층(112,212) 사이 사이에 형성된 도전성 회로 패턴 층(113,213)을 포함하며, 상기 집적회로들(121,122,221,222)과 상기 도전성 회로 패턴 층(113,213)은 상기 절연 층(112,212)을 관통하는 비아 홀(Via holes)들에 의해서 전기적으로 연결될 수 있다.

도 1 및 도 2에 도시된 상기 집적 회로들(121,122,221,222)은 상기 인쇄회로 기판(100,200) 내에 매몰되도록 코어(111,121) 절연 층 내에 안착 되며, 특히 도 1에 도시된 집적 회로들(121,122)은 횡 측으로 나란하게 배열된다. 또한, 도 2에 도시된 집적 회로들(221,222)은 적층 형태로서, 각각의 도전성 회로 패턴층(113)과 전기적으로 연결될 수 있다.

상기 집적 회로들(121,122,221,222)는 상기 다층 인쇄회로기판(100)의 내부에 매설되도록 상기 절연 층(112,212) 중 코어(111,211) 내에 배치되며, 그 표면 상에 외부 전기 접속을 위한 복수의 외부접속단자(bump)를 구비한다.

상기 외부접속단자들의 피치 및 크기가 매우 작기 때문에, 상기 집적회로(121,122,221,222)의 재배선 공정이 필요하다. 이러한 재배선 공정은 도전성 패 드(conductive pad)를 상기 집적회로(121,122,221,222)의 회로 영역에 배치하는 공정이다. 즉, 상기 외부접속단자보다 큰 크기를 갖는 도전성 패드를 제공함으로써, 상기 집적회로(121,122,221,222)와 인접한 도전성 회로 패턴층(113,213)과의 전기 접속을 보다 용이하게 한다.

상기 다층 인쇄회로기판(100,200)은 층간 전기 접속을 위한 복수의 비아 홀(via hole)을 구비하며, 인접한 두 도전성 회로 패턴층들(113,213)은 비아 홀을 통해 전기 접속된다. 상기 비아 홀들은 레이저 식각(laser etching) 등을 통해 형성될 수 있다.

그러나, 도 1에 도시된 반도체 패키지는 면적이 넓어지고, 인쇄회로 기판 상에 집적 회로들을 각각 라우팅(routing)시켜야 되는 문제가 있다. 또한, 도 2에 도시된 반도체 패키지는 집적 회로들 간의 내부적 연결을 위해서 별도의 라우팅을 구성해야되고, 그 길이도 길어지는 문제가 있다.

본 발명은 라우팅 구조가 단순한 반면에 동일 두께에 더 많은 집적 회로들이 집적 가능한 적층형 인쇄회로 기판을 제공하고자 한다.

본 발명에 따른 적층형 인쇄회로 기판에 있어서,

수직 적층된 복수의 집적 회로들을 포함하며,

하부에 위치된 집적 회로들은 상부에 위치된 집적 회로의 주변 둘레를 둘러싸는 복수의 도전성 패드들을 포함한다.

이하에서는 첨부도면들을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 본 발명을 설명함에 있어서, 관련된 공지기능, 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.

도 3 내지 도 6은 본 발명의 바람직한 실시 예에 따른 수직 적층된 집적 회로들을 도시한 도면이다. 본 실시 예는 적어도 둘 이상의 집적 회로들이 수직 적층된 구조로서, 도 3 내지 도 6은 제1 내지 제3 집적 회로들(311~313)이 수직 적층된 구조를 도시한 도면이다. 도시된 바와 같이 하부에 위치된 집적 회로는 상부에 위치된 집적 회로의 둘레를 둘러싸도록 도전성 패드들이 형성될 수 있다. 즉, 제1 집적 회로(311)의 도전성 패드들은 상기 제2 집적 회로(312)가 안착될 상기 제1 집 적 회로(311)의 둘레에 형성되고, 상기 제2 집적 회로(312)의 도전성 패드들은 상기 제3 집적 회로(313)이 안착될 부분의 둘레를 둘러싸도록 형성된다.

도 7a 및 도 7b는 도 3 내지 도 6에 도시된 집적 회로들의 단면을 도시한 도면이다. 도 7a는 제3 집적 회로(313)의 단면을 도시한 도면이고, 도 7b는 제1 집적 회로(311)의 단면을 도시한 도면이다. 도 7a 와 도 7b 각각은 제1 및 제3 집적 회로(311,313)의 재배선을 나타내며, 도시되지 않은 제2 집적 회로(312) 역시 도 7a 및 도 7b와 유사한 형태의 재배선 구조를 갖을 수 있다.

상기 제1 및 제3 집적 회로 각각(311,313)은 반도체 다이(311a,313a)와, 상기 반도체 다이(311a,313a) 상부에 형성된 절연 층(311b,313b)과, 상기 절연 층(311b,313b) 내에 상부 면이 외부로 노출되도록 매몰된 외부 접속 단자 들(311c,313c)을 더 포함하며, 상기 도전성 패드들(311d,313d)은 상기 절연 층(311b,313b)에 노출된 외부 접속 단자들(311c,313c)의 상부 면과 전기적으로 접속된다.

도 8a 내지 도 8b는 도 3 내지 도 6에 도시된 수직 적층된 집적 회로들을 포함하는 적층형 인쇄회로 기판의 제조 과정에 따른 단면을 도시한 도면이다. 도 8a 내지 도 8b를 참조하면, 도 3 내지 도 6에 도시된 바와 같은 수직 적층형 집적 회로들(310)을 실장하는 적층형 인쇄회로 기판(300)은 수직 적층된 상기 집적 회로들(310)을 실장하는 코어(core; 321)와, 상기 코어(310)의 상부 및 하부에 반복 적층된 절연층들(322,324) 및 도전성 회로 패턴 층들(323,325)을 더 포함한다.

도 8a은 코어(321)에 수직 적층형 집적 회로들(310)을 안착시키기 위한 홈을 형성하고, 상기 코어(321)의 하부에 절연층들(322) 및 도전성 회로 패턴 층들(323)을 형성한 단면을 도시한 도면이다. 도 8b는 도시된 바와 같이 상기 수직 적층형의 집적 회로들(310)이 상기 코어(321)의 하부에 형성된 상기 절연 층들(322) 및 도전성 회로 패턴 층들(323) 상에 안착된 상태를 도시한 도면이다. 또한, 도 8c는 상기 집적 회로들(310)의 상부를 덮도록 상기 코어(321)의 상부에 절연 층들(324) 및 도전성 회로 패턴들(325)이 형성된 단면을 도시한 도면으로서, 도 8c는 완성된 상태의 인쇄회로 기판(300)의 단면도이다.

본 발명은 수직 적층된 집적 회로를 실장함으로써 다수의 집적 회로를 비교 적 적은 부피에 집적시킬 수 있다. 또한, 수직 적층된 집적 회로들에 있어서 도전성 패드들을 상부에 위치된 집적 회로의 둘레를 둘러싸도록 배치함으로써 도전성 회로 패턴들과의 연결이 용이하고, 라우팅(routing) 길이가 감소되는 이점이 있다.

그 외에도, 집적 회로들 간 내부 연결이 용이해지므로, 전원 소모를 최소화시킬 수 있고, 제조 공정을 단축시킬 수 있다.

Claims

적층형 인쇄회로 기판에 있어서,

수직 적층된 복수의 집적 회로들을 포함하며,

하부에 위치된 집적 회로들은 상부에 위치된 집적 회로의 주변 둘레를 둘러싸는 복수의 도전성 패드들을 포함하며,

상기 복수의 집적 회로들이 적층된 상태에서 상기 도전성 패드들의 높이가 같은 것을 특징으로 하는 적층형 인쇄회로 기판.
제1 항에 있어서, 상기 적층형 인쇄회로 기판은,

수직 적층된 상기 집적 회로들을 실장하는 코어와;

상기 코어의 상부 및 하부에 반복 적층된 절연층들 및 상기 도전성 패드들과 연결되는 도전성 회로 패턴 층들을 더 포함함을 특징으로 하는 적층형 인쇄회로 기판.
제1 항에 있어서, 상기 각 집적 회로는,

반도체 다이와;

상기 반도체 다이 상부에 형성된 절연 층과;

상기 절연 층 내에 상부 면이 외부로 노출되도록 매몰된 외부 접속 단자들을 더 포함하며,

상기 도전성 패드들은 상기 절연 층에 노출된 외부 접속 단자들의 상부 면과 전기적으로 접속됨을 특징으로 하는 적층형 인쇄회로 기판.