JPH11176977A - 金属芯入りキャビティ型プリント配線板 - Google Patents

金属芯入りキャビティ型プリント配線板

Info

Publication number
JPH11176977A
JPH11176977A JP33726497A JP33726497A JPH11176977A JP H11176977 A JPH11176977 A JP H11176977A JP 33726497 A JP33726497 A JP 33726497A JP 33726497 A JP33726497 A JP 33726497A JP H11176977 A JPH11176977 A JP H11176977A
Authority
JP
Japan
Prior art keywords
prepreg
metal plate
hole
semiconductor chip
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33726497A
Other languages
English (en)
Inventor
Morio Take
杜夫 岳
Nobuyuki Ikeguchi
信之 池口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Original Assignee
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co Inc filed Critical Mitsubishi Gas Chemical Co Inc
Priority to JP33726497A priority Critical patent/JPH11176977A/ja
Publication of JPH11176977A publication Critical patent/JPH11176977A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 放熱性に優れた金属芯入りキャビティー型プ
リント配線板を提供する。 【解決手段】 半導体チップｊを直接搭載し、ワイヤボ
ンディングで回路導体と半導体チップを接続するために
用いるプリント配線板の製造において、スルーホール部
ｈにクリアランスホールｄを設けた内層用金属板ａの片
面に、半導体搭載用孔開きノーフロープリプレグｆ、反
対面にハイフローのプリプレグｇ、その両面に外層用金
属箔ｅの構成にて積層成形し、クリアランスホールが樹
脂埋めされ、半導体搭載部が樹脂埋めされていない金属
芯入り積層板を作成し、スルーホール形成、半導体搭載
部の金属箔を除去し、ニッケルメッキ、金メッキを施し
てなる金属芯入りキャビティー型プリント配線板。 【効果】 放熱性、耐湿性、耐熱性、電気的特性等に優
れた半導体搭載用の金属芯入りキャビティー型プリント
配線板が得られた。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップ搭載用プ
リント配線板に関し、詳しくは内層金属板の上に直接半
導体チップを搭載する、放熱性、耐湿性、耐熱性、電気
的特性等に優れた金属芯入りキャビティ型プリント配線
板に関するものである。
【０００２】
【従来の技術】従来、半導体チップを搭載するのに、両
面、又は多層のプリント配線板を作成し、上或いは下側
に銀ペーストで半導体を接着し、ワイヤボンディング
後、封止樹脂で封止していた。これは高密度の半導体だ
と熱が発生し、熱放散ができずに半導体が動作不良とな
ることがあった。また、キャビティ型のプリント配線板
を作成し、これを接着剤で銅板のような放熱板を貼り付
けて、この放熱板の上に半導体を搭載していた。これだ
と接着剤が耐熱性、耐湿性等に劣っており、耐マイグレ
ーション性、プレッシャークッカー試験等の信頼性試験
では、長期信頼性に劣るものであった。更に銅板の線膨
張率がプリント配線板と異なるため、貼り合わせた場
合、ソリが発生する、ストレスがかかる等の欠点が生じ
ていた。また、プリント配線板の特性は、耐熱性、耐湿
性、吸湿後の電気絶縁性等が今一歩であった。
【０００３】
【発明が解決しようとする課題】本発明は、以上の問題
点を改善した半導体チップ搭載用金属芯入りキャビティ
型プリント配線板を提供するものである。
【０００４】
【課題を解決するための手段】すなわち、本発明は、半
導体チップを直接搭載し、ワイヤボンディングで回路導
体と半導体チップを接続するために用いるプリント配線
板の製造において、(1). 内層に用いる金属板を用意
し、この金属板のスルーホールを形成する位置に、スル
ーホール径より少し大きめのクリアランスホールを形成
し、必要により表面を化学処理し、(2). クリアランス
ホールを形成した金属板の片面に、少なくとも半導体チ
ップを該金属板に直接搭載する位置のプリプレグを切除
したノーフロープリプレグを置き、(3). 該金属板の反
対側にハイフローのプリプレグを配置し、(4). 両面の
プリプレグの外側に外層回路形成用の金属箔を置き、
(5). 加熱、加圧下にプリプレグの樹脂を熱硬化して全
体を一体化するとともに、金属板中に形成されたクリア
ランスホールにハイフロープリプレグの樹脂を流し込ん
で埋め込み、ノーフロープリプレグ中に形成された半導
体チップ搭載用空間は、ノーフロープリプレグの樹脂で
埋め込まれない金属芯３層金属張板を作成し、(6). 内
層金属板のクリアランスホール部に、金属板に接触しな
いようにスルーホールをあけ、(7). スルーホール内を
金属メッキでメッキして表裏を導通させ、(8). 表裏に
公知の方法で回路を形成し、(9). 半導体チップを搭載
する内層金属板露出部上側の金属箔を同時に除去し、ニ
ッケルメッキ、金メッキを施して得られる金属芯入りキ
ャビティー型プリント配線板である。
【０００５】本発明の金属芯入りキャビティー型プリン
ト配線板は、放熱性も良く、半導体チップ搭載部の裏側
からの湿気の侵入を防ぎ、且つプリプレグの樹脂組成物
として多官能性シアン酸エステル、該シアン酸エステル
プレポリマーを必須成分とする熱硬化性樹脂組成物を用
いることにより、耐熱性、耐湿性、耐マイグレーション
性、プレッシャークッカー後の電気絶縁性等の信頼性に
も優れたものを得ることができた。
【０００６】本発明で使用される熱硬化性樹脂組成物の
樹脂としては、一般に公知の熱硬化性樹脂が使用され
る。具体的には、エポキシ樹脂、多官能性シアン酸エス
テル樹脂、多官能性マレイミド−シアン酸エステル樹
脂、多官能性マレイミド樹脂、不飽和ポリエステル樹
脂、不飽和基含有ポリフェニレンエーテル樹脂等が挙げ
られ、１種或いは２種以上が組み合わせて使用される。
耐熱性、耐湿性、耐マイグレーション性、吸湿後の電気
的特性等の点から多官能性シアン酸エステル樹脂組成物
が好適である。
【０００７】本発明の好適な熱硬化性樹脂分である多官
能性シアン酸エステル化合物とは、分子内に２個以上の
シアナト基を有する化合物である。具体的に例示する
と、1,3-又は1,4-ジシアナトベンゼン、1,3,5-トリシア
ナトベンゼン、1,3-、1,4-、1,6-、1,8-、2,6-又は2,7-
ジシアナトナフタレン、1,3,6-トリシアナトナフタレ
ン、4,4-ジシアナトビフェニル、ビス（4-ジシアナトフ
ェニル）メタン、2,2-ビス（4-シアナトフェニル）プロ
パン、2,2-ビス（3,5-ジブロモ-4- シアナトフェニル）
プロパン、ビス（4-シアナトフェニル）エーテル、ビス
（4-シアナトフェニル）チオエーテル、ビス（4-シアナ
トフェニル）スルホン、トリス（4-シアナトフェニル）
ホスファイト、トリス（4-シアナトフェニル）ホスフェ
ート、およびノボラックとハロゲン化シアンとの反応に
より得られるシアネート類などである。
【０００８】これらのほかに特公昭41-1928 、同43-184
68、同44-4791 、同45-11712、同46-41112、同47-26853
及び特開昭51-63149等に記載の多官能性シアン酸エステ
ル化合物類も用いられ得る。また、これら多官能性シア
ン酸エステル化合物のシアナト基の三量化によって形成
されるトリアジン環を有する分子量400 〜6,000 のプレ
ポリマーが使用される。このプレポリマーは、上記の多
官能性シアン酸エステルモノマーを、例えば鉱酸、ルイ
ス酸等の酸類；ナトリウムアルコラート等、第三級アミ
ン類等の塩基；炭酸ナトリウム等の塩類等を触媒として
重合させることにより得られる。このプレポリマー中に
は一部未反応のモノマーも含まれており、モノマーとプ
レポリマーとの混合物の形態をしており、このような原
料は本発明の用途に好適に使用される。一般には可溶な
有機溶剤に溶解させて使用する。
【０００９】エポキシ樹脂としては、一般に公知のもの
が使用できる。具体的には、液状或いは固形のビスフェ
ノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ
樹脂、フェノールノボラック型エポキシ樹脂、クレゾー
ルノボラック型エポキシ樹脂、脂環式エポキシ樹脂；ブ
タジエン、ペンタジエン、ビニルシクロヘキセン、ジシ
クロペンチルエーテル等の二重結合をエポキシ化したポ
リエポキシ化合物類；ポリオール、水酸基含有シリコン
樹脂類とエポハロヒドリンとの反応によって得られるポ
リグリシジル化合物類等が挙げられる。これらは１種或
いは２種類以上が組み合わせて使用され得る。
【００１０】ポリイミド樹脂としては、一般に公知のも
のが使用され得る。具体的には、多官能性マレイミド類
とポリアミン類との反応物、特公昭57-005406 に記載の
末端三重結合のポリイミド等が挙げられる。
【００１１】これらの熱硬化性樹脂は、単独でも使用さ
れるが、特性のバランスを考え、適宜組み合わせて使用
するのが良い。
【００１２】本発明の熱硬化性樹脂組成物には、組成物
本来の特性が損なわれない範囲で、所望に応じて種々の
添加物を配合することができる。これらの添加物として
は、不飽和ポリエステル等の重合性二重結合含有モノマ
ー類及びそのプレポリマー類；ポリブタジエン、エポキ
シ化ブタジエン、マレイン化ブタジエン、ブタジエン−
アクリロニトリル共重合体、ポリクロロプレン、ブタジ
エン−スチレン共重合体、ポリイソプレン、ブチルゴ
ム、フッ素ゴム、天然ゴム等の低分子量液状〜高分子量
のelastic なゴム類；ポリエチレン、ポリプロピレン、
ポリブテン、ポリ-4- メチルペンテン、ポリスチレン、
ＡＳ樹脂、ＡＢＳ樹脂、ＭＢＳ樹脂、スチレン−イソプ
レンゴム、ポリエチレン−プロピレン共重合体、4-フッ
化エチレン-6- フッ化エチレン共重合体類；ポリカーボ
ネート、ポリフェニレンエーテル、ポリスルホン、ポリ
エステル、ポリフェニレンサルファイド等の高分子量プ
レポリマー若しくはオリゴマー；ポリウレタン等が例示
され、適宜使用される。また、その他、公知の無機或い
は有機の充填剤、染料、顔料、増粘剤、滑剤、消泡剤、
分散剤、レベリング剤、光増感剤、難燃剤、光沢剤、重
合禁止剤、チキソ性付与剤等の各種添加剤が、所望に応
じて適宜組み合わせて用いられる。必要により、反応基
を有する化合物は硬化剤、触媒が適宜配合される。
【００１３】本発明の熱硬化性樹脂組成物は、それ自体
は加熱により硬化するが硬化速度が遅く、作業性、経済
性等に劣るため使用した熱硬化性樹脂に対して公知の熱
硬化触媒を用い得る。使用量は、熱硬化性樹脂100 重量
部に対して0.005 〜10重量部、好ましくは0.01〜５重量
部である。
【００１４】本発明で使用される内層用金属板は、公知
の金属板が使用される。具体的には、圧延或いは電解法
で作成した銅板、ニッケル板、スズ板、鉄板、アルミ
板、42アロイ等が挙げられる。これらの金属の表面は一
般に公知の内層用表面処理を行う。例えば、銅板は、ブ
ラックオキサイド処理等の化学処理、化学薬品で表面を
粗化する方法等、公知の内層処理が用いられ得る。42ア
ロイ等の樹脂が接着しにくい金属は、表面に銅を接着さ
せ、これの表面を前述の処理を施して使用する。
【００１５】プリント配線板のスルーホールをあける位
置に、内層の金属板にあらかじめスルーホール径より50
〜500 μm 大きめの穴をあけておく。穴のあけかたは、
打ち抜き、ドリル、レーザー、薬液で溶解する方法等、
公知の方法で穴をあける。穴の形は特に限定はないが、
円形が好ましい。
【００１６】プリプレグの基材として使用するものは、
一般に公知の無機或いは有機の織布、不織布が使用され
る。具体的には、Ｅガラス、Ｓガラス、Ｄガラス等の公
知のガラス繊維布、全芳香族ポリアミド繊維布、液晶ポ
リエステル繊維布等が挙げられる。
【００１７】ノーフローのプリプレグを作成する場合、
基材に熱硬化性樹脂組成物を含浸、乾燥し、Ｂステージ
とする。また、基材を使用しない樹脂シート、あるいは
銅箔に樹脂を付着させ、Ｂステージとしたものも使用で
きる。この場合、Ｂステージの程度により、ハイフロー
化、ノーフロー化する。ノーフローとした場合、加熱、
加圧して積層成形した時、樹脂の流れ出しが100 μm 以
下、好ましくは50μm以下とする。また、この際、銅
板、銅箔とは接着し、ボイドが生じないことが重要であ
る。加熱温度は一般的には100 〜180 ℃である。時間は
５〜60分であり、フローに合わせて温度、時間を選択す
る。
【００１８】本発明のキャビティ付きプリント配線板は
ワイヤボンディングで回路導体と半導体チップを接続す
る。この製造の手順は、（１）内層に用いる金属板、好
ましくは銅板を用意し、このプリント配線板のスルーホ
ールを形成する位置に、スルーホール径より少し大きめ
のクリアランスホールを形成し、（２）この銅板の片面
に少なくとも半導体チップを該銅版に直接搭載する位置
のプリプレグを切除したノーフロープリプレグを置き、
（３）該銅版の反対側にハイフローのプリプレグを配置
して、（４）両面のプリプレグの外側に外層回路形成用
の銅箔を置き、（５）加熱、加圧下にプリプレグの樹脂
を熱硬化して全体を一体化するとともに、銅板中に形成
されたクリアランスホールにハイフロープリプレグの樹
脂を流し込んで埋め込み、ノーフロープリプレグ中に形
成された半導体チップ搭載用空間は、ノーフロープリプ
レグの樹脂で埋め込まれない金属芯３層銅張板を作成
し、（６）内層銅板のクリアランスホール部に、銅板に
接触しないようにスルーホールをあけ、（７）スルーホ
ール内に銅メッキを施して上下を導通させ、（８）表裏
に公知の方法で回路を形成してから、半導体チップを搭
載するためにあけておいた空隙部分の上の銅箔を切除
し、（９）ニッケルメッキ、金メッキを施し、金属芯入
りキャビティ型プリント配線板を作成する。もちろん、
（８）の回路形成後にニッケルメッキ、金メッキをし、
この後に半導体チップ搭載用内層金属部分上側の金属箔
を除去することも可能である。
【００１９】
【実施例】以下に実施例、比較例で本発明を具体的に説
明する。尚、特に断らない限り、『部』は重量部を表
す。 実施例１ 2,2-ビス（4-シアナトフェニル）プロパン 1,000部を 1
50℃で熔融させ、撹拌しながら６時間反応させ、プレポ
リマーを得た。これをメチルエチルケトンとジメチルホ
ルムアミドの混合溶液に溶解した。これにビス（4-マレ
イミドフェニル）メタン 100部、ビスフェノールＡ型エ
ポキシ樹脂（商品名：エピコート1001、油化シェルエポ
キシ＜株＞製）1,000 部を加え、均一に溶解混合した。
更に触媒としてオクチル酸亜鉛0.2 部を加えて均一に溶
解混合し、ワニスＡを得た。これをガラス織布に含浸
し、 150℃で乾燥させて、ゲル化時間(at170℃)0秒、17
0℃,20kgf/cm2,5分間での樹脂流れが56μｍとなるよう
に作成したノーフロープリプレグ（プリプレグＢ）を得
た。また、 146℃で乾燥させて、ゲル化時間 110秒、樹
脂流れ12mmであるハイフロープリプレグ（プリプレグ
Ｃ）を作成した。
【００２０】内層金属板となる厚さ 200μｍの圧延銅板
にクリアランスホールを、所定の位置に、スルーホール
径より 500μｍ大きめの穴を、パンチングにてあけ、研
磨後、これを黒化処理した。半導体チップを直接搭載す
る位置と同じ箇所に、半導体チップより 200μｍ大きめ
の穴をパンチングでノーフロープリプレグＢにあけ、上
記内層銅板の片面に配置した。また、銅板の反対側にハ
イフロー化したプリプレグＣを置き、その外側に厚さ18
μｍの電解銅箔（商品名：3EC-III 、三井金属＜株＞
製）を配置し、 190℃、25kgf/cm2 にて、真空下に90分
積層成形し、３層銅張板を作成した。ボイドは見られな
かった。
【００２１】この板の所定位置に炭酸ガスレーザーで穴
径0.25mmφのスルーホールをあけ、デスミア処理を行
い、銅メッキを施した。公知の方法で上下に回路を形成
し、同時に半導体チップを搭載する位置の上の銅箔をエ
ッチング除去し、レジストを塗布して、電解法にてニッ
ケルメッキ、金メッキを施し、金属芯入りキャビティ型
プリント配線板を作成した。この半導体チップ搭載部分
に半導体チップを銀ペーストで接着させ、ワイヤボンデ
ィング後、液状封止樹脂で封止した（図１）。この試験
結果を表１に示す。
【００２２】実施例２ 実施例１の樹脂に無機充填剤としてタルク（商品名：P-
3 、日本タルク＜株＞製）500 部を加え、均一分散した
ものを18μm の電解銅箔に厚さ55μm となるように塗布
し、乾燥して、樹脂のゲル化時間（ａｔ170 ℃）が３
秒、170 ℃、20kgf/cm2 、５分間での樹脂流れが、70μ
m となるように作成したノーフロー品、及びゲル化時間
84秒、樹脂流れ17mmのハイフロー品を作成した。これを
実施例１と同様に配置し、190 ℃、20kgf/cm2 にて、真
空下に90分積層成形し、３層の銅張板を作成した。ボイ
ドは見られなかった。この板の所定位置にドリルで穴径
0.25ｍφのスルーホールをあけ、デスミア処理を行い、
銅メッキを施した。公知の方法で上下に回路を形成し、
ニッケルメッキ、金メッキを施した後、半導体チップを
搭載する位置の銅箔をザグリマシーンで切除し、金属芯
入りキャビティ型プリント配線板を得た。これを用い、
実施例１と同様に半導体チップ接着、ワイヤボンディン
グ、樹脂封止した。試験結果を表１に示す。
【００２３】比較例１ 実施例１のハイフロープリプレグＣを２枚使用し、上下
に上記電解銅箔を配置し、190 ℃、20kgf/cm2 、真空下
で90分間積層成形し、両面銅張積層板を得た。所定の位
置に穴径0.25mmφのスルーホールをドリルであけ、銅メ
ッキを施した。この板の上下に公知の方法で回路を形成
し、メッキレジストを塗布し、ニッケルメッキ、金メッ
キを施した。これは半導体チップを搭載する箇所に放熱
用のスルーホールが形成されており、この上に銀ペース
トで半導体チップを接着し、ワイヤボンディング後、エ
ポキシコンパウンド封止樹脂で封止した（図２）。この
プリント配線板の評価結果を表１に示す。
【００２４】比較例２ 比較例１のプリント配線板の半導体チップ搭載部分をザ
グリマシーンで上下くりぬいてから裏面に厚さ 200μｍ
の銅板を、上記ノーフロープリプレグを打ち抜いたもの
で加熱、加圧下に接着させ、放熱板付きプリント配線板
を作成した。これはややソリが見られた。これの放熱板
に銀ペーストで半導体チップを接着し、ワイヤボンディ
ングした後、液状封止樹脂で封止した（図３）。このプ
リント配線板の評価結果を表１に示す。
【００２５】
【表１】 実施例１ 実施例２ 比較例１ 比較例２ 吸湿後の耐熱性 常態 異常なし 異常なし 異常なし 異常なし 24 hrs 異常なし 異常なし やや剥離 異常なし 48 hrs 異常なし 異常なし 剥離 異常なし 72 hrs 異常なし 異常なし 剥離 やや剥離 96 hrs 異常なし 異常なし ワイヤ 切れ 剥離 168 hrs やや剥離 やや剥離 − 剥離 ガラス転移温度 (℃) ２１２ ２１０ − − 絶縁抵抗 (Ω) − − プレッシャクッ 常態 ５×1014 ６×1014 カー処理後 200 hrs ３×1012 ３×1012 500 hrs ２×1011 ５×1011 700 hrs ６×1010 １×1011 1000 hrs １×1010 ４×1010 耐マイグレー 常態 ５×1013 ４×1013 ション性 200 hrs ３×1011 ７×1011 500 hrs ２×1011 ５×1011 700 hrs ７×1010 ３×1010 1000 hrs ５×1010 １×1010
【００２６】＜測定方法＞ １）吸湿後の耐熱性 ： 40℃・90％RHの雰囲気下に放
置後、所定時間で取り出してから240 ℃の半田中に30秒
浸せきし、基板の金属との剥離、ワイヤ切れについて断
面及び電気チェックで確認した。 ２）ガラス転移温度 ： ＤＭＡ法によって測定した。 ３）プレッシャークッカー(PCT) 処理後の絶縁抵抗値
：121 ℃・２気圧で所定時間処理後、25℃、65％RHで
２時間後処理し、500VDC印加60秒でその端子間（ライン
／スペース＝100 μm/100 μm)の絶縁抵抗値を測定し
た。 ４）耐マイグレーション性 ： 85℃、86％RH、50VDC
にて端子間の絶縁抵抗値を測定した。
【００２７】
【発明の効果】本発明の製造法による金属芯入りキャビ
ティー型プリント配線板は、熱放散も良く、半導体チッ
プ搭載部裏側からの湿気の侵入を防ぎ、且つプリプレグ
の樹脂組成物として、多官能性シアン酸エステル、該シ
アン酸エステルプレポリマーを必須成分とする熱硬化性
樹脂組成物を用いることにより、耐熱性、吸湿後の耐熱
性、耐マイグレーション性、プレッシャークッカー処理
後の電気絶縁性等に優れていることが明らかである。
【図面の簡単な説明】
【図１】実施例１の製造工程図。
【図２】比較例１の製造工程図。
【図３】比較例２の製造工程図。
【符号の説明】
（ａ）銅板、（ｂ）ノーフロープリプレグＢ打ち抜き穴
部、（ｃ）キャビティー部、（ｄ）クリアランスホー
ル、（ｅ）銅箔、（ｆ）ノーフロープリプレグＢ、
（ｇ）ハイフロープリプレグＣ、（ｈ）表裏回路導通用
スルーホール、（ｉ）放熱用スルーホール、（ｊ）半導
体チップ、（ｋ）銀ペースト、（ｌ）金ワイヤ、（ｍ）
封止樹脂、（ｎ）ハンダボール、（ｏ）メッキレジスト

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを直接搭載し、ワイヤボン
    ディングで回路導体と半導体チップを接続するために用
    いるプリント配線板の製造において、(1). 内層に用い
    る金属板を用意し、この金属板のスルーホールを形成す
    る位置に、スルーホール径より少し大きめのクリアラン
    スホールを形成し、必要により表面を化学処理し、(2).
    クリアランスホールを形成した金属板の片面に、少な
    くとも半導体チップを該金属板に直接搭載する位置のプ
    リプレグを切除したノーフロープリプレグを置き、(3).
    該金属板の反対側にハイフローのプリプレグを配置
    し、(4). 両面のプリプレグの外側に外層回路形成用の
    金属箔を置き、(5). 加熱、加圧下にプリプレグの樹脂
    を熱硬化して全体を一体化するとともに、金属板中に形
    成されたクリアランスホールにハイフロープリプレグの
    樹脂を流し込んで埋め込み、ノーフロープリプレグ中に
    形成された半導体チップ搭載用空間は、ノーフロープリ
    プレグの樹脂で埋め込まれない金属芯３層金属張板を作
    成し、(6). 内層金属板のクリアランスホール部に、金
    属板に接触しないようにスルーホールをあけ、(7). ス
    ルーホール内を金属メッキでメッキして表裏を導通さ
    せ、(8). 表裏に公知の方法で回路を形成し、(9). 半導
    体チップを搭載する内層金属板露出部上側の金属箔を同
    時に除去し、ニッケルメッキ、金メッキを施して得られ
    る金属芯入りキャビティー型プリント配線板。
  2. 【請求項２】 該金属板及び表層の金属板が銅箔である
    請求項１に記載の金属芯入りキャビティー型プリント配
    線板。
  3. 【請求項３】 該プリプレグの樹脂組成物が、多官能性
    シアン酸エステル、該シアン酸エステルプレポリマーを
    必須成分とする熱硬化性樹脂組成物である請求項１に記
    載の金属芯入りキャビティー型プリント配線板。
JP33726497A 1997-12-08 1997-12-08 金属芯入りキャビティ型プリント配線板 Pending JPH11176977A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33726497A JPH11176977A (ja) 1997-12-08 1997-12-08 金属芯入りキャビティ型プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33726497A JPH11176977A (ja) 1997-12-08 1997-12-08 金属芯入りキャビティ型プリント配線板

Publications (1)

Publication Number Publication Date
JPH11176977A true JPH11176977A (ja) 1999-07-02

Family

ID=18306992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33726497A Pending JPH11176977A (ja) 1997-12-08 1997-12-08 金属芯入りキャビティ型プリント配線板

Country Status (1)

Country Link
JP (1) JPH11176977A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020005822A (ko) * 2000-07-10 2002-01-18 윤종용 인쇄회로기판 및 그의 제조 방법
JP2002246504A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵する多層プリント配線板の製造方法
JP2002246756A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US8438727B2 (en) 2000-02-25 2013-05-14 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8438727B2 (en) 2000-02-25 2013-05-14 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
KR20020005822A (ko) * 2000-07-10 2002-01-18 윤종용 인쇄회로기판 및 그의 제조 방법
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US7893360B2 (en) 2000-09-25 2011-02-22 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US8959756B2 (en) 2000-09-25 2015-02-24 Ibiden Co., Ltd. Method of manufacturing a printed circuit board having an embedded electronic component
US9245838B2 (en) 2000-09-25 2016-01-26 Ibiden Co., Ltd. Semiconductor element
JP2002246504A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵する多層プリント配線板の製造方法
JP2002246756A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP4618919B2 (ja) * 2000-12-15 2011-01-26 イビデン株式会社 半導体素子を内蔵する多層プリント配線板の製造方法

Similar Documents

Publication Publication Date Title
KR100630482B1 (ko) 반도체 플라스틱 패키지용 인쇄배선판
US6396143B1 (en) Ball grid array type printed wiring board having exellent heat diffusibility and printed wiring board
US20110033659A1 (en) Glass fabric base material/thermosetting resin copper-clad laminate having a high-elasticity
WO1999059205A1 (fr) Boitier plastique pour semiconducteurs et procede de production de cartes imprimees
JPH11176977A (ja) 金属芯入りキャビティ型プリント配線板
JPH11176973A (ja) 半導体プラスチックパッケージ
JP2000294678A (ja) 高熱放散型ボールグリッドアレイタイプ半導体プラスチックパッケージ用プリント配線板
JPH11214572A (ja) 金属芯入り両面金属箔張多層板の製造方法
JP4022972B2 (ja) 半導体プラスチックパッケージ
JP2001007533A (ja) 放熱性に優れたボールグリッドアレイ型プリント配線板の製造方法
JP2000150714A (ja) 半導体プラスチックパッケージ用プリント配線板
JP3985342B2 (ja) 半導体プラスチックパッケージ
JP3852510B2 (ja) 半導体プラスチックパッケージ
JPH11186445A (ja) 金属芯入りキャビティ型プリント配線板
JP2000077567A (ja) プリント配線板の製造方法
JPH11220061A (ja) キャビティ型半導体プラスチックパッケージ
JPH11195745A (ja) マルチチッププラスチックパッケージ
JPH11238827A (ja) 金属芯の製造方法
JP2000260901A (ja) 金属芯入半導体プラスチックパッケージ用多層プリント配線板
JP2005085783A (ja) ボールグリッドアレイ半導体プラスチックパッケージ
JPH11163208A (ja) 多層プリント配線板
JP2000315749A (ja) 金属芯入りボールグリッドアレイ型半導体プラスチックパッケージ用プリント配線板
JPH11220064A (ja) 小型半導体プラスチックパッケージ
JPH11204686A (ja) 半導体プラスチックパッケージ
JP2005079516A (ja) 金属芯入りキャビティ型半導体プラスチックパッケージ