JPH11176973A - 半導体プラスチックパッケージ - Google Patents

半導体プラスチックパッケージ

Info

Publication number
JPH11176973A
JPH11176973A JP9340129A JP34012997A JPH11176973A JP H11176973 A JPH11176973 A JP H11176973A JP 9340129 A JP9340129 A JP 9340129A JP 34012997 A JP34012997 A JP 34012997A JP H11176973 A JPH11176973 A JP H11176973A
Authority
JP
Japan
Prior art keywords
wiring board
metal plate
semiconductor chip
printed wiring
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9340129A
Other languages
English (en)
Inventor
Morio Take
杜夫 岳
Nobuyuki Ikeguchi
信之 池口
Kozo Yamane
康三 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Original Assignee
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co Inc filed Critical Mitsubishi Gas Chemical Co Inc
Priority to JP9340129A priority Critical patent/JPH11176973A/ja
Priority to EP98310022A priority patent/EP0926729A3/en
Priority to US09/207,115 priority patent/US6376908B1/en
Priority to KR1019980054122A priority patent/KR19990062959A/ko
Priority to TW87120501A priority patent/TW401723B/zh
Publication of JPH11176973A publication Critical patent/JPH11176973A/ja
Priority to US10/036,385 priority patent/US6720651B2/en
Priority to US10/790,039 priority patent/US20040171189A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Abstract

(57)【要約】 【課題】 新規な半導体プラスチックパッケージを得
る。 【解決手段】 金属コアプリント配線板を用いるボール
グリッドアレイの半導体プラスチックパッケージであっ
て、該金属コアの一部を片面の基板表面に突出させて半
導体搭載部としてなり、その周囲に半導体接続用などの
回路が形成され、該回路と反対面のハンダボールまたは
ハンダボールとの接続端子がスルーホールで導通され、
かつ、スルーホールの一部が金属コアと接続された構造
である半導体プラスチックパッケージ。 【効果】 熱放散性に優れ、吸湿後の耐熱性、プレッシ
ャークッカー後の電気絶縁性、耐マイグレーション性等
に優れた新規な半導体プラスチックパッケージが得られ
た。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップを小型プ
リント配線板に搭載した形の、新規な半導体プラスチッ
クパッケージに関する。特に、マイクロプロセッサー、
マイクロコントローラー、ASIC、グラフィック等の比較
的高ワットで、多端子高密度の半導体プラスチックパッ
ケージに関する。本半導体プラスチックパッケージは、
ソルダーボールを用いてマザーボードプリント配線板に
実装して電子機器として使用される。
【０００２】
【従来の技術】従来、半導体プラスチックパッケージと
して、プラスチックボールグリッドアレイ（P-PGA)やプ
ラスチックランドグリッドアレイ（P-LGA)等、プラスチ
ックプリント配線板の上面にチップを固定し、チップ
を、プリント配線板上面に形成された導体回路にワイヤ
ボンディングで結合し、プリント配線板の下面にはソル
ダーボールを用いて、マザーボードプリント配線板と接
続するための導体パッドを形成し、表裏回路導体がメッ
キされたスルーホールで接続されて、半導体チップが樹
脂封止されている構造の半導体プラスチックパッケージ
が公知である。本公知構造において、半導体から発生す
る熱をマザーボードプリント配線板に拡散させるため、
半導体チップを固定するための上面の金属箔から下面に
接続するメッキされた熱拡散スルーホールが形成されて
いる。
【０００３】該スルーホールを孔を通して水分が半導体
固定に使われている、銀粉入り樹脂接着剤に吸湿され、
マザーボードへの実装時の加熱により、また、半導体部
品をマザーボードから取り外す際の加熱により、層間フ
クレを発生する危険性があり、これはポップコーン現象
と呼ばれている。このポップコーン現象が生じた場合、
パッケージは使用不能となることが多く、この現象を大
幅に改善する必要がある。また、半導体の高機能化、高
密度化は、ますます発熱量の増大を意味し、熱放散用の
ための半導体チップ直下のスルーホールのみでは熱の放
散は不十分となってきている。
【０００４】
【発明が解決しようとする課題】本発明は、以上の問題
点を改善した半導体プラスチックパッケージを提供する
ものである。
【０００５】
【課題を解決するための手段】すなわち、本発明は、プ
リント配線板の片面に、半導体チップが固定され、半導
体回路導体がその周囲のプリント配線板表面に形成され
た回路導体とワイヤボンディングで接続されており、少
なくとも、該表面のプリント配線板上の信号伝播回路導
体が、プリント配線板の反対面に形成された回路導体も
しくは該ハンダボールでの接続用導体パッドとスルーホ
ール導体で結線されており、半導体チップが樹脂封止さ
れている構造の半導体プラスチックパッケージであっ
て、該プリント配線板とほぼ同じ大きさの金属板がプリ
ント配線板の厚さ方向のほぼ中央に配置され、表裏回路
導体と耐熱性樹脂組成物で絶縁されており、金属板に少
なくとも１個以上のスルーホール径より大きい径のクリ
アランスホールがあけられ、孔壁と金属板とは樹脂組成
物で絶縁されており、且つ少なくとも１個以上のスルー
ホールが金属板と接続しており、半導体チップとほぼ同
じ大きさの内層の金属の一部が表面に露出されており、
該露出金属板の表面に半導体チップが固定されているこ
とを特徴とする半導体プラスチックパッケージである。
【０００６】本発明の、該金属板及び表層の回路用金属
が銅の含有率95％以上の合金、或いは純銅であること、
該絶縁樹脂組成物が、多官能性シアン酸エステル、該シ
アン酸エステルプレポリマーを必須成分とする熱硬化性
樹脂組成物であることが好ましい。本発明の半導体プラ
スチックパッケージは、半導体チップの下面からの吸湿
がなく、吸湿後の耐熱性、すなわちポップコーン現象が
大幅に改善できるとともに、熱放散性を大幅に改善でき
た。加えて大量生産性にも適しており、経済性の改善さ
れた、新規な構造の半導体プラスチックパッケージを得
ることができ、本発明を完成するに至った。
【０００７】
【発明の実施の形態】本発明の半導体プラスチックパッ
ケージは、プリント配線板の厚み方向のほぼ中央に熱放
散性の良好な金属板を配置し、表裏の回路導体導通用の
メッキされたスルーホールは、金属板にあけられた該ス
ルーホール径より大きめの径の孔とし、埋め込まれた樹
脂のほぼ中央に形成することにより、金属板との絶縁性
を保持する。
【０００８】公知のスルーホールを有する金属芯プリン
ト配線板の上面に半導体チップを固定する方法において
は、従来のP-BGA パッケージと同様に半導体チップから
の熱は直下の熱放散用スルーホールに落として熱放散せ
ざるを得ず、ポップコーン現象は改善できない。本発明
は、まず金属芯とする金属板をあらかじめ公知のエッチ
ング法や冷間機械加工、圧延異型条法等の方法で、少な
くとも１個以上の半導体チップ固定用に、半導体チップ
とほぼ同等の大きさの突起を形成しておく。次いで、表
裏の導通スルーホールを形成可能なように、スルーホー
ルを形成しようとする位置にスルーホール径より大きめ
のクリアランスホールを、公知のエッチング法、打ち抜
き法、ドリル、レーザー等で金属芯に孔を形成してお
く。半導体から発生する熱は、直接搭載する金属部分か
ら金属板全体に熱伝導されるために、半導体チップ直下
以外の場所から、少なくとも該金属芯と下面の金属パッ
ドに、メッキされたスルーホールを１個以上形成し、半
導体チップからの熱がマザーボードプリント配線板に拡
散する構造とする。
【０００９】該突起とスルーホールが形成された金属板
の表面を公知の方法で酸化処理、微細凹凸形成、皮膜形
成等の接着性や電気絶縁性向上のための表面処理を必要
に応じて施す。該表面処理され、突起部とクリアランス
ホールが形成された金属板の、半導体チップを直接固定
する面以外は、すべて熱硬化性樹脂組成物で絶縁部を形
成する。熱硬化性樹脂組成物による絶縁部の形成は、半
硬化状態の熱硬化性樹脂組成物を含浸、乾燥したプリプ
レグ等を用い、半導体チップを直接固定する突起のある
金属部分を、あらかじめプリプレグの部分を突起部分よ
りやや大きめの孔を打ち抜き等によってあけておいたも
のを配置し、金属板の反対面には全面を覆うようにプリ
プレグを重ね、加熱、加圧下に積層成形する。プリプレ
グの厚みは金属突起の高さよりやや高めになるように作
成する。加熱、加圧工程中に、熱により１度熔融した半
硬化状態の熱硬化性樹脂を金属板のクリアランスホール
に流し込んでクリアランスホールの中を埋め込むと同時
に、金属突起物の表面以外は熱硬化性樹脂組成物で一体
化する。
【００１０】また、無溶剤或いは溶剤タイプの熱硬化性
樹脂組成物を用い、スクリーン印刷等で該金属板突起場
所以外に塗布し、更には裏面も同様に塗布してから加熱
して半硬化状態とした後、外側に金属箔を配置し、加
熱、加圧下に積層成形して一体化する。積層成形する場
合、上記と同様にクリアランスホール内に樹脂を流し込
むと同時に熱硬化させる。クリアランスホールの中に樹
脂をあらかじめ重点する場合、スクリーン印刷等で塗布
し、低圧にてクリアランスホールの中に樹脂を流し込
み、溶剤或いは空気を加熱しながら抜き、熱硬化させ
る。溶剤が入っている場合、クリアランスホール内の未
充填が起こり易いため、無溶剤液状の熱硬化性樹脂組成
物の方が好ましく、これをクリアランスホールに流し込
み、硬化しておく。この後、スクリーン印刷等で半導体
チップ搭載用露出金属部以外は樹脂を塗布し、加熱して
半硬化状態としてから、その外側に金属箔を配置し、加
熱加圧下に積層成形する。いずれの方法においても、金
属板のクリアランスホール内を熱硬化性樹脂組成物で充
填されるように加工する。
【００１１】金属板の側面については、熱硬化性樹脂組
成物で埋め込まれている形、露出している形、いずれの
形でも良い。
【００１２】また、サブトラクティブ法によるスルーホ
ールプリント配線板の形成のためには、積層成形時に、
表裏の最外層に、プリント配線板よりやや大きめの金属
箔、或いは片面銅張積層板を配置して、加熱、加圧下に
積層成形することににより、外層回路形成用の金属箔で
表裏が覆われた金属箔張多層板が形成される。
【００１３】表裏層に金属箔を使用しないで積層成形す
る場合、公知のアディティブ法にて回路を形成し、プリ
ント配線板を作る。
【００１４】上記サブトラクティブ法、アディティブ法
で作成した板の、半導体を固定する部分以外の箇所に表
裏の回路を導通するスルーホール用孔と、金属板と接続
する熱放散スルーホール用孔をドリル、レーザー或いは
プラズマ等、公知の方法にて小径の孔をあける。
【００１５】表裏信号回路用のスルーホール用孔は、樹
脂の埋め込まれた金属板クリアランスホールのほぼ中央
に、金属板と接触しないように形成する。次いで、無電
解メッキや電解メッキによりスルーホール内部の金属層
を形成して、メッキされたスルーホールを形成するとと
もに、フルアディティブ法では、同時に表裏にワイヤボ
ンディング用端子、信号回路、ソルダーボール用パッ
ド、導体回路等を形成する。
【００１６】セミアディティブ法では、スルーホールを
メッキすると同時に、表裏も全面メッキされ、その後、
公知の方法にて上下に回路を形成する。また、表裏金属
箔を使用して積層成形されたものは、表裏の回路形成工
程で、半導体チップ固定部分の金属突起部分の表面にあ
る金属箔も除去される。次いで、ワイヤボンディング用
の貴金属メッキを、少なくともワイヤボンディングパッ
ド表面に形成してプリント配線板を完成させる。この場
合、貴金属メッキの必要のない箇所は、事前にメッキレ
ジストを用いて被覆しておく。あるいは、メッキ後に、
必要により公知の熱硬化性樹脂組成物、或いは光選択熱
硬化性樹脂組成物で表面に被膜を形成する。
【００１７】該プリント配線板の金属突起部分の表面に
接着剤や金属粉混合接着剤を用いて、半導体チップを固
定し、さらに半導体チップとプリント配線板回路のボン
ディングパッドとをワイヤボンディング法で接続し、少
なくとも、半導体チップ、ボンディングワイヤ、及びボ
ンディングパッドを公知の封止樹脂で封止する。
【００１８】半導体チップと反対面のソルダーボール接
続用導体パッドに、ソルダーボールを接続してP-BGA を
作り、マザーボードプリント配線板上の回路にソルダー
ボールを重ね、熱によってボールを熔融接続するか、ま
たはパッケージにソルダーボールをつけずにP-LGA を作
り、マザーボードプリント配線板に実装する時に、マザ
ーボードプリント配線板面に形成されたソルダーボール
接続用導体パッドとP-LGA 用のソルダーボール用導体パ
ッドとを、ソルダーボールを加熱熔融することにより接
続する。
【００１９】本発明に用いる金属板は、特に限定しない
が、高弾性率、高熱伝導性で、厚さ30〜300 μｍのもの
が好適である。具体的には、純銅、無酸素銅、その他、
銅のFe、Sn、Ｐ、Cr、Zr、Zn等との合金、或いは合金の
表面を銅メッキした金属板等が好適には使用される。
【００２０】本発明の金属突起部の高さは、30〜200 μ
m が好適である。また、突起部をくり抜いたプリプレ
グ、或いはスクリーン印刷で形成する熱硬化性樹脂の高
さは、この突起と同じ高さか、やや高いことが好まし
い。突起部の面積は、半導体チップの面積と同等以上で
あり、僅かに大きめが好ましい。一般的には５〜20mm角
である。
【００２１】本発明で使用される熱硬化性樹脂組成物の
樹脂としては、一般に公知の熱硬化性樹脂が使用され
る。具体的には、エポキシ樹脂、多官能性シアン酸エス
テル樹脂、多官能性マレイミド−シアン酸エステル樹
脂、多官能性マレイミド樹脂、不飽和基含有ポリフェニ
レンエーテル樹脂等が挙げられ、１種或いは２種類以上
が組み合わせて使用される。耐熱性、耐湿性、耐マイグ
レーション性、吸湿後の電気的特性等の点から多官能性
シアン酸エステル樹脂組成物が好適である。
【００２２】本発明の好適な熱硬化性樹脂分である多官
能性シアン酸エステル化合物とは、分子内に２個以上の
シアナト基を有する化合物である。具体的に例示する
と、1,3-又は1,4-ジシアナトベンゼン、1,3,5-トリシア
ナトベンゼン、1,3-、1,4-、1,6-、1,8-、2,6-又は2,7-
ジシアナトナフタレン、1,3,6-トリシアナトナフタレ
ン、4,4-ジシアナトビフェニル、ビス（4-ジシアナトフ
ェニル）メタン、2,2-ビス（4-シアナトフェニル）プロ
パン、2,2-ビス（3,5-ジブロモ-4- シアナトフェニル）
プロパン、ビス（4-シアナトフェニル）エーテル、ビス
（4-シアナトフェニル）チオエーテル、ビス（4-シアナ
トフェニル）スルホン、トリス（4-シアナトフェニル）
ホスファイト、トリス（4-シアナトフェニル）ホスフェ
ート、およびノボラックとハロゲン化シアンとの反応に
より得られるシアネート類などである。
【００２３】これらのほかに特公昭41-1928 、同43-184
68、同44-4791 、同45-11712、同46-41112、同47-26853
及び特開昭51-63149等に記載の多官能性シアン酸エステ
ル化合物類も用いられ得る。また、これら多官能性シア
ン酸エステル化合物のシアナト基の三量化によって形成
されるトリアジン環を有する分子量400 〜6,000 のプレ
ポリマーが使用される。このプレポリマーは、上記の多
官能性シアン酸エステルモノマーを、例えば鉱酸、ルイ
ス酸等の酸類；ナトリウムアルコラート等、第三級アミ
ン類等の塩基；炭酸ナトリウム等の塩類等を触媒として
重合させることにより得られる。このプレポリマー中に
は一部未反応のモノマーも含まれており、モノマーとプ
レポリマーとの混合物の形態をしており、このような原
料は本発明の用途に好適に使用される。一般には可溶な
有機溶剤に溶解させて使用する。
【００２４】エポキシ樹脂としては、一般に公知のもの
が使用できる。具体的には、液状或いは固形のビスフェ
ノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ
樹脂、フェノールノボラック型エポキシ樹脂、クレゾー
ルノボラック型エポキシ樹脂、脂環式エポキシ樹脂；ブ
タジエン、ペンタジエン、ビニルシクロヘキセン、ジシ
クロペンチルエーテル等の二重結合をエポキシ化したポ
リエポキシ化合物類；ポリオール、水酸基含有シリコン
樹脂類とエポハロヒドリンとの反応によって得られるポ
リグリシジル化合物類等が挙げられる。これらは１種或
いは２種類以上が組み合わせて使用され得る。
【００２５】ポリイミド樹脂としては、一般に公知のも
のが使用され得る。具体的には、多官能性マレイミド類
とポリアミン類との反応物、特公昭57-005406 に記載の
末端三重結合のポリイミド類が挙げられる。
【００２６】これらの熱硬化性樹脂は、単独でも使用さ
れるが、特性のバランスを考え、適宜組み合わせて使用
するのが良い。
【００２７】本発明の熱硬化性樹脂組成物には、組成物
本来の特性が損なわれない範囲で、所望に応じて種々の
添加物を配合することができる。これらの添加物として
は、不飽和ポリエステル等の重合性二重結合含有モノマ
ー類及びそのプレポリマー類；ポリブタジエン、エポキ
シ化ブタジエン、マレイン化ブタジエン、ブタジエン−
アクリロニトリル共重合体、ポリクロロプレン、ブタジ
エン−スチレン共重合体、ポリイソプレン、ブチルゴ
ム、フッ素ゴム、天然ゴム等の低分子量液状〜高分子量
のelastic なゴム類；ポリエチレン、ポリプロピレン、
ポリブテン、ポリ-4- メチルペンテン、ポリスチレン、
AS樹脂、ABS 樹脂、MBS 樹脂、スチレン−イソプレンゴ
ム、ポリエチレン−プロピレン共重合体、4-フッ化エチ
レン-6- フッ化エチレン共重合体類；ポリカーボネー
ト、ポリフェニレンエーテル、ポリスルホン、ポリエス
テル、ポリフェニレンサルファイド等の高分子量プレポ
リマー若しくはオリゴマー；ポリウレタン等が例示さ
れ、適宜使用される。また、その他、公知の無機或いは
有機の充填剤、染料、顔料、増粘剤、滑剤、消泡剤、分
散剤、レベリング剤、光増感剤、難燃剤、光沢剤、重合
禁止剤、チキソ性付与剤等の各種添加剤が、所望に応じ
て適宜組み合わせて用いられる。必要により、反応基を
有する化合物は硬化剤、触媒が適宜配合される。
【００２８】本発明の熱硬化性樹脂組成物は、それ自体
は加熱により硬化するが硬化速度が遅く、作業性、経済
性等に劣るため使用した熱硬化性樹脂に対して公知の熱
硬化触媒を用い得る。使用量は、熱硬化性樹脂100 重量
部に対して0.005 〜10重量部、好ましくは0.01〜５重量
部である。
【００２９】プリプレグの補強基材は、一般に公知の無
機或いは有機の織布、不織布が使用される。具体的に
は、Ｅガラス、Ｓガラス、Ｄガラス等の公知のガラス繊
維布、全芳香族ポリアミド繊維布、液晶ポリエステル繊
維布等が挙げられる。これらは、混抄でも良い。また、
ポリイミドフィルム等のフィルムの表裏に熱硬化性樹脂
組成物を塗布、加熱して半硬化状態にしたものも使用で
きる。
【００３０】最外層の金属箔は、一般に公知のものが使
用できる。好適には厚さ３〜100 μｍの銅箔、アルミニ
ウム箔、ニッケル箔等が使用される。
【００３１】金属板に形成するクリアランスホールの径
は、表裏導通用スルーホール径よりやや大きめに形成す
る。具体的には、該スルーホール壁と金属板クリアラン
スホール壁とは50μｍ以上の距離が、熱硬化性樹脂組成
物で絶縁されていることが好ましい。表裏導通用スルー
ホール径については、特に限定はないが、50〜300 μｍ
が好適である。
【００３２】本発明の多層プリント配線板用プリプレグ
を作成する場合、基材に熱硬化性樹脂組成物を含浸、乾
燥し、半硬化状態の積層材料とする。また基材を使用し
ない半硬化状態とした樹脂シートも使用できる。或いは
塗料も使用できる。この場合、半硬化状態の程度によ
り、ハイフロー化、ノーフロー化する。ノーフローとし
た場合、加熱、加圧して積層成形した時、樹脂の流れ出
しが100 μm 以下、好ましくは50μm 以下とする。ま
た、この際、銅板、銅箔とは接着し、ボイドが発生しな
いことが肝要である。加熱温度は一般的には 100〜180
℃である。時間は５〜60分であり、目的とするフローの
程度により、適宜選択する。
【００３３】本発明の金属芯の入った半導体プラスチッ
クパッケージを作成する方法は特に限定しないが、例え
ば以下（図１）の方法による。 (1) まず、内層となる金属板全面を液状エッチングレジ
ストで被覆し、加熱して溶剤を除去した後、半導体チッ
プを固定する突起部のレジストが残るように作成したネ
ガフィルムを被せ、紫外線照射後、１％炭酸ナトリウム
水溶液で未露光部分を溶解除去する。 (2) エッチングにて金属板を所定厚み溶解してから、エ
ッチングレジストを溶解除去する。 (3) 再び液状エッチングレジストで上下を被覆し、上側
は金属突起部をくり抜き、下側は全面の、クリアランス
ホールの部分の光が遮断できるように作成したネガフィ
ルムをあて、紫外線で露光する。 (4) クリアランスホール部のエッチングレジストを溶解
除去してから、エッチング法にて両側からエッチング
し、クリアランスホールを作成する。 (5) エッチングレジストを除去後、金属板全面を化学表
面処理し、金属突起部の部分よりやや大きめに孔をあけ
たローフロープリプレグを上側に配置し、下側には全面
ハイフロープリプレグを配置してから上下に金属箔を置
く。 (6) 加熱、加圧、真空下に積層成形した後、所定の位置
にドリル、或いはレーザー等でスルーホールを内層金属
箔に接触しないようにあけ、熱放散用スルーホールは金
属板に接続するようにあけ、デスミア処理を施した後、
金属メッキを行う。 (7) 公知の方法にて上下に回路を作成すると同時に、金
属板突起部の金属箔を除去し、貴金属メッキを施し、内
層金属板の突起部の表面に半導体チップを接着する。そ
の後、樹脂封止を行い、必要によりハンダボールを接着
する。
【００３４】
【実施例】以下に実施例、比較例で本発明を具体的に説
明する。尚、特に断らない限り、『部』は重量部を表
す。 実施例１ 2,2-ビス（4-シアナトフェニル）プロパン900 部、ビス
（4-マレイミドフェニル）メタン100 部を150 ℃に熔融
させ、撹拌しながら４時間反応させ、プレポリマーを得
た。これをメチルエチルケトンとジメチルホルムアミド
の混合溶剤に溶解した。これにビスフェノールＡ型エポ
キシ樹脂（商品名：エピコート1001、油化シェルエポキ
シ＜株＞製）400 部、クレゾールノボラック型エポキシ
樹脂（商品名：ESCN-220F 、住友化学工業＜株＞製）60
0 部を加え、均一に溶解混合した。更に触媒としてオク
チル酸亜鉛0.4 部を加え、溶解混合し、これに無機充填
剤（商品名：タルクP-3 、日本タルク＜株＞製）500 部
を加え、均一撹拌混合してワニスＡを得た。
【００３５】このワニスを厚さ 100μｍのガラス織布に
含浸し、 150℃の温度でゲル化時間(at170℃）０秒,170
℃,20kgf/cm2、５分間での樹脂流れ60μｍとなるように
乾燥して作成した厚さ 105μｍの半硬化状態のローフロ
ープリプレグ（プリプレグＢ）を得た。また、 145℃で
乾燥し、ゲル化時間(at170℃)120秒、樹脂流れ13mm、厚
さ107μｍのハイフロープリプレグ（プリプレグＣ）を
作成した。
【００３６】一方、内層金属板となる厚さ 200μｍのC
u：97.3％、Fe：2.5 ％、Ｐ：0.1 ％、Zn：0.07％、P
b：0.03％よりなる合金を用意し、大きさ50mm角のパッ
ケージの中央に13mm角、高さ 100μｍの突起をエッチン
グ法にて形成した。その後、該金属板の全面に液状エッ
チングレジストを厚さ25μｍ塗布し、乾燥して溶剤を飛
ばした後、突起部をくり抜いたネガフィルムを重ね、さ
らに下側には全面ネガフィルムをあて、クリアランスホ
ール以外を紫外線照射してからクリアランスホール部の
レジスト膜を１％炭酸ナトリウム水溶液で除去した後、
両側からエッチングによって 0.6mmφのクリアランスホ
ールをあけた。金属板全面に黒色酸化銅処理を施し、こ
の上面には、突起部分に相当する位置に、突起部より50
μｍ大きめの孔をパンチングにてあけた上記プリプレグ
Ｂを被せ、下側にはプリプレグＣを置き、その両外側に
厚さ18μｍの電解銅箔を配置し、 200℃,20kgf/cm2,30m
mHg 以下の真空下で２時間積層成形し、一体化した。
【００３７】クリアランスホール箇所は、クリアランス
ホール部の内層金属板に接触しないように、中央に孔径
0.25mmのスルーホールをレーザーにてあけ、熱放散箇所
は、４隅に金属板に直接接触するように孔径0.25mmのス
ルーホールをドリルであけた。デスミア処理した後、銅
メッキを無電解、電解メッキで行い、孔内に18μｍの銅
メッキ層を形成した。表裏に液状エッチングレジストを
塗布、乾燥してからポジフィルムを重ねて露光、現像
し、表裏回路を形成するとともに、突起部上の銅箔も同
時にエッチング除去した。突起部、ボンディングパッド
部及びボールパッド部以外にメッキレジストを形成し、
ニッケル、金メッキを施してプリント配線板を完成し
た。突起部に大きさ13mm角の半導体チップを銀ペースト
で接着固定した後、ワイヤボンディングを行い、次いで
シリカ入りエポキシ封止用コンパウンドを用い、トラン
スファーモールドにて樹脂封止して半導体パッケージを
作成した（図１）。評価結果を表１に示す。
【００３８】実施例２ 実施例１のプリプレグＣを１枚用い、片面に18μｍの電
解銅箔、片面に離型フィルムを配置し、200 ℃,20kgf/c
m2にて２時間積層成形して片面銅張積層板を作成した。
内層となる、厚さ 200μｍの圧延銅板を実施例１と同様
に加工して、片面に同じ大きさ、高さの突起を作成し
た。更に 0.6mmφのクリアランスホールをあけ、同様に
上下にプリプレグを配置し、その両側に上記で得た片面
銅張積層板を置き、同一条件で積層成形した。
【００３９】クリアランスホール箇所は、クリアランス
ホール部の金属に接触しないように、ドリルにて中央に
孔径0.20mmのスルーホールをドリルであけ、熱放散箇所
は、４隅に内層銅板に直接接触するように同様にドリル
であけ、デスミア処理後、銅メッキを無電解、電解メッ
キにて行い、孔内に17μｍの銅メッキ層を形成した。表
裏に液状エッチングレジストを塗布、乾燥して溶剤を除
去してからポジフィルムを重ねて、露光、現像してか
ら、表裏回路を形成した。突起部上の積層板部、ボンデ
ィングパッド部及びボールパッド部以外にメッキレジス
トを形成し、ニッケル、金メッキを施してから、中央銅
板突起部上の積層板部の基材をルーターで切削除去し、
プリント配線板を完成した。その後、同様に半導体チッ
プを接着、樹脂封止して半導体パッケージとした。特性
評価結果を表１に示す。
【００４０】比較例１ 実施例１のハイフロープリプレグＣを２枚使用し、上下
に上記電解銅箔を配置し、 190℃,20kgf/cm2、真空下で
90分間積層成形し、両面銅張積層板を得た。所定の位置
に穴径0.25mmφのスルーホールをドリルであけ、銅メッ
キを施した。この板の上下に公知の方法で回路を形成
し、ニッケルメッキ、金メッキを施した。これは半導体
チップを搭載する箇所に放熱用のスルーホールが形成さ
れており、この上に銀ペーストで半導体チップを接着
し、ワイヤボンディング後、液状封止樹脂で封止した
（図２）。このプリント配線板の評価結果を表１に示
す。
【００４１】比較例２ 比較例１のプリント配線板の半導体チップ搭載部分をザ
グリマシーンで上下くりぬいてから裏面に厚さ 200μｍ
の銅板を、上記ノーフロープリプレグを打ち抜いたもの
で加熱、加圧下に接着させ、放熱板付きプリント配線板
を作成した。これはややソリが見られた。これの放熱板
に銀ペーストで半導体チップを接着し、ワイヤボンディ
ングした後、液状封止樹脂で封止した（図３）。このプ
リント配線板の試験結果を表１に示す。
【００４２】なお、測定方法は下記によった。 １）吸湿後の耐熱性 ：JEDEC STANDARD TEST METHOD
A113-A LEVEL3：30℃・60％RHで所定時間処理後、220
℃リフローソルダー３サイクル後の基板の異常の有無に
ついて、断面観察及び電気的チェックによって確認し
た。 ２）吸湿後の耐熱性 ：JEDEC STANDARD TEST METHOD
A113-A LEVEL2：85℃・60％RHで所定時間（Max.168hr
s.)処理後、220 ℃リフローソルダー３サイクル後の基
板の異常の有無を断面観察及び電気的チェックによって
確認した。 ３）ガラス転移温度 ：DMA 法にて測定した。 ４）プレッシャークッカー処理後の絶縁抵抗値 ： 12
1 ℃・２気圧で所定時間処理した後、25℃・60％RHで２
時間後処理し、500VDCを印加60秒で、その端子間（ライ
ン／スペース＝70μm/70μm)の絶縁抵抗値を測定した。 ５）耐マイグレーション性 ： 85℃・85％RH、50VDC
印加して端子間の絶縁抵抗値を測定した。
【００４３】
【表１】 実施例１ 実施例２ 比較例１ 比較例２ 吸湿後の耐熱性 常態 異常なし 異常なし 異常なし 異常なし 48hrs 異常なし 異常なし 異常なし 異常なし 96hrs 異常なし 異常なし 異常なし 異常なし 120hrs 異常なし 異常なし 異常なし 異常なし 144hrs 異常なし 異常なし 一部剥離 異常なし 168hrs 異常なし 異常なし 同上 一部剥離 吸湿後の耐熱性 常態 異常なし 異常なし 異常なし 異常なし 24hrs 異常なし 異常なし 一部剥離 異常なし 48hrs 異常なし 異常なし 剥離大 一部剥離 72hrs 異常なし 異常なし 同上 剥離大 96hrs 異常なし 異常なし ワイヤ 切れ 同上 120hrs 異常なし 異常なし − ワイヤ 切れ 144hrs 異常なし 異常なし − − 168hrs 異常なし 一部剥離 − − ガラス転移温度 (℃) ２３４ − − − プレッシャークッ 常態 ５×1014 − − − カー処理後の 200hrs ３×1012 絶縁抵抗 (Ω) 500hrs ４×1011 700hrs ７×1010 1000hrs １×1010 耐マイグレーショ 常態 ６×1013 − − − ン性 (Ω) 200hrs ６×1011 500hrs ３×1011 700hrs ７×1010 1000hrs ６×1010
【００４４】
【発明の効果】プリント配線板の片面に、半導体チップ
が固定され、半導体回路導体がその周囲のプリント配線
板表面に形成された回路導体とワイヤボンディングで接
続されており、少なくとも、該表面のプリント配線板上
の信号伝播回路導体が、プリント配線板の反対面に形成
された回路導体もしくは該ハンダボールでの接続用導体
パッドとスルーホール導体で結線されており、半導体チ
ップが樹脂封止されている構造の半導体プラスチックパ
ッケージであって、該プリント配線板とほぼ同じ大きさ
の金属板がプリント配線板の厚さ方向のほぼ中央に配置
され、表裏回路導体と多官能性シアン酸エステル樹脂組
成物といった耐熱性樹脂組成物で絶縁されており、金属
板に少なくとも１個以上のスルーホール径より大きい径
のクリアランスホールがあけられ、孔壁と金属板とは樹
脂組成物で絶縁されており、且つ少なくとも１個以上の
スルーホールが金属板と接続して熱放散用に使用され、
半導体チップとほぼ同じ大きさの内層の金属の一部が表
面に露出されており、該露出金属板の表面に半導体チッ
プが固定され、発生した熱はこの金属板を通して逃げる
ようにした半導体プラスチックパッケージとすることに
より、半導体チップの下面からの吸湿がなく、吸湿後の
耐熱性、すなわちポップコーン現象が大幅に改善できる
とともに、熱放散性も改善でき、加えて大量生産性にも
適しており、経済性の改善された、新規な構造の半導体
プラスチックパッケージを得ることができた。
【図面の簡単な説明】
【図１】実施例１の半導体プラスチックパッケージ製造
工程図。
【図２】比較例１の半導体プラスチックパッケージ製造
工程図。
【図３】比較例２の半導体プラスチックパッケージ製造
工程図。
【符号の説明】
ａ：液状エッチングレジスト、ｂ：金属板、ｃ：ネガフ
ィルム、ｄ：クリアランスホール、ｅ：金属箔、ｆ：プ
リプレグＢ、ｇ：プリプレグＣ、ｈ：上下回路導通用ス
ルーホール、ｉ：放熱用スルーホール、ｊ：半導体チッ
プ、ｋ：導電ペースト、ｌ：金ワイヤ、ｍ：封止樹脂、
ｎ：ハンダボール、ｏ：メッキレジスト

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 プリント配線板の片面に、半導体チップ
    が固定され、半導体回路導体がその周囲のプリント配線
    板表面に形成された回路導体とワイヤボンディングで接
    続されており、少なくとも、該表面のプリント配線板上
    の信号伝播回路導体が、プリント配線板の反対面に形成
    された回路導体もしくは該ハンダボールでの接続用導体
    パッドとスルーホール導体で結線されており、半導体チ
    ップが樹脂封止されている構造の半導体プラスチックパ
    ッケージであって、該プリント配線板とほぼ同じ大きさ
    の金属板がプリント配線板の厚さ方向のほぼ中央に配置
    され、表裏回路導体と耐熱性樹脂組成物で絶縁されてお
    り、金属板に少なくとも１個以上のスルーホール径より
    大きい径のクリアランスホールがあけられ、孔壁と金属
    板とは樹脂組成物で絶縁されており、且つ少なくとも１
    個以上のスルーホールが金属板と接続しており、半導体
    チップとほぼ同じ大きさの内層の金属の一部が表面に露
    出されており、該露出金属板の表面に半導体チップが固
    定されていることを特徴とする半導体プラスチックパッ
    ケージ。
  2. 【請求項２】 該金属板及び表層の回路用金属が銅の含
    有率95％以上の合金、或いは純銅である請求項１に記載
    の半導体プラスチックパッケージ。
  3. 【請求項３】 該絶縁樹脂組成物が、多官能性シアン酸
    エステル、該シアン酸エステルプレポリマーを必須成分
    とする熱硬化性樹脂組成物である請求項１に記載の半導
    体プラスチックパッケージ。
JP9340129A 1997-12-10 1997-12-10 半導体プラスチックパッケージ Pending JPH11176973A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP9340129A JPH11176973A (ja) 1997-12-10 1997-12-10 半導体プラスチックパッケージ
EP98310022A EP0926729A3 (en) 1997-12-10 1998-12-08 Semiconductor plastic package and process for the production thereof
US09/207,115 US6376908B1 (en) 1997-12-10 1998-12-08 Semiconductor plastic package and process for the production thereof
KR1019980054122A KR19990062959A (ko) 1997-12-10 1998-12-10 반도체 플라스틱 패키지 및 그 제조방법
TW87120501A TW401723B (en) 1997-12-10 1998-12-10 Semiconductor plastic package and process for the production thereof
US10/036,385 US6720651B2 (en) 1997-12-10 2002-01-07 Semiconductor plastic package and process for the production thereof
US10/790,039 US20040171189A1 (en) 1997-12-10 2004-03-02 Semiconductor plastic package and process for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9340129A JPH11176973A (ja) 1997-12-10 1997-12-10 半導体プラスチックパッケージ

Publications (1)

Publication Number Publication Date
JPH11176973A true JPH11176973A (ja) 1999-07-02

Family

ID=18334009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9340129A Pending JPH11176973A (ja) 1997-12-10 1997-12-10 半導体プラスチックパッケージ

Country Status (1)

Country Link
JP (1) JPH11176973A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424047B1 (en) * 1999-02-23 2002-07-23 Institute Of Microelectronics Plastic ball grid array package for passing JEDEC Level 1 Moisture Sensitivity Test
JP2009252720A (ja) * 2008-04-11 2009-10-29 Fujitsu Ltd コネクタの評価方法
JP2013143414A (ja) * 2012-01-10 2013-07-22 Hitachi Ltd 電子回路基板及び半導体装置
JP2016213375A (ja) * 2015-05-12 2016-12-15 日本精工株式会社 放熱基板及びこれを収納する放熱ケース。
CN114554732A (zh) * 2022-04-02 2022-05-27 珠海方正科技高密电子有限公司 印制电路板的制造方法
CN116101634A (zh) * 2023-03-07 2023-05-12 中国工程物理研究院总体工程研究所 一种热源的抗事故包装箱

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424047B1 (en) * 1999-02-23 2002-07-23 Institute Of Microelectronics Plastic ball grid array package for passing JEDEC Level 1 Moisture Sensitivity Test
JP2009252720A (ja) * 2008-04-11 2009-10-29 Fujitsu Ltd コネクタの評価方法
JP2013143414A (ja) * 2012-01-10 2013-07-22 Hitachi Ltd 電子回路基板及び半導体装置
JP2016213375A (ja) * 2015-05-12 2016-12-15 日本精工株式会社 放熱基板及びこれを収納する放熱ケース。
CN114554732A (zh) * 2022-04-02 2022-05-27 珠海方正科技高密电子有限公司 印制电路板的制造方法
CN114554732B (zh) * 2022-04-02 2023-05-12 珠海方正科技高密电子有限公司 印制电路板的制造方法
CN116101634A (zh) * 2023-03-07 2023-05-12 中国工程物理研究院总体工程研究所 一种热源的抗事故包装箱

Similar Documents

Publication Publication Date Title
US6396143B1 (en) Ball grid array type printed wiring board having exellent heat diffusibility and printed wiring board
WO1999059205A1 (fr) Boitier plastique pour semiconducteurs et procede de production de cartes imprimees
JPH11176973A (ja) 半導体プラスチックパッケージ
JPH11214572A (ja) 金属芯入り両面金属箔張多層板の製造方法
JP2000150714A (ja) 半導体プラスチックパッケージ用プリント配線板
JP3852510B2 (ja) 半導体プラスチックパッケージ
JPH11195745A (ja) マルチチッププラスチックパッケージ
JP2001007533A (ja) 放熱性に優れたボールグリッドアレイ型プリント配線板の製造方法
JP3985342B2 (ja) 半導体プラスチックパッケージ
JP2000150715A (ja) 金属板入りプリント配線板用銅張板の製造方法
JPH11204686A (ja) 半導体プラスチックパッケージ
JPH11238827A (ja) 金属芯の製造方法
JPH11220061A (ja) キャビティ型半導体プラスチックパッケージ
JP2000260900A (ja) 半導体プラスチックパッケージ用サブストレート
JP2000260901A (ja) 金属芯入半導体プラスチックパッケージ用多層プリント配線板
JPH11220063A (ja) 外周下部熱放散型半導体プラスチックパッケージ
JP2000077567A (ja) プリント配線板の製造方法
JP2000294678A (ja) 高熱放散型ボールグリッドアレイタイプ半導体プラスチックパッケージ用プリント配線板
JP4022972B2 (ja) 半導体プラスチックパッケージ
JPH11214563A (ja) 半導体プラスチックパッケージ
JPH11214562A (ja) 半導体プラスチックパッケージ
JP2000315749A (ja) 金属芯入りボールグリッドアレイ型半導体プラスチックパッケージ用プリント配線板
JPH11204685A (ja) 半導体プラスチックパッケージ
JPH11220066A (ja) 半導体プラスチックパッケージ用金属芯入り両面金属箔張積層板の製造方法
JPH11220062A (ja) 外周部熱放散型半導体プラスチックパッケージ