JP2003017618A - 配線基板およびこれを用いた半導体装置 - Google Patents

配線基板およびこれを用いた半導体装置

Info

Publication number
JP2003017618A
JP2003017618A JP2001197638A JP2001197638A JP2003017618A JP 2003017618 A JP2003017618 A JP 2003017618A JP 2001197638 A JP2001197638 A JP 2001197638A JP 2001197638 A JP2001197638 A JP 2001197638A JP 2003017618 A JP2003017618 A JP 2003017618A
Authority
JP
Japan
Prior art keywords
wiring
conductor layer
ground
power supply
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001197638A
Other languages
English (en)
Other versions
JP3801880B2 (ja
Inventor
Shinji Mitsuzono
晋治 満園
Shoji Hotehama
昌治 保手浜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001197638A priority Critical patent/JP3801880B2/ja
Publication of JP2003017618A publication Critical patent/JP2003017618A/ja
Application granted granted Critical
Publication of JP3801880B2 publication Critical patent/JP3801880B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 各信号配線間の特性インピーダンスの不整合
を少なくし、反射ノイズの発生を低減できるとともに、
接地または電源導体層の膨れや剥れのない配線基板およ
びそれを用いた半導体装置を提供する。 【解決手段】 信号配線8および接地9または電源配線
10を有する配線導体層3と配線導体層3に絶縁層2を介
して対向配置された接地4または電源導体層5とを具備
した配線基板11であって、接地4または電源導体層5
は、接地9または電源配線10と対向して配列された多数
の開口部7を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を搭載
するために用いられる配線基板およびこの配線基板に半
導体素子を搭載して成る半導体装置に関する。
【0002】
【従来の技術】一般に、現在の電子機器は、移動体通信
機器に代表されるように小型・薄型・軽量・高性能・高
機能・高品質・高信頼性が要求されてきており、このよ
うな電子機器に搭載される電子装置も小型・高密度化が
要求されるようになってきている。そのため、半導体装
置を構成する配線基板にも小型化・薄型化・多端子化が
求められてきており、それを実現するために信号配線等
の配線の幅を細くするとともにその間隔を狭くし、さら
に配線の多層化・配線間を接続する貫通導体の小径化に
より高密度配線化が図られている。
【0003】このような高密度配線が可能な配線基板と
して、ビルドアップ法を採用して製作された配線基板が
知られている。ビルドアップ法とは、例えば、ガラスク
ロスやアラミド不布織等の補強材に耐熱性や耐薬品性を
有するエポキシ樹脂に代表される熱硬化性樹脂を含浸さ
せて複合化した絶縁基板上に、間に導体層を挟んでエポ
キシ樹脂等の熱硬化性樹脂から成る接着材を塗布して絶
縁層を形成するとともに絶縁層を加熱硬化させた後、導
体層上部の絶縁層にレーザで径が50〜200μm程度の貫
通孔を穿設し、しかる後、絶縁層表面を化学粗化し、さ
らに無電解銅めっき法および電解銅めっき法を用いて貫
通孔側面および貫通孔底面の導体層上に導体膜を被着し
て貫通導体を形成するとともに絶縁層表面に貫通導体と
接続する導体層を形成し、さらに、絶縁層や貫通導体・
導体層の形成を複数回繰り返すことにより配線基板を製
作する方法である。
【0004】このような配線基板の導体層は、用途によ
って、電源導体層・接地導体層および配線導体層に機能
化されている。このうち電源導体層は、配線基板に実装
される半導体素子に電源を供給する機能を有し、絶縁層
の略全面をめっきしたベタパターンの薄膜導体から成
る。また、配線導体層は、電気信号を電磁波障害なしに
伝播させるための機能を有し、所定の回路形状にパター
ン化した薄膜導体から構成されている。このような配線
導体層は、信号配線および接地または電源配線から成
り、信号配線間のクロストークノイズを低減するため
に、接地または電源配線が信号配線間に配置されてい
る。さらに、接地導体層は、電源導体層や信号導体層を
流れる電流によって発生する電磁波をシールドし、他の
配線導体層に生じるノイズを防止する機能を有し、電源
導体層と同様に絶縁層の略全面をめっきしたベタパター
ンの薄膜導体から成る。このような役割を担う電源導体
層・接地導体層および配線導体層は、それぞれ配線基板
の表面に設けた外部電気回路接続用の導体用パッドに貫
通導体を介して電気的に接続され、配線基板に実装され
る半導体素子への電力の供給・信号の伝達あるいは電磁
波のシールドを行うことができるような積層構造に配置
されている。そして、配線導体層などから発生する電磁
波を、接地導体層で渦電流に変換することによってシー
ルドし、かかるシールド効果によって他の配線導体層で
クロストークノイズが発生しないように構成されてい
る。
【0005】なお、電源導体層および接地導体層のベタ
パターンには、絶縁層の樹脂が硬化する際に発生するガ
スを逃すため、および、積層する絶縁層同士の密着性を
向上させるために格子状に配列された開口部が設けられ
ている。このような格子状に配列された開口部は、配線
基板を平面視した時に、電源導体層および接地導体層の
略全面にわたって配列されている。
【0006】
【発明が解決しようとする課題】しかしながら従来の配
線基板では、これを平面視した時に、電源導体層および
接地導体層に形成された開口部が電源導体層および接地
導体層の略全面にわたって格子状に配列されていること
から、信号配線によっては、絶縁層を介して配置された
電源導体層および接地導体層に形成された開口部と重な
って形成されたりあるいは開口部と重ならずに形成さ
れ、この結果、各信号配線間で特性インピーダンスが異
なってしまい、高周波信号領域で特性インピーダンスの
不整合による反射ノイズが発生し、搭載する半導体素子
が誤作動してしまうという問題点を有していた。
【0007】また、従来の配線基板は、その開口部の面
積が大きすぎるとベタパターンによるシールド効果が小
さくなり、信号の漏れによるクロストークノイズが発生
してしまい、逆に開口部の面積が小さすぎると絶縁層の
樹脂が硬化する際に発生するガスが容易に抜けることが
できず、接地または電源導体層が膨れたり剥れたりしま
うという問題点を有していた。
【0008】本発明は、かかる従来技術の問題点に鑑み
完成されたものであり、その目的は、各信号配線間の特
性インピーダンスの不整合を小さくして反射ノイズの発
生を低減するとともに、接地または電源導体層の膨れや
剥れのない配線基板およびそれを用いた半導体装置を提
供するものである。
【0009】
【課題を解決するための手段】本発明の配線基板は、信
号配線および接地または電源配線を有する配線導体層と
この配線導体層に絶縁層を介して対向配置された接地ま
たは電源導体層とを具備した配線基板であって、接地ま
たは電源導体層は、接地または電源配線と対向して配列
された多数の開口部を有することを特徴とするものであ
る。
【0010】また、本発明の配線基板は、上記構成にお
いて、開口部の接地または電源配線と直交する方向の幅
が接地または電源配線の幅の1〜5倍であることを特徴
とするものである。
【0011】さらに、本発明の半導体装置は、上記の配
線基板の表面に信号配線と電気的に接続された半導体素
子の実装用電極を有するとともに、この実装用電極に半
導体素子の電極を電気的に接続して成ることを特徴とす
るものである。
【0012】本発明の配線基板によれば、接地または電
源導体層が接地または電源配線と対向して配列された多
数の開口部を有することから、絶縁層の樹脂が硬化する
際に発生するガスを容易に逃がすことができ、接地また
は電源導体層に膨れや剥れのない配線基板とすることが
できる。また、接地または電源配線と対向して配列され
た接地または電源導体層の多数の開口部が絶縁層の樹脂
が硬化する際に発生するガスを容易に逃がすことから、
接地または電源導体層の信号配線に対向する領域に開口
部を形成する必要はなく、その結果、各信号配線間の特
性インピーダンスの不整合を小さくして反射ノイズの発
生を低減することが可能となり、高周波信号領域におい
ても搭載する半導体素子の誤作動を防止することが可能
となる。さらに、信号配線に対する接地および電源導体
層のシールド効果を高めることが可能となり、高周波領
域における信号配線間のクロストークノイズが低減でき
る。
【0013】また、本発明の配線基板によれば、接地ま
たは電源配線と直交する方向の幅を接地または電源配線
の幅の1〜5倍としたことから、絶縁層の樹脂が硬化す
る際に発生するガスを容易に逃がすことができるととも
に、積層する絶縁層同士の密着性を向上させることがで
きる。
【0014】さらに、本発明の半導体装置によれば、上
記の配線基板の表面に信号配線と電気的に接続された半
導体素子の実装用電極を有するとともに、実装用電極に
半導体素子の電極を電気的に接続して成ることから、特
性インピーダンスの変動のない、高周波信号領域でも安
定的に信号伝達のできる半導体装置とすることができ
る。
【0015】
【発明の実施の形態】次に、本発明の多層配線基板およ
びこれを用いた半導体装置を添付の図面に基づいて詳細
に説明する。
【0016】図1は、本発明の配線基板に半導体素子を
搭載して成る半導体装置の実施の形態の一例を示す断面
図であり、図2は、本発明の配線基板の配線導体層と接
地導体層とを平面視した時の実施の形態の一例を示す要
部拡大透過平面図である。なお、図2の例では接地導体
層を図示したが、接地導体層が電源導体層であってもよ
い。
【0017】これらの図において、1は絶縁基板、2は
絶縁層、3は配線導体層、4は接地導体層、5は電源導
体層、6は貫通導体、7は開口部、8は信号配線、9は
接地配線、10は電源配線で、主にこれらで本発明の配線
基板11が構成される。また、この配線基板11に半導体素
子12を搭載し実装用電極13と電気的に接続することによ
り本発明の半導体装置14と成る。なお、本発明の配線基
板11の配線導体層3は、信号配線8および接地配線9・
電源配線10から成り、接地導体層4および電源導体層5
には、開口部7が形成されている。
【0018】配線基板11は、半導体素子12を支持する支
持部材としての機能を有し、絶縁基板1の表面および/
または裏面の主面に複数の絶縁層2を積層することによ
って形成されている。
【0019】配線基板11を構成する絶縁基板1は、絶縁
層2の支持体としての機能を有し、例えばガラスクロス
−エポキシ樹脂やガラスクロス−ビスマレイミドトリア
ジン樹脂・ガラスクロス−ポリフェニレンエーテル樹脂
・アラミド繊維−エポキシ樹脂等の樹脂材料から成り、
常法により製作される。また、絶縁基板1の主面には、
電源導体層5等の導体層が被着形成されており、これら
の導体層は、絶縁基板1内部に形成されたスルーホール
導体1aで電気的に接続されている。さらに、絶縁基板
1の主面には、銅や金・ニッケル・アルミニウム等の金
属薄膜からなる配線導体層3や接地導体層4・電源導体
層5が絶縁層3を介して積層されている。
【0020】絶縁層2は、配線導体層3や接地導体層4
・電源導体層5を支持する支持部材として機能し、例え
ばエポキシ樹脂やビスマレイミドトリアジン樹脂・ポリ
フェニレンエーテル樹脂等の熱硬化性樹脂とエラストマ
ーと無機絶縁性フィラーとから成る。なお、後述する配
線導体層3や接地導体層4・電源導体層5等の金属薄膜
との密着性を良好となすために、表面を粗化できる熱可
塑性樹脂成分を含有してもよい。
【0021】このような絶縁層2は、例えばエポキシ樹
脂と熱可塑性樹脂・エラストマー・無機絶縁性フィラー
に溶剤等を添加した混合物を混練して液状ワニスを得、
この液状ワニスをポリエチレンテレフタレート(PE
T)製離型シート上に塗布し、60〜100℃の温度で乾燥
することによりフィルム状に成形される。また、絶縁層
2には、炭酸ガスレーザやYAGレーザ・UVレーザ等
の従来周知のレーザを用いて直径が30〜300μm程度の
貫通孔が形成されるとともに、その内部に銅や金・ニッ
ケル・アルミニウム等の金属薄膜を被着して、配線導体
層3等同士を電気的に接続する貫通導体6が形成されて
いる。なお、絶縁層2となる乾燥後のフィルムは、エラ
ストマーを含有することから、フィルム上面にポリエチ
レンシートを積層し、ロール状に巻き取ることにより容
易に貯蔵できる。また、フィルムの厚さは自由に設定す
ることができるが、絶縁性の観点から20〜100μmの範
囲の厚さが好ましい。さらに、絶縁層2は、このフィル
ムを絶縁基板1表面に真空ラミネータを用いて圧着し、
オーブンで熱硬化することにより積層される。
【0022】また、絶縁層2間には、配線導体層3や接
地導体層4・電源導体層5が形成され、これらは前述の
貫通導体6で電気的に接続されている。このような配線
導体層3や接地導体層4・電源導体層5は、配線基板11
に搭載される半導体素子12を外部電気回路基板(図示せ
ず)に電気的に接続する導電路としての機能を有する。
接地導体層4および電源導体層5は、絶縁層2の略全面
にベタパターン状に形成されており、また、絶縁層2を
乾燥・硬化する際に発生するガスを逃すため、および絶
縁層2同士の密着性向上のために、多数の開口部7が形
成されている。
【0023】なお、接地導体層4および電源導体層5
は、配線導体層3と異なる絶縁層2の表面に、接地導体
層4と電源導体層5とで配線導体層3を上下から挟み込
むように配置されおり、配線導体層3から発生する電磁
波を、接地導体層4で渦電流に変換することによってシ
ールドし、他の配線導体層3でクロストークノイズが発
生しないようにしている。また、配線導体層3は、幅が
20〜100μm程度の信号配線8および接地配線9または
電源配線10から構成されており、信号配線8間のクロス
トークノイズを低減するために信号配線8と接地配線9
または電源配線10とが交互に配置されている。
【0024】配線導体層3や接地導体層4・電源導体層
5・貫通導体6を形成する金属材料としては、電気抵抗
値が低いという観点からは銅や金・ニッケル・アルミニ
ウム等の金属が好ましく、安価という観点からは銅が好
ましい。なお、金属薄膜の厚みは、高速の信号を伝達さ
せるという観点からは3μm以上であることが好まし
く、金属薄膜を絶縁基板1や絶縁層2に被着形成する際
に金属薄膜に大きな応力を残留させず、金属薄膜が絶縁
基板1や絶縁層2から剥離しにくいものとするためには
50μm以下としておくことが好ましい。
【0025】このような金属薄膜は、次に述べる方法に
より形成される。まず、絶縁層2の所望の個所に、例え
ば炭酸レーザを用いて貫通孔を形成した後に、絶縁層2
の表面および貫通孔内壁を過マンガン酸塩類水溶液等の
粗化液に浸漬して粗化する。次に、絶縁層2の表面およ
び貫通孔内壁を無電解めっきの触媒と成る例えばパラジ
ウムの水溶液中に浸漬して絶縁層2表面と貫通孔内壁に
触媒を被着させ、さらに、硫酸銅・ロッセル塩・ホルマ
リン・EDTAナトリウム塩・安定剤等から成る無電解
めっき液に約30分間浸漬して、数μmの無電解銅めっき
膜を析出させる。そして次に、絶縁層2の表面に感光性
ドライフィルムレジストをラミネートし露光と現像によ
り薄膜導体と成る所定の配線パターンを形成し、しかる
後に、硫酸・硫酸銅5水和物・塩素・光沢剤等から成る
電解銅めっき液に数A/dm2の電流を印加しながら数
時間浸漬することにより貫通導体6が貫通孔内壁や内部
に形成される。さらにまた、水酸化ナトリウムを用いて
感光性ドライフィルムレジストを剥離し、しかる後、硫
酸・過酸化水素水溶液でめっき膜表面をエッチングする
ことにより、絶縁層2の表面に配線導体層3や接地導体
層4・電源導体層5が形成される。
【0026】そして、このような配線導体層3や接地導
体層4・電源導体層5・貫通導体6を形成した絶縁層2
の上面に、絶縁層2を積層するとともに上記と同じ工程
を繰り返して配線導体層3や接地導体層4・電源導体層
5・貫通導体6を形成し、さらにこれを複数回繰り返す
ことにより絶縁層2が複数層積層される。
【0027】本発明の配線基板11においては、接地導体
層4または電源導体層5に形成する多数の開口部7を、
接地配線9または電源配線10と対向して配列することが
好ましく、また、このことが重要である。
【0028】本発明の配線基板11によれば、接地導体層
4または電源導体層5が接地配線9または電源配線10と
対向して配列された多数の開口部7を有することから、
絶縁層2の樹脂が硬化する際に発生するガスを容易に逃
がすことができ、接地導体層4または電源導体層5に膨
れや剥れのない配線基板11とすることができる。また、
接地配線9または電源配線10と対向して配列された接地
導体層4または電源導体層5の多数の開口部7が絶縁層
2の樹脂が硬化する際に発生するガスを容易に逃がすこ
とから、接地導体層4または電源導体層5の信号配線8
に対向する領域に開口部7を形成する必要はなく、その
結果、各信号配線8間の特性インピーダンスの不整合を
小さくして反射ノイズの発生を低減することが可能とな
り、高周波信号領域においても搭載する半導体素子12の
誤作動を防止することが可能となる。さらに、信号配線
8に対する接地導体層4および電源導体層5のシールド
効果を高めることが可能となり、高周波領域における信
号配線8間のクロストークノイズが低減できる。
【0029】なお、ここで反射ノイズとは、特性インピ
ーダンスの不整合により電圧反射が生じることにより信
号配線8の波形が階段的に乱れる現象であり、特に、高
周波領域では、小さな特性インピーダンスの不整合でも
反射ノイズが生じ易く、これにより配線基板11に搭載さ
れている半導体素子12が誤作動することがある。
【0030】さらに、本発明の配線基板11においては、
開口部7の接地配線9または電源配線10と直交する方向
の幅が接地配線9または電源配線10の幅の1〜5倍であ
ることが好ましく、また、このことが重要である。開口
部7の接地配線9または電源配線10と直交する方向の幅
を接地配線9または電源配線10の幅の1〜5倍とするこ
とにより、絶縁層2の樹脂が硬化する際に発生するガス
を容易に逃がすことができるとともに、積層する絶縁層
2同士の密着性を向上させることができる。なお、開口
部7の接地配線9または電源配線10と直交する方向の幅
が接地配線9または電源配線10の幅の1倍より小さいと
絶縁層2の樹脂が硬化する際に発生するガスが容易に抜
けることができず、接地導体層4または電源導体層5が
膨れたり剥れたりしてしまう傾向にあり、5倍より大き
いと接地導体層4または電源導体層5のシールド効果が
小さくなり、クロストークノイズが発生し半導体素子12
が誤作動してしまう危険性がある。従って、開口部7の
大きさは、接地配線9または電源配線10の幅の1〜5倍
であることが好ましい。
【0031】また、開口部7の形状は、正方形や長方形
・正六角形等の多角形や、円や楕円形状であり、開口部
7の接地配線9または電源配線10と直交する方向の幅と
はこれらの各辺の長さや直径である。さらに、開口部7
の接地配線9または電源配線10と平行な方向の幅は、接
地配線9または電源配線10と直交する方向の幅の0.5〜
3倍程度となっている。
【0032】なお、クロストークノイズとは、信号が容
量結合や誘電結合により他の信号配線8へ誘起されて生
じる現象であり、本発明においては、信号配線8の上下
に絶縁層2を介して接地導体層4または電源導体層5を
配置しているので、信号配線8から発生する電磁波を、
接地導体層4または電源導体層5で渦電流に変換するこ
とによってシールドし、かかるシールド効果によって他
の信号配線8でノイズが発生しないようにしている。
【0033】かくして、本発明の配線基板11によれば、
接地導体層4または電源導体層5が接地配線9または電
源配線10と対向して配列された多数の開口部7を有する
ことから、絶縁層2の樹脂が硬化する際に発生するガス
を容易に逃がすことができ、接地導体層4または電源導
体層5に膨れや剥れのない配線基板11とすることができ
る。また、接地配線9または電源配線10と対向して配列
された接導体層4または電源導体層5の多数の開口部7
が絶縁層2の樹脂が硬化する際に発生するガスを容易に
逃がすことから、接地導体層4または電源導体層5の信
号配線8に対向する領域に開口部7を形成する必要はな
く、その結果、各信号配線8間の特性インピーダンスの
不整合を小さくして反射ノイズの発生を低減することが
可能となり、高周波信号領域においても搭載する半導体
素子12の誤作動を防止することが可能となる。さらに、
信号配線8に対する接地導体層4および電源導体層5の
シールド効果を高めることが可能となり、高周波領域に
おける信号配線8間のクロストークノイズが低減でき
る。
【0034】なお、配線基板11に半導体素子12を実装す
る際の熱履歴から絶縁層2および実装用電極13を保護す
るために、絶縁層2の最外層表面に感光性樹脂から成る
耐半田樹脂層15を被着形成してもよい。また、この場
合、耐半田樹脂層15の実装用電極13上部には露光・現像
により実装用電極13と半導体素子12の電極とを接続する
導体バンプ16用の開口が形成される。さらに、開口底の
実装用電極13表面にニッケル・金等の良導電性で耐腐蝕
性に優れた金属をめっき法により1〜20μmの厚さに被
着させておくと、実装用電極13表面の酸化腐食を有効に
防止できるとともに実装用電極13と導体バンプ16との接
続を良好とすることができる。
【0035】また、本発明の半導体装置14は、配線基板
11表面の実装用電極13と半導体素子12の電極とを導体バ
ンプ16を介して電気的に接続することによって形成され
る。
【0036】なお、実装用電極13上に被着された耐半田
樹脂層15の開口の形状は円形状であることが望ましく、
さらに、それらの径はフィリップチップ側が50〜300μ
m、ボールグリッドアレイ側が300〜800μmの範囲とす
ることが好ましい。
【0037】導体バンプ16は、実装用電極13と半導体素
子12の各電極とを電気的に接続する機能を有し、配線基
板11表面の実装用電極13上に半田等の金属により形成さ
れている。このような導体バンプ16は、金や鉛−錫・錫
−亜鉛・錫−銀−ビスマス等の合金の導電材料から成
り、例えば導電材料が鉛−錫から成る半田の場合、鉛−
錫から成るぺーストを耐半田樹脂層15の開口にスクリー
ン印刷法によって印刷、あるいは鉛−錫から成る半田ボ
ールを耐半田樹脂層15の開口に載置した後、リフロー炉
を通すことによって実装用電極13上に半球状に固着形成
される。しかる後、半導体素子12を導体バンプ16上に載
置し、リフロー炉を通すことによって実装用電極13と半
導体素子12の各回路とが電気的に接続される。なお、半
導体素子12と配線基板11表面との間に、熱硬化性樹脂と
フィラーとから成るアンダーフィル材17を注入すること
によって、導体バンプ16が保護されるとともに半導体素
子12が配線基板11に強固に固着される。
【0038】かくして、本発明の半導体装置14によれ
ば、上記の配線基板11の表面に信号配線8と電気的に接
続された半導体素子12の実装用電極13を有するととも
に、実装用電極13に半導体素子12の電極を電気的に接続
して成ることから、配線基板11を平面視した時に、信号
配線8と開口部7とが重ならず、特性インピーダンスが
変動しないので、高周波信号領域でも安定的に信号が伝
達される半導体装置14とすることができる。
【0039】なお、本発明の配線基板11および半導体装
置14は上述の実施例に限定されるものではなく、本発明
の要旨を逸脱しない範囲であれば種々の変更は可能であ
ることは言うまでもない。
【0040】
【発明の効果】本発明の配線基板によれば、接地または
電源導体層が接地または電源配線と対向して配列された
多数の開口部を有することから、絶縁層の樹脂が硬化す
る際に発生するガスを容易に逃がすことができ、接地ま
たは電源導体層に膨れや剥れのない配線基板とすること
ができる。また、接地または電源配線と対向して配列さ
れた接地または電源導体層の多数の開口部が絶縁層の樹
脂が硬化する際に発生するガスを容易に逃がすことか
ら、接地または電源導体層の信号配線に対向する領域に
開口部を形成する必要はなく、その結果、各信号配線間
の特性インピーダンスの不整合を小さくして反射ノイズ
の発生を低減することが可能となり、高周波信号領域に
おいても搭載する半導体素子の誤作動を防止することが
可能となる。さらに、信号配線に対する接地および電源
導体層のシールド効果を高めることが可能となり、高周
波領域における信号配線間のクロストークノイズが低減
できる。
【0041】また、本発明の配線基板によれば、接地ま
たは電源配線と直交する方向の幅を接地または電源配線
の幅の1〜5倍としたことから、絶縁層の樹脂が硬化す
る際に発生するガスを容易に逃がすことができるととも
に、積層する絶縁層同士の密着性を向上させることがで
きる。
【0042】さらに、本発明の半導体装置によれば、上
記の配線基板の表面に信号配線と電気的に接続された半
導体素子の実装用電極を有するとともに、実装用電極に
半導体素子の電極を電気的に接続して成ることから、特
性インピーダンスの変動のない、高周波信号領域でも安
定的に信号伝達のできる半導体装置とすることができ
る。
【図面の簡単な説明】
【図1】本発明の配線基板に半導体素子を搭載して成る
半導体装置の実施の形態の一例を示す断面図である。
【図2】本発明の配線基板の配線導体層と接地導体層と
を平面視した時の実施の形態の一例を示す要部拡大透過
平面図である。
【符号の説明】
1・・・・・・・絶縁基板 2・・・・・・・絶縁層 3・・・・・・・配線導体層 4・・・・・・・接地導体層 5・・・・・・・電源導体層 7・・・・・・・開口部 8・・・・・・・信号配線 9・・・・・・・接地配線 10・・・・・・・電源配線 11・・・・・・・配線基板 12・・・・・・・半導体素子 13・・・・・・・実装用電極 14・・・・・・・半導体装置

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 信号配線および接地または電源配線を有
    する配線導体層と該配線導体層に絶縁層を介して対向配
    置された接地または電源導体層とを具備した配線基板で
    あって、前記接地または電源導体層は、前記接地または
    電源配線と対向して配列された多数の開口部を有するこ
    とを特徴とする配線基板。
  2. 【請求項2】 前記開口部は、前記接地または電源配線
    と直交する方向の幅が前記接地または電源配線の幅の1
    〜5倍であることを特徴とする請求項1記載の配線基
    板。
  3. 【請求項3】 請求項1または請求項2記載の配線基板
    の表面に前記信号配線と電気的に接続された半導体素子
    の実装用電極を有するとともに、該実装用電極に前記半
    導体素子の電極を電気的に接続して成ることを特徴とす
    る半導体装置。
JP2001197638A 2001-06-29 2001-06-29 配線基板およびこれを用いた半導体装置 Expired - Fee Related JP3801880B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001197638A JP3801880B2 (ja) 2001-06-29 2001-06-29 配線基板およびこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001197638A JP3801880B2 (ja) 2001-06-29 2001-06-29 配線基板およびこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2003017618A true JP2003017618A (ja) 2003-01-17
JP3801880B2 JP3801880B2 (ja) 2006-07-26

Family

ID=19035204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001197638A Expired - Fee Related JP3801880B2 (ja) 2001-06-29 2001-06-29 配線基板およびこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP3801880B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012035681A1 (ja) * 2010-09-17 2012-03-22 パナソニック株式会社 プリント基板
JPWO2019208022A1 (ja) * 2018-04-25 2021-03-18 株式会社村田製作所 アンテナモジュールおよびそれを搭載した通信装置
CN114025465A (zh) * 2021-09-27 2022-02-08 中国航空无线电电子研究所 一种带隔离结构的pcb板
WO2024029628A1 (ja) * 2022-08-05 2024-02-08 京セラ株式会社 配線基板、配線基板を用いた電子部品実装用パッケージおよび電子モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012035681A1 (ja) * 2010-09-17 2012-03-22 パナソニック株式会社 プリント基板
JPWO2019208022A1 (ja) * 2018-04-25 2021-03-18 株式会社村田製作所 アンテナモジュールおよびそれを搭載した通信装置
CN114025465A (zh) * 2021-09-27 2022-02-08 中国航空无线电电子研究所 一种带隔离结构的pcb板
WO2024029628A1 (ja) * 2022-08-05 2024-02-08 京セラ株式会社 配線基板、配線基板を用いた電子部品実装用パッケージおよび電子モジュール

Also Published As

Publication number Publication date
JP3801880B2 (ja) 2006-07-26

Similar Documents

Publication Publication Date Title
WO2017022715A1 (ja) 多層フレキシブルプリント配線板およびその製造方法
WO2004093508A1 (ja) フレックスリジッド配線板
JP3853219B2 (ja) 半導体素子内蔵基板および多層回路基板
JP5311653B2 (ja) 配線基板
CN211909269U (zh) 树脂多层基板、电子部件及其安装构造
JP2003273525A (ja) 配線基板
JP4540262B2 (ja) 配線基板およびこれを用いた半導体装置
JP5473074B2 (ja) 配線基板
JP2002261455A (ja) 多層配線基板およびこれを用いた電子装置
JP3801880B2 (ja) 配線基板およびこれを用いた半導体装置
JP2003198146A (ja) 多層配線基板およびこれを用いた電子装置
JP5432800B2 (ja) 配線基板の製造方法
JP2002319750A (ja) プリント配線基板、半導体装置、及び、これらの製造方法
JP2003224227A (ja) 配線基板およびこれを用いた半導体装置
JP2004063929A (ja) 配線基板およびこれを用いた電子装置
US11277910B2 (en) Wiring substrate
JP2005019732A (ja) 配線基板およびこれを用いた電子装置
JP2005136042A (ja) 配線基板及び電気装置並びにその製造方法
JP2004241496A (ja) 配線基板およびこれを用いた電子装置
JP4508540B2 (ja) 配線基板および電子装置
JP2006066597A (ja) プリント配線板
KR100704927B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
JP3840148B2 (ja) 配線基板およびこれを用いた電子装置
JP4492071B2 (ja) 配線基板の製造方法
JP2004063531A (ja) 配線基板およびこれを用いた電子装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3801880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140512

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees