WO2012035681A1 - プリント基板 - Google Patents

プリント基板 Download PDF

Info

Publication number
WO2012035681A1
WO2012035681A1 PCT/JP2011/002387 JP2011002387W WO2012035681A1 WO 2012035681 A1 WO2012035681 A1 WO 2012035681A1 JP 2011002387 W JP2011002387 W JP 2011002387W WO 2012035681 A1 WO2012035681 A1 WO 2012035681A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
signal wiring
signal
wiring pattern
pattern
Prior art date
Application number
PCT/JP2011/002387
Other languages
English (en)
French (fr)
Inventor
上山高歳
梶村利之
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2012035681A1 publication Critical patent/WO2012035681A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors

Definitions

  • the present invention relates to a printed circuit board, and more particularly to a technology for reducing a wiring load capacity.
  • electronic devices are configured by mounting a plurality of electronic components such as semiconductor integrated circuits on a printed circuit board, and electrical signals are transmitted between these electronic components through a signal wiring pattern formed on the printed circuit board. ing.
  • the signal wiring pattern also includes an observation signal wiring that transmits the electrical signal from the electronic component to the outside in order to observe the electrical signal of the electronic component. It may be included (for example, Patent Documents 1 and 2).
  • the signal waveform of the electric signal transmitted by the signal wiring pattern deteriorates significantly.
  • the electronic component may malfunction, or the electrical signal of the electronic component may not be observed accurately.
  • the driving capability of drivers that drive electronic components has become lower, so the degradation of the signal waveform due to the wiring load capacity of the signal wiring pattern tends to become more prominent. is there.
  • an object of the present invention is to provide a printed circuit board that can reduce the deterioration of the signal waveform due to the wiring load capacity of the signal wiring pattern.
  • a printed circuit board includes an insulating layer, a signal wiring layer and a reference wiring layer that are stacked with the insulating layer interposed therebetween, and a signal wiring pattern is formed in the signal wiring layer.
  • a reference wiring pattern for transmitting a reference voltage is formed, and at least a part of the reference wiring pattern is opposed to at least a part of the signal wiring pattern with the insulating layer interposed therebetween.
  • One or a plurality of missing portions are formed in a portion of the reference wiring pattern that faces the signal wiring pattern.
  • the wiring load capacity of the signal wiring pattern can be reduced, and the deterioration of the signal waveform (the waveform of the electric signal transmitted by the signal wiring pattern) due to the wiring load capacity of the signal wiring pattern can be reduced.
  • the reference wiring that constitutes a part of the reference wiring pattern faces the signal wiring that constitutes a part of the signal wiring pattern across the insulating layer, and the portion of the reference wiring that faces the signal wiring
  • the missing portion formed in (1) may have a linear shape extending along the signal wiring.
  • a reference wiring that constitutes a part of the reference wiring pattern faces a signal wiring that constitutes a part of the signal wiring pattern across the insulating layer, and a part of the reference wiring that faces the signal wiring
  • the missing portion formed in (1) may have a circular shape with a diameter shorter than the line width of the signal wiring.
  • a reference wiring that constitutes a part of the reference wiring pattern faces a signal wiring that constitutes a part of the signal wiring pattern across the insulating layer, and a part of the reference wiring that faces the signal wiring
  • the missing portion formed in the above may have a rectangular shape smaller than a square having the line width of the signal wiring as one side.
  • the printed circuit board includes an insulating layer, a reference wiring pattern and a signal wiring pattern formed on a surface on which the insulating layer is formed, and the reference wiring pattern transmits a reference voltage. And at least a part of the reference wiring pattern is formed to face at least a part of the signal wiring pattern, and a side part of the side face of the reference wiring pattern that faces the signal wiring pattern One or a plurality of recesses are formed.
  • the wiring load capacity of the signal wiring pattern can be reduced, and the deterioration of the signal waveform (the waveform of the electric signal transmitted by the signal wiring pattern) due to the wiring load capacity of the signal wiring pattern can be reduced.
  • the first and second reference wirings that constitute a part of the reference wiring pattern are opposed to each other across the signal wiring that constitutes a part of the signal wiring pattern, and the first wiring is opposed to the signal wiring.
  • the concave portions formed on the side surfaces of the second reference wiring may be arranged so as to be line symmetric with respect to the signal wiring.
  • the first and second reference wirings constituting a part of the reference wiring pattern are opposed to each other across the signal wiring constituting a part of the signal wiring pattern, and the first wiring is opposed to the signal wiring.
  • the concave portions formed on the side surfaces of each of the second reference wirings may be arranged so as to alternate with the signal wiring interposed therebetween.
  • the signal waveform deterioration due to the wiring load capacity of the signal wiring pattern can be reduced.
  • FIG. 3 is a cross-sectional view showing an example of the structure of a printed circuit board according to Embodiment 1.
  • the top view which showed an example of the signal wiring pattern.
  • the top view which showed an example of the reference
  • the top view which showed an example of the structure of signal wiring and reference
  • the perspective view which showed an example of the structure of signal wiring and reference
  • FIG. 2 Sectional drawing which showed an example of the structure of the printed circuit board by Embodiment 2.
  • FIG. The top view which showed an example of the structure of signal wiring and reference
  • FIG. 1 shows an example of the structure of a printed circuit board according to the first embodiment.
  • the printed circuit board 1 has a multilayer structure in which insulating layers and wiring layers are alternately stacked.
  • the printed circuit board 1 includes insulating layers 11, 12, and 13, a signal wiring layer 14, a reference wiring layer 15, a reference wiring layer 16, and a signal wiring layer 17 that are stacked with the insulating layers 11, 12, and 13 interposed therebetween. Is provided.
  • the printed circuit board 1 is used as a signal observation substrate of a semiconductor device having a POP (Package on Package) structure.
  • the printed circuit board 1 is sandwiched between the semiconductor integrated circuits 31 and 32.
  • the printed circuit board 1 may be provided with the signal wiring layer 14, the insulating layer 11, and the reference wiring layer 15 (that is, one having a two-layer structure).
  • a signal wiring pattern 101 made of an electric conductor is formed on the signal wiring layer 14.
  • the signal wiring pattern 101 includes one or a plurality of signal wirings for transmitting a predetermined electric signal (here, a signal from the semiconductor integrated circuit 31).
  • a signal wiring pattern 104 made of an electric conductor is formed in the signal wiring layer 17, and the signal wiring pattern 104 is a predetermined electric signal (here, from the semiconductor integrated circuit 32). Signal) for transmitting a signal).
  • a reference wiring pattern 102 made of an electric conductor is formed on the reference wiring layer 15.
  • the reference wiring pattern is configured by one or a plurality of reference wirings for supplying a reference voltage (for example, a ground voltage or a power supply voltage). Further, at least part of the reference wiring pattern 102 faces at least part of the signal wiring pattern 101 with the insulating layer 11 interposed therebetween.
  • a reference voltage for example, a ground voltage or a power supply voltage
  • the reference wiring pattern 102 faces at least part of the signal wiring pattern 101 with the insulating layer 11 interposed therebetween.
  • one or a plurality of missing portions 111 are formed in a portion of the reference wiring pattern 102 that faces the signal wiring pattern 101. In FIG. 2 and FIG. 3, the missing portion 111 is omitted for simplification of illustration.
  • a reference wiring pattern 103 made of an electric conductor is formed in the reference wiring layer 16, and the reference wiring pattern is constituted by one or a plurality of reference wirings for supplying a reference voltage. . Further, at least a part of the reference wiring pattern 103 is opposed to at least a part of the signal wiring pattern 104 with the insulating layer 11 interposed therebetween, and one or a plurality of reference wiring patterns 103 are opposed to the signal wiring pattern 104. The missing part is formed.
  • the signal wiring patterns 101 and 104 may be electrically connected to the reference wiring patterns 102 and 103 through the vias 105.
  • the signal wiring layer 17 (signal wiring pattern 104), the insulating layer 13, and the reference wiring layer 16 (reference wiring pattern 103) are respectively connected to the signal wiring layer 14 (signal wiring pattern 101), the insulating layer 11, and the reference wiring. Since it has a structure similar to that of the layer 15 (reference wiring pattern 102), the signal wiring layer 14 (signal wiring pattern 101), the insulating layer 11, and the reference wiring layer 15 (reference wiring pattern 102) will be exemplified below. explain.
  • the wiring load capacity of the signal wiring 101a includes the area of the portion where the signal wiring 101a and the reference wiring 102a face each other (opposing area), the signal wiring layer 14 including the signal wiring 101a, and the reference wiring layer 15 including the reference wiring 102a. And the dielectric constant of the insulating layer 11 sandwiched between the signal wiring layer 14 and the reference wiring layer 15. Therefore, by forming one or a plurality of missing portions 111 in the portion 121 of the reference wiring 102a facing the signal wiring 101a, the facing area can be reduced, and as a result, the wiring load capacity of the signal wiring 101a is reduced. it can.
  • the waveform of the electrical signal transmitted by the signal wiring 101a is a missing portion in the reference wiring 102a.
  • the waveform is as shown in FIG. 7b.
  • the waveform is as shown in FIG. 7c. In this way, by forming one or a plurality of missing portions 111 in the reference wiring 102a, it is possible to suppress waveform distortion of the electrical signal transmitted by the signal wiring 101a.
  • the wiring load capacity of the signal wiring pattern 101 can be reduced by forming one or a plurality of missing portions 111 in the portion of the reference wiring pattern 102 facing the signal wiring pattern 101. It is possible to reduce the deterioration of the signal waveform (the waveform of the electric signal transmitted by the signal wiring pattern 101) due to the wiring load capacity.
  • the ratio of the missing area to the area of the portion 121 facing the signal wiring 101a in the reference wiring 102a is 0.1. It is preferably between 0.9 and 0.9. With this configuration, it is possible to reduce the deterioration of the signal waveform, and it is possible to suppress the deterioration of the transfer characteristics of the reference wiring 102a due to the formation of the missing portion 111.
  • the shape of the missing portion 111 is not limited to a circular shape, and may be an arbitrary shape.
  • the reference wiring 102a may have a shape protruding from the portion 121 facing the signal wiring 101a (FIGS. 5 and 6), or may fit within the portion 121 of the reference wiring 102a facing the signal wiring 101a. It may be a shape.
  • one or a plurality of missing portions 112 having a circular shape having a diameter shorter than the line width of the signal wiring 101a may be formed in the reference wiring 102a.
  • one or a plurality of missing portions 113 having a rectangular shape smaller than a square having the line width of the signal wiring 101a as one side may be formed in the reference wiring 102a.
  • the wiring impedance per unit length of the signal wiring 101a is made uniform as the missing area per missing part is reduced and the interval between the missing parts is narrowed (for example, narrower than the line width of the signal wiring 101a).
  • the waveform quality of the electrical signal transmitted by the signal wiring 101a can be further improved.
  • one or a plurality of missing portions 114 having a linear shape extending along the signal wiring 101a may be formed in the reference wiring 102a.
  • the wiring impedance per unit length of the signal wiring 101a can be made uniform, so that the waveform quality of the electric signal transmitted by the signal wiring 101a can be further improved.
  • one or a plurality of missing portions 111 may be formed not only in a portion (opposing portion) facing the signal wiring pattern 101 in the reference wiring pattern 102 but also in the vicinity of the facing portion.
  • the design of the reference wiring pattern 102 can be made easier than in the case where one or a plurality of missing portions 111 are formed only in the opposing portion of the reference wiring pattern 102 (FIG. 4).
  • FIG. 12 and FIG. 13 show the distance between wirings in printed circuit board 1 (interwiring distance in signal wiring layer 14) and interlayer distance (interlayer distance between signal wiring layer 14 and reference wiring layer 15).
  • the relationship will be described.
  • the signal wirings 101b and 101c constituting a part of the signal wiring pattern 101 formed in the signal wiring layer 14 and the reference wiring 102b constituting a part of the reference wiring pattern 102 formed in the reference wiring layer 15 are provided.
  • FIG. 13 shows the structure of the semiconductor integrated circuit 31 as a comparative example.
  • the signal wiring 301c (301d) faces the signal wiring 301a (301b) with an insulating layer interposed therebetween.
  • the interlayer distance X1 between the signal wiring layer 14 and the reference wiring layer 15 is shorter than the inter-wiring distance X2 between the adjacent signal wirings 101b and 101c. Therefore, in the printed circuit board 1, the capacitive coupling between the signal wiring 101b (101c) and the reference wiring 102b affects the wiring load capacity of the signal wiring 101b (101c) more than the capacitive coupling between the signal wirings 101b and 101c. Easy to affect. That is, in the printed circuit board 1, it is easy to reduce the wiring load capacity of the signal wiring 101b (101c) by forming one or a plurality of missing portions in the reference wiring 102b.
  • the signal wiring layer in which the signal wirings 301a and 301b are formed and the reference wiring layer in which the reference wiring 302a (for example, ground wiring or power supply wiring) is formed.
  • the interlayer distance Y1 is longer than the interlayer distance Y2 between the signal wiring layer in which the signal wirings 301a and 301b are formed and the signal wiring layer in which the signal wirings 301c and 301d are formed.
  • the interlayer distance Y2 is shorter than the inter-wiring distance Y3 between the adjacent signal wirings 301a and 301b. For example, Y1 ⁇ 10 ⁇ Y2, Y2 ⁇ Y3.
  • the capacitive coupling between the signal wirings 301a and 301b affects the wiring load capacitance of the signal wiring 301a (301b) more than the capacitive coupling between the signal wiring 301a (301b) and the reference wiring 302a. It is easy to affect. That is, in the semiconductor integrated circuit 31, even if a missing portion is formed in the reference wiring 302a, it is difficult to reduce the wiring load capacity of the signal wiring 301a (301b).
  • the reference wiring 102c is arranged.
  • a plurality of grid points arranged at equal intervals here, grid points arranged in a matrix
  • a plurality of missing portions 111 are arranged.
  • a missing portion 111 having a circular shape with the grid point as the center is arranged. In this way, the reference wiring pattern 102 is designed.
  • Signal wirings 101 d and 101 e constituting a part of the signal wiring pattern 101 are arranged with reference to grid points arranged at equal intervals (here, grid points arranged in a matrix). . In this way, the signal wiring pattern 101 is designed.
  • the signal wiring pattern 101 and the reference wiring pattern 102 using a common grid point, one or a plurality of missing portions 111 are formed in a portion of the reference wiring pattern 102 that faces the signal wiring pattern 101. Can be placed. That is, the signal wiring pattern 101 and the reference wiring pattern 102 as shown in FIG. 11 can be designed. Further, by designing the signal wiring pattern 101 and the reference wiring pattern 102 using a common grid point, the missing portions 111 are arranged at equal intervals (or substantially equal intervals) along the signal wiring 101d (101e). be able to. Thereby, since the wiring load capacitance of each of the signal wirings 101d and 101e can be made the same (or almost the same), the variation in the signal transmission characteristics between the signal wirings 101d and 101e can be reduced.
  • the reference wiring pattern 102 may be designed by arranging one or a plurality of missing portions 111 in the reference wiring 102c with reference to the grid point through which the signal wirings 101d and 101e pass among the grid points. Even in such a design, one or a plurality of missing portions 111 can be arranged in the portion of the reference wiring 102c facing the signal wirings 101d and 101e as shown in FIG. 16, and the signal wiring pattern 101 and the reference wiring as shown in FIG.
  • the wiring pattern 102 can be designed.
  • FIG. 17 shows an example of the structure of the printed circuit board 2 according to the second embodiment.
  • the printed circuit board 2 has a single layer structure.
  • the printed circuit board 2 includes an insulating layer 21, and a signal wiring pattern 201 and a reference wiring pattern 202 formed on the formation surface of the insulating layer 21.
  • the signal wiring pattern 201 and the reference wiring pattern 202 are made of an electric conductor.
  • the formation surface of the insulating layer 21 on which the signal wiring pattern 201 and the reference wiring pattern 202 are formed is covered with an insulating protective film (not shown).
  • the signal wiring pattern 201 is constituted by one or a plurality of signal wirings for transmitting a predetermined electrical signal (for example, a signal from an electronic component (not shown) mounted on the printed circuit board 2).
  • the reference wiring pattern 202 is configured by one or a plurality of reference wirings for transmitting a reference voltage (for example, a ground voltage or a power supply voltage).
  • the reference wiring pattern 202 may be a guard ring.
  • at least a part of the reference wiring pattern 202 is formed to face at least a part of the signal wiring pattern 201.
  • One or a plurality of concave portions are formed in the side surface portion of the side surface (surface constituting the thickness) of the reference wiring pattern 202 that faces the signal wiring pattern 201.
  • 18 and 19 exemplify a case where the signal wiring 201a constituting a part of the signal wiring pattern 201 and the reference wiring 202a (202b) constituting a part of the reference wiring pattern 202 face each other. Yes.
  • the wiring load capacity of the signal wiring 201a is defined as the area (opposite area) of the side surface portion where the signal wiring 201a and the reference wiring 202a (202b) face each other, and the inter-wiring distance between the signal wiring 201a and the reference wiring 202a (202b) ( And the dielectric constant of an insulating protective film (not shown) that covers the surface on which the insulating layer 21 is formed. Therefore, by forming one or a plurality of recesses 211 on the side surface of the reference wiring 202a (202b) (side surface facing the signal wiring 201a), the facing distance can be partially increased. As a result, the signal wiring 201a The wiring load capacity can be reduced. Thereby, the waveform distortion of the electric signal transmitted by the signal wiring 201a can be suppressed.
  • the wiring load capacity of the signal wiring pattern 201 is reduced by forming one or a plurality of recesses in the side surface portion facing the signal wiring pattern 201 among the side surfaces (surfaces constituting the thickness) of the reference wiring pattern 202.
  • the signal waveform deterioration due to the wiring load capacity of the signal wiring pattern 201 can be reduced.
  • the reference wirings 202a and 202b face each other with the signal wiring 201a interposed therebetween. Further, the recesses 211 formed on the side surfaces of the reference wirings 202a and 202b are arranged so as to be line symmetric with respect to the signal wiring 201a. By arranging in this way, the wiring impedance per unit length of the signal wiring 201a can be made uniform, so that the waveform quality of the electric signal transmitted by the signal wiring can be further improved.
  • the recesses formed in each of the reference wirings 202a and 202b may not be arranged so as to be line symmetric with respect to the signal wiring 201a.
  • the concave portions 211 formed on the side surfaces of the reference wirings 202a and 202c (a part of the reference wiring pattern 202) facing each other with the signal wiring 201a interposed therebetween are staggered with the signal wiring 201a interposed therebetween. It may be arranged to become.
  • the wiring load capacity per unit length of the signal wiring 201a can be made uniform.
  • the waveform quality of the electric signal transmitted by the signal wiring 201a can be further improved.
  • one or a plurality of recesses 211 may be formed not only on one side surface of the reference wirings 202d, 202e, 202f constituting a part of the reference wiring pattern 202 but also on both side surfaces.
  • one side surface of the reference wiring 202e faces the signal wiring 201b
  • the other side surface of the reference wiring 202e faces the signal wiring 201c
  • one or more recesses 211 are formed on both side surfaces of the reference wiring 202e. Is formed.
  • the above-described printed circuit board can reduce signal waveform deterioration due to the wiring load capacity of the signal wiring pattern, and thus is useful as a signal observation board mounted on a semiconductor device having a POP structure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

　プリント基板は、絶縁層と、絶縁層を挟んで積層された信号配線層および基準配線層とを備える。信号配線層には、信号配線パターンが形成され、基準配線層には、基準電圧を伝達するための基準配線パターンが形成される。基準配線パターンの少なくとも一部は、絶縁層を挟んで信号配線パターンの少なくとも一部に対向する。基準配線パターンのうち信号配線パターンに対向する部分には、１または複数の欠落部が形成される。

Description

プリント基板
　この発明は、プリント基板に関し、さらに詳しくは、配線負荷容量の低減化技術に関する。
　従来より、半導体集積回路などの複数の電子部品をプリント基板に搭載することによって電子機器が構成されており、プリント基板に形成された信号配線パターンを通じてこれらの電子部品の間で電気信号が伝達されている。また、信号配線パターンには、電子部品間を電気的に接続する信号配線の他に、電子部品の電気信号を観測するために電子部品からの電気信号を外部へ伝達する観測用の信号配線も含まれている場合がある（例えば、特許文献１，２）。
特開２００６－１２０８１２号公報 特開平１１－３２６３７２号公報
　しかしながら、信号配線パターンの配線負荷容量が大きくなるほど、信号配線パターンによって伝達される電気信号の信号波形の劣化が顕著になってしまう。このように信号配線パターンにおいて電気信号の信号波形が劣化した場合、電子部品が誤動作してしまったり、電子部品の電気信号を正確に観測できない可能性がある。また、近年、省電力化の推進に伴い、電子部品を駆動するドライバの駆動能力が低くなってきているので、信号配線パターンの配線負荷容量に起因する信号波形の劣化が益々顕著になる傾向にある。
　そこで、この発明は、信号配線パターンの配線負荷容量に起因する信号波形の劣化を軽減できるプリント基板を提供することを目的とする。
　この発明の１つの局面に従うと、プリント基板は、絶縁層と、上記絶縁層を挟んで積層された信号配線層および基準配線層とを備え、上記信号配線層には、信号配線パターンが形成され、上記基準配線層には、基準電圧を伝達するための基準配線パターンが形成され、上記基準配線パターンの少なくとも一部は、上記絶縁層を挟んで上記信号配線パターンの少なくとも一部に対向し、上記基準配線パターンのうち上記信号配線パターンに対向する部分には、１または複数の欠落部が形成される。上記プリント基板では、信号配線パターンの配線負荷容量を低減でき、信号配線パターンの配線負荷容量に起因する信号波形（信号配線パターンによって伝達される電気信号の波形）の劣化を軽減できる。
　なお、上記基準配線パターンの一部を構成する基準配線は、上記絶縁層を挟んで上記信号配線パターンの一部を構成する信号配線に対向し、上記基準配線のうち上記信号配線に対向する部分に形成された欠落部は、上記信号配線に沿って延びる線形形状を有しても良い。このように構成することにより、信号配線の単位長さ当たりの配線インピーダンスを均一にできるので、信号配線によって伝達される電気信号の波形品質をさらに向上させることができる。
　または、上記基準配線パターンの一部を構成する基準配線は、上記絶縁層を挟んで上記信号配線パターンの一部を構成する信号配線に対向し、上記基準配線のうち上記信号配線に対向する部分に形成された欠落部は、上記信号配線の線幅よりも短い直径を有した円形形状を有するものであっても良い。
　または、上記基準配線パターンの一部を構成する基準配線は、上記絶縁層を挟んで上記信号配線パターンの一部を構成する信号配線に対向し、上記基準配線のうち上記信号配線に対向する部分に形成された欠落部は、上記信号配線の線幅を一辺とする正方形よりも小さい四角形形状を有するものであっても良い。
　この発明のもう１つの局面に従うと、プリント基板は、絶縁層と、上記絶縁層の形成面に形成された基準配線パターンおよび信号配線パターンとを備え、上記基準配線パターンは、基準電圧を伝達するための配線パターンであり、上記基準配線パターンの少なくとも一部は、上記信号配線パターンの少なくとも一部に対向するように形成され、上記基準配線パターンの側面のうち上記信号配線パターンに対向する側面部には、１または複数の凹部が形成される。上記プリント基板では、信号配線パターンの配線負荷容量を低減でき、信号配線パターンの配線負荷容量に起因する信号波形（信号配線パターンによって伝達される電気信号の波形）の劣化を軽減できる。
　なお、上記基準配線パターンの一部を構成する第１および第２の基準配線は、上記信号配線パターンの一部を構成する信号配線を挟んで互いに対向し、上記信号配線に対向する上記第１および第２の基準配線の各々の側面に形成された凹部は、上記信号配線を基準として線対称になるように配置されるものであっても良い。このように構成することにより、信号配線の単位長さ当たりの配線インピーダンスを均一にできるので、信号配線によって伝達される電気信号の波形品質をさらに向上させることができる。
　または、上記基準配線パターンの一部を構成する第１および第２の基準配線は、上記信号配線パターンの一部を構成する信号配線を挟んで互いに対向し、上記信号配線に対向する上記第１および第２の基準配線の各々の側面に形成された凹部は、上記信号配線を挟んで互い違いになるように配置されるものであっても良い。このように構成することにより、信号配線の単位長さ当たりの配線負荷容量を均一にできる。これにより、信号配線の単位長さ当たりの配線インピーダンスを均一にできるので、信号配線によって伝達される電気信号の波形品質をさらに向上させることができる。
　以上のように、信号配線パターンの配線負荷容量に起因する信号波形の劣化を軽減できる。
実施形態１によるプリント基板の構造の一例を示した断面図。 信号配線パターンの一例を示した平面図。 基準配線パターンの一例を示した平面図。 基準配線パターンに形成された欠落部について説明するための平面図。 信号配線および基準配線の構造の一例を示した平面図。 信号配線および基準配線の構造の一例を示した斜視図。 （ａ）信号配線に伝達される電気信号の一例を示した波形図。（ｂ）基準配線に欠落部が形成されていない場合に信号配線によって伝達される電気信号の一例を示した波形図。（ｃ）基準配線に１または複数の欠落部が形成されている場合に信号配線によって伝達される電気信号の一例を示した波形図。 欠落部の変形例を示した平面図。 欠落部の別の変形例を示した平面図。 欠落部のさらに別の変形例を示した平面図。 基準配線パターンにおける欠落部の形成について説明するための平面図。 プリント基板における配線間距離と層間距離との関係について説明するための斜視図。 半導体集積回路における配線間距離と層間距離との関係について説明するための斜視図。 基準配線パターンの設計工程について説明するための平面図。 信号配線パターンの設計工程について説明するための平面図。 基準配線パターンの設計工程の変形例について説明するための平面図。 実施形態２によるプリント基板の構造の一例を示した断面図。 信号配線および基準配線の構造の一例を示した平面図。 信号配線および基準配線の構造の一例を示した斜視図。 基準配線の構造の変形例を示した平面図。 基準配線の構造の別の変形例を示した平面図。
　以下、実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。
　（実施形態１）
　図１は、実施形態１によるプリント基板の構造の一例を示す。プリント基板１は、絶縁層と配線層とが交互に積層された多層構造を有する。ここでは、プリント基板１は、絶縁層１１，１２，１３と、絶縁層１１，１２，１３を挟んで積層された信号配線層１４，基準配線層１５，基準配線層１６，信号配線層１７とを備える。また、図１では、プリント基板１は、ＰＯＰ（Package on Package）構造を有する半導体装置の信号観測用基板として利用される。プリント基板１は、半導体集積回路３１，３２の間に挟まれている。なお、プリント基板１は、信号配線層１４，絶縁層１１，および基準配線層１５を備えるもの（すなわち、２層構造を有するもの）であっても良い。
　　〔信号配線層〕
　信号配線層１４には、電気伝導体からなる信号配線パターン１０１が形成される。図２のように、信号配線パターン１０１は、所定の電気信号（ここでは、半導体集積回路３１からの信号）を伝達するための１または複数の信号配線によって構成される。信号配線層１４と同様に、信号配線層１７には、電気伝導体からなる信号配線パターン１０４が形成されており、信号配線パターン１０４は、所定の電気信号（ここでは、半導体集積回路３２からの信号）を伝達するための１または複数の信号配線によって構成される。
　　〔基準配線層〕
　基準配線層１５には、電気伝導体からなる基準配線パターン１０２が形成される。図３のように、基準配線パターンは、基準電圧（例えば、接地電圧、または電源電圧）を供給するための１または複数の基準配線によって構成される。また、基準配線パターン１０２の少なくとも一部は、絶縁層１１を挟んで信号配線パターン１０１の少なくとも一部に対向する。図４のように、基準配線パターン１０２のうち信号配線パターン１０１に対向する部分には、１または複数の欠落部１１１（基準配線を構成する電気伝導体を含まない部分）が形成される。なお、図２および図３では、図示の簡略化のために、欠落部１１１を省略している。基準配線層１５と同様に、基準配線層１６には、電気伝導体からなる基準配線パターン１０３が形成され、基準配線パターンは、基準電圧を供給するための１または複数の基準配線によって構成される。また、基準配線パターン１０３の少なくとも一部は、絶縁層１１を挟んで信号配線パターン１０４の少なくとも一部に対向し、基準配線パターン１０３のうち信号配線パターン１０４に対向する部分には、１または複数の欠落部が形成される。
　なお、信号配線パターン１０１，１０４はビア１０５を通じて基準配線パターン１０２，１０３に電気的に接続されても良い。また、信号配線層１７（信号配線パターン１０４），絶縁層１３，および基準配線層１６（基準配線パターン１０３）は、それぞれ、信号配線層１４（信号配線パターン１０１），絶縁層１１，および基準配線層１５（基準配線パターン１０２）と同様の構造を有するので、以下では、信号配線層１４（信号配線パターン１０１），絶縁層１１，および基準配線層１５（基準配線パターン１０２）を例に挙げて説明する。
　　〔欠落部の形成〕
　次に、図５，図６，および図７ａ～図７ｃを参照して、基準配線パターン１０２に１または複数の欠落部１１１を形成することによって得られる効果について説明する。なお、図５および図６では、信号配線パターン１０１の一部を構成する信号配線１０１ａと基準配線パターン１０２の一部を構成する基準配線１０２ａとが絶縁層１１を挟んで互いに対向する場合を例に挙げている。
　信号配線１０１ａの配線負荷容量は、信号配線１０１ａと基準配線１０２ａとが互いに対向する部分の面積（対向面積）と、信号配線１０１ａを含む信号配線層１４と基準配線１０２ａを含む基準配線層１５との層間距離（対向距離）と、信号配線層１４と基準配線層１５との間に挟まれた絶縁層１１の誘電率によって決定される。したがって、基準配線１０２ａのうち信号配線１０１ａに対向する部分１２１に１または複数の欠落部１１１を形成することにより、対向面積を減少させることができ、その結果、信号配線１０１ａの配線負荷容量を低減できる。ここで、図７ａのような波形を有する電気信号が半導体集積回路３１から信号配線１０１ａに伝達された場合を想定すると、信号配線１０１ａによって伝達される電気信号の波形は、基準配線１０２ａに欠落部１１１が形成されていない場合には、図７ｂのような波形になり、基準配線１０２ａに１または複数の欠落部１１１が形成されている場合には、図７ｃのような波形になる。このように、基準配線１０２ａに１または複数の欠落部１１１を形成することにより、信号配線１０１ａによって伝達される電気信号の波形歪みを抑制できる。
　以上のように、基準配線パターン１０２のうち信号配線パターン１０１に対向する部分に１または複数の欠落部１１１を形成することによって、信号配線パターン１０１の配線負荷容量を低減でき、信号配線パターン１０１の配線負荷容量に起因する信号波形（信号配線パターン１０１によって伝達される電気信号の波形）の劣化を軽減できる。
　　〔面積比率〕
　なお、基準配線１０２ａのうち信号配線１０１ａに対向する部分１２１の面積に対する欠落面積（１または複数の欠落部１１１を形成することによって部分１２１から喪失される部分の面積）の比率は、０．１～０．９の間であることが好ましい。このように構成することにより、信号波形の劣化を軽減できるとともに、欠落部１１１を形成することによって基準配線１０２ａの伝達特性が劣化してしまうことを抑制できる。
　　〔欠落部の形状〕
　なお、欠落部１１１の形状（基準配線を構成する電気伝導体を含まない部分の形状）は、円形形状に限定されるものではなく、任意の形状であっても良い。例えば、基準配線１０２ａのうち信号配線１０１ａに対向する部分１２１からはみ出した形状（図５，図６）であっても良いし、基準配線１０２ａのうち信号配線１０１ａに対向する部分１２１の中に収まる形状であっても良い。具体例としては、図８のように、信号配線１０１ａの線幅よりも短い直径を有した円形形状を有する１または複数の欠落部１１２が基準配線１０２ａに形成されても良い。または、図９のように、信号配線１０１ａの線幅を一辺とする正方形よりも小さい四角形形状を有する１または複数の欠落部１１３が基準配線１０２ａに形成されても良い。なお、欠落部１つ当たりの欠落面積を小さくするとともに欠落部の間隔を狭くする（例えば、信号配線１０１ａの線幅よりも狭くする）ほど、信号配線１０１ａの単位長さ当たりの配線インピーダンスを均一にでき、信号配線１０１ａによって伝達される電気信号の波形品質をさらに向上させることができる。
　また、図１０のように、信号配線１０１ａに沿って延びる線状形状を有する１または複数の欠落部１１４が基準配線１０２ａに形成されても良い。このように構成することにより、信号配線１０１ａの単位長さ当たりの配線インピーダンスを均一にできるので、信号配線１０１ａによって伝達される電気信号の波形品質をさらに向上させることができる。
　　〔欠落部の形成位置〕
　さらに、図１１のように、基準配線パターン１０２のうち信号配線パターン１０１に対向する部分（対向部分）だけでなく対向部分の近傍にも、１または複数の欠落部１１１が形成されても良い。このように構成することにより、基準配線パターン１０２の対向部分のみに１または複数の欠落部１１１を形成する場合（図４）よりも、基準配線パターン１０２の設計を容易にできる。
　　〔配線間距離と層間距離との関係〕
　次に、図１２および図１３を参照して、プリント基板１における配線間距離（信号配線層１４における配線間距離）と層間距離（信号配線層１４と基準配線層１５との層間距離）との関係について説明する。ここでは、信号配線層１４に形成された信号配線パターン１０１の一部を構成する信号配線１０１ｂ，１０１ｃと基準配線層１５に形成された基準配線パターン１０２の一部を構成する基準配線１０２ｂとが絶縁層１１を挟んで互いに対向する場合を例に挙げて説明する。また、図１３には、半導体集積回路３１の構造を比較例として挙げており、半導体集積回路３１の内部信号を伝達するための信号配線３０１ａ（３０１ｂ）と基準電圧（例えば、電源電圧、または、接地電圧）を伝達するための基準配線３０２ａとが絶縁層を挟んで互いに対向する場合が例示されている。なお、信号配線３０１ｃ（３０１ｄ）は、絶縁層を挟んで信号配線３０１ａ（３０１ｂ）に対向する。
　図１２のように、プリント基板１では、信号配線層１４と基準配線層１５との層間距離Ｘ１は、互いに隣接する信号配線１０１ｂ，１０１ｃの配線間距離Ｘ２よりも短い。したがって、プリント基板１では、信号配線１０１ｂ（１０１ｃ）と基準配線１０２ｂとの間の容量結合のほうが信号配線１０１ｂ，１０１ｃの間の容量結合よりも信号配線１０１ｂ（１０１ｃ）の配線負荷容量に影響を及ぼしやすい。すなわち、プリント基板１では、基準配線１０２ｂに１または複数の欠落部を形成することによって、信号配線１０１ｂ（１０１ｃ）の配線負荷容量を低減しやすい。
　一方、図１３のように、半導体集積回路３１では、信号配線３０１ａ，３０１ｂが形成された信号配線層と基準配線３０２ａ（例えば、接地配線、または、電源配線）が形成された基準配線層との層間距離Ｙ１は、信号配線３０１ａ，３０１ｂが形成された信号配線層と信号配線３０１ｃ，３０１ｄが形成された信号配線層との層間距離Ｙ２よりも長い。なお、層間距離Ｙ２は、互いに隣接する信号配線３０１ａ，３０１ｂの配線間距離Ｙ３よりも短い。例えば、Ｙ１≧１０×Ｙ２，Ｙ２≦Ｙ３ である。したがって、半導体集積回路３１では、信号配線３０１ａ，３０１ｂの間の容量結合のほうが信号配線３０１ａ（３０１ｂ）と基準配線３０２ａとの間の容量結合よりも信号配線３０１ａ（３０１ｂ）の配線負荷容量に影響を及ぼしやすい。すなわち、半導体集積回路３１では、基準配線３０２ａに欠落部を形成したとしても、信号配線３０１ａ（３０１ｂ）の配線負荷容量を低減しにくい。
　（配線パターンの設計方法）
　次に、図１４および図１５を参照して、図１に示したプリント基板の設計方法について説明する。ここでは、等間隔に配列された複数のグリッド点を利用して信号配線パターン１０１および基準配線パターン１０２を設計する場合を例に挙げて説明する。
　　〔基準配線パターンの設計工程〕
　まず、基準配線１０２ｃを配置する。次に、図１４のように、等間隔に配列された複数のグリッド点（ここでは、マトリクス状に配列されたグリッド点）を基準として、基準配線パターン１０２の一部を構成する基準配線１０２ｃに複数の欠落部１１１を配置する。図１４では、基準配線１０２ｃには、グリッド点を中心とする円形形状を有する欠落部１１１が配置される。このようにして、基準配線パターン１０２が設計される。
　　〔信号配線パターンの設計工程〕
　図１５のように、等間隔に配列されたグリッド点（ここでは、マトリクス状に配列されたグリッド点）を基準として、信号配線パターン１０１の一部を構成する信号配線１０１ｄ，１０１ｅが配置される。このようにして、信号配線パターン１０１が設計される。
　以上のように、共通のグリッド点を利用して信号配線パターン１０１および基準配線パターン１０２を設計することにより、基準配線パターン１０２のうち信号配線パターン１０１に対向する部分に１または複数の欠落部１１１を配置できる。すなわち、図１１のような信号配線パターン１０１および基準配線パターン１０２を設計できる。また、共通のグリッド点を利用して信号配線パターン１０１および基準配線パターン１０２を設計することにより、信号配線１０１ｄ（１０１ｅ）に沿って欠落部１１１を等間隔（または、ほぼ等間隔）に配置することができる。これにより、信号配線１０１ｄ，１０１ｅの各々の配線負荷容量を同一（または、ほぼ同一）にできるので、信号配線１０１ｄ，１０１ｅの間における信号伝達特性のばらつきを低減できる。
　　〔基準配線パターンの設計工程の変形例〕
　なお、図１５のように信号配線パターン１０１を設計した後に、図１６のように、基準配線パターン１０２の設計工程（図１４）において基準配線１０２ｃに配置された複数の欠落部１１１のうち信号配線１０１ｄ，１０１ｅが通過していないグリッド点を基準として配置された欠落部１１１を削除しても良い。このように設計することにより、図４のような信号配線パターン１０１および基準配線パターン１０２を設計できる。
　または、等間隔に配列されたグリッド点を基準として、信号配線パターン１０１の一部を構成する信号配線１０１ｄ，１０１ｅを配置することによって信号配線パターン１０１が設計した後に、等間隔に配列された複数のグリッド点のうち信号配線１０１ｄ，１０１ｅが通過するグリッド点を基準として、基準配線１０２ｃに１または複数の欠落部１１１を配置することによって基準配線パターン１０２を設計しても良い。このように設計した場合も、図１６のように基準配線１０２ｃのうち信号配線１０１ｄ，１０１ｅに対向する部分に１または複数の欠落部１１１を配置でき、図４のような信号配線パターン１０１および基準配線パターン１０２を設計できる。
　（実施形態２）
　図１７は、実施形態２によるプリント基板２の構造の一例を示す。プリント基板２は、単層構造を有する。ここでは、プリント基板２は、絶縁層２１と、絶縁層２１の形成面に形成された信号配線パターン２０１および基準配線パターン２０２とを備える。信号配線パターン２０１および基準配線パターン２０２は、電気伝導体からなる。信号配線パターン２０１および基準配線パターン２０２が形成された絶縁層２１の形成面は、絶縁保護膜（図示せず）によって覆われる。
　信号配線パターン２０１は、所定の電気信号（例えば、プリント基板２に搭載された電子部品（図示せず）からの信号）を伝達するための１または複数の信号配線によって構成される。基準配線パターン２０２は、基準電圧（例えば、接地電圧、または、電源電圧）を伝達するための１または複数の基準配線によって構成される。例えば、基準配線パターン２０２は、ガードリングであっても良い。また、基準配線パターン２０２の少なくとも一部は、信号配線パターン２０１の少なくとも一部に対向するように形成される。基準配線パターン２０２の側面（厚みを構成する面）のうち信号配線パターン２０１に対向する側面部には、１または複数の凹部が形成される。
　次に、図１８および図１９を参照して、基準配線パターン２０２の側面に凹部を形成することによる効果について説明する。なお、図１８および図１９では、信号配線パターン２０１の一部を構成する信号配線２０１ａと基準配線パターン２０２の一部を構成する基準配線２０２ａ（２０２ｂ）とが互いに対向する場合を例に挙げている。
　信号配線２０１ａの配線負荷容量は、信号配線２０１ａと基準配線２０２ａ（２０２ｂ）とが互いに対向する側面部分の面積（対向面積）と、信号配線２０１ａと基準配線２０２ａ（２０２ｂ）との配線間距離（対向距離）と、絶縁層２１の形成面を覆う絶縁保護膜（図示せず）の誘電率によって決定される。したがって、基準配線２０２ａ（２０２ｂ）の側面（信号配線２０１ａに対向する側面）に１または複数の凹部２１１を形成することにより、対向距離を部分的に長くすることができ、その結果、信号配線２０１ａの配線負荷容量を低減できる。これにより、信号配線２０１ａによって伝達される電気信号の波形歪みを抑制できる。
　以上のように、基準配線パターン２０２の側面（厚みを構成する面）のうち信号配線パターン２０１に対向する側面部に１または複数の凹部を形成することにより、信号配線パターン２０１の配線負荷容量を低減でき、信号配線パターン２０１の配線負荷容量に起因する信号波形の劣化を軽減できる。
　また、図１８および図１９では、基準配線２０２ａ，２０２ｂは、信号配線２０１ａを挟んで互いに対向する。さらに、基準配線２０２ａ，２０２ｂの各々の側面に形成された凹部２１１は、信号配線２０１ａを基準として線対称となるように配置される。このように配置することにより、信号配線２０１ａの単位長さ当たりの配線インピーダンスを均一にできるので、信号配線によって伝達される電気信号の波形品質をさらに向上させることができる。なお、基準配線２０２ａ，２０２ｂの各々に形成された凹部は、信号配線２０１ａを基準として線対称となるように配置されなくても良い。
　また、図２０のように、信号配線２０１ａを挟んで互いに対向する基準配線２０２ａ，２０２ｃ（基準配線パターン２０２の一部）の各々の側面に形成された凹部２１１が、信号配線２０１ａを挟んで互い違いになるように配置されても良い。このように配置することにより、信号配線２０１ａの単位長さ当たりの配線負荷容量を均一にできる。これにより、信号配線２０１ａの単位長さ当たりの配線インピーダンスを均一にできるので、信号配線２０１ａによって伝達される電気信号の波形品質をさらに向上させることができる。
　さらに、図２１のように、基準配線パターン２０２の一部を構成する基準配線２０２ｄ，２０２ｅ，２０２ｆの片側の側面だけでなく両側の側面に、１または複数の凹部２１１が形成されても良い。例えば、基準配線２０２ｅの一方の側面は、信号配線２０１ｂに対向し、基準配線２０２ｅの他方の側面は、信号配線２０１ｃに対向し、基準配線２０２ｅの両側の側面には、１または複数の凹部２１１が形成される。
　以上説明したように、上述のプリント基板は、信号配線パターンの配線負荷容量に起因する信号波形の劣化を軽減できるので、ＰＯＰ構造を有する半導体装置に搭載される信号観測基板などとして有用である。
１　　プリント基板
１１，１２，１３　　絶縁層
１４，１７　　信号配線層
１５，１６　　基準配線層
１０１　　信号配線パターン
１０２　　基準配線パターン
１０１ａ～１０１ｅ　　信号配線
１０２ａ～１０２ｃ　　基準配線
１１１，１１２，１１３，１１４　　欠落部
２　　プリント基板
２１　　絶縁層
２０１　　信号配線パターン
２０２　　基準配線パターン
２０１ａ～２０１ｃ　　信号配線
２０２ａ～２０２ｆ　　基準配線
２１１　　凹部

Claims (7)

  1. 　絶縁層と、
    　前記絶縁層を挟んで積層された信号配線層および基準配線層とを備え、
    　前記信号配線層には、信号配線パターンが形成され、
    　前記基準配線層には、基準電圧を伝達するための基準配線パターンが形成され、
    　前記基準配線パターンの少なくとも一部は、前記絶縁層を挟んで前記信号配線パターンの少なくとも一部に対向し、
    　前記基準配線パターンのうち前記信号配線パターンに対向する部分には、１または複数の欠落部が形成される
    ことを特徴とするプリント基板。
  2. 　請求項１において、
    　前記基準配線パターンの一部を構成する基準配線は、前記絶縁層を挟んで前記信号配線パターンの一部を構成する信号配線に対向し、
    　前記基準配線のうち前記信号配線に対向する部分に形成された欠落部は、前記信号配線に沿って延びる線形形状を有する
    ことを特徴とするプリント基板。
  3. 　請求項１において、
    　前記基準配線パターンの一部を構成する基準配線は、前記絶縁層を挟んで前記信号配線パターンの一部を構成する信号配線に対向し、
    　前記基準配線のうち前記信号配線に対向する部分に形成された欠落部は、前記信号配線の線幅よりも短い直径を有した円形形状を有する
    ことを特徴とするプリント基板。
  4. 　請求項１において、
    　前記基準配線パターンの一部を構成する基準配線は、前記絶縁層を挟んで前記信号配線パターンの一部を構成する信号配線に対向し、
    　前記基準配線のうち前記信号配線に対向する部分に形成された欠落部は、前記信号配線の線幅を一辺とする正方形よりも小さい四角形形状を有する
    ことを特徴するプリント基板。
  5. 　絶縁層と、
    　前記絶縁層の形成面に形成された基準配線パターンおよび信号配線パターンとを備え、
    　前記基準配線パターンは、基準電圧を伝達するための配線パターンであり、
    　前記基準配線パターンの少なくとも一部は、前記信号配線パターンの少なくとも一部に対向するように形成され、
    　前記基準配線パターンの側面のうち前記信号配線パターンに対向する側面部には、１または複数の凹部が形成される
    ことを特徴とするプリント基板。
  6. 　請求項５において、
    　前記基準配線パターンの一部を構成する第１および第２の基準配線は、前記信号配線パターンの一部を構成する信号配線を挟んで互いに対向し、
    　前記信号配線に対向する前記第１および第２の基準配線の各々の側面に形成された凹部は、前記信号配線を基準として線対称になるように配置される
    ことを特徴とするプリント基板。
  7. 　請求項５において、
    　前記基準配線パターンの一部を構成する第１および第２の基準配線は、前記信号配線パターンの一部を構成する信号配線を挟んで互いに対向し、
    　前記信号配線に対向する前記第１および第２の基準配線の各々の側面に形成された凹部は、前記信号配線を挟んで互い違いになるように配置される
    ことを特徴とするプリント基板。
PCT/JP2011/002387 2010-09-17 2011-04-22 プリント基板 WO2012035681A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010209676A JP2012064877A (ja) 2010-09-17 2010-09-17 プリント基板
JP2010-209676 2010-09-17

Publications (1)

Publication Number Publication Date
WO2012035681A1 true WO2012035681A1 (ja) 2012-03-22

Family

ID=45831177

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/002387 WO2012035681A1 (ja) 2010-09-17 2011-04-22 プリント基板

Country Status (2)

Country Link
JP (1) JP2012064877A (ja)
WO (1) WO2012035681A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343820A (ja) * 1992-06-04 1993-12-24 Toshiba Corp マルチチップモジュール用回路基板
JP2002158507A (ja) * 2000-11-17 2002-05-31 Kanji Otsuka 配線構造及び配線基板
JP2002324979A (ja) * 2001-04-24 2002-11-08 Ngk Spark Plug Co Ltd 配線基板
JP2003017618A (ja) * 2001-06-29 2003-01-17 Kyocera Corp 配線基板およびこれを用いた半導体装置
JP2007116010A (ja) * 2005-10-24 2007-05-10 Sumitomo Bakelite Co Ltd 回路基板
JP2007141990A (ja) * 2005-11-16 2007-06-07 Sumitomo Bakelite Co Ltd 回路基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343820A (ja) * 1992-06-04 1993-12-24 Toshiba Corp マルチチップモジュール用回路基板
JP2002158507A (ja) * 2000-11-17 2002-05-31 Kanji Otsuka 配線構造及び配線基板
JP2002324979A (ja) * 2001-04-24 2002-11-08 Ngk Spark Plug Co Ltd 配線基板
JP2003017618A (ja) * 2001-06-29 2003-01-17 Kyocera Corp 配線基板およびこれを用いた半導体装置
JP2007116010A (ja) * 2005-10-24 2007-05-10 Sumitomo Bakelite Co Ltd 回路基板
JP2007141990A (ja) * 2005-11-16 2007-06-07 Sumitomo Bakelite Co Ltd 回路基板

Also Published As

Publication number Publication date
JP2012064877A (ja) 2012-03-29

Similar Documents

Publication Publication Date Title
JP4916300B2 (ja) 多層配線基板
US8654542B2 (en) High-frequency switch module
KR101473267B1 (ko) 회로 기판
JP5725031B2 (ja) 構造体及び配線基板
WO2006100764A1 (ja) プリント配線基板
JP2013225610A5 (ja)
WO2005122247A1 (ja) 複合型電子部品
WO2012042740A1 (ja) 構造体及び配線基板
TW201322841A (zh) 多層微型線圈組成
KR20050083298A (ko) 개선된 열 확산 성능을 갖는 다층 회로 보오드 및 그에따른 제조방법
JP2011097134A (ja) 高周波モジュール
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP2014011528A (ja) 伝送線路
JP2008186857A (ja) 配線回路基板
US20140293559A1 (en) Wiring board
WO2012035681A1 (ja) プリント基板
KR20100137810A (ko) 인쇄회로기판
JP6717391B2 (ja) 多層基板および電子機器
JP2011165824A (ja) 半導体装置
US20150181708A1 (en) Semiconductor package module
JP6323622B2 (ja) 部品実装基板
JP2008124105A (ja) 多層プリント配線板
JPWO2013125362A1 (ja) 高周波スイッチモジュール
JP2013073951A (ja) 貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造
JP2019075444A (ja) 回路基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11824701

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11824701

Country of ref document: EP

Kind code of ref document: A1