CN103107123B - 三维集成功率厚膜混合集成电路的集成方法 - Google Patents

三维集成功率厚膜混合集成电路的集成方法 Download PDF

Info

Publication number
CN103107123B
CN103107123B CN201210535356.6A CN201210535356A CN103107123B CN 103107123 B CN103107123 B CN 103107123B CN 201210535356 A CN201210535356 A CN 201210535356A CN 103107123 B CN103107123 B CN 103107123B
Authority
CN
China
Prior art keywords
ceramic substrate
integrated
chip
convex ceramic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210535356.6A
Other languages
English (en)
Other versions
CN103107123A (zh
Inventor
杨成刚
苏贵东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guizhou Zhenhua Fengguang Semiconductor Co.,Ltd.
Original Assignee
Guizhou Zhenhua Fengguang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guizhou Zhenhua Fengguang Semiconductor Co Ltd filed Critical Guizhou Zhenhua Fengguang Semiconductor Co Ltd
Priority to CN201210535356.6A priority Critical patent/CN103107123B/zh
Publication of CN103107123A publication Critical patent/CN103107123A/zh
Application granted granted Critical
Publication of CN103107123B publication Critical patent/CN103107123B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明公开了三维集成功率厚膜混合集成电路的集成方法，该方法采用凸型陶瓷基片代替传统的平面型陶瓷基片，在凸型陶瓷基片底表面及凸起部分两侧面同时进行芯片或片式元器件的集成；采用丝网印刷或描绘的方式，将导带或阻带浆料按产品设计的图形印刷或描绘在凸型陶瓷基片上，经高温烧结和激光调阻后，得到所需基片，两侧面之间通过通孔、金属化填充进行连接；再用共晶焊接或浆料粘接的方式将基片装贴在管基底座上；最后用厚膜混合集成方式，在凸型陶瓷基片上集成一个以上半导体芯片或片式元器件，并完成半导体芯片的引线键合。本方法提升了功率混合集成电路最大使用功率，生产的器件应用领域广泛，特别适用于装备系统小型化、高可靠的领域。

Description

三维集成功率厚膜混合集成电路的集成方法
技术领域
本发明涉及混合集成电路，进一步来说，涉及厚膜混合集成电路，尤其涉及三维集成功率厚膜混合集成电路。
背景技术
原有混合电路的集成技术中，在陶瓷基片的混合集成面采用二维平面集成技术或三维垂直堆叠芯片技术，将半导体芯片、片式元器件直接装贴在厚膜基片上，再采用键合丝(金丝或硅铝丝)进行引线键合，完成整个电器连接，最后在特定的气氛中将管基和管帽进行密封而成。
原有技术存在的主要问题是：由于采用二维平面集成技术，半导体芯片、片式元器件以最大面方向贴装到陶瓷基片上，芯片与基片的引线键合从一个焊点到另一个焊点之间需要一定的跨度，再加上基片上还需要根据具体电路的要求制作必要的厚膜电阻、厚膜电容、厚膜电感等，因此，基片表面的芯片贴装数量有限，芯片集成效率受基片面积的影响，芯片集成度难以提高。若采用三维垂直堆叠芯片技术，则芯片工作时，产生热量叠加，增加散热的难度，限制混合集成电路功率的进一步提升。
中国专利数据库中，与三维集成和混合集成电路相关的申请件有3件，即200710176933.6号《三维CMOS与分子开关器件的混合集成电路结构的制备方法》、200710176934.0号《三维CMOS与分子开关器件的混合集成电路结构》、200720046276.9号《双束双波长激光三维微熔覆制造混合集成电路基板的设备》。但这些专利与本发明并无关系，目前尚无三维集成功率厚膜混合集成电路的申请件。
发明内容
本发明的目的是提供三维集成功率厚膜混合集成电路的集成方法，将所有芯片或片式元器件的最大面与基片或底座进行装贴，确保所有芯片或片式元器件与基片或底座进行最大面积的接触，增大散热面积、加快散热速度，达到提升功率混合集成电路的最大使用功率。
为达到上述发明目的，发明人采用凸型陶瓷基片代替传统的平面型陶瓷基片，在凸型陶瓷基片底表面及凸起部分两侧面同时进行芯片或片式元器件的集成；采用丝网印刷或描绘的方式，在凸型陶瓷基片上，按产品设计的图形印刷或描绘所需的导带浆料或阻带浆料，经高温烧结和激光调阻后，得到所需的基片，两侧面之间通过通孔、金属化填充进行连接；再采用共晶焊接或浆料粘接的方式将基片装贴在管基底座上；最后采用厚膜混合集成的方式，在凸型陶瓷基片上集成一个以上半导体芯片或片式元器件，并完成半导体芯片的引线键合。
上述凸型陶瓷基片有背面金属化层。
上述通孔位于凸型陶瓷基片的凸起部分。
上述丝网印刷是先在有机薄膜上印刷导带浆料或阻带浆料，然后再转贴到凸型陶瓷基片的底表面和侧面，实现图形的转移。
上述丝描绘是采用手工描绘或电脑描绘的方式，将导带浆料或阻带浆料，直接描绘到凸型陶瓷基片的底表面和侧面，实现图形的转移。
上述片式元器件不包括半导体芯片。
本发明方法有以下特点：①在凸型陶瓷基片的底表面及凸起部分的两侧面同时进行芯片或片式元器件，实现所有芯片或片式元器件与基片或底座进行最大面积的接触，增大散热面积、加快散热速度，达到提升功率混合集成电路最大使用功率的目的；②在凸型陶瓷基片的底表面及凸起部分的两侧面同时进行芯片或片式元器件，实现高密度三维集成，大大提高混合集成电路的集成度；③可集成更多的半导体芯片、片式元器件，因而可集成更多的功能；④可减少整机应用系统使用电子元器件的数量，从而减小整机的体积，提高应用系统的可靠性；⑤采用高密度集成，大大缩短引线长度，可进一步提高混合集成电路的工作频率和可靠性。
用本方法生产的此类器件广泛应用于航天、航空、船舶、精密仪器、通讯、工业控制等领域，特别适用于装备系统小型化、高可靠的领域，具有广阔的市场前景和应用空间。
附图说明
附图用以比较本发明与原有技术的区别，并进一步说明本发明方法。
图1为管基示意图，图2为原有集成技术示意图，图3为本发明的陶瓷基片放大示意图，图4为本发明的陶瓷基片通孔、印刷导带、阻带及背面金属化放大示意图，图5为本发明的集成技术示意图。
图中，1为管脚，2为底座，3为管基，4为内引线，5为阻带，6为芯片，7为导带/键合区，8为垂直堆叠芯片，9为片式元器件，10为陶瓷基片，11为凸型陶瓷基片，12为通孔，13为垂直集成部分，14为背面金属化层。
具体实施方式
以下实施例用以说明三维集成功率厚膜混合集成电路的生产方法。
实施例：
(1)选取产品需求的管基、管帽；
(2)定制三氧化二铝(Al2O3)或氮化铝(Al3N4)凸型陶瓷基片；
(3)按产品设计图形，采用激光打孔方式进行通孔打孔；
(4)采用金属浆料进行通孔填充，并进行固化(150℃、30分钟)；
(5)采用丝网印刷的方式，按产品设计的图形将钯-金导带浆料或钌系阻带浆料印刷到有机薄膜上；
(6)将有机薄膜上的导带浆料或阻带浆料图形转贴到凸型陶瓷基片的底表面和侧面，实现图形的转移；
(7)揭掉有机薄膜；
(8)在凸型陶瓷基片的背面印刷钯-金导带浆料，并烘干固化。
(9)在850℃的高温链式烧结炉中按设定的温度、时间曲线进行烧结。
(10)采用激光调阻的方式进行阻带修调。
(11)将底座基片采用合晶焊、回流焊或浆料粘贴的方式装贴在底座上。
(12)按常规集成电路组装工艺，进行半导体芯片、贴片元器件的组装。
(13)在专用夹具上对已组装半导体芯片进行内引线键合(金丝或硅铝丝)。
(14)封帽：在特定的环境中进行封帽，完成整个器件的集成与生产工作。
(15)测试、筛选、打印与包装：按产品工艺文件与检验文件，完成器件的测试、筛选、打印与包装工作。
(16)产品入库。

Claims (5)

1.三维集成功率厚膜混合集成电路的集成方法，其特征在于该方法是采用凸型陶瓷基片代替传统的平面型陶瓷基片，在凸型陶瓷基片底表面及凸起部分两侧面同时进行芯片或片式元器件的集成；采用丝网印刷或描绘的方式，在凸型陶瓷基片上，按产品设计的图形印刷或描绘所需的导带浆料或阻带浆料，经高温烧结和激光调阻后，得到所需的基片，两侧面之间通过通孔、金属化填充进行连接；再采用共晶焊接或浆料粘接的方式将基片装贴在管基底座上；最后采用厚膜混合集成的方式，在凸型陶瓷基片上集成一个以上半导体芯片或片式元器件，并完成半导体芯片的引线键合。
2.如权利要求1所述的方法，其特征在于所述丝网印刷是先在有机薄膜上印刷导带浆料或阻带浆料，然后再转贴到凸型陶瓷基片的底表面和侧面，实现图形的转移。
3.如权利要求1所述的方法，其特征在于所述描绘是采用手工描绘或电脑描绘的方式，将导带浆料或阻带浆料，直接描绘到凸型陶瓷基片的底表面和侧面，实现图形的转移。
4.如权利要求1所述的方法，其特征在于所述凸型陶瓷基片有背面金属化层。
5.如权利要求1所述的方法，其特征在于所述通孔位于凸型陶瓷基片的凸起部分。
CN201210535356.6A 2012-12-12 2012-12-12 三维集成功率厚膜混合集成电路的集成方法 Active CN103107123B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210535356.6A CN103107123B (zh) 2012-12-12 2012-12-12 三维集成功率厚膜混合集成电路的集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210535356.6A CN103107123B (zh) 2012-12-12 2012-12-12 三维集成功率厚膜混合集成电路的集成方法

Publications (2)

Publication Number Publication Date
CN103107123A CN103107123A (zh) 2013-05-15
CN103107123B true CN103107123B (zh) 2015-09-30

Family

ID=48314877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210535356.6A Active CN103107123B (zh) 2012-12-12 2012-12-12 三维集成功率厚膜混合集成电路的集成方法

Country Status (1)

Country Link
CN (1) CN103107123B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405803A (zh) * 2015-12-04 2016-03-16 贵州振华风光半导体有限公司 抗干扰厚膜混合集成电路的集成方法
CN105489545A (zh) * 2015-12-04 2016-04-13 贵州振华风光半导体有限公司 抗干扰抗腐蚀薄膜混合集成电路的集成方法
CN108962846B (zh) * 2018-07-27 2020-10-16 北京新雷能科技股份有限公司 一种厚膜混合集成电路的封装结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201075388Y (zh) * 2007-05-29 2008-06-18 华为技术有限公司 模块组件及电路板组件
CN101714543A (zh) * 2009-11-12 2010-05-26 美新半导体（无锡）有限公司 用于多芯片系统三维封装的陶瓷基板及其封装方法
CN102522412A (zh) * 2011-12-28 2012-06-27 贵州振华风光半导体有限公司 高集成高可靠工作温度可控薄膜混合集成电路的集成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01111398A (ja) * 1987-10-26 1989-04-28 Sony Corp 混成集積回路装置
JP2010243196A (ja) * 2009-04-01 2010-10-28 Seiko Epson Corp ジャイロセンサー

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201075388Y (zh) * 2007-05-29 2008-06-18 华为技术有限公司 模块组件及电路板组件
CN101714543A (zh) * 2009-11-12 2010-05-26 美新半导体（无锡）有限公司 用于多芯片系统三维封装的陶瓷基板及其封装方法
CN102522412A (zh) * 2011-12-28 2012-06-27 贵州振华风光半导体有限公司 高集成高可靠工作温度可控薄膜混合集成电路的集成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
龙绪明.厚膜混合集成电路技术.《先进电子制造技术》.机械工业出版社,2010,第366-368页. *

Also Published As

Publication number Publication date
CN103107123A (zh) 2013-05-15

Similar Documents

Publication Publication Date Title
CN100409419C (zh) 一种三维多芯片模块互连及封装方法
CN103219299B (zh) 集成电路封装组件及其形成方法
CN101587847B (zh) 利用pcb基板进行垂直互连的多芯片组件封装方法
CN106887393B (zh) 集成有功率传输芯片的封装结构的封装方法
CN106816421B (zh) 集成有功率传输芯片的封装结构的封装方法
CN104916592A (zh) 半导体装置的制造方法及半导体装置
CN105428321A (zh) 一种气密性芯片倒装安装用陶瓷焊盘阵列外壳结构
CN104485324A (zh) 无引线球脚表贴式微波薄膜混合集成电路及其集成方法
CN103107123B (zh) 三维集成功率厚膜混合集成电路的集成方法
CN103280424B (zh) 一种高集成度功率厚膜混合集成电路的集成方法
CN107993984A (zh) 一种提高功率半导体器件可靠性的封装用基板及制造工艺
CN205248252U (zh) 一种气密性芯片倒装安装用陶瓷焊盘阵列外壳结构
CN104681512A (zh) 一种倒装芯片封装散热结构及其制备方法
CN106229276A (zh) 一种基于ltcc基板的bga一体化封装装置
CN103050414B (zh) 三维集成高密度厚薄膜多芯片组件的集成方法
CN106410011B (zh) 一种倒装芯片的3d打印封装方法
CN101635285B (zh) 具有散热功能的陶瓷基板结构及其制造方法
CN202034361U (zh) 一种半导体封装结构
CN217882285U (zh) 一种激光半导体芯片封装结构和电子设备
CN207781571U (zh) 一种提高功率半导体器件可靠性的封装用基板
CN103094219B (zh) 三维集成高密度厚膜多芯片组件的集成方法
CN105390477B (zh) 一种多芯片3d二次封装半导体器件及其封装方法
CN102945821B (zh) 高密度厚膜混合集成电路的集成方法
CN103107109B (zh) 三维集成功率薄膜混合集成电路的集成方法
CN107785470A (zh) Uv‑led附框陶瓷基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 550018 Guizhou Province, Guiyang city new North Avenue No. 238

Patentee after: Guizhou Zhenhua Fengguang Semiconductor Co.,Ltd.

Address before: 550018 Guizhou Province, Guiyang city new North Avenue No. 238

Patentee before: GUIZHOU ZHENHUA FENGGUANG SEMICONDUCTOR Co.,Ltd.

CP01 Change in the name or title of a patent holder