KR102543188B1 - 유기 인터포저를 포함하는 반도체 패키지 - Google Patents

유기 인터포저를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR102543188B1
KR102543188B1 KR1020180142742A KR20180142742A KR102543188B1 KR 102543188 B1 KR102543188 B1 KR 102543188B1 KR 1020180142742 A KR1020180142742 A KR 1020180142742A KR 20180142742 A KR20180142742 A KR 20180142742A KR 102543188 B1 KR102543188 B1 KR 102543188B1
Authority
KR
South Korea
Prior art keywords
layer
ubm
connection structure
disposed
pad
Prior art date
Application number
KR1020180142742A
Other languages
English (en)
Other versions
KR20200058129A (ko
Inventor
서일종
이재언
진한나
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180142742A priority Critical patent/KR102543188B1/ko
Publication of KR20200058129A publication Critical patent/KR20200058129A/ko
Application granted granted Critical
Publication of KR102543188B1 publication Critical patent/KR102543188B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 접속패드가 배치된 활성면을 갖는 반도체 칩, 반도체 칩의 활성면 상에 배치되며, 접속패드와 전기적으로 연결되는 재배선층 및 절연층을 포함하는 연결구조체, 및 연결구조체 상에 배치되며, 연결구조체의 재배선층과 전기적으로 연결되는 UBM(Under Bump Metallurgy)층, 및 UBM층 상에 배치되는 전기연결금속을 포함하고, UBM층은, 연결구조체의 절연층 상에 배치되며 T자 형상을 갖는 UBM 패드, UBM 패드의 하면 상에 배치되어 UBM 패드의 측면을 노출시키며 적어도 하나의 도금층을 포함하는 표면처리층, 및 연결구조체의 절연층의 적어도 일부를 관통하며 연결구조체의 재배선층과 UBM 패드를 전기적으로 연결하는 UBM 비아를 포함하는, 유기 인터포저를 포함하는 반도체 패키지에 관한 것이다.

Description

유기 인터포저를 포함하는 반도체 패키지{SEMICONDUCTOR PACKAGE COMPRISING ORGANIC INTERPOSER}
본 개시는 유기 인터포저를 포함하는 반도체 패키지에 관한 것이다.
세트(set)의 고사양화 및 HBM(High Bandwidth Memory) 채용으로 인터포저(interposer) 시장이 성장하고 있다. 현재는 인터포저의 재료로 실리콘이 주류를 이루고 있으나, 대면적화 및 저 코스트화를 위하여 글라스(glass)나 올가닉(organic) 방식의 개발이 이루어지고 있다. 인터포저를 세트의 메인보드 등에 연결하는 부분을 UBM(Under Bump Metallurgy)층이라고 하며, UBM층의 구조에 따라 연결부분의 신뢰성이 크게 영향을 받게 되므로 이를 최적화 할 필요가 있다.
특히, 본딩 신뢰성 향상을 위하여 UBM층에 대한 다양한 표면처리가 이루어지고 있다. 이와 같은 표면처리는 주로 무전해 도금을 이용하는데, 이 경우, 표면처리층이 패드의 상면뿐 아니라 측면 상에도 배치되어 솔더와의 접합 후 다양한 불량들이 발생할 수 있다. 또한, UBM층은 재배선층에 비하여 상대적으로 큰 두께로 형성되므로, UBM층 상에 재배선층을 포함하는 연결구조체를 형성할 경우, 언듈레이션(undulation)으로 인하여 미세회로의 구현이 어려운 문제가 있다.
본 개시의 여러 목적 중 하나는 공정을 간소화하면서 표면처리층 및 UBM층에서의 불량 발생을 방지할 수 있는 구조를 갖는 유기 인터포저를 포함하는 반도체 패키지를 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 표면처리층을 UBM 패드의 하면 상에만 형성하고, UBM층의 형성 시 UBM 패드의 일부가 절연층 내에 함침되도록 제조하여 UBM 패드가 T자 형상을 갖게 하는 것이다.
예를 들면, 본 개시에서 제안하는 일례에 따른 유기 인터포저를 포함하는 반도체 패키지는, 접속패드가 배치된 활성면을 갖는 반도체 칩, 상기 반도체 칩의 활성면 상에 배치되며, 상기 접속패드와 전기적으로 연결되는 재배선층 및 절연층을 포함하는 연결구조체, 및 상기 연결구조체 상에 배치되며, 상기 연결구조체의 재배선층과 전기적으로 연결되는 UBM(Under Bump Metallurgy)층, 및 상기 UBM층 상에 배치되는 전기연결금속을 포함하고, 상기 UBM층은, 상기 연결구조체의 절연층 상에 배치되며 T자 형상을 갖는 UBM 패드, 상기 UBM 패드의 하면 상에 배치되어 상기 UBM 패드의 측면을 노출시키며 적어도 하나의 도금층을 포함하는 표면처리층, 및 상기 연결구조체의 절연층의 적어도 일부를 관통하며 상기 연결구조체의 재배선층과 상기 UBM 패드를 전기적으로 연결하는 UBM 비아를 포함한다.
본 개시의 여러 효과 중 일 효과로서 공정을 간소화하면서 표면처리층 및 UBM층에서의 불량 발생을 방지할 수 있는 구조를 갖는 유기 인터포저를 포함하는 반도체 패키지를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도이다.
도 3은 3D BGA 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 4는 2.5D 실리콘 인터포저 패키지가 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 5는 2.5D 유기 인터포저 패키지가 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 6은 유기 인터포저를 포함하는 반도체 패키지의 일례를 개략적으로 나타낸 단면도이다.
도 7a 및 도 7b는 유기 인터포저를 포함하는 반도체 패키지의 다른 일례를 개략적으로 나타낸 확대도이다.
도 8a 내지 도 8e는 도 6의 유기 인터포저를 포함하는 반도체 패키지를 형성하는 공정의 일례를 개략적으로 도시한다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도이다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 마더보드(1110)가 수용되어 있으며, 마더보드(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 이들 중 일부는 인터포저 패키지(1121)일 수 있다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
유기 인터포저를 포함하는 반도체 패키지
일반적으로 반도체 칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체 칩 자체를 그대로 사용하지 않고 반도체 칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체 칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체 칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체 칩의 스케일보다 훨씬 크다. 따라서, 반도체 칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이하에서는, 도면을 참조하여 이러한 패키징 기술로 제조되는 유기 인터포저를 포함하는 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
도 3은 3D BGA 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
반도체 칩 중 그래픽스 프로세싱 유닛(GPU: Graphics Processing Unit)과 같은 어플리케이션 전용 집적회로(ASIC: Application Specific Integrated Circuit)는 칩 하나 하나의 가격이 매우 높기 때문에 높은 수율로 패키징을 진행하는 것이 매우 중요하다. 이러한 목적으로, 반도체 칩의 실장 전에 수천 내지 수십 만개의 접속패드를 재배선할 수 있는 볼 그리드 어레이(BGA: Ball Grid Array) 기판(2210) 등을 먼저 준비하고, GPU(2220) 등의 고가의 같은 반도체 칩을 후속적으로 BGA 기판(2210) 상에 표면 실장 기술(SMT: Surface Mounting Technology) 등으로 실장 및 패키징하고, 그 후 최종적으로 메인보드(2110) 상에 실장하고 있다.
한편, GPU(2220)의 경우 고대역폭 메모리(HBM: High Bandwidth Memory)와 같은 메모리(Memory)와의 신호 경로를 최소화하는 것이 필요하며, 이를 위하여 HBM(2240)과 같은 반도체 칩을 인터포저(2230) 상에 실장한 후 패키징하고, 이를 GPU(2220)가 실장된 패키지 상에 패키지 온 패키지(POP: Package on Package) 형태로 적층하여 사용하는 것이 이용되고 있다. 다만, 이 경우 장치의 두께가 지나치게 두꺼워지는 문제가 있으며, 신호 경로 역시 최소화하기에는 한계가 있다.
도 4는 2.5D 실리콘 인터포저 패키지가 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
상술한 문제점을 해결하기 위한 방안으로, 실리콘 인터포저(2250) 상에 GPU(2220)와 같은 제1 반도체 칩과 HBM(2240)과 같은 제2 반도체 칩을 나란하게(Side-by-Side) 표면 실장한 후 패키징하는 2.5D 인터포저 기술로 실리콘 인터포저를 포함하는 반도체 패키지(2310)를 제조하는 것을 고려해볼 수 있다. 이 경우 인터포저(2250)를 통하여 수천 내지 수십만개의 접속패드를 갖는 GPU(2220)와 HBM(2240)을 재배선할 수 있음은 물론이며, 이들을 최소한의 경로로 전기적으로 연결할 수 있다. 또한, 이러한 실리콘 인터포저를 포함하는 반도체 패키지(2310)를 다시 BGA 기판(2210) 등에 실장하여 재배선하면, 최종적으로 메인보드(2110)에 실장할 수 있다. 다만, 실리콘 인터포저(2250)의 경우 실리콘 관통 비아(TSV: Through Silicon Via) 등의 형성이 매우 까다로울 뿐 아니라, 제조 비용 역시 상당한바, 대면적화 및 저 코스트화에 불리하다.
도 5는 2.5D 유기 인터포저 패키지가 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
상술한 문제점을 해결하기 위한 방안으로, 실리콘 인터포저(2250) 대신 유기 인터포저(2260)를 이용하는 것을 고려해볼 수 있다. 예컨대, 유기 인터포저(2260) 상에 GPU(2220)와 같은 제1 반도체 칩과 HBM(2240)과 같은 제2 반도체 칩을 나란하게 표면 실장한 후 패키징하는 2.5D 인터포저 기술로 유기 인터포저를 포함하는 반도체 패키지(2320)를 제조하는 것을 고려해볼 수 있다. 이 경우 인터포저(2260)를 통하여 수천 내지 수십만개의 접속패드를 갖는 GPU(2220)와 HBM(2240)을 재배선할 수 있음은 물론이며, 이들을 최소한의 경로로 전기적으로 연결할 수 있다. 또한, 이러한 유기 인터포저를 포함하는 반도체 패키지(2320)를 다시 BGA 기판(2210) 등에 실장하여 재배선하면, 최종적으로 메인보드(2110)에 실장할 수 있다. 또한, 대면적화 및 저 코스트화에 유리하다.
한편, 이러한 유기 인터포저를 포함하는 반도체 패키지(2320)의 경우 인터포저(2260) 상에 칩(2220, 2240)을 실장한 후 이를 몰딩 또는 봉합하는 패키지 공정을 수행하여 제조한다. 이는 몰딩 공정을 진행하지 않으면 핸들링이 되지 않아 BGA 기판(2210) 등과 연결할 수 없기 때문이며, 따라서 몰딩을 통해 강성을 유지하고 있다. 다만, 몰딩 공정을 진행하는 경우, 상술한 바와 같이 인터포저(2260) 및 칩(2220, 2240)의 봉합재와의 열팽창계수(CTE) 불일치 등의 이유로 워피지 발생, 언더필수지 채움성 악화, 반도체 칩과 봉합재간 크랙 발생 등의 문제가 발생할 수 있다.
도 6은 유기 인터포저를 포함하는 반도체 패키지의 일례를 대략 나타낸 단면도이다.
도 6을 참조하면, 일례에 따른 유기 인터포저를 포함하는 반도체 패키지(100A)는 각각 접속패드(111P, 112P, 113P)가 배치된 활성면을 갖는 반도체 칩(111, 112, 113), 반도체 칩(111, 112, 113)의 적어도 일부를 봉합하는 봉합재(160), 반도체 칩(111, 112, 113)의 활성면 상에 배치되며 각각의 접속패드(111P, 112P, 113P)와 전기적으로 연결된 재배선층(122)을 포함하는 연결구조체(120), 연결구조체(120) 상에 배치되며 연결구조체(120)의 재배선층(122)과 전기적으로 연결된 UBM층(140), 및 UBM층(140)과 연결된 전기연결금속(150)을 포함한다. UBM층(140)은 연결구조체(120) 상에 배치되며 T자 형상을 갖는 UBM 패드(142), UBM 패드(142)의 하면 상에만 배치되는 표면처리층(145), 및 연결구조체(120)의 절연층(121)의 적어도 일부를 관통하며 연결구조체(120)의 재배선층(122)과 UBM 패드(142)를 전기적으로 연결하는 UBM 비아(143)를 포함한다. UBM 패드(142)는 T자 형상의 하부를 이루는 제1 층(142a) 및 상부를 이루는 제2 층(142b)을 포함한다. 제1 층(142a)은 제2 층(142b)의 중앙에 위치하며, 제1 층(142a)의 폭은 제2 층(142b)의 폭보다 작다.
종래의 인터포저는 절연층에 재배선층을 형성하고, 재배선층 상에 다이를 부착하고 이를 몰딩하는 패키지 공정을 수행한 후, 패키지를 캐리어에서 분리하고, 캐리어와 접해있던 패키지의 하면에 비아 형성, 노광, 및 도금 등의 공정을 거쳐 UBM층을 형성하였다. 이러한 종래의 방법은 UBM층을 가장 마지막에 형성하는바, 통상 UBM층 라스트 공법이라 한다. 이러한 UBM층 라스트 공법에서는 패키지 단독에서의 휨 문제로 인해 공정 전행이 어렵기 때문에 별도의 캐리어를 더 사용해야 하며, UBM층 공정을 위한 전용 라인을 구축해야 하는 부담이 존재하였다. 이에 비하여, UBM층을 먼저 형성하는 UBM층 퍼스트 공법의 경우, 추가적인 캐리어가 요구되지 않고, UBM층 형성을 위한 전용 라인을 생략할 수 있으며, 패키지 공정 후 이물에 의한 리스크를 제거할 수 있다. 하지만, UBM 패드가 상대적으로 두꺼운 두께를 가지므로, UBM 패드 상에 재배선층을 형성할 때, 언듈레이션에 의한 불량이 발생하는 문제가 있다.
하지만, 일례에 따른 반도체 패키지(100A)의 경우는 후술하는 공정에서 알 수 있듯이 UBM층 퍼스트 공법을 적용하여 제조하면서도, UBM 패드(142)의 일부인 제1 영역(142a)이 절연부재 내에 함침되도록 제조한다. 따라서, UBM 패드(142)의 두께로 인한 언듈레이션의 발생을 최소화할 수 있어, 연결구조체(120)의 재배선층(122)을 형성 시 미세 패턴의 형성이 가능하며, 불량의 발생이 최소화될 수 있다. 또한, UBM 패드(142)는 T자 형상을 가지므로, UBM 패드(142)가 갖는 단차에 의하여 전기연결금속(150)과의 밀착력이 향상될 수 있다.
또한, 표면처리층(145)은 UBM 패드(142)의 하면에만 배치되어, 적어도 측면을 노출시킬 수 있다. 실시예에 따라, 표면처리층(145)은 UBM 패드(142)의 하면의 일부 상에만 배치되는 것도 가능하다. 표면처리층(145)은 UBM 패드(142)와 다른 물질을 포함하는 적어도 하나의 도금층을 포함할 수 있으며, 예를 들어, 제1 및 제2 도금층(145a, 145b)을 포함한다. 예를 들어, 제1 도금층(145a)은 금(Au) 도금층일 수 있으며, 제2 도금층(145b)은 제1 도금층(145a)과 다른 물질로 이루어지며, 예를 들어 니켈(Ni) 도금층일 수 있다. 제2 도금층(145b)은 제1 도금층(145a)과 UBM 패드(142) 사이에서 금속간화합물(intermetallic compound)의 형성을 방지할 수 있다.
한편, 일례에 따른 반도체 패키지(100A)의 경우는 UBM 비아(143)는 연결구조체(120)의 재배선층(122)과 접하는 상면의 폭이 UBM 패드(142)와 접하는 하면의 폭 보다 크다. 여기서, 폭은 단면도를 기준으로 판단한다. 종래와 같이 UBM층 라스트 공법을 적용하는 경우에는, UBM 비아의 상면의 폭은 하면의 폭 보다 작은 것이 일반적이다. 반면, 일례에 따른 반도체 패키지(100A)의 경우는 UBM층 퍼스트 공법을 적용하는바, UBM 비아(143)가 상면의 폭이 하면의 폭 보다 넓은, 소위 역 사다리꼴 형상으로 형성될 수 있다. 또한, 연결구조체(120)의 재배선층(122) 및 비아(123)와 마찬가지로 UBM 패드(142) 및 UBM 비아(143)를 형성하므로, UBM 비아(143)는 채워진 비아(filled-via)일 수 있다.
이하, 일례에 따른 반도체 패키지(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
반도체 칩(111, 112, 113)은 예를 들면, 센트럴 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 필드 프로그램어블 게이트 어레이(FPGA), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 프로세서 칩일 수 있고, 또는 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩일 수도 있으며, 또는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM, 플래시 메모리), HBM(High Bandwidth Memory) 등의 메모리 칩일 수도 있다. 또한, 이들이 서로 조합되어 배치될 수도 있다. 제한되지 않는 예로서, 제1 반도체 칩(111) 및 제3 반도체 칩(113)은 HBM 등의 메모리 칩일 수 있고, 제2 반도체 칩(112)은 AP 등의 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 반도체 칩(111, 112, 113)은 연결구조체(120)를 통하여 서로 전기적으로 연결될 수 있다.
반도체 칩(111, 112, 113)은 각각 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(IC: Integrated Circuit)일 수 있다. 이 경우 각각의 바디를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 각각의 바디에는 다양한 회로가 형성되어 있을 수 있다. 반도체 칩(111, 112, 113) 각각의 접속패드(111P, 112P, 113P)는 각각의 반도체 칩(111, 112, 113)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다. 각각의 바디 상에는 접속패드(111P, 112P, 113P)를 노출시키는 패시베이션막이 형성될 수 있으며, 패시베이션막은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수도 있다. 기타 필요한 위치에 절연막 등이 더 배치될 수도 있다. 필요에 따라서는, 반도체 칩(111, 112, 113)의 활성면 상에 재배선층이 더 형성될 수 있으며, 범프(111B, 112B, 113B) 등이 접속패드(111P, 112P, 113P)와 연결된 형태를 가질 수도 있다. 범프(111B, 112B, 113B)는 금속이나 솔더로 이루어질 수 있다. 반도체 칩(111, 112, 113)은 접속패드(111P, 112P, 113) 및/또는 범프(111B, 112B, 113B)를 통하여 연결구조체(120)의 상부의 노출된 패드층(122c)과 연결될 수 있으며, 연결에는 솔더, 마이크로 범프 등의 접속부재(115)가 이용될 수 있다. 각각의 반도체 칩(111, 112, 113)은 언더필 수지(170)로 연결구조체(120) 상에 고정될 수도 있다.
연결구조체(120)는 반도체 칩(111, 112, 113) 각각의 접속패드(111P, 112P, 113P)를 재배선한다. 연결구조체(120)를 통하여 다양한 기능을 가지는 수십 수백의 반도체 칩(111, 112, 113) 각각의 접속패드(111P, 112P, 113P)가 재배선 될 수 있으며, 전기연결금속(150)을 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 연결구조체(120)는 절연층(121), 절연층(121) 상에 또는 내에 형성된 재배선층(122), 및 절연층(121)을 관통하며 서로 다른 층에 형성된 재배선층(122)을 전기적으로 연결하는 비아(123)를 포함한다. 연결구조체(120)의 층수는 도면에 도시한 것 보다 많을 수도 있고, 또는 더 적을 수도 있다. 이러한 형태의 연결구조체(120)는 2.5D 형태의 유기 인터포저로 사용될 수 있다.
연결구조체(120)는 UBM층(140)과 접하는 제1 절연층(121a) 상의 제2 절연층(121b), 제2 절연층(121b)에 매립되며 UBM 비아(143)와 접하는 제1 재배선층(122a), 제1 재배선층(122a) 상의 제2 재배선층(122b), 및 제2 절연층(121b)의 적어도 일부를 관통하며 제1 재배선층(122a)과 제2 재배선층(122b)을 전기적으로 연결하는 제1 비아(123a)를 포함한다. 연결구조체(120)는 이러한 형태의 절연층과 재배선층과 비아가 다층으로 구성된 것일 수 있다. 또한, 연결구조체(120)는 봉합재(160) 및/또는 언더필 수지(170)와 접하는 제3 절연층(121c), 및 제3 절연층(121c) 상에 배치된 제3 재배선층(122c)을 포함한다.
절연층(121)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합된 수지, 예를 들면, ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다. 또는, PID(Photo Imeagable Dielectric) 수지와 같은 감광성 절연물질을 사용할 수도 있다. 즉, 절연층(121)은 각각 감광성 절연층일 수 있다. 절연층(121)이 감광성의 성질을 가지는 경우, 절연층(121)을 보다 얇게 형성할 수 있으며, 보다 용이하게 비아(123)의 파인 피치를 달성할 수 있다. 절연층(121)이 다층인 경우, 이들의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(121)이 다층인 경우, 이들은 공정에 따라 일체화 되어 이들 자체로는 경계가 불분명할 수도 있다.
재배선층(122)은 실질적으로 접속패드(111P, 112P, 113P)를 재배선하는 역할을 수행할 수 있으며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(122)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함할 수 있다. 재배선층(122) 중 반도체 칩(111, 112, 113)의 실장을 위한 패드 역할을 수행하는 제3 재배선층(122c)의 표면에는 표면처리층(P)이 형성될 수 있다. 표면처리층(P)은 당해 기술분야에 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있으나, 이에 한정되는 것은 아니다.
비아(123)는 서로 다른 층에 형성된 재배선층(122) 등을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 비아(123)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(123)는 도전성 물질로 완전히 충전될 수 있으나, 이에 한정되는 것은 아니다. 비아(123)의 단면 형상은 도면을 기준으로 대략 역 사다리꼴 형상일 수 있다.
UBM층(140)은 전기연결금속(150)의 접속신뢰성을 향상시켜주며, 그 결과 패키지(100A)의 보드 레벨 신뢰성을 개선해준다. UBM층(140)은 연결구조체(120)의 하부에서 제1 절연층(121a)의 하면 상에 배치되며 제1 및 제2 층(142a, 142b)을 포함하는 UBM 패드(142), 제1 절연층(121a)에 매립되어 연결구조체(120)의 재배선층(122)과 UBM 패드(142)를 전기적으로 연결하는 UBM 비아(143), 및 UBM 패드(142)의 하면 상의 표면처리층(145)을 포함한다. UBM층(140)은 예를 들어, 구리(Cu)로 이루어질 수 있다.
UBM 패드(142)에서 제1 층(142a)은 제2 층(142b)의 폭보다 좁은 폭을 가지며, 제1 층(142a)의 두께(T2)는 제2 층(142b)의 두께(T1)보다 클 수 있으나, 이에 한정되지는 않는다. UBM 패드(142)는 UBM 패드(142)의 형성 시 시드층으로 사용되는 도금 시드층(142S)을 포함하며, 도금 시드층(142S)은 제1 및 제2 층(142a, 142b)의 하면 및 제1 층(142a)의 측면을 따라 연장되는 형태를 가질 수 있다. 도금 시드층(142S)과 상부의 UBM 패드(142)의 나머지 영역은 서로 다른 공정을 통해 형성되므로, 그 사이의 경계가 식별될 수 있다.
표면처리층(145)은 UBM 패드(142)의 제1 층(142a)의 하부에 배치되는제1 표면처리층(145a) 및 제1 도금층(145a)과 UBM 패드(142)의 사이에 배치되는 제2 도금층(145b)을 포함할 수 있다. 다만, 표면처리층(145)을 이루는 층들의 개수는 이에 한정되지 않는다. 표면처리층(145)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다.
전기연결금속(150)은 UBM 패드(142)의 하면 및 측면의 전체 및 표면처리층(145)의 하면을 덮도록 연결구조체(120)의 하면 상에 배치되어, 반도체 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시킨다. 예를 들면, 반도체 패키지(100A)는 전기연결금속(150)을 통하여 전자기기의 메인보드에 실장될 수 있다. 따라서, 전기연결금속(150)은 접속부재(115)보다 크기 및 직경이 클 수 있다. 특히, 전기연결금속(150)은 UBM 패드(142)의 제1 층(142a)의 측면을 덮고, 제2 층(142b)의 하면 및 측면을 덮을 수 있다. 전기연결금속(150)은 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결금속(150)은 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결금속(150)은 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
전기연결금속(150)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전기연결금속(150)의 수는 접속패드(111P, 112P, 113P)의 수에 따라서 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다. 전기연결금속(150) 중 일부는 팬-아웃 영역에 배치될 수 있다. 팬-아웃 영역이란 반도체 칩(111, 112, 113)이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 반도체 패키지(100A)는 팬-아웃 반도체 패키지일 수 있다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
봉합재(160)는 반도체 칩(111, 112, 113) 등을 보호할 수 있다. 봉합형태는 특별히 제한되지 않으며, 반도체 칩(111, 112, 113)의 적어도 일부를 감싸는 형태이면 무방하다. 봉합재(160)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합된 재료, 예를 들면, ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다. 다만, 이에 한정되는 것은 아니며, 유리섬유 또한 포함하는 프리프레그(prepreg) 등이 사용될 수도 있다. 또는, 공지의 EMC(Epoxy Molding Compound) 등이 사용될 수도 있다.
언더필 수지(170)는 반도체 칩(111, 112, 113)을 연결구조체(120) 상에 고정할 수 있다. 언더필 수지(170)는 에폭시 등을 포함하는 공지의 재료를 적용할 수 있다. 필요에 따라서는 언더필 수지(170)는 생략될 수 있다. 한편, 도면에는 도시하지 않았으나, 필요에 따라서는 수동부품이 연결구조체(120) 상에 반도체 칩(111, 112, 113)과 나란하게 배치되어 패키징될 수도 있다.
도 7a 및 도 7b는 유기 인터포저를 포함하는 반도체 패키지의 다른 일례를 개략적으로 나타낸 확대도이다. 도 7a 및 도 7b에서는 도 6의 확대도에 대응되는 영역이 도시된다.
도 7a를 참조하면, 연결구조체(120)의 최하부에서, 제1 절연층(121a)은 UBM 패드(142)의 제2 층(142b)의 측면의 적어도 일부를 덮을 수 있다. 즉, UBM 패드(142)의 제2 층(142b)은 적어도 일부가 연결구조체(120)의 제1 절연층(121a) 내에 매립된 형태를 가질 수 있다. 실시예들에 따라, UBM 패드(142)의 제2 층(142b)은 전부가 연결구조체(120)의 제1 절연층(121a) 내에 매립되는 것도 가능할 것이다. 또한, 전기연결금속(150)은 UBM 패드(142)의 측면 중 일부, 예를 들어, 제2 층(142b)의 측면을 노출시킬 수 있다. 전기연결금속(150)은 UBM 패드(142)의 제1 층(142a)의 측면을 덮고, 제2 층(142b)의 하면을 덮을 수 있으며, 표면처리층(145)의 하면을 덮을 수 있다. 그 외에 다른 구성에 대한 설명은 상술한 일례에 따른 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 생략한다.
도 7b를 참조하면, 연결구조체(120)의 최하부에서, 도 7a에서와 같이, 제1 절연층(121a)은 UBM 패드(142)의 제2 층(142b)의 측면의 적어도 일부를 덮을 수 있다. 또한, 전기연결금속(150)은 UBM 패드(142)의 측면 중 일부, 예를 들어, 제2 층(142b)의 측면 전체 및 제1 영역(142a)의 측면의 일부를 노출시킬 수 있다. 다만, 실시예들에 따라, 전기연결금속(150)은 제1 영역(142a)의 측면은 노출시키지 않는 것도 가능하다. 따라서, 전기연결금속(150)은 UBM 패드(142)의 제1 층(142a)의 측면의 적어도 일부를 덮고, 표면처리층(145)의 하면을 덮을 수 있다. 특히, UBM층(140)의 표면처리층(145)은 UBM 패드(142)의 측면 상으로 연장되지 않으므로, 전기연결금속(150)도 UBM 패드(142)의 측면을 따라 웨팅(wetting)되지 않아 전기연결금속(150)의 소모량을 최소화할 수 있다. 또한, 인접하는 전기연결금속(150)의 사이에서 전기적 단락과 같은 불량이 발생하는 것을 방지할 수 있어, 미세 볼 피치 구조의 구현이 가능하다. 그 외에 다른 구성에 대한 설명은 상술한 일례에 따른 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 생략한다.
도 8a 내지 도 8e는 도 6의 유기 인터포저를 포함하는 반도체 패키지를 형성하는 공정의 일례를 개략적으로 도시한다.
도 8a를 참조하면, 먼저, 캐리어(210)를 준비한다. 캐리어(210)는 코어층(211) 및 코어층(211) 상에 형성된 금속막(212, 213)을 포함할 수 있다. 코어층(211)은 절연수지, 무기필러, 및 유리섬유를 포함하는, 예를 들면, 프리프레그일 수 있다. 금속막(212, 213)은 구리(Cu), 티타늄(Ti) 등의 금속을 포함할 수 있다. 금속막(212, 213) 사이에는 분리가 용이하도록 표면처리가 되어있을 수 있다. 또는 그 사이에 이형층이 구비되어 있을 수도 있다. 캐리어(210)는 통상의 디테치 코어(detach core)일 수 있다. 다음으로, 캐리어(210) 상에, 하부 절연층(222)을 형성하고, 하부 절연층(222) 상에 하부 도금 시드층(232)을 패터닝하여 형성한다. 하부 절연층(222)은 PID(Photo Imeagable Dielectric) 수지와 같은 감광성 절연물질을 사용하여 형성할 수 있다. 하부 도금 시드층(232)은 스퍼터링 공정, 노광 및 현상 공정을 통한 마스크층의 형성 공정, 및 에칭 공정에 의해 형성할 수 있으며, 예를 들어, 구리(Cu)층으로 형성할 수 있다. 다음으로, 하부 도금 시드층(232)을 도금 시드층으로 이용하여 제1 및 제2 도금층(145a, 145b)을 포함하는 표면처리층(145)을 형성한다. 표면처리층(145)은 전해 도금 공정으로 형성할 수 있다. 이 경우, 무전해 도금으로 형성하는 경우에 발생할 수 있는 패턴 주변으로의 번짐과 같은 불량을 방지할 수 있다. 다음으로, 하부 절연층(222) 상에 표면처리층(145)을 노출시키는 상부 절연층(224)을 형성하고, 도금 시드층(142S)을 형성한다. 하부 절연층(224)은 PID 수지를 패터닝하여 형성하고, 도금 시드층(142S)은 스퍼터링 공정을 통해 형성한다.
도 8b를 참조하면, 하부 절연층(224) 및 도금 시드층(142S)의 일부 상에 포토레지스트층(240)을 형성하고, UBM 패드(142)를 형성한다. UBM 패드(142)는 표면처리층(145) 상에 형성할 수 있으며, 도금 시드층(142S) 상에 형성할 수 있다. UBM 패드(142)는 상부 절연층(224)과 포토레지스트층(240) 사이의 단차로 인해 T자 형상을 갖도록 형성된다. 다음으로, 포토레지스트층(240)을 제거한다. 다음으로, 제1 절연층(121a)을 형성하고, 제1 절연층(121a)을 패터닝하여 UBM 패드(142)와 연결되는 UBM 비아(143) 및 제1 재배선층(122a)을 형성한다. UBM 비아(143) 및 제1 재배선층(122a)은 드라이 필름 등을 이용하여 패턴을 형성한 후, 이를 도금 공법으로 채우는 방법으로 형성할 수 있다. 그 결과 UBM층(140)이 형성된다.
도 8c를 참조하면, 제1 절연층(121a) 및 UBM층(140)의 상부에 제1 재배선층(122a) 이외의 구성들을 더 형성하여, 연결구조체(120)를 형성하고, 연결구조체(120)의 상부에 형성된 제3 재배선층(122c)에 표면처리층(P)을 형성한다. 연결구조체(120) 및 UBM층(140)은 동일한 라인에서 연속적으로 형성될 수 있다. 절연층(121)은 PID 등을 라미네이션하거나 도포하는 방법 등으로 형성할 수 있다. 재배선층(122) 및 비아(123)는 드라이 필름 등을 이용하여 패턴을 형성한 후, 이를 도금 공법으로 채우는 방법으로 형성할 수 있다. 도금 공법으로는 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등을 이용할 수 있으나, 이에 한정되는 것은 아니다. 다음으로, 필요에 따라, 쿼드 루트(Quad Route) 검사, 재배선층(122)의 전기검사 등을 수행한다. 다음으로, 연결구조체(120)의 상부에 반도체 칩(111,112, 113)을 실장한다. 실장에는 마이크로 범프와 같은 접속부재(115)를 이용할 수 있으며, 그 후 언더필 수지(170)로 반도체 칩(111, 112, 113)를 고정할 수 있다.
도 8d를 참조하면, 반도체 칩(111, 112, 113)을 봉합하는 봉합재(160)를 형성하고, 연결구조체(120) 및 반도체 칩(111, 112, 113)으로부터 캐리어(210)를 분리한다. 봉합재(160)는 필름 형태를 라미네이션 하거나, 액상 형태를 도포 및 경화 방법으로 형성할 수 있다. 캐리어(210)의 분리는 이형층(212)의 분리로 수행될 수 있다. 이에 따라, 최하부의 하부 절연층(222)이 노출된다. 다음으로, 하부 절연층(222), 상부 절연층(224), 및 연결구조체(120)의 제1 절연층(121a)의 일부를 제거하는 디스큠(descum) 에칭 공정을 수행한다. 이에 의해, UBM 패드(142)가 연결구조체(120)의 하부로 노출된다. 한편, 필요에 따라서 봉합재(160)를 그라인딩(grinding) 처리할 수 있다. 그라인딩에 의하여 반도체 칩(111, 112, 113)의 각각의 상면이 동일 레벨에 위치할 수 있다. 즉, 반도체 칩(111, 112, 113)의 두께가 실질적으로 동일해질 수 있다. 다만, 상기 그라인딩 공정은 전기연결금속(150)의 형성 후에 수행되거나 생략될 수도 있다.
도 8e를 참조하면, 전기연결금속(150)의 부착 및 리플로우(reflow) 공정을 진행한다. 일련의 과정을 통하여 상술한 일례에 따른 반도체 패키지(100A)가 제조될 수 있다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 팬-아웃 반도체 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 메인보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인보드 1111: 메인보드 절연층
1112: 메인보드 배선 1120: 부품
1130: 스마트 폰 카메라 100A: 반도체 패키지
111, 112, 113: 반도체 칩 111P, 112P, 113P: 접속패드
111B, 112B, 113B: 범프 115: 접속부재
120: 연결구조체 121, 121a, 121b, 121c: 절연층
122, 122a, 122b, 122c: 재배선층 123, 123a: 비아
140: UBM층 142: UBM 패드
143: UBM 비아 145: 표면처리층
150: 전기연결금속 160: 봉합재
170: 언더필 수지

Claims (10)

  1. 접속패드가 배치된 활성면을 갖는 반도체 칩;
    상기 반도체 칩의 활성면 상에 배치되며, 상기 접속패드와 전기적으로 연결되는 재배선층 및 절연층을 포함하는 연결구조체; 및
    상기 연결구조체의 하면 상에 배치되며, 상기 연결구조체의 재배선층과 전기적으로 연결되는 UBM(Under Bump Metallurgy)층; 및
    상기 UBM층 상에 배치되는 전기연결금속을 포함하고,
    상기 UBM층은, 상기 연결구조체의 절연층 상에 배치되며 T자 형상을 갖는 UBM 패드, 상기 UBM 패드의 하면 상에 배치되어 상기 UBM 패드의 측면을 노출시키며 적어도 하나의 도금층을 포함하는 표면처리층, 및 상기 연결구조체의 절연층의 적어도 일부를 관통하며 상기 연결구조체의 재배선층과 상기 UBM 패드를 전기적으로 연결하는 UBM 비아를 포함하고,
    상기 UBM 패드는, 상기 연결구조체의 절연층 하부의 제1 층 및 상기 제1 층과 상기 UBM 비아의 사이에 배치되며 상기 제1 층의 폭보다 큰 폭을 갖는 제2 층을 포함하며,
    상기 표면처리층은, 상기 제1 층의 하면 상에 배치되어 상기 제1 층의 측면 및 상기 제2 층의 표면으로 연장되지 않는,
    유기 인터포저를 포함하는 반도체 패키지.
  2. 삭제
  3. 제1 항에 있어서,
    상기 UBM 패드는 상기 제1 및 제2 층의 하면 및 상기 제1 층의 측면을 따라 배치되는 도금 시드층을 더 포함하는,
    유기 인터포저를 포함하는 반도체 패키지.
  4. 제1 항에 있어서,
    상기 UBM 패드의 제1 층은 상기 제2 층보다 두꺼운 두께를 갖는,
    유기 인터포저를 포함하는 반도체 패키지.
  5. 제1 항에 있어서,
    상기 전기연결금속은 상기 UBM 패드의 하면 및 측면 전체를 덮는,
    유기 인터포저를 포함하는 반도체 패키지.
  6. 제1 항에 있어서,
    상기 전기연결금속은 상기 UBM 패드의 측면의 일부 및 상기 표면처리층의 하면을 덮는,
    유기 인터포저를 포함하는 반도체 패키지.
  7. 제1 항에 있어서,
    상기 UBM 패드는 상부의 일부가 상기 연결구조체의 절연층 내에 매립된,
    유기 인터포저를 포함하는 반도체 패키지.
  8. 제1 항에 있어서,
    상기 표면처리층은, 금(Au)을 포함하는 제1 도금층, 및 상기 UBM 패드와 상기 제1 도금층 사이에 배치되며 니켈(Ni)을 포함하는 제2 도금층을 포함하는,
    유기 인터포저를 포함하는 반도체 패키지.
  9. 제1 항에 있어서,
    상기 반도체 칩은 프로세서 칩 및 메모리 칩을 포함하며,
    상기 프로세서 칩 및 상기 메모리 칩은 상기 연결구조체를 통하여 전기적으로 연결되는,
    유기 인터포저를 포함하는 반도체 패키지.
  10. 접속패드가 배치된 활성면을 갖는 반도체 칩;
    상기 반도체 칩의 활성면 상에 배치되며, 상기 접속패드와 전기적으로 연결되는 재배선층 및 절연층을 포함하는 연결구조체; 및
    상기 연결구조체의 하면 상에 배치되며, 상기 연결구조체의 재배선층과 전기적으로 연결되는 UBM층; 및
    상기 UBM층 상에 배치되는 전기연결금속을 포함하고,
    상기 UBM층은, 상기 연결구조체의 절연층 상에 배치되며 T자 형상을 갖는 UBM 패드, 상기 UBM 패드의 하면 상에 배치되어 상기 UBM 패드의 측면을 노출시키며 적어도 하나의 도금층을 포함하는 표면처리층, 및 상기 연결구조체의 절연층의 적어도 일부를 관통하며 상기 연결구조체의 재배선층과 상기 UBM 패드를 전기적으로 연결하는 UBM 비아를 포함하고,
    상기 표면처리층은 상기 UBM 패드와 다른 물질을 포함하고,
    상기 UBM 패드는, 상기 연결구조체의 절연층 하부의 제1 층 및 상기 제1 층과 상기 UBM 비아의 사이에 배치되며 상기 제1 층의 폭보다 큰 폭을 갖는 제2 층을 포함하며,
    상기 표면처리층은, 상기 제1 층의 하면 상에 배치되어 상기 제1 층의 측면 및 상기 제2 층의 표면으로 연장되지 않는,
    유기 인터포저를 포함하는 반도체 패키지.
KR1020180142742A 2018-11-19 2018-11-19 유기 인터포저를 포함하는 반도체 패키지 KR102543188B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180142742A KR102543188B1 (ko) 2018-11-19 2018-11-19 유기 인터포저를 포함하는 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180142742A KR102543188B1 (ko) 2018-11-19 2018-11-19 유기 인터포저를 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20200058129A KR20200058129A (ko) 2020-05-27
KR102543188B1 true KR102543188B1 (ko) 2023-06-14

Family

ID=70911169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180142742A KR102543188B1 (ko) 2018-11-19 2018-11-19 유기 인터포저를 포함하는 반도체 패키지

Country Status (1)

Country Link
KR (1) KR102543188B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220022762A (ko) 2020-08-19 2022-02-28 삼성전자주식회사 반도체 패키지
KR20220033177A (ko) * 2020-09-09 2022-03-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US20220093517A1 (en) * 2020-09-18 2022-03-24 Intel Corporation Direct bonding in microelectronic assemblies

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026668B1 (en) * 2017-07-04 2018-07-17 Samsung Electro-Mechanics Co., Ltd. Passivation layer having an opening for under bump metallurgy

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
JP3819576B2 (ja) * 1997-12-25 2006-09-13 沖電気工業株式会社 半導体装置及びその製造方法
KR102017635B1 (ko) * 2016-03-25 2019-10-08 삼성전자주식회사 팬-아웃 반도체 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026668B1 (en) * 2017-07-04 2018-07-17 Samsung Electro-Mechanics Co., Ltd. Passivation layer having an opening for under bump metallurgy

Also Published As

Publication number Publication date
KR20200058129A (ko) 2020-05-27

Similar Documents

Publication Publication Date Title
KR102077455B1 (ko) 반도체 장치
KR102019355B1 (ko) 반도체 패키지
KR102099750B1 (ko) 반도체 패키지
KR102018616B1 (ko) 반도체 장치
KR102538178B1 (ko) 유기 인터포저를 포함하는 반도체 패키지
KR101901713B1 (ko) 팬-아웃 반도체 패키지
KR102530320B1 (ko) 반도체 패키지
KR102551747B1 (ko) 반도체 패키지
TWI791825B (zh) 半導體封裝
KR102039709B1 (ko) 유기 인터포저를 포함하는 반도체 패키지
KR102055595B1 (ko) 반도체 패키지
KR102086361B1 (ko) 반도체 패키지
KR102145203B1 (ko) 팬-아웃 반도체 패키지
KR102543188B1 (ko) 유기 인터포저를 포함하는 반도체 패키지
KR101963278B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법
KR102509645B1 (ko) 팬-아웃 반도체 패키지
KR102179167B1 (ko) 반도체 패키지
KR101982054B1 (ko) 팬-아웃 반도체 패키지
KR102465535B1 (ko) 팬-아웃 반도체 패키지
KR102477356B1 (ko) 반도체 패키지
KR20200132511A (ko) 인터포저 기판 및 이를 포함하는 반도체 패키지
KR102566772B1 (ko) 반도체 패키지
KR102613241B1 (ko) 기판 구조체 및 이를 포함하는 반도체 패키지
KR20200133501A (ko) 팬-아웃 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right