CN113257684A - 一种芯片的封装方法及装置 - Google Patents
一种芯片的封装方法及装置 Download PDFInfo
- Publication number
- CN113257684A CN113257684A CN202110448271.3A CN202110448271A CN113257684A CN 113257684 A CN113257684 A CN 113257684A CN 202110448271 A CN202110448271 A CN 202110448271A CN 113257684 A CN113257684 A CN 113257684A
- Authority
- CN
- China
- Prior art keywords
- chip
- preset
- baking
- packaging
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 27
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052709 silver Inorganic materials 0.000 claims abstract description 48
- 239000004332 silver Substances 0.000 claims abstract description 48
- 239000000463 material Substances 0.000 claims abstract description 32
- 239000000084 colloidal system Substances 0.000 claims abstract description 30
- 239000011248 coating agent Substances 0.000 claims abstract description 17
- 238000000576 coating method Methods 0.000 claims abstract description 17
- 238000005507 spraying Methods 0.000 claims abstract description 6
- 239000000853 adhesive Substances 0.000 claims abstract description 4
- 230000001070 adhesive effect Effects 0.000 claims abstract description 4
- CSJDCSCTVDEHRN-UHFFFAOYSA-N methane;molecular oxygen Chemical compound C.O=O CSJDCSCTVDEHRN-UHFFFAOYSA-N 0.000 claims description 4
- 230000009194 climbing Effects 0.000 abstract description 12
- 239000003292 glue Substances 0.000 description 9
- OBOXTJCIIVUZEN-UHFFFAOYSA-N [C].[O] Chemical class [C].[O] OBOXTJCIIVUZEN-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002086 nanomaterial Substances 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- -1 polytetrafluoroethylene Polymers 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
Abstract
本发明公开了一种芯片的封装方法及装置。所述方法包括：喷射预设体量的银胶，将芯片在银胶上旋转上片并进行压合；在芯片侧面的预设的高度范围内涂覆不沾材料；以预设的烘烤温度和预设的烘烤时间对芯片进行烘烤以使银胶和不沾材料固化，从而完成封装。所述装置包括上片单元、涂覆单元以及烘烤单元。所述方法及装置通过先在银胶上上片并在芯片侧面涂覆不沾材料，再烘烤固化，从而不仅减缓了银胶爬升速度，还有效控制了银胶的爬升高度。
Description
技术领域
本发明涉及芯片的封装领域，涉及一种芯片的封装方法及装置。
背景技术
安装半导体集成电路芯片用的外壳，起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对CPU和其他LSI集成电路都起着重要的作用。
在现有技术中，芯片上片通常用银胶将芯片与引线框架粘接，再通过烤箱进行烘烤固化。为了防止银胶沿芯片侧壁向上爬胶，在设计引线框架时，对装载芯片的引线框架增加凸台设计，从而使银胶向下流动。但是，现有技术仍存在以下缺点：凸台设计的引线框架加工成本增加，同时芯片与框架的结合力降低影响产品可靠性，并且放置时间久了银胶仍然会沿着芯片侧壁向上爬胶，爬至芯片表面，影响性能。
因此，当前市面上缺乏一种芯片的封装方法及装置，从而解决现有技术中存在的上述问题。
发明内容
针对现存的上述技术问题，本发明的目的在于提供一种芯片的封装方法及装置，该方法及装置减缓了银胶爬升速度，有效控制了银胶的爬升高度。
本发明提供了一种芯片的封装方法，包括：喷射预设体量的银胶，将芯片在银胶上旋转上片并进行压合；在芯片侧面的预设的高度范围内涂覆不沾材料；以预设的烘烤温度和预设的烘烤时间对芯片进行烘烤以使银胶和不沾材料固化。
在一个实施例中，所述预设体量可根据芯片底面积进行设置。
在一个实施例中，预设的高度范围为芯片高度的70％-80％高度范围内。
在一个实施例中，所述不沾材料为碳氧化合物。
在一个实施例中，所述预设的烘烤温度为175℃。
在一个实施例中，所述预设的烘烤时间为2.5小时。
在一个实施例中，所述预设的烘烤时间包括预设的升温时间、预设的恒温时间以及预设的降温时间。
在一个实施例中，所述预设的升温时间为0.5小时，所述预设的恒温时间为1.5小时，所述预设的降温时间为0.5小时。
本发明还提供了一种芯片的封装装置，所述装置包括上片单元、涂覆单元以及烘烤单元，所述装置执行如前所述的芯片的封装方法，其中，所述上片单元用于喷射预设体量的银胶，将芯片在银胶上旋转上片并进行压合；所述涂覆单元用于在芯片侧面的预设的高度范围内涂覆不沾材料；所述烘烤单元用于以预设的烘烤温度和预设的烘烤时间对芯片进行烘烤以使银胶和不沾材料固化。
相比于现有技术，本发明实施例具有如下有益效果：
本发明提供了一种芯片的封装方法及装置，通过先在银胶上上片并在芯片侧面涂覆不沾材料，再烘烤固化，该方法及装置不仅减缓了银胶爬升速度，还有效控制了银胶的爬升高度。
附图说明
下文将结合说明书附图对本发明进行进一步的描述说明，其中：
图1示出了根据本发明的一种芯片的封装方法的一个实施例的流程图；
图2示出了根据本发明的一种芯片的封装装置的一个实施例的结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
具体实施例一
图1示出了根据本发明的一种芯片的封装方法的一个实施例的流程图，该方法包括如下步骤：
S1:喷射预设体量的银胶，将芯片在银胶上旋转上片并进行压合。
由于不同芯片的底面积大小不同，固定芯片所需要用的银胶也不同，如果统一银胶的喷出量，则可能造成部分芯片固定不牢而部分芯片溢胶的情况，因此，应根据芯片底面积设置喷出的银胶的预设体量，从而使得芯片的固定情况和溢胶情况得以控制。在一个实施例中，为了保证固定情况，可以通过施力以旋转压合芯片，以使芯片与银胶的结合更紧密。在一个实施例中，可通过真空吸嘴将芯片放置在银胶上。
S2:在芯片侧面的预设的高度范围内涂覆不沾材料。
无论是减缓银胶速度或是降低爬胶高度，都可通过在芯片侧面的预设的高度范围内涂覆不沾材料，以避免银胶的附着和上爬而实现。其中，不沾材料包括但不限于聚四氟乙烯、纳米材料以及碳氧化合物。在一个实施例中，不沾材料为碳氧化合物。不沾材料的涂覆可以通过人工进行，也可通过机械进行。在一个实施例中，通过人工或机械方式在芯片侧面的预设的高度范围内涂覆不沾材料。
在上述基础上，由于仅在当银胶爬升到芯片表面时会对芯片功能产生影响，因此，仅在侧面的预设的高度范围内涂覆不沾材料既可防止爬胶到芯片表面所带来的功能性影响，又降低了直接成本和工艺成本。因此，预设的高度范围的设置也十分重要。在一个实施例中，预设的高度范围为芯片高度的70％-80％高度范围内。
S3:以预设的烘烤温度和预设的烘烤时间对芯片进行烘烤以使银胶和不沾材料固化。
与现有技术不同，现有技术在封装流程上通常是先烘烤再上片，烘烤这一步骤的作用是为了使不沾材料固化，由于不沾材料裸露于芯片侧面且面积较小，烘干温度和时间都偏低，但这样的封装流程存在的缺陷在于：银胶是未经烘烤固化的，放置时间久了依然容易爬胶。因此，在本发明中，在最后一步以预设的烘烤温度和预设的烘烤时间进行烘烤使不沾材料和银胶固化，从而进一步减缓爬胶速度和爬胶高度。其中，预设的烘烤温度可以在150°-175°范围内，预设的烘烤时间可以在1-2.5小时范围内。
在一个实施例中，所述预设的烘烤温度为175℃。在一个实施例中，所述预设的烘烤时间为2.5小时。在一个实施例中，所述预设的烘烤时间包括预设的升温时间、预设的恒温时间以及预设的降温时间。在一个实施例中，所述预设的升温时间为0.5小时，所述预设的恒温时间为1.5小时，所述预设的降温时间为0.5小时。
本发明提供了一种芯片的封装方法，通过先在银胶上上片并在芯片侧面涂覆不沾材料，再烘烤固化，该方法及装置不仅减缓了银胶爬升速度，还有效控制了银胶的爬升高度。
具体实施例二
除上述方法外，本发明还提供了一种芯片的封装装置。图2示出了根据本发明的一种芯片的封装装置的一个实施例的结构图。
如图2所示，所述装置1包括上片单元11、涂覆单元12以及烘烤单元13。
上片单元11根据芯片底面积设置喷出的银胶的预设体量，从而使得芯片的固定情况和溢胶情况得以控制。在一个实施例中，为了保证固定情况，上片单元11可以通过施力以旋转压合芯片，以使芯片与银胶的结合更紧密。在一个实施例中，上片单元11可通过真空吸嘴将芯片放置在银胶上。
涂覆单元12通过在芯片侧面的预设的高度范围内涂覆不沾材料，以避免银胶的附着和上爬，从而减缓银胶速度并降低爬胶高度。其中，不沾材料包括但不限于聚四氟乙烯、纳米材料以及碳氧化合物。在一个实施例中，不沾材料为碳氧化合物。不沾材料的涂覆可以通过人工进行，也可通过机械进行。在一个实施例中，通过人工或机械方式在芯片侧面的预设的高度范围内涂覆不沾材料。在一个实施例中，预设的高度范围为芯片高度的70％-80％高度范围内。
烘烤单元13以预设的烘烤温度和预设的烘烤时间进行烘烤，以使不沾材料和银胶固化，从而进一步减缓爬胶速度和爬胶高度。其中，预设的烘烤温度可以在150°-175°范围内，预设的烘烤时间可以在1-2.5小时范围内。在一个实施例中，所述预设的烘烤温度为175℃。在一个实施例中，所述预设的烘烤时间为2.5小时。在一个实施例中，所述预设的烘烤时间包括预设的升温时间、预设的恒温时间以及预设的降温时间。在一个实施例中，所述预设的升温时间为0.5小时，所述预设的恒温时间为1.5小时，所述预设的降温时间为0.5小时。
具体地，当使用该封装装置1对芯片进行封装时，首先通过上片单元11喷射预设体量的银胶，将芯片在银胶上旋转上片并进行压合，再通过涂覆单元12在芯片侧面的预设的高度范围内涂覆不沾材料，最后通过烘烤单元13以预设的烘烤温度和预设的烘烤时间对芯片进行烘烤以使银胶固化。
本发明提供了一种芯片的封装方法及装置，通过先在银胶上上片并在芯片侧面涂覆不沾材料，再烘烤固化，该方法及装置不仅减缓了银胶爬升速度，还有效控制了银胶的爬升高度。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步的详细说明，应当理解，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围。特别指出，对于本领域技术人员来说，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种芯片的封装方法，其特征在于，包括：
喷射预设体量的银胶，将芯片在银胶上旋转上片并进行压合；
在芯片侧面的预设的高度范围内涂覆不沾材料；
以预设的烘烤温度和预设的烘烤时间对芯片进行烘烤以使银胶和不沾材料固化。
2.根据权利要求1所述的芯片的封装方法，其特征在于，所述预设体量可根据芯片底面积进行设置。
3.根据权利要求2所述的芯片的封装方法，其特征在于，预设的高度范围为芯片高度的70％-80％高度范围内。
4.根据权利要求3所述的芯片的封装方法，其特征在于，所述不沾材料为碳氧化合物。
5.根据权利要求4所述的芯片的封装方法，其特征在于，所述预设的烘烤温度为175℃。
6.根据权利要求5所述的芯片的封装方法，其特征在于，所述预设的烘烤时间为2.5小时。
7.根据权利要求6所述的芯片的封装方法，其特征在于，所述预设的烘烤时间包括预设的升温时间、预设的恒温时间以及预设的降温时间。
8.根据权利要求1-7任一项所述的芯片的封装方法，其特征在于，所述预设的升温时间为0.5小时，所述预设的恒温时间为1.5小时，所述预设的降温时间为0.5小时。
9.一种芯片的封装装置，其特征在于，所述装置包括上片单元、涂覆单元以及烘烤单元，所述装置执行如权利要求1-8中任一项所述的芯片的封装方法，其中，
所述上片单元用于喷射预设体量的银胶，将芯片在银胶上旋转上片并进行压合；
所述涂覆单元用于在芯片侧面的预设的高度范围内涂覆不沾材料；
所述烘烤单元用于以预设的烘烤温度和预设的烘烤时间对芯片进行烘烤以使银胶和不沾材料固化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110448271.3A CN113257684A (zh) | 2021-04-25 | 2021-04-25 | 一种芯片的封装方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110448271.3A CN113257684A (zh) | 2021-04-25 | 2021-04-25 | 一种芯片的封装方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113257684A true CN113257684A (zh) | 2021-08-13 |
Family
ID=77221541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110448271.3A Pending CN113257684A (zh) | 2021-04-25 | 2021-04-25 | 一种芯片的封装方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113257684A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101142862A (zh) * | 2005-03-17 | 2008-03-12 | 松下电器产业株式会社 | 电子部件安装方法和电子部件安装装置 |
| CN202495011U (zh) * | 2012-03-14 | 2012-10-17 | 深圳欧菲光科技股份有限公司 | Ito薄膜材料 |
| CN103250241A (zh) * | 2010-08-30 | 2013-08-14 | 株式会社京浜 | 电子部件的安装构造 |
| CN106505047A (zh) * | 2015-09-07 | 2017-03-15 | 中芯国际集成电路制造（天津）有限公司 | 芯片封装结构及其制作方法、静电粉末喷涂装置 |
| CN108807191A (zh) * | 2017-04-28 | 2018-11-13 | 广东先捷电子股份有限公司 | 一种用于集成电路芯片的固晶方法 |
| CN111128773A (zh) * | 2019-12-20 | 2020-05-08 | 江苏长电科技股份有限公司 | 一种贴装芯片的方法 |
-
2021
- 2021-04-25 CN CN202110448271.3A patent/CN113257684A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101142862A (zh) * | 2005-03-17 | 2008-03-12 | 松下电器产业株式会社 | 电子部件安装方法和电子部件安装装置 |
| CN103250241A (zh) * | 2010-08-30 | 2013-08-14 | 株式会社京浜 | 电子部件的安装构造 |
| CN202495011U (zh) * | 2012-03-14 | 2012-10-17 | 深圳欧菲光科技股份有限公司 | Ito薄膜材料 |
| CN106505047A (zh) * | 2015-09-07 | 2017-03-15 | 中芯国际集成电路制造（天津）有限公司 | 芯片封装结构及其制作方法、静电粉末喷涂装置 |
| CN108807191A (zh) * | 2017-04-28 | 2018-11-13 | 广东先捷电子股份有限公司 | 一种用于集成电路芯片的固晶方法 |
| CN111128773A (zh) * | 2019-12-20 | 2020-05-08 | 江苏长电科技股份有限公司 | 一种贴装芯片的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6041053B2 (ja) | 半導体装置及びその製造方法 | |
| US4508758A (en) | Encapsulated electronic circuit | |
| JP3663120B2 (ja) | 自動車用エンジンコントロールユニットの実装構造及び実装方法 | |
| US7432601B2 (en) | Semiconductor package and fabrication process thereof | |
| GB2396964A (en) | Integrated circuit packaging process involving partial curing of bonding material prior to chip attachment and molding step | |
| US5834336A (en) | Backside encapsulation of tape automated bonding device | |
| CN113257684A (zh) | 一种芯片的封装方法及装置 | |
| KR100690960B1 (ko) | 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법 | |
| TWI688017B (zh) | 晶片封裝結構及其製造方法 | |
| CN112271170A (zh) | 封装基板、倒装芯片封装结构及其制作方法 | |
| CN101000899A (zh) | 晶片封装结构 | |
| CN114843229A (zh) | 一种芯片封装模组及其生产工艺 | |
| JPS58182837A (ja) | 樹脂封止半導体装置の製造方法 | |
| CN108321142A (zh) | 半导体封装件及其的制造方法 | |
| JP4031385B2 (ja) | 電子部品の実装方法 | |
| CN104347547A (zh) | 半导体封装件及其的制造方法 | |
| CN211788974U (zh) | 芯片结构及手机和电子产品 | |
| TW518732B (en) | A semiconductor packaging process for ball grid array (BGA) | |
| CN208422869U (zh) | 带有工艺边的led显示模组专用封装治具 | |
| TWI796089B (zh) | 封裝結構及其製作方法 | |
| TW511258B (en) | Substrate-on-chip packaging process | |
| TWI354358B (en) | Substrate and chip package for lessening warpage | |
| CN100561695C (zh) | 芯片与承载器的接合方法 | |
| CN108831839B (zh) | 一种去除半导体塑封制程中所产生毛边的方法 | |
| JP2003007739A (ja) | 半導体部品の実装密封構造及びその実装密封方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210813 |