JP2003007739A - 半導体部品の実装密封構造及びその実装密封方法 - Google Patents
半導体部品の実装密封構造及びその実装密封方法Info
- Publication number
- JP2003007739A JP2003007739A JP2001184842A JP2001184842A JP2003007739A JP 2003007739 A JP2003007739 A JP 2003007739A JP 2001184842 A JP2001184842 A JP 2001184842A JP 2001184842 A JP2001184842 A JP 2001184842A JP 2003007739 A JP2003007739 A JP 2003007739A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor component
- circuit board
- package
- mounting
- cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 回路基板の表面に半導体部品を半田付け実装
し、この半導体部品を合成樹脂製の被覆体にて密封する
場合に、この被覆体によって回路基板と半導体部品との
間の隙間に閉じ込められる空気を少なくする。 【解決手段】 半導体部品１のパッケージ体３における
底面と、パッケージ体を搭載する回路基板４の表面との
間の隙間に、耐熱絶縁体製のシート状充填物７を装填す
る。回路基板４は予め半田ペーストを塗布しているの
で、パッケージ体３搭載後の前記回路基板４を加熱炉に
入れると回路基板４と前記パッケージ体３は半田付けが
行われる。この半田付けの後、液体耐熱合成樹脂によっ
てパッケージ体３全体及び回路基板４を覆うように塗布
し、これを硬化させる。
し、この半導体部品を合成樹脂製の被覆体にて密封する
場合に、この被覆体によって回路基板と半導体部品との
間の隙間に閉じ込められる空気を少なくする。 【解決手段】 半導体部品１のパッケージ体３における
底面と、パッケージ体を搭載する回路基板４の表面との
間の隙間に、耐熱絶縁体製のシート状充填物７を装填す
る。回路基板４は予め半田ペーストを塗布しているの
で、パッケージ体３搭載後の前記回路基板４を加熱炉に
入れると回路基板４と前記パッケージ体３は半田付けが
行われる。この半田付けの後、液体耐熱合成樹脂によっ
てパッケージ体３全体及び回路基板４を覆うように塗布
し、これを硬化させる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、図１及び
図２に示すように、半導体素子に対する複数本のリード
端子２を前記半導体素子を密封するパッケージ体３の底
面３ａから突出して成るディップ型半導体部品１等のよ
うな半導体部品を、回路基板に対して実装したのち耐熱
合成樹脂製の被覆体にて密封するようにした実装密封構
造と、その実装密封方法とに関するものである。
図２に示すように、半導体素子に対する複数本のリード
端子２を前記半導体素子を密封するパッケージ体３の底
面３ａから突出して成るディップ型半導体部品１等のよ
うな半導体部品を、回路基板に対して実装したのち耐熱
合成樹脂製の被覆体にて密封するようにした実装密封構
造と、その実装密封方法とに関するものである。
【０００２】
【従来の技術】一般に、半導体部品を回路基板に対して
実装したのち密封するに際しては、半導体部品における
パッケージ体から突出する複数本の各リード端子を、回
路基板における電極パッドに対して半田付けし、次い
で、この半導体部品を、耐熱熱合成樹脂を液体の状態で
当該半導体部品の全体を覆うように塗布したのち硬化し
て成る被覆体にて密封するという方法が採用されてい
る。
実装したのち密封するに際しては、半導体部品における
パッケージ体から突出する複数本の各リード端子を、回
路基板における電極パッドに対して半田付けし、次い
で、この半導体部品を、耐熱熱合成樹脂を液体の状態で
当該半導体部品の全体を覆うように塗布したのち硬化し
て成る被覆体にて密封するという方法が採用されてい
る。
【０００３】ところで、前記半導体部品におけるパッケ
ージ体の底面と、回路基板の表面との間には、各リード
端子が回路基板の表面における電極パッドに対する確実
な接触を保証することのために隙間が必ず形成されてい
るから、この半導体部品の全体に対して耐熱合成樹脂を
液体の状態で塗布した場合、前記隙間内に、合成樹脂を
充填することができず、換言すると、前記隙間内に空気
を閉じ込めた状態になる。
ージ体の底面と、回路基板の表面との間には、各リード
端子が回路基板の表面における電極パッドに対する確実
な接触を保証することのために隙間が必ず形成されてい
るから、この半導体部品の全体に対して耐熱合成樹脂を
液体の状態で塗布した場合、前記隙間内に、合成樹脂を
充填することができず、換言すると、前記隙間内に空気
を閉じ込めた状態になる。
【０００４】このために、回路基板の全体が熱を受けた
場合に、前記隙間内に閉じ込められた空気の圧力が高く
なり、半導体部品の全体を覆う耐熱合成樹脂の被覆体に
破裂が発生することになる。
場合に、前記隙間内に閉じ込められた空気の圧力が高く
なり、半導体部品の全体を覆う耐熱合成樹脂の被覆体に
破裂が発生することになる。
【０００５】特に、半導体部品のうち、前記図１及び図
２に示すディップ型半導体部品１においては、その各リ
ード端子２が、パッケージ体３の底面から下向きに突出
したのち横向きに折り曲げた形態であることにより、各
リード端子２の下面からパッケージ体３の底面までの高
さＨが高く、従って、この半導体部品１を回路基板の表
面に載せたとき、そのパッケージ体２の下面と、回路基
板の表面との間に形成される隙間が大きくなるから、こ
の半導体部品を覆う耐熱合成樹脂製の被覆体に破裂が発
生するおそれは可成り大きいのである。
２に示すディップ型半導体部品１においては、その各リ
ード端子２が、パッケージ体３の底面から下向きに突出
したのち横向きに折り曲げた形態であることにより、各
リード端子２の下面からパッケージ体３の底面までの高
さＨが高く、従って、この半導体部品１を回路基板の表
面に載せたとき、そのパッケージ体２の下面と、回路基
板の表面との間に形成される隙間が大きくなるから、こ
の半導体部品を覆う耐熱合成樹脂製の被覆体に破裂が発
生するおそれは可成り大きいのである。
【０００６】そこで、従来は、この被覆体の空気圧によ
る破裂を避けるために、以下に述べる方法を採用してい
る。
る破裂を避けるために、以下に述べる方法を採用してい
る。
【０００７】すなわち、先ず、図８及び図９に示すよう
に、回路基板４の表面に、前記ディップ型の半導体部品
１を、当該半導体部品１における各リード端子２が回路
基板４の表面における電極パッド５に接触するように載
置したのち、前記各リード端子２を電極パッド５に対し
て半田付けし、次いで、図１０に示すように、下塗りと
しての耐熱合成樹脂６ａを粘度の低い液体の状態で塗布
することにより、パッケージ体３における底面と回路基
板４の表面との間の隙間に合成樹脂６ａを充填して硬化
する。
に、回路基板４の表面に、前記ディップ型の半導体部品
１を、当該半導体部品１における各リード端子２が回路
基板４の表面における電極パッド５に接触するように載
置したのち、前記各リード端子２を電極パッド５に対し
て半田付けし、次いで、図１０に示すように、下塗りと
しての耐熱合成樹脂６ａを粘度の低い液体の状態で塗布
することにより、パッケージ体３における底面と回路基
板４の表面との間の隙間に合成樹脂６ａを充填して硬化
する。
【０００８】そして、図１１に示すように、上塗りとし
ての耐熱合成樹脂６ｂを粘度の高い液体の状態で塗布し
たのち硬化することにより、前記半導体部品１の全体を
覆う二層構造の被覆体６を形成するようにしている。
ての耐熱合成樹脂６ｂを粘度の高い液体の状態で塗布し
たのち硬化することにより、前記半導体部品１の全体を
覆う二層構造の被覆体６を形成するようにしている。
【０００９】
【発明が解決しようとする課題】このように、従来は、
粘度の低い合成樹脂の下塗りを行うことによって、パッ
ケージ体における底面と回路基板における表面との間の
隙間内に合成樹脂を充填して、空気の閉じ込めを少なく
するようにしているために、換言すると、従来は、回路
基板に実装した半導体部品に対する合成樹脂の塗布によ
る密封を、粘度を低くしての下塗りと、粘度を高くして
の上塗りとの二回にわたっての塗布で行うようにしてい
るために、この合成樹脂の塗布による密封に要するコス
トが大幅にアップするという問題があった。
粘度の低い合成樹脂の下塗りを行うことによって、パッ
ケージ体における底面と回路基板における表面との間の
隙間内に合成樹脂を充填して、空気の閉じ込めを少なく
するようにしているために、換言すると、従来は、回路
基板に実装した半導体部品に対する合成樹脂の塗布によ
る密封を、粘度を低くしての下塗りと、粘度を高くして
の上塗りとの二回にわたっての塗布で行うようにしてい
るために、この合成樹脂の塗布による密封に要するコス
トが大幅にアップするという問題があった。
【００１０】本発明は、この問題を解消した構造と方法
とを適用することを技術的課題とするものである。
とを適用することを技術的課題とするものである。
【００１１】
【課題を解決するための手段】この技術的課題を達成す
るため本発明の構造は、「半導体素子に対する複数本の
リード端子を前記半導体素子を密封するパッケージ体か
ら突出して成る半導体部品と、表面に前記各リート端子
を半田付けする電極パッドを備えた回路基板と、この回
路基板の表面に前記半導体部品の全体を覆うように液体
の状態で塗布したのち硬化した耐熱合成樹脂製の被覆体
とから成り、前記半導体部品のパッケージ体における底
面と、前記回路基板における表面との間の隙間に、耐熱
絶縁体製の充填物を装填した。」ことを特徴としてい
る。
るため本発明の構造は、「半導体素子に対する複数本の
リード端子を前記半導体素子を密封するパッケージ体か
ら突出して成る半導体部品と、表面に前記各リート端子
を半田付けする電極パッドを備えた回路基板と、この回
路基板の表面に前記半導体部品の全体を覆うように液体
の状態で塗布したのち硬化した耐熱合成樹脂製の被覆体
とから成り、前記半導体部品のパッケージ体における底
面と、前記回路基板における表面との間の隙間に、耐熱
絶縁体製の充填物を装填した。」ことを特徴としてい
る。
【００１２】また、本発明の方法は、「回路基板におけ
る表面のうち、これに搭載する半導体部品におけるパッ
ケージ体に該当する部分に、耐熱絶縁体製の充填物を装
填し、次いで、前記半導体部品における各リード端子
を、前記回路基板の表面における電極パッドに対して半
田付けし、次いで、前記回路基板の表面に耐熱合成樹脂
を液体の状態で前記半導体部品の全体を覆うように塗布
したのち硬化して被覆体を形成する。」ことを特徴とし
ている。
る表面のうち、これに搭載する半導体部品におけるパッ
ケージ体に該当する部分に、耐熱絶縁体製の充填物を装
填し、次いで、前記半導体部品における各リード端子
を、前記回路基板の表面における電極パッドに対して半
田付けし、次いで、前記回路基板の表面に耐熱合成樹脂
を液体の状態で前記半導体部品の全体を覆うように塗布
したのち硬化して被覆体を形成する。」ことを特徴とし
ている。
【００１３】
【発明の作用・効果】このように、半導体部品のパッケ
ージ体における底面と、当該半導体部品を搭載する回路
基板における表面との間の隙間に、耐熱絶縁体製の充填
物を装填することにより、前記半導体部品を、耐熱合成
樹脂を液体の状態で当該半導体部品の全体を覆うように
塗布したのち硬化して成る被覆体にて密封するとき、こ
の被覆体内に閉じ込めることになる空気を、前記充填物
を装填する分だけ少なくすることができる。
ージ体における底面と、当該半導体部品を搭載する回路
基板における表面との間の隙間に、耐熱絶縁体製の充填
物を装填することにより、前記半導体部品を、耐熱合成
樹脂を液体の状態で当該半導体部品の全体を覆うように
塗布したのち硬化して成る被覆体にて密封するとき、こ
の被覆体内に閉じ込めることになる空気を、前記充填物
を装填する分だけ少なくすることができる。
【００１４】従って、本発明によると、従来のように、
予め、耐熱合成樹脂を粘度の低い液体の状態で塗布する
という下塗り工程を省略することができるから、回路基
板に実装した半導体部品を密封することに要するコスト
を大幅に低減できる効果を有する。
予め、耐熱合成樹脂を粘度の低い液体の状態で塗布する
という下塗り工程を省略することができるから、回路基
板に実装した半導体部品を密封することに要するコスト
を大幅に低減できる効果を有する。
【００１５】また、前記耐熱絶縁性の充填物を、請求項
３に記載したように、回路基板に接着することにより、
前記充填物を正しい位置に確実に装填できる利点があ
る。
３に記載したように、回路基板に接着することにより、
前記充填物を正しい位置に確実に装填できる利点があ
る。
【００１６】
【発明の実施の形態】以下、本発明を、回路基板に対し
て図１及び図２に示すディップ型の半導体部品を実装す
る場合を示す実施の形態について説明する。
て図１及び図２に示すディップ型の半導体部品を実装す
る場合を示す実施の形態について説明する。
【００１７】先ず、図３に示すように、回路基板４の表
面のうち、図１に示すディップ型半導体部品１における
パッケージ体３に該当する部分に、耐熱合成樹脂等の耐
熱絶縁体製のシート状充填物７を装填する。
面のうち、図１に示すディップ型半導体部品１における
パッケージ体３に該当する部分に、耐熱合成樹脂等の耐
熱絶縁体製のシート状充填物７を装填する。
【００１８】この充填物７おける厚さＴは、前記ディッ
プ型半導体部品１において、各リード端子２の下面から
パッケージ体３の底面までの高さ寸法Ｈと略等しくする
ことか好ましい。
プ型半導体部品１において、各リード端子２の下面から
パッケージ体３の底面までの高さ寸法Ｈと略等しくする
ことか好ましい。
【００１９】また、前記充填物７の装填に際しては、回
路基板に対して各種の半導体部品を自動的にマウントす
るときに採用されている従来周知の自動マウント方法、
つまり、この充填物７を真空式等のコレット８にてピッ
クアップし、この状態で回路基板４の表面のうち前記し
た所定の箇所に装填するという自動マウント方法が採用
される。
路基板に対して各種の半導体部品を自動的にマウントす
るときに採用されている従来周知の自動マウント方法、
つまり、この充填物７を真空式等のコレット８にてピッ
クアップし、この状態で回路基板４の表面のうち前記し
た所定の箇所に装填するという自動マウント方法が採用
される。
【００２０】更にまた、前記充填物７は、前記回路基板
４の表面に予め塗布するか、当該充填物７の下面に予め
塗布した接着剤にて、所定の箇所から動くことがないよ
うに接着することが好ましい。
４の表面に予め塗布するか、当該充填物７の下面に予め
塗布した接着剤にて、所定の箇所から動くことがないよ
うに接着することが好ましい。
【００２１】次いで、図４，図５及び図６に示すよう
に、前記ディップ型半導体部品１を、その各リード端子
２が回路基板４の上面における各電極パッド５に接触す
るように装填する。
に、前記ディップ型半導体部品１を、その各リード端子
２が回路基板４の上面における各電極パッド５に接触す
るように装填する。
【００２２】この半導体部品１の回路基板４への装填に
際しても、従来周知の自動マウント方法、つまり、この
半導体部品１を真空式等のコレット９にてピックアップ
し、この状態で回路基板４の表面のうち前記した所定の
箇所に装填するという自動マウント方法が採用される。
際しても、従来周知の自動マウント方法、つまり、この
半導体部品１を真空式等のコレット９にてピックアップ
し、この状態で回路基板４の表面のうち前記した所定の
箇所に装填するという自動マウント方法が採用される。
【００２３】また、この半導体部品１は、前記充填物７
の表面に予め塗布するか、当該半導体部品１におけるパ
ッケージ体３の底面に予め塗布した接着剤にて、所定の
箇所から動くことがないように接着することが好まし
い。
の表面に予め塗布するか、当該半導体部品１におけるパ
ッケージ体３の底面に予め塗布した接着剤にて、所定の
箇所から動くことがないように接着することが好まし
い。
【００２４】更にまた、前記回路基板４における各電極
パッド５の表面には、半導体部品１を装填する前に、半
田ペーストを予め塗布している。
パッド５の表面には、半導体部品１を装填する前に、半
田ペーストを予め塗布している。
【００２５】次いで、回路基板４の全体を加熱炉に入れ
て半田溶融点まで加熱したのち連脚することにより、前
記半導体部品１の回路基板４に対する半田付けを行う。
て半田溶融点まで加熱したのち連脚することにより、前
記半導体部品１の回路基板４に対する半田付けを行う。
【００２６】そして、最後に、前記回路基板４に、耐熱
合成樹脂を液体の状態で前記半導体部品１の全体を覆う
ように塗布したのち硬化することにより、図７に示すよ
うに、半導体部品１を密封する被覆体１０を形成するの
である。
合成樹脂を液体の状態で前記半導体部品１の全体を覆う
ように塗布したのち硬化することにより、図７に示すよ
うに、半導体部品１を密封する被覆体１０を形成するの
である。
【００２７】このように、半導体部品１のパッケージ体
３における底面と、当該半導体部品を搭載する回路基板
４における表面との間の隙間に、耐熱絶縁体製の充填物
７を装填することにより、前記半導体部品１を、耐熱合
成樹脂を液体の状態で当該半導体部品の全体を覆うよう
に塗布したのち硬化して成る被覆体１０にて密封すると
き、この被覆体１０内に閉じ込めることになる空気を、
前記充填物７を装填する分だけ少なくすることができ
る。
３における底面と、当該半導体部品を搭載する回路基板
４における表面との間の隙間に、耐熱絶縁体製の充填物
７を装填することにより、前記半導体部品１を、耐熱合
成樹脂を液体の状態で当該半導体部品の全体を覆うよう
に塗布したのち硬化して成る被覆体１０にて密封すると
き、この被覆体１０内に閉じ込めることになる空気を、
前記充填物７を装填する分だけ少なくすることができ
る。
【００２８】なお、前記実施の形態は、図１及び図２に
示すディップ型半導体部品１に適用した場合であった
が、本発明は、このディップ型半導体部品に限らず、各
リード端子をパッケージ体の側面から突出した形態の半
導体部品にも適用できることはいうまでもない。
示すディップ型半導体部品１に適用した場合であった
が、本発明は、このディップ型半導体部品に限らず、各
リード端子をパッケージ体の側面から突出した形態の半
導体部品にも適用できることはいうまでもない。
【図１】ディップ型半導体部品の斜視図である。
【図２】前記ディップ型半導体部品の側面図である。
【図３】本発明において回路基板に充填物を装填してい
る状態を示す斜視図である。
る状態を示す斜視図である。
【図４】本発明において回路基板に半導体部品を搭載し
ている状態を示す斜視図である。
ている状態を示す斜視図である。
【図５】本発明において回路基板に半導体部品を実装し
た状態を示す斜視図である。
た状態を示す斜視図である。
【図６】本発明において回路基板に半導体部品を実装し
た状態を示す側面図である。
た状態を示す側面図である。
【図７】本発明において回路基板に実装した半導体部品
を被覆体にて密封した状態を示す断面図である。
を被覆体にて密封した状態を示す断面図である。
【図８】従来において回路基板に半導体部品を実装した
状態を示す斜視図である。
状態を示す斜視図である。
【図９】従来において回路基板に半導体部品を実装した
状態を示す側面図である。
状態を示す側面図である。
【図１０】従来において回路基板に実装した半導体部品
に下塗りした状態を示す断面図である。
に下塗りした状態を示す断面図である。
【図１１】従来において回路基板に実装した半導体部品
に上塗りした状態を示す断面図である。
に上塗りした状態を示す断面図である。
１ ディップ型半導体部品
２ リード端子
３ パッケージ体
４ 回路基板
５ 電極パッド
７ 充填物
１０ 被覆体
Claims (3)
- 【請求項１】半導体素子に対する複数本のリード端子を
前記半導体素子を密封するパッケージ体から突出して成
る半導体部品と、表面に前記各リード端子を半田付けす
る電極パッドを備えた回路基板と、この回路基板の表面
に前記半導体部品の全体を覆うように液体の状態で塗布
したのち硬化した耐熱合成樹脂製の被覆体とから成り、
前記半導体部品のパッケージ体における底面と、前記回
路基板における表面との間の隙間に、耐熱絶縁体製の充
填物を装填したことを特徴とする半導体部品の実装密封
構造。 - 【請求項２】回路基板における表面のうち、これに搭載
する半導体部品におけるパッケージ体に該当する部分
に、耐熱絶縁体製の充填物を装填し、次いで、前記半導
体部品における各リード端子を、前記回路基板の表面に
おける電極パッドに対して半田付けし、次いで、前記回
路基板の表面に耐熱合成樹脂を液体の状態で前記半導体
部品の全体を覆うように塗布したのち硬化して被覆体を
形成することを特徴とする半導体部品の実装密封方法。 - 【請求項３】前記請求項２の記載において、前記充填物
を、前記回路基板の表面に接着したことを特徴とする半
導体部品の実装密封方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001184842A JP2003007739A (ja) | 2001-06-19 | 2001-06-19 | 半導体部品の実装密封構造及びその実装密封方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001184842A JP2003007739A (ja) | 2001-06-19 | 2001-06-19 | 半導体部品の実装密封構造及びその実装密封方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003007739A true JP2003007739A (ja) | 2003-01-10 |
Family
ID=19024534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001184842A Pending JP2003007739A (ja) | 2001-06-19 | 2001-06-19 | 半導体部品の実装密封構造及びその実装密封方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003007739A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006287097A (ja) * | 2005-04-04 | 2006-10-19 | Denso Corp | 混成集積回路装置およびその製造方法 |
| WO2007043107A1 (ja) * | 2005-09-30 | 2007-04-19 | Matsushita Electric Industrial Co., Ltd. | 基板構造およびパッケージ部品 |
| JP2008060230A (ja) * | 2006-08-30 | 2008-03-13 | Denso Corp | 混成集積回路装置、および混成集積回路装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61183575U (ja) * | 1985-05-07 | 1986-11-15 | ||
| JPS62206895A (ja) * | 1986-03-06 | 1987-09-11 | 富士通株式会社 | 混成集積回路基板の樹脂コ−テイング方法 |
| JPH0462888A (ja) * | 1990-06-25 | 1992-02-27 | Taiyo Yuden Co Ltd | 電子部品の実装方法 |
-
2001
- 2001-06-19 JP JP2001184842A patent/JP2003007739A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61183575U (ja) * | 1985-05-07 | 1986-11-15 | ||
| JPS62206895A (ja) * | 1986-03-06 | 1987-09-11 | 富士通株式会社 | 混成集積回路基板の樹脂コ−テイング方法 |
| JPH0462888A (ja) * | 1990-06-25 | 1992-02-27 | Taiyo Yuden Co Ltd | 電子部品の実装方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006287097A (ja) * | 2005-04-04 | 2006-10-19 | Denso Corp | 混成集積回路装置およびその製造方法 |
| WO2007043107A1 (ja) * | 2005-09-30 | 2007-04-19 | Matsushita Electric Industrial Co., Ltd. | 基板構造およびパッケージ部品 |
| JP2008060230A (ja) * | 2006-08-30 | 2008-03-13 | Denso Corp | 混成集積回路装置、および混成集積回路装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6090644A (en) | Underfill coating for LOC package | |
| US20020025602A1 (en) | Microelectronic assembly with pre-disposed fill material and associated method of manufacture | |
| JP6041053B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02273946A (ja) | 半導体装置の実装構造および実装方法 | |
| US7432601B2 (en) | Semiconductor package and fabrication process thereof | |
| CN107978570A (zh) | 芯片封装结构及其制造方法 | |
| CN101853835B (zh) | 倒装芯片封装的制造方法 | |
| KR19990036925A (ko) | 밀봉 수지부 내에 방열판을 내장한 반도체 패키지 및 그 제조방법 | |
| JP2003007739A (ja) | 半導体部品の実装密封構造及びその実装密封方法 | |
| US6900080B2 (en) | Microelectronic package with reduced underfill and methods for forming such packages | |
| CN1344424A (zh) | 不满填充受控折叠芯片连接(c4)集成电路封装的生产流水线 | |
| US6383843B1 (en) | Using removable spacers to ensure adequate bondline thickness | |
| JPS61147555A (ja) | 半導体装置 | |
| JPH0888464A (ja) | フリップチップ実装方法 | |
| JP2798861B2 (ja) | 混成集積回路装置 | |
| JPH1098077A (ja) | 半導体装置の製造方法 | |
| JP2003109988A (ja) | 装着ツール及びｉｃチップの装着方法 | |
| JPS63299254A (ja) | 気密封止型半導体装置の製造方法 | |
| JPH11145180A (ja) | 電子部品およびその製造方法 | |
| JP2779843B2 (ja) | 電子部品搭載用基板及び電子部品パッケージ | |
| JP2001085823A (ja) | 電子部品の実装構造 | |
| JPS63246853A (ja) | 電子部品のパツケ−ジ方法 | |
| CN114203559A (zh) | 在封装载板中嵌入倒装芯片的封装工艺 | |
| JP3298627B2 (ja) | 半導体装置と接続用はんだボール基部補強方法 | |
| JP3344006B2 (ja) | チップ付きプリント基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100421 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100603 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100714 |