JPS63299254A - 気密封止型半導体装置の製造方法 - Google Patents

気密封止型半導体装置の製造方法

Info

Publication number
JPS63299254A
JPS63299254A JP62131632A JP13163287A JPS63299254A JP S63299254 A JPS63299254 A JP S63299254A JP 62131632 A JP62131632 A JP 62131632A JP 13163287 A JP13163287 A JP 13163287A JP S63299254 A JPS63299254 A JP S63299254A
Authority
JP
Japan
Prior art keywords
stem
insulating resin
insulating
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62131632A
Other languages
English (en)
Other versions
JPH0828436B2 (ja
Inventor
Shinji Shigesawa
繁沢 伸二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Components Co Ltd
Original Assignee
Toshiba Components Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Components Co Ltd filed Critical Toshiba Components Co Ltd
Priority to JP62131632A priority Critical patent/JPH0828436B2/ja
Publication of JPS63299254A publication Critical patent/JPS63299254A/ja
Publication of JPH0828436B2 publication Critical patent/JPH0828436B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は気密封止型半導体装置の製造方法に関し、特に
外部との絶縁処理に改良を施した気密封止型半導体装置
の製造方法に係わる。
(従来の技術) 従来、気密封止型半導体装置として、例えば第4図及び
第5図に示すものが知られている。ここで、第4図は気
密封止型半導体装置の一部切欠した斜視図、第5因は第
4図のA−All!に沿う断面図である。 〜 図中の1は、金属製のステムである。このステム1の端
子位置に対応する箇所には開口部が上下方向に貫通して
設けられ、該開口部には上下方向にリード用貫通穴を有
したガラス材2が設けられている。前記ステム1の上部
の中央にはチップ3が搭載され、かつ該チップ3の周辺
部にはガラスエポキシ基板(以下、基板という)4が設
けられている。前記基板4には複数の配線パターン5゜
パッド部6が設けられ、所定のパッド部6と前記チップ
2表面はボンディングワイヤ7により接続されている。
前記ステム1のガラス材2には、複数のリード8が前記
パッド部6に電気的に接続してリング状に設けられてい
る。前記ステム1上には、キャップ9が前記チップ3や
基板4を覆うように揄看されている。同ステム1の裏面
側の端子8を除く部分には、外部との絶縁を保つために
絶縁材料10が被覆されている。
ところで、上述した構造の半導体装置において、ステム
1の裏面側に絶縁材料10を取付けるには、従来下記の
様に行なっている。
(イ)従来技術工(第2図図示) この技術は、ステム1を裏返しにした状態でリード8を
液状樹脂の中に浸漬して樹脂液l1111を形成した後
、オーブンなどの加熱装置により前記樹脂液vA11を
硬化させて樹脂材料を形成する方法である。なお、図中
の12はステム1の開口部、13はガラス材2の貫通穴
である。
(ロ)従来技術■(第3図図示) この技術は、樹脂を含浸させた絶縁シート14に半導体
装置の端子取出し用の穴15をあけた物をステム1に被
せ、圧力を加えたままオーブンなどの加熱装置により接
着させる手段である。
しかしながら、従来技術によれば、以下に述べる問題点
を有する。
(イ)従来技術工の場合: ■液状の樹脂を用いて浸漬すると、半導体装置の外部へ
の端子8に表面張力により這い上がり等が発生し、場合
によっては端子8の機能が失われることがある。
■浸漬した後、引上げて余滴滴下をしなければならない
■余滴滴下の時に半導体装置は液を滴下させるため多少
傾けられるが、その際端子8には樹脂が付着して行き、
結果として端子8の機能する部分が少なくなる恐れがあ
る。
■樹脂の粘度が高い時には、余滴滴下する時間が長くな
りムラも発生し易く、装置表面が平坦にならないし、端
子8への這上がり部分も増える。
■粘度が低いと、余滴滴下の時間は短縮されるが、一般
に被膜は薄くなり傷等に弱く、絶縁性が損われかねない
(ロ)従来技術■の場合; ■絶縁シート14を用いた場合、硬化させる時に装置と
の熱膨張係数の違いや組立て等により誤差が生じ、端子
付根部分には十分な絶縁性が得られなくなる恐れが出る
■端子8が特異な形状をしている場合、絶縁シート14
の加工が難しくなる等の欠点を持っている。
(発明が解決しようとする問題点) 本発明は上記事情に鑑みてなされたもので、端子部分の
絶縁性、11境性に優れた気密封止型半導体装置の製造
方法を提供することを目的とする。
[発明の構成] (問題点を解決するための手段) 本発明は、上部にチップ及びパッド形成用基板を載置し
、下部に前記パッドに接続する端子を複数個取付けた金
属製ステムの端子側に絶縁材料を被覆する気密封止型半
導体装置の製造方法において、前記ステムを裏返しにし
た状態でステムの裏面に液状の絶縁樹脂を滴下した後、
前記端子を除くステム部分に絶縁シートを圧力をかけて
取付けることにより絶縁材料を形成することを要旨とす
る。
(作用) 本発明によれば、 ■絶縁シートをステム裏面に滴下した前記絶縁樹脂の上
から適当な圧力をかけて固定し、オーブン等により硬化
、接着することにより、絶縁樹脂を少量で短時間にステ
ムに塗布させることができる。従って、樹脂の使用効率
が高くなり、端子への這い上がりも従来に比べて少なく
なる。
■絶縁シートを用いるため、従来の絶縁樹脂のみによる
場合(従来技術I)と比べて、樹脂のムラなどもなく、
平坦な部分を形成することができる。
■従来技術■に比べ、端子部分の強度が向上する。
(実施例) 以下、本発明の一実施例を第1図、第4図及び第5図を
参照して説明する。但し、従来と同部材は同符号を付し
て説明を省略する。
(1)、まず、上下方向に貫通する複数の開口部12を
有したステム1を用意した侵、前記開口部12に端子挿
通用のガラス材2をかつ該ガラス材2の貫通穴13にリ
ード8を同時に焼成し封止し、貫通穴13にリード8を
挿入した。つづいて、ステム1上に、表面に複数のパッ
ド部6.配線パターン5を形成した環状のガラス基板4
をセットした。次いで、前記ステム1上にチップ3を搭
載した後、ポンディングワイヤ7でチップ3と!S択4
上のパッド部6を電気的に接続した。更に、前記ガラス
材2の貫通穴13内に挿通された複数の端子8と前記パ
ッド部6を電気的に接続させた。
この後、前記ステム1上にキャップ9を嵌着した。
(2)次に、前記ステム1を裏返しにした状態でステム
1の裏面中央に液状の絶縁樹脂を滴下した。ここで、絶
縁樹脂の滴下場所は必ずしもステム裏面の中央である必
要はなく、例えば端子8近傍を除くステム1の裏面全面
に滴下してもよい。
つづいて、端子部分に該当する位置に穴の開いた1午 絶縁シートヤ合を、前記絶縁樹脂の上から適当な圧力を
かけて固定し、そのままオーブンなどの加熱装置に入れ
、硬化、接着させた。その結果、絶縁樹脂層11と絶縁
シート14からなる絶縁材料がステム1の裏面に形成さ
れた。
しかして、上記実施例は、ステム1を裏返しにした状態
でステム1の裏面中央に液状の絶縁樹脂を滴下した後、
端子部分に該当する位置に穴の開いた絶縁シート14を
前記絶縁樹脂の上から適当な圧力をかけて固定し、その
ままオーブンなどの加熱装置に入れ、硬化、接着させ、
絶縁樹脂層11と絶縁シート14からなる絶縁材料をス
テム1の裏面に形成する。つまり、絶縁シート14を前
記絶縁樹脂の上から適当な圧力をかけて固定し、オーブ
ン等により効果、接着することにより、絶縁樹脂を少量
で短時間にステム1に塗布させることができる。従って
、fIWlの使用効率が高くなり、端子8への這い上が
りも従来に比べて少なくなる。
また、絶縁シート14を用いるため、従来の絶縁樹脂の
みによる場合(従来技術工)と比べて、樹脂のムラなと
もなく、平坦な部分を形成することができる。更に、従
来技術■に比べ、端子8部分の強度が向上する。
[発明の効果] 以上詳述した如く本発明によれば、端子への樹脂の這い
上がり等をなく平坦に絶縁材料を形成し、端子部分の絶
縁性、耐環境性に優れ、並びに端子部分の強度を向上し
得る気密封止型半導体装置の製造方法を提供できる。
【図面の簡単な説明】 第1図は本発明の一実施例に係る気密封止型半導体装置
の製造方法の説明図、第2図及び第3図は夫々従来の気
密封止型半導体装置の製造方法の説明図、第4図は気密
封止型半導体装置の一部切欠した斜視図、第5図は第4
図のA−A線に沿う断面図である。 1・・・ステム、2・・・ガラス材、3・・・チップ、
4・・・ガラスエポキシ基板、5・・・配線パターン、
6・・・パッド部、7・・・ボンディングワイヤ、8・
・・リード、9・・・キャップ、12・・・開口部、1
3・・・貫通穴、14・・・絶縁シート。 出願人代理人 弁理士 鈴江武彦 第4図 第51!I

Claims (1)

    【特許請求の範囲】
  1. 上部にチップ及びパッド形成用基板を載置し、下部に前
    記パッドに接続する端子を複数個取付けた金属製ステム
    の端子側に絶縁材料を被覆する気密封止型半導体装置の
    製造方法において、前記ステムを裏返しにした状態でス
    テムの裏面に液状の絶縁樹脂を滴下した後、前記端子を
    除くステム部分に絶縁シートを圧力をかけて取付けるこ
    とにより絶縁材料を形成することを特徴とする気密封止
    型半導体装置の製造方法。
JP62131632A 1987-05-29 1987-05-29 気密封止型半導体装置の製造方法 Expired - Lifetime JPH0828436B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62131632A JPH0828436B2 (ja) 1987-05-29 1987-05-29 気密封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62131632A JPH0828436B2 (ja) 1987-05-29 1987-05-29 気密封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63299254A true JPS63299254A (ja) 1988-12-06
JPH0828436B2 JPH0828436B2 (ja) 1996-03-21

Family

ID=15062587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62131632A Expired - Lifetime JPH0828436B2 (ja) 1987-05-29 1987-05-29 気密封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0828436B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03149854A (ja) * 1989-11-07 1991-06-26 Shinko Electric Ind Co Ltd 半導体容器及びその製造方法
CN114284836A (zh) * 2022-01-01 2022-04-05 江苏常荣电器股份有限公司 一种过流过热电保护器的绝缘胶的覆盖工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03149854A (ja) * 1989-11-07 1991-06-26 Shinko Electric Ind Co Ltd 半導体容器及びその製造方法
CN114284836A (zh) * 2022-01-01 2022-04-05 江苏常荣电器股份有限公司 一种过流过热电保护器的绝缘胶的覆盖工艺

Also Published As

Publication number Publication date
JPH0828436B2 (ja) 1996-03-21

Similar Documents

Publication Publication Date Title
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
US3691289A (en) Packaging of semiconductor devices
JP3068534B2 (ja) 半導体装置
KR100304754B1 (ko) 밀봉수지부내에방열판을내장한반도체패키지및그제조방법
JPH02292836A (ja) Icチップ実装用フィルムキャリア
JPH0519310B2 (ja)
JPS63299254A (ja) 気密封止型半導体装置の製造方法
JPS60241244A (ja) ピングリッドアレイ型半導体装置の製造方法
JP3627633B2 (ja) 半導体装置
JP2798861B2 (ja) 混成集積回路装置
JPH1074868A (ja) 半導体実装装置及び半導体装置の封止方法
JP2005150179A (ja) 半導体装置およびその製造方法
JPH10303227A (ja) 半導体パッケージ及びその製造方法
JP2003007739A (ja) 半導体部品の実装密封構造及びその実装密封方法
JP4151207B2 (ja) 半導体装置
JP2000031200A (ja) 半導体装置及びその製造方法
JPH01100993A (ja) 混成集積回路の製造方法
JPS6240749A (ja) ピングリツドアレイ
JPS62252155A (ja) 混成集積回路
JP3298627B2 (ja) 半導体装置と接続用はんだボール基部補強方法
JPH02143436A (ja) フィルムキャリヤ半導体装置の樹脂封止方法
JPH04137657A (ja) 混成集積回路基板
JPH10284514A (ja) エリアアレイパッケージ型半導体装置の構造
JPH04280459A (ja) 樹脂封止型半導体装置
JPS63246853A (ja) 電子部品のパツケ−ジ方法