JPH01100993A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPH01100993A JPH01100993A JP25738887A JP25738887A JPH01100993A JP H01100993 A JPH01100993 A JP H01100993A JP 25738887 A JP25738887 A JP 25738887A JP 25738887 A JP25738887 A JP 25738887A JP H01100993 A JPH01100993 A JP H01100993A
- Authority
- JP
- Japan
- Prior art keywords
- chip component
- solder
- electrode
- integrated circuit
- film conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910000679 solder Inorganic materials 0.000 claims abstract description 37
- 239000004020 conductor Substances 0.000 claims abstract description 21
- 239000000853 adhesive Substances 0.000 claims abstract description 14
- 230000001070 adhesive effect Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 abstract description 16
- 239000000463 material Substances 0.000 abstract description 9
- 239000010409 thin film Substances 0.000 abstract description 3
- 239000003822 epoxy resin Substances 0.000 abstract description 2
- 229920000647 polyepoxide Polymers 0.000 abstract description 2
- 239000007787 solid Substances 0.000 abstract description 2
- 239000012528 membrane Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 239000004033 plastic Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、混成集積回路の製造方法に係り、特に、その
セラミック又はプラスチック基板へのチップ部品の実装
方法に関するものである。
セラミック又はプラスチック基板へのチップ部品の実装
方法に関するものである。
（従来の技術）
従来、このような分野の技術としては、例えば、特開昭
６１−７９２９３号に記載されるものがあった。
６１−７９２９３号に記載されるものがあった。
その構成を図を用いて説明する。
第２図はかかる従来の混成集積回路の製造工程図である
。
。
まず、第２図（ａ）に示すように、プラスチック又は磁
器等の基板１の上の膜厚又は薄膜材料の導体［２へ半田
ペースト３を印刷又はデイスペンサ方式により供給して
おき、更に、導体膜２間のデツプ部品５が搭載される箇
所には熱硬化樹脂或いは紫外線硬化樹脂からなる接着材
４を滴下しておき、その接着材４でチップ部品５を位置
ずれしないように仮止めした後に、半田ペースト３の溶
融温度まで加熱リフローし、第２図（ｂ）に示すように
、半田が溶融し、半田フィレット７が形成され、基板１
上の４体膜２とチップ部品５の電極６の電気的接続が得
られる。
器等の基板１の上の膜厚又は薄膜材料の導体［２へ半田
ペースト３を印刷又はデイスペンサ方式により供給して
おき、更に、導体膜２間のデツプ部品５が搭載される箇
所には熱硬化樹脂或いは紫外線硬化樹脂からなる接着材
４を滴下しておき、その接着材４でチップ部品５を位置
ずれしないように仮止めした後に、半田ペースト３の溶
融温度まで加熱リフローし、第２図（ｂ）に示すように
、半田が溶融し、半田フィレット７が形成され、基板１
上の４体膜２とチップ部品５の電極６の電気的接続が得
られる。
（発明が解決しようとする問題点）
しかしながら、従来の方法では、第２図（ｂ）に示すよ
うに、チップ部品５で押さえつけられた部分で半田ペー
スト３が押し広げられ分散した形となり、そのため、半
田ボール８ができ易く、外観不良やその半田ボール８の
移動により接続の信頼性が低くなる。
うに、チップ部品５で押さえつけられた部分で半田ペー
スト３が押し広げられ分散した形となり、そのため、半
田ボール８ができ易く、外観不良やその半田ボール８の
移動により接続の信頼性が低くなる。
また、接着材４は通常少量塗布されるに過ぎず、また、
膜導体から半田の最上部までの距ｊｉｌａは約２００μ
ｍあり、その内の膜導体からチップ部品の下面までの距
離（半田部の厚さ）ｂは８０ＩＩｍ存在し、チップ部品
の下部には半田ボール８ができ易い。
膜導体から半田の最上部までの距ｊｉｌａは約２００μ
ｍあり、その内の膜導体からチップ部品の下面までの距
離（半田部の厚さ）ｂは８０ＩＩｍ存在し、チップ部品
の下部には半田ボール８ができ易い。
本発明は、上記したチップ部品の基板への実装における
半田ポール不良を除去し、信頼性の高い混成集積回路の
製造方法を提供することを目的とする。
半田ポール不良を除去し、信頼性の高い混成集積回路の
製造方法を提供することを目的とする。
（問題点を解決するための手段）
本発明は、上記問題点を解決するために、膜導体が形成
される回路基板へチップ部品を実装する混成集積回路の
製造方法において、（ａ）前記チップ部品を予め接着材
で固定する工程と、（ｂ）前記チップ部品の電極と前記
膜導体にまたがるように半田ペーストを供給する工程と
、（ｃ）半田リフローを行い前記チップ部品と前記膜導
体間の電気的接続を行う工程とを順次施すようにように
ものである。
される回路基板へチップ部品を実装する混成集積回路の
製造方法において、（ａ）前記チップ部品を予め接着材
で固定する工程と、（ｂ）前記チップ部品の電極と前記
膜導体にまたがるように半田ペーストを供給する工程と
、（ｃ）半田リフローを行い前記チップ部品と前記膜導
体間の電気的接続を行う工程とを順次施すようにように
ものである。
（作用）
本発明によれば、上記のように、チップ部品を予め接着
材で固定した後、そのチップ部品の電極と前記膜導体間
に半田ペーストを分散状態にならないように一つの固ま
り状態で供給し、半田リフローさせるようにしたので、
半田ボールの発生を防止し、良好な電気的接続を行うこ
とができる。
材で固定した後、そのチップ部品の電極と前記膜導体間
に半田ペーストを分散状態にならないように一つの固ま
り状態で供給し、半田リフローさせるようにしたので、
半田ボールの発生を防止し、良好な電気的接続を行うこ
とができる。
（実施例） −
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は本発明の実施例を示す混成集積回路の製造工程
図である。
図である。
まず、第１図（ａ、）に示すように、厚膜又は薄膜回路
基板１１の膜導体１２のチップ部品１４の取付部分へ印
刷又はデイスペンサ方式により、エポキシ樹脂等の接着
材１３を供給し、次に、チップ部品１４を搭載し、然る
後に恒温槽等によりその接着材１３を硬化させる。
基板１１の膜導体１２のチップ部品１４の取付部分へ印
刷又はデイスペンサ方式により、エポキシ樹脂等の接着
材１３を供給し、次に、チップ部品１４を搭載し、然る
後に恒温槽等によりその接着材１３を硬化させる。
次に、第１図（ｂ）に示すように、チップ部品１４の電
極１５及び膜導体１２にまたがるように半田ベース目６
を供給する。
極１５及び膜導体１２にまたがるように半田ベース目６
を供給する。
次いで、そのまま半田リフロー炉中を通すことにより、
第１図（ｃ）に示すように、半田フィレット１７により
膜導体１２とチップ部品１４の電極１５の間の電気的接
続が完了する。
第１図（ｃ）に示すように、半田フィレット１７により
膜導体１２とチップ部品１４の電極１５の間の電気的接
続が完了する。
ここで、チップ部品１４と膜導体１２との電気的接続は
チップ部品の電極１５の周辺に半田フィレット１７が形
成されることによって十分である。
チップ部品の電極１５の周辺に半田フィレット１７が形
成されることによって十分である。
また、チップ部品１１は膜導体１２に密着し、チップ部
品１１の高さが第２図（ｂ）に示される従来のチップ部
品の高さに比べて低くなるので、接着材１３もそれだけ
押し広げられることになり、膜導体１２間により充填さ
れるようになり、チップ部品１１の下部での毛細管現象
による半田ペーストや半田の侵入はその接着材１３で有
効に遮ることができる。
品１１の高さが第２図（ｂ）に示される従来のチップ部
品の高さに比べて低くなるので、接着材１３もそれだけ
押し広げられることになり、膜導体１２間により充填さ
れるようになり、チップ部品１１の下部での毛細管現象
による半田ペーストや半田の侵入はその接着材１３で有
効に遮ることができる。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
（発明の効果）
以上、詳細に説明したように、本発明によれば、チップ
部品を予め接着材で固定した後、そのチップ部品の電、
極と前記膜導体間に半田ペーストを分散状態に成らない
ように一つの固まり状態で供給し、半田リフローさせる
ようにしたので、チップ部品を混成集積回路基板へ搭載
時の半田ペーストの分散が少なくなり、半田ボールの発
生を防止し、良好な電気的接続を行うことができる。ま
た、チップ部品と膜導体との電気的接続は電極の周辺に
半田フィレットが形成されていれば十分である。
部品を予め接着材で固定した後、そのチップ部品の電、
極と前記膜導体間に半田ペーストを分散状態に成らない
ように一つの固まり状態で供給し、半田リフローさせる
ようにしたので、チップ部品を混成集積回路基板へ搭載
時の半田ペーストの分散が少なくなり、半田ボールの発
生を防止し、良好な電気的接続を行うことができる。ま
た、チップ部品と膜導体との電気的接続は電極の周辺に
半田フィレットが形成されていれば十分である。
更に、チップ部品の下部での毛細管現象による半田ペー
ストや半田の侵入は接着材により有効に遮ることができ
る。
ストや半田の侵入は接着材により有効に遮ることができ
る。
第１図は本発明の実施例を示す混成集積回路の製造工程
図、第２図は従来の混成集積回路の製造工程図である。 １１・・・回路基板、１２・・・導体膜、１３・・・接
着材、１４・・・チップ部品、１５・・・電極、１６・
・・半田ペースト、１７・・・半田フィレット。 特許出願人 沖電気工業株式会社
図、第２図は従来の混成集積回路の製造工程図である。 １１・・・回路基板、１２・・・導体膜、１３・・・接
着材、１４・・・チップ部品、１５・・・電極、１６・
・・半田ペースト、１７・・・半田フィレット。 特許出願人 沖電気工業株式会社
Claims (1)
- 【特許請求の範囲】 膜導体が形成される回路基板へチップ部品を実装する
混成集積回路の製造方法において、 （ａ）前記チップ部品を予め接着材で固定する工程と、 （ｂ）前記チップ部品の電極と前記膜導体にまたがるよ
うに半田ペーストを供給する工程と、 （ｃ）半田リフローを行い前記チップ部品と前記膜導体
間の電気的接続を行う工程とを順次施すようにようにし
たことを特徴とする混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25738887A JPH01100993A (ja) | 1987-10-14 | 1987-10-14 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25738887A JPH01100993A (ja) | 1987-10-14 | 1987-10-14 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01100993A true JPH01100993A (ja) | 1989-04-19 |
Family
ID=17305696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25738887A Pending JPH01100993A (ja) | 1987-10-14 | 1987-10-14 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01100993A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4126913A1 (de) * | 1991-08-14 | 1993-02-18 | Siemens Ag | Verfahren zum beloten und montieren von leiterplatten mit bauelementen |
| US6356333B1 (en) * | 1998-11-25 | 2002-03-12 | Seiko Epson Corporation | Conductive adhesive with conductive particles, mounting structure, liquid crystal device and electronic device using the same |
| US7109592B2 (en) | 2002-05-13 | 2006-09-19 | International Business Machines Corporation | SMT passive device noflow underfill methodology and structure |
-
1987
- 1987-10-14 JP JP25738887A patent/JPH01100993A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4126913A1 (de) * | 1991-08-14 | 1993-02-18 | Siemens Ag | Verfahren zum beloten und montieren von leiterplatten mit bauelementen |
| US5271548A (en) * | 1991-08-14 | 1993-12-21 | Siemens Aktiengesellschaft | Method for applying solder to and mounting components on printed circuit boards |
| US6356333B1 (en) * | 1998-11-25 | 2002-03-12 | Seiko Epson Corporation | Conductive adhesive with conductive particles, mounting structure, liquid crystal device and electronic device using the same |
| US7109592B2 (en) | 2002-05-13 | 2006-09-19 | International Business Machines Corporation | SMT passive device noflow underfill methodology and structure |
| US7408264B2 (en) | 2002-05-13 | 2008-08-05 | International Business Machines Corporation | SMT passive device noflow underfill methodology and structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4967313A (en) | Electronic circuit and method of production thereof | |
| JPH06268101A (ja) | 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板 | |
| JP3597913B2 (ja) | 半導体装置とその実装方法 | |
| JPH01100993A (ja) | 混成集積回路の製造方法 | |
| JP2001035577A (ja) | 電気コネクタ及びその製造方法 | |
| JP2574369B2 (ja) | 半導体チップの実装体およびその実装方法 | |
| JPS6326545B2 (ja) | ||
| JP3862120B2 (ja) | 表面実装型電子部品及びその実装方法 | |
| JP4081309B2 (ja) | 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造 | |
| JPS6153852B2 (ja) | ||
| JPH11260860A (ja) | チップ部品のプリント配線基板への搭載方法 | |
| JPH03192793A (ja) | 電気回路部品の実装方法 | |
| KR100807478B1 (ko) | 솔더 형성 방법 및 솔더 형성용 캡 | |
| JPH1140918A (ja) | セラミックス素子、部品実装基板及び配線基板 | |
| JPS63110758A (ja) | 半導体搭載用基板 | |
| JPH033292A (ja) | 回路基板及びそれを用いたイメージセンサ | |
| JPH0445273Y2 (ja) | ||
| JPS63299254A (ja) | 気密封止型半導体装置の製造方法 | |
| JPH0344945A (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH118268A (ja) | 電子部品の実装方法 | |
| JPH04268790A (ja) | 回路基板製造方法及び装置 | |
| JPH11260971A (ja) | チップ部品のプリント配線基板への搭載方法 | |
| JPS63296296A (ja) | 混成集積回路の製造方法 | |
| JPH03192794A (ja) | 電気回路部品の実装方法及びｉｃパッケージ | |
| JP2001308128A (ja) | 接着剤供給装置および電子部品の実装方法 |