JP5136513B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5136513B2
JP5136513B2 JP2009118921A JP2009118921A JP5136513B2 JP 5136513 B2 JP5136513 B2 JP 5136513B2 JP 2009118921 A JP2009118921 A JP 2009118921A JP 2009118921 A JP2009118921 A JP 2009118921A JP 5136513 B2 JP5136513 B2 JP 5136513B2
Authority
JP
Japan
Prior art keywords
control circuit
module
circuit board
hole
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009118921A
Other languages
English (en)
Other versions
JP2010267873A (ja
Inventor
啓祐 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2009118921A priority Critical patent/JP5136513B2/ja
Publication of JP2010267873A publication Critical patent/JP2010267873A/ja
Application granted granted Critical
Publication of JP5136513B2 publication Critical patent/JP5136513B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Inverter Devices (AREA)

Description

この発明は、例えば半導体素子が実装されているモジュールと、その半導体素子を制御する基板とを備える半導体装置(IPM:インテリジェント・パワー・モジュール)に関する。
従来、この種の半導体装置としては、例えば特許文献1に記載された半導体装置がある。図3に、この特許文献1に記載の装置も含めて従来一般に知られている半導体装置について、その組み立て前の分解斜視構造を、また図4に、その組み立て後の斜視構造を示す。
まず図3に示すように、この半導体装置(IPM:インテリジェント・パワー・モジュール)は、半導体素子(例えばパワー半導体素子)が実装されているモジュール10と、例えばその半導体素子を制御する制御回路が設けられているIPM制御基板20とから構成されている。具体的には、モジュール10は、パワー半導体素子たるIGBT(絶縁ゲート・バイポーラ・トランジスタ)チップTrおよび複数の端子TMを有し、これらはワイヤーボンディングによって電気的に接続されている。そして、モジュール10には、これらの端子TMと内部で電気的に導通されつつ、その上面から突き出た複数の導通ピン11が、IGBTチップTrと基板20上の制御回路とを電気的に接続すべく一列に設けられている。なお、モジュール10には、これらモジュール10と基板20とを位置決めし、かつ固定するための位置決めピン12と、2つのねじ穴13とがこれらの導通ピン11を挟むように並設されている。また、基板20には、導通ピン11および位置決めピン12が下面から上面に向けて貫入されるピン孔21および位置決め孔22と、ねじ穴13の位置に対応するねじ貫通孔23とが一列に設けられている。そして、位置決めピン12を位置決め孔22に嵌挿して導通ピン11とピン孔21との位置合わせをしつつ、導通ピン11をピン孔21に遊嵌して、モジュール10上に基板20を載置し、この状態でねじ30を基板20の上面からねじ貫通孔23を介してねじ穴13に螺入することによって、モジュール10に基板20を締結する。このようにして、モジュール10に基板20を組み付けた後は、図4に示すように、基板20の上面のピン孔21の周囲に設けられた制御回路の各端子と導通ピン11とを半田付けによって電気的に接続して、当該半導体装置としての組み立てを終了する。
特開平6−260569号公報
このように、上記従来の半導体装置(IPM:インテリジェント・パワー・モジュール)にあっては、IPM制御基板20をねじ30でモジュール10に固定することにより、振動等による分解を防止するとともに、導通ピン11と基板20上の端子とを半田40を用いて結合、すなわち半田付けすることにより、これらを電気的に接続するようにしている。しかし、こうした半導体装置にあっては上述のように、ねじ止めした後でさらに半田付けせざるを得ないなど、その作業の煩雑さから作業時間の短縮を図ることが困難となっている。すなわち、生産コストの増大が無視できないものとなっている。
この発明はこうした実情に鑑みてなされたものであり、電気的かつ機械的な結合が必要
とされる半導体装置としての組み立てを容易としてその生産性を向上することのできる半導体装置を提供することを目的とする。
以下、上記課題を解決するための手段およびその作用効果について記載する。
請求項1に記載の発明では、半導体素子が実装されたモジュールと半導体素子を制御する制御回路基板とが電気的かつ機械的に結合される半導体装置であって、前記モジュールの前記制御回路基板との当接面には、前記半導体素子の1以上の端子と電気的に接続されて内周面が電気的な導通面となる端子穴および該端子穴を挟む位置にあって底部が段状に拡幅されたロック溝が穿設されてなるとともに、前記制御回路基板には、前記モジュールのこれら端子穴およびロック溝とそれぞれ対応する位置に、制御回路の端子として内周面に電気的な導通面を有して貫通された端子孔および前記ロック溝の延長線上に貫通された貫通孔が設けられてなり、これらモジュールおよび制御回路基板は、前記端子穴と前記端子孔とにそれぞれ対応する部分が密着可能に拡幅された導通ピンおよび前記貫通孔から挿入されて前記ロック溝に掛合される先端形状を有するロックピンが絶縁性のブロックから突出されてなる固定ブロックのそれら導通ピンおよびロックピンの嵌入によって電気的かつ機械的に結合されてなることを要旨とする。
このような半導体装置によれば、振動等による分解を防止するために、従来の半導体装置の組み立てで行われていたねじ止め作業と、そのねじ止め作業後に行われていた半田付け作業とを省くことができる。すなわち、ねじ止め作業および半田付け作業に要していた作業時間を削減することができるようになる。これにより、作業時間が短縮されて作業効率を向上させることができるようになるとともに、不必要となったねじおよび半田を組立部品から削除することができるようにもなる。
この発明に係る半導体装置の一実施の形態について、その組み立て前の各構成部品の配置を示す組立分解斜視図。 同実施の形態の半導体装置について、その組み立て後の状態を示す斜視図。 従来の半導体装置について、その組み立て前の各構成部品の配置を示す組立分解斜視図。 従来の半導体装置について、その組み立て後の状態を示す斜視図。
図1および図2に、この発明に係る半導体装置の一実施の形態を示す。
まず図1に示すように、本実施の形態の半導体装置(IPM:インテリジェント・パワー・モジュール)は、半導体素子(例えばパワー半導体素子)101が実装されているモジュール100と、例えばその半導体素子101を制御する制御回路が設けられている制御回路基板200と、これらモジュール100と制御回路基板200とを電気的かつ機械的に結合する固定ブロック300とから構成されている。
具体的には、モジュール100には、パワー半導体素子としてIGBT(絶縁ゲート・バイポーラ・トランジスタ)チップたる半導体素子101および複数の端子102が設けられており、これらはワイヤーボンディングによって電気的に接続されている。そして、モジュール100には、これらの端子102と内部で電気的に導通されつつ、内周面が電気的な導通面となっている複数の端子穴110と、これらの端子穴110を挟む位置にあって、底部が段状に拡幅されている2つのロック溝120とが、一列に穿設されている。
また、制御回路基板200には、モジュール100に実装された半導体素子101を制御する制御回路の端子として、貫通されつつ内周面が電気的な導通面となっている複数の
端子孔210と、これらの端子孔210を挟む位置にある2つの貫通孔220とが、一列に貫設されている。ここで、これらの端子孔210は、モジュール100と制御回路基板200とを組み立てる際に、同モジュール100の各端子穴110とそれぞれ対応する位置に配されるように設けられている。一方、2つの貫通孔220も、モジュール100と制御回路基板200とを組み立てる際に、同モジュール100の各ロック溝120とそれぞれ対応する位置に配されるように設けられている。
そして、樹脂等の絶縁体たる固定ブロック300には、上記モジュール100に穿設された端子穴110と、上記制御回路基板200に貫設された端子孔210との各内周面と、密着可能なように拡幅された複数の導通ピン310が、突出して設けられている。さらに、固定ブロック300には、上記制御回路基板200に貫設された貫通孔220から挿入され、上記モジュール100に穿設されたロック溝120の段状に拡幅されている底部と掛合する先端形状を有するロックピン320が、上記導通ピン310と同じ方向に突出して設けられている。すなわち、固定ブロック300には、上記複数の導通ピン310と、これらの導通ピン310を挟む位置にある2本のロックピン320とが、同じ方向に向け、突出して一列に設けられている。なお、ロックピン320の先端形状は、上述のように掛合すべく、他の部分よりも拡幅された部分を有し、上記制御回路基板200に貫設された貫通孔220および上記モジュール100に穿設されたロック溝120に挿入し易くすべく、その拡幅された部分から先端に向けて徐々に狭幅された、略矢印形状をしている。さらにロックピン320の先端形状は、その中心に切れ込みを備えており、上記制御回路基板200に貫設された貫通孔220等に挿入する際にはこの切れ込みの間隔が狭まる。そして、上記モジュール100に穿設されたロック溝120の段状に拡幅されている底部と掛合する際には、再びその間隔が広がることで、一種の板ばねとしての機能を発揮するようになっている。また、ロックピン320の長さは、導通ピン310の長さよりも長くなっている。
ここで、上記モジュール100および制御回路基板200を、上記固定ブロック300を用いて、電気的かつ機械的に結合する手順の一例を説明する。
まず、固定ブロック300に設けられているロックピン320を、制御回路基板200に貫設されている貫通孔220に挿入して、同じく貫設されている端子孔210と固定ブロック300に設けられている導通ピン310との位置合わせを行う。そして、ロックピン320を貫通孔220に嵌挿して制御回路基板200上に固定ブロック300を載置しつつ、導通ピン310の拡幅された部分を端子孔210の各内周面と密着させ、これらの導通ピン310が、上記モジュール100に実装された半導体素子101を制御する制御回路と電気的に接続するようにする。これにより、導通ピン310およびロックピン320が、制御回路基板200が固定ブロック300を載置する面の反対側の面から突出している状態となる。次に、その状態のまま、ロックピン320を、モジュール100に穿設されているロック溝120に挿入して、同じく穿設されている端子穴110と導通ピン310との位置合わせを行う。そして、ロックピン320をロック溝120に挿入かつ掛合させてモジュール100と制御回路基板200とを機械的に結合させつつ、導通ピン310の拡幅された部分を端子穴110の各内周面と密着させ、これらの導通ピン310が、半導体素子101とワイヤーボンディングにより接続された端子102と電気的に接続されるようにする。この機械的な結合は、上述のように、モジュール100に穿設されたロック溝120の段状に拡幅されている底部と、固定ブロックに設けられたロックピン320の先端形状とが掛合することで達成され、この掛合した状態は、ロックピン320の先端形状が備える板ばねとしての機能により、解除されることはない。このようにして、モジュール100に制御回路基板200を固定ブロック300によって組み付けると同時に、図2に示すように、その固定ブロック300に設けられた導通ピン310を介し、制御回路基板200に設けられた制御回路と、モジュール100に実装された半導体素子101とを電気的に接続して、本実施の形態の半導体装置としての組み立てを終了する。
以上説明したように、この実施の形態に係る半導体装置によれば、以下列記するような効果が得られるようになる。
(1)固定ブロック300が備えるロックピン320を、制御回路基板200に貫設された貫通孔220に嵌挿しつつ、そのロックピン320の先端形状と、モジュール100に穿設されたロック溝120の段状に拡幅されている底部とを掛合させて、モジュール100に制御回路基板200を組み付けるようにした。すなわち、モジュール100に制御回路基板200を組み付けた後で、ロックピン320の先端形状が有する板ばねの機能によって、上述のような掛合した状態が解除されないようにした。これにより、振動等による分解を防止すべく、従来の半導体装置の組み立てで行われていたねじ止め作業を省くことができるようになる。すなわち、ねじ止め作業に要していた作業時間を削除して、電気的かつ機械的な結合が必要とされる半導体装置としての組み立てを容易としてその生産性を向上させることができるようになるとともに、不要となったねじを組立部品から削除することもできるようになる。
(2)モジュール100に制御回路基板200を組み付けると同時に、固定ブロック300に設けられた導通ピン310を介し、モジュール100に実装された半導体素子101と、制御回路基板200に設けられた制御回路とを電気的に接続するようにした。すなわち、導通ピン310の拡幅された部分が、半導体素子101と電気的に接続している端子穴110の電気的な導通面となっている内周面と、その半導体素子101を制御する制御回路の端子たる端子孔210の電気的な導通面となっている内周面とに密着するようにした。これにより、従来、ねじ止め作業後に行われていた半田付け作業を省くことができるようになる。すなわち、半田付け作業に要していた時間を削減して電気的かつ機械的な結合が必要とされる半導体装置としての組み立てを容易としてその生産性を向上させることができるようになるとともに、不要となった半田を組立部品から削除することもできるようになる。
(3)導通ピン310の長さをロックピン320の長さよりも短くした。したがって、ロックピン320の先端がいち早く制御回路基板200に貫設された貫通孔220と接触するため、ロックピン320を、導通ピン310を制御回路基板200に貫設された端子孔210に挿入する際の位置決めガイドとして使用することができる。これと同様に、ロックピン320を、導通ピン310をモジュール100に穿設された端子穴110に挿入する際の位置決めガイドとして使用することもできる。これにより、従来、モジュール100に設けられていた位置決めピンと、制御回路基板200に設けられていた位置決め孔とを削除することができるようになる。すなわち、モジュール100を製造するための、例えばインジェクションモールド用の鋳型や、制御回路基板200を製造するための抜き型等の構造を簡略化して、これら鋳型等の設計や保守を容易にすることができるようになるとともに、各部品形状の寸法管理項目を減らすことができるようにもなる。
なお、上記実施の形態は、以下のような態様をもって実施することもできる。
・上記実施の形態では、導通ピン310の拡幅された部分における、拡幅程度について何も言及していないが、端子穴110の内周面と密着する部分の幅が端子孔210の内周面と密着する部分の幅よりも狭くなるようにすることが望ましい。これに応じて、端子穴110の穴径が、端子孔210の穴径よりも小さくなるようにすることが望ましい。これにより、導通ピン310の形状を先細りの形状とすることができるため、半導体装置を組み立てる際に、導通ピン310の端子穴110および端子孔210への挿入作業が容易となり、組み立てを容易としてその生産性を向上させることができるようになる。また、組み立ての際に、導通ピン310の側面が、端子孔210の内周面と必要以上に接触することを回避し、その内周面を導電面とすべく設けられた金メッキ等の研削による剥離を防ぐこともできるようになる。
・上記実施の形態では、固定ブロック300にロックピン320が設けられているが、モジュール100にこのロックピンが設けられているようにしてもよい。具体的には例えば、ロックピンは、制御回路基板200に貫設される貫通孔220に、上記実施の形態とは逆の方向(すなわち制御回路基板200の下面から上面に向けて)から挿入され、このロックピンの先端形状が備える板ばねとしての機能により、固定ブロック300に設けられた、ロック溝120と同様の機能を有するロック孔と掛合するようにする。これにより、上記実施の形態と同様の作用効果を奏しつつ、掛合する部分が固定ブロック300上にあるため、半導体装置の組立後においても、モジュール100、制御回路基板200、および固定ブロック300を破壊せずに分解することができるようになる。また、ここではモジュール100が備えるロックピンが固定ブロック300と掛合することにより機械的に固定するとしたが、ロックピンが、例えば熱可塑性樹脂等を用いて製造されたときは、ロックピンを熱かしめして固定ブロック300と緊合するようにしてもよい。これにより、上記実施の形態と同様の作用効果を奏しつつ、ロックピンの形状を簡略化することができるため、上記鋳型等の構造の簡略化や設計および保守の容易化を図りつつ、固定ピンの形状の寸法管理項目を減らすことができるようにもなる。
・上記実施の形態では、導通ピン310は一列に並んでいるが、互い違いに配列する等して複数列に並ぶようにしてもよく、さらに、導通ピン310とロックピン320とが一列に並ばないようにしてもよい。
・上記実施の形態では、導通ピン310およびロックピン320の形状を板状としているが、上記実施の形態と同様の作用効果を奏することができるのであれば、どのような形状としてもよい。さらに、端子穴110および端子孔210の断面形状を円とし、ロック溝120および貫通孔220の断面形状を長方形としたが、これも上記実施の形態と同様の作用効果を奏することができるのであれば、どのような形状としてもよい。
TM…端子、Tr…IGBTチップ、10…モジュール、11…導通ピン、12…位置決めピン、13…ねじ穴、20…IPM制御基板、21…ピン孔、22…位置決め孔、23…ねじ貫通孔、30…ねじ、40…半田、100…モジュール、101…半導体素子、102…端子、110…端子穴、120…ロック溝、200…制御回路基板、210…端子孔、220…貫通孔、300…固定ブロック、310…導通ピン、320…ロックピン。

Claims (1)

  1. 半導体素子が実装されたモジュールと半導体素子を制御する制御回路基板とが電気的かつ機械的に結合される半導体装置において、
    前記モジュールの前記制御回路基板との当接面には、前記半導体素子の1以上の端子と電気的に接続されて内周面が電気的な導通面となる端子穴および該端子穴を挟む位置にあって底部が段状に拡幅されたロック溝が穿設されてなるとともに、前記制御回路基板には、前記モジュールのこれら端子穴およびロック溝とそれぞれ対応する位置に、制御回路の端子として内周面に電気的な導通面を有して貫通された端子孔および前記ロック溝の延長線上に貫通された貫通孔が設けられてなり、これらモジュールおよび制御回路基板は、前記端子穴と前記端子孔とにそれぞれ対応する部分が密着可能に拡幅された導通ピンおよび前記貫通孔から挿入されて前記ロック溝に掛合される先端形状を有するロックピンが絶縁性のブロックから突出されてなる固定ブロックのそれら導通ピンおよびロックピンの嵌入によって電気的かつ機械的に結合されてなる
    ことを特徴とする半導体装置。
JP2009118921A 2009-05-15 2009-05-15 半導体装置 Expired - Fee Related JP5136513B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009118921A JP5136513B2 (ja) 2009-05-15 2009-05-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009118921A JP5136513B2 (ja) 2009-05-15 2009-05-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2010267873A JP2010267873A (ja) 2010-11-25
JP5136513B2 true JP5136513B2 (ja) 2013-02-06

Family

ID=43364586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009118921A Expired - Fee Related JP5136513B2 (ja) 2009-05-15 2009-05-15 半導体装置

Country Status (1)

Country Link
JP (1) JP5136513B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742251B2 (en) 2019-10-30 2023-08-29 Mitsubishi Electric Corporation Power semiconductor device including press-fit connection terminal

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5583433B2 (ja) * 2010-03-05 2014-09-03 株式会社ケーヒン 半導体装置
JP2013149673A (ja) * 2012-01-17 2013-08-01 Denso Corp 電子装置およびその製造方法
JP7298177B2 (ja) * 2019-02-15 2023-06-27 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
JP6841291B2 (ja) * 2019-02-20 2021-03-10 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307056A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp 車載用半導体装置
JP4329961B2 (ja) * 1999-11-15 2009-09-09 日本インター株式会社 複合半導体装置
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
JP4569473B2 (ja) * 2006-01-04 2010-10-27 株式会社日立製作所 樹脂封止型パワー半導体モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742251B2 (en) 2019-10-30 2023-08-29 Mitsubishi Electric Corporation Power semiconductor device including press-fit connection terminal

Also Published As

Publication number Publication date
JP2010267873A (ja) 2010-11-25

Similar Documents

Publication Publication Date Title
KR101203296B1 (ko) Led 상호연결 조립체
US8610261B2 (en) Power semiconductor device
KR101444550B1 (ko) 반도체 모듈
JP5136513B2 (ja) 半導体装置
US11596077B2 (en) Method for producing a semiconductor module arrangement
JP4570092B2 (ja) 半導体モジュール
US20100165582A1 (en) Power semiconductor module system
KR20090033015A (ko) 버스 바를 가지는 전기 제어 유닛
US20090120677A1 (en) Wiring substrate and associated manufacturing method
US7477518B2 (en) Sub-assembly
JP2016503950A (ja) 半導体モジュール向け圧入電気ピン
US20040242031A1 (en) Pressure piece for use in a power semiconductor module
CN101790797A (zh) 用于led的无钎焊集成封装连接器和散热器
JPWO2018179981A1 (ja) 半導体装置
JP6275292B1 (ja) 半導体装置及びその製造方法
KR101343274B1 (ko) 전력용 반도체 부품 및 접촉 디바이스를 구비하는 장치
US9991621B2 (en) Optoelectronic arrangement
CN103974560B (zh) 用于制造半导体模块装置的方法
WO2020049975A1 (ja) 回路構造体及び回路構造体の製造方法
KR101823119B1 (ko) 릴레이 소켓, 릴레이 소켓 모듈, 및 반도체 패키지 테스트 보드 어셈블리
US9774112B2 (en) Press-fit terminal, semiconductor device, power conversion apparatus and method of manufacturing press-fit terminal
KR100992953B1 (ko) 인텔리전트 파워 모듈용 연결핀블럭의 제조방법
US7772688B2 (en) Electronic circuit unit
JP3727412B2 (ja) ピングリッドアレイソケット
KR100646630B1 (ko) 발광다이오드용 인쇄회로기판 제조방법 및 이를 이용한발광다이오드용 인쇄회로기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees