KR20120131986A - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20120131986A
KR20120131986A KR1020110050525A KR20110050525A KR20120131986A KR 20120131986 A KR20120131986 A KR 20120131986A KR 1020110050525 A KR1020110050525 A KR 1020110050525A KR 20110050525 A KR20110050525 A KR 20110050525A KR 20120131986 A KR20120131986 A KR 20120131986A
Authority
KR
South Korea
Prior art keywords
lead
die pad
die
encapsulant
semiconductor
Prior art date
Application number
KR1020110050525A
Other languages
English (en)
Inventor
이경연
김병진
전형일
장성식
김기정
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020110050525A priority Critical patent/KR20120131986A/ko
Publication of KR20120131986A publication Critical patent/KR20120131986A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 다이 패드의 두께를 두껍게 형성하여 방열판과 동일한 효과를 낼 수 있는 반도체 패키지 및 그 제조 방법에 관한 것이다.
일례로, 다이 패드; 상기 다이 패드의 외주연에 배열된 다수의 리드; 상기 다이 패드에 부착되며, 상기 리드와 전기적으로 연결된 반도체 다이; 상기 반도체 다이와 상기 리드를 전기적으로 연결시키는 도전성 와이어; 및 상기 다이 패드, 리드, 반도체 다이 및 도전성 와이어를 인캡슐레이션하는 인캡슐란트를 포함하고, 상기 다이 패드의 두께는 상기 리드의 두께보다 두껍게 형성된 것을 특징으로 하는 반도체 패키지를 개시한다.

Description

반도체 패키지 및 그 제조 방법{Semiconductor package and fabricating method thereof}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 패키지는 다이 패드와 상기 다이 패드의 외주연에 일정하게 배열된 리드로 이루어진 리드 프레임에 반도체 다이를 적층하고 와이어로 본딩한 후, 이를 인캡슐란트로 인캡슐레이션하여 완성된다. 또한, 상기 반도체 패키지의 열적 특성을 개선하기 위해 방열판을 이용하는 것이 일반적이다. 이러한 방열판은 방열효과를 위해 패키지 제작시 따로 삽입하거나 패키지에 추가로 부착하는 등등 별도의 공정과정을 거쳐서 형성된다. 이에 따라, 별도의 추가공정이 필요하게 되며 비용이 상승하게 된다. 따라서, 방열효과를 높이면서 비용을 감소할 수 있는 반도체 패키지가 요구된다.
본 발명은 다이 패드의 두께를 두껍게 형성하여 방열판과 동일한 효과를 낼 수 있는 반도체 패키지 및 그 제조 방법을 제공하는데 있다.
본 발명에 의한 반도체 패키지는 다이 패드; 상기 다이 패드의 외주연에 배열된 다수의 리드; 상기 다이 패드에 부착되며, 상기 리드와 전기적으로 연결된 반도체 다이; 상기 반도체 다이와 상기 리드를 전기적으로 연결시키는 도전성 와이어; 및 상기 다이 패드, 리드, 반도체 다이 및 도전성 와이어를 인캡슐레이션하는 인캡슐란트를 포함하고, 상기 다이 패드의 두께는 상기 리드의 두께보다 두껍게 형성된 것을 특징으로 한다.
상기 다이 패드와 상기 리드는 동일한 물질로 형성될 수 있다.
상기 다이 패드의 하면은 상기 인캡슐란트의 외부로 노출될 수 있다. 여기서, 상기 다이 패드의 하면에는 도금층이 형성될 수 있다.
상기 리드는 상기 인캡슐란트의 하면 및 측면으로 노출될 수 있다. 여기서, 상기 리드의 하면에는 도금층이 형성될 수 있다.
상기 리드는 상기 인캡슐란트의 측면으로 돌출된 제1영역; 상기 제1영역의 단부에서 절곡되어 형성된 제2영역; 및 상기 제2영역의 단부에서 절곡되며 상기 제1영역과 평행하게 형성된 제3영역으로 이루어질 수 있다.
상기 도전성 와이어는 상기 다이 패드와 상기 리드 또는 상기 다이 패드와 반도체 다이를 전기적으로 연결시킬 수 있다.
또한, 본 발명에 의한 반도체 패키지의 제조 방법은 다이 패드와 다수의 리드로 이루어진 리드 프레임을 형성하는 리드 프레임 형성 단계; 상기 다이 패드에 반도체 다이를 부착시키는 반도체 다이 부착 단계; 상기 반도체 다이와 상기 리드를 도전성 와이어로 연결시키는 와이어 본딩 단계; 및 상기 리드 프레임, 반도체 다이 및 도전성 와이어를 인캡슐란트로 인캡슐레이션하는 인캡슐레이션 단계를 포함하고, 상기 리드 프레임 형성 단계에서는 상기 다이 패드의 두께를 상기 리드의 두께보다 두껍게 형성하는 것을 특징으로 한다.
상기 리드 프레임 형성 단계에서는 하나의 금속 기판을 에칭하여 다이 패드와 리드를 형성할 수 있다.
상기 리드 프레임 형성 단계에서는 상리 리드를 절곡시킬 수 있다. 상기 인캡슐레이션 단계에서는 상리 리드가 상기 인캡슐란트의 외부로 돌출되도록 인캡슐레이션할 수 있다.
상기 리드 프레임 형성 단계에서는 상기 다이 패드 및 리드의 하면에 도금층을 형성할 수 있다. 상기 인캡슐레이션 단계에서는 상기 리드의 하면 및 측면이 상기 인캡슐란트의 외부로 노출되도록 인캡슐레이션할 수 있다.
상기 인캡슐레이션 단계에서는 상기 다이 패드의 하면이 상기 인캡슐란트의 외부로 노출되도록 인캡슐레이션할 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지 및 그 제조 방법은 다이 패드의 두께를 리드의 두께보다 두껍게 형성하고, 상기 다이 패드의 일면이 외부로 노출되게 형성함으로써 방열판과 같은 효과를 얻을 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 패키지 및 그 제조 방법은 별도의 방열판을 부착하거나 삽입하지 않아도 되므로, 이에 따른 공정 및 비용을 절감할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 플로우 챠트이다.
도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 5a 내지 도 5f는 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지는 리드 프레임(110), 반도체 다이(120), 도전성 와이어(130) 및 인캡슐란트(140)를 포함한다.
상기 리드 프레임(110)은 중앙에 형성된 다이 패드(111) 및 상기 다이 패드(111)의 외주연에 형성된 리드(112)를 포함한다. 상기 다이 패드(111)와 상기 리드(112)는 동일한 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 철(Fe) 또는 니켈(Ni)등과 같은 금속으로 형성될 수 있다. 그러나, 본 발명에서 그 재질을 한정하는 것은 아니다.
상기 다이 패드(111)는 상기 리드 프레임(110)의 중앙에 대략 사각형 형태로 형성되며, 상기 다이 패드(111)에는 반도체 다이(120)가 안착된다. 또한, 상기 다이 패드(111)의 두께(D1)는 상기 리드(112)의 두께(L1)보다 두껍게 형성되고(D1>L1), 상기 다이 패드(111)의 하면은 인캡슐란트(140)의 외부로 노출된다. 즉, 상기 다이 패드(111)는 상기 리드(112)보다 두껍게 형성되며 상기 인캡슐란트(140)의 외부로 노출되어, 상기 반도체 다이(120)에서 발생하는 열을 외부로 방출하는 방열판과 같은 역할을 한다. 여기서, 상기 다이 패드(111)의 두께(D1)가 두꺼울수록 상기 반도체 다이(120)에서 발생하는 열을 빠르게 방출할 수 있다. 이처럼, 상기 다이 패드(111)의 두께(D1)를 두껍게 형성하여 방열판과 동일한 효과를 얻을 수 있다. 이에 따라, 상기 반도체 패키지(100)는 방열판을 삽입하거나 별도로 부착하는 과정이 필요하지 않아 비용 및 시간을 단축시킬 수 있게 된다. 상기 다이 패드(111)의 상면의 일부에는 제 1 도금층(113)이 형성되고, 상기 다이 패드(111)의 하면에는 제 2 도금층(114)이 형성된다.
상기 리드(112)는 상기 다이 패드(111)의 외주연에 형성되며, 다수개가 나란히 배열될 수 있다. 상기 리드(112)는 반도체 다이(120)와 전기적으로 연결되어 입출력 신호의 배선을 제공한다. 상기 리드(112)의 두께(L1)는 상기 다이 패드(111)의 두께(D1)보다 얇게 형성된다(L1<D1). 상기 리드(112)의 하면과 측면은 인캡슐란트(140)의 외부로 노출된다. 상기 리드(112)의 상면에는 제 1 도금층(113)이 형성되고, 상기 리드(112)의 하면에는 제 2 도금층(114)이 형성된다.
상기 제 1 도금층(113)은 다이 패드(111)에서 반도체 다이(120)가 안착되지 않는 곳에 형성된다. 상기 제 1 도금층(113)에 상기 반도체 다이(120)를 부착하는 것이 쉽지 않으므로, 상기 제 1 도금층(113)은 상기 다이 패드(111)에서 상기 반도체 다이(120)가 안착되지 않는 영역에 형성된다. 또한, 상기 제 1 도금층(113)은 상기 리드(112)의 상면에도 형성된다. 상기 제 1 도금층(113)에는 도전성 와이어(130)가 본딩되어, 상기 다이 패드(111)와 상기 리드(112), 상기 리드(112)와 반도체 다이(120) 및 상기 반도체 다이(120)와 다이 패드(111)를 전기적으로 연결할 수 있다. 즉, 상기 제 1 도금층(113)은 상기 다이 패드(111) 및 상기 리드(112)의 상면에 형성된다. 상기 제 1 도금층(113)은 도전성 와이어(130)가 본딩이 될 수 있는 물질로, 예를 들어, 금(Au) 또는 은(Ag)과 같은 물질로 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
상기 제 2 도금층(114)은 상기 다이 패드(111)의 하부 및 리드(112)의 하부에 형성된다. 즉, 상기 제 2 도금층(114)은 상기 인캡슐란트(140)의 외부로 노출된 다이 패드(111)의 하면 및 상기 인캡슐란트(140)의 외부로 노출된 리드(112)의 하면에 형성된다. 따라서, 상기 제 2 도금층(114)은 상기 인캡슐란트(140)의 외부로 노출된다. 상기 제 2 도금층(114)은 외부 기판(미도시)과 상기 반도체 다이(120)를 전기적으로 연결시켜주는 역할을 한다. 여기서, 상기 제 2 도금층(114)은 외부 기판에 솔더링에 의해서 전기적으로 연결될 수 있다. 상기 제 2 도금층(114)은 주석(Sn) 또는 납(Pb)으로 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
상기 반도체 다이(120)는 기본적으로 실리콘 재질로 구성되며 그 내부에는 다수의 반도체 소자들이 형성되어 있다. 상기 반도체 다이(120)는 상기 다이 패드(111)의 상부에 형성된다. 구체적으로 설명하면, 상기 반도체 다이(120)는 상기 제 1 도전층(113)이 형성되지 않은 다이 패드(111)에 접착제(10)에 의해 부착되어 있다. 상기 접착제(10)는 통상의 액상 에폭시 접착제, 접착 필름, 접착 테이프 및 그 등가물 중 선택된 어느 하나를 이용할 수 있으나, 여기서 그 종류를 한정하는 것은 아니다. 또한, 상기 반도체 다이(120)의 상면에는 도전성 와이어(130)가 본딩될 수 있는 본드 패드(미도시)가 형성되어 있다. 상기 반도체 다이(120)는 도전성 와이어(130)를 통해 상기 리드(112) 및 다이 패드(111)와 전기적으로 연결된다.
상기 도전성 와이어(130)는 다수개가 형성될 수 있으며, 상기 반도체 다이(120), 상기 다이 패드(111) 및 상기 리드(112)를 각각 서로 전기적으로 연결시키는 역할을 한다. 상기 도전성 와이어(130)의 일측은 상기 반도체 다이(120)의 본드 패드(미도시)에 연결되고, 타측은 상기 리드(112)에 연결된다. 여기서, 상기 도전성 와이어(130)는 상기 리드(112)의 상면에 형성된 제 1 도금층(113)에 본딩된다. 또한, 상기 도전성 와이어(130)의 일측은 상기 반도체 다이(120)의 본드 패드(미도시)에 연결되고, 타측은 상기 다이 패드(111)에 연결된다. 여기서, 상기 도전성 와이어(130)는 상기 다이 패드(111)의 상면에 형성된 제 1 도금층(113)에 본딩된다. 또한, 상기 도전성 와이어(130)의 일측은 상기 다이 패드(111)에 연결되고, 타측은 상기 리드(112)에 연결된다. 여기서, 상기 도전성 와이어(130)는 상기 다이 패드(111) 및 리드(112)의 상면에 형성된 제 1 도금층(113)에 본딩된다. 상기 도전성 와이어(130)는 금(Au), 은(Ag), 구리(Cu) 및 그 등가물 중 선택된 어느 하나로 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
상기 인캡슐란트(140)는 상기 다이 패드(111), 리드(112), 반도체 다이(120) 및 도전성 와이어(130)를 외부 환경으로부터 보호하기 위해 이들을 인캡슐레이션(encapsulation)한다. 이때, 상기 인캡슐란트(140)는 상기 다이 패드(111)의 하면이 외부로 노출되도록 인캡슐레이션한다. 즉, 상기 인캡슐란트(140)는 상기 다이 패드(111)의 상부와 측면을 인캡슐레이션하고, 상기 다이 패드(111)의 하면은 인캡슐레이션하지 않고 외부로 노출시킨다. 또한, 상기 인캡슐란트(140)는 상기 리드(112)의 하면과 일측면이 외부로 노출되도록 인캡슐레이션한다. 즉, 상기 인캡슐란트(140)는 상기 리드(112)의 상부와 타측면을 인캡슐레이션하고, 상기 리드(112)의 하면과 일측면은 인캡슐레이션하지 않고 외부로 노출시킨다. 상기 인캡슐란트(140)는 전기적 절연재를 사용하며, 에폭시 계열의 수지로 형성되는 것이 일반적이다.
이와 같이, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 다이 패드(111)의 두께(D1)를 리드(112)의 두께(L1)보다 두껍게 형성하고, 상기 다이 패드(111)의 일면이 외부로 노출되게 형성함으로써 방열판과 같은 효과를 얻을 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 별도의 방열판을 부착하거나 삽입하지 않아도 되므로, 이에 따른 공정 및 비용을 절감할 수 있다.
다음은 본 발명의 다른 실시예에 따른 반도체 패키지에 대해서 설명하기로 한다.
도 2는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 2에 도시된 반도체 패키지(200)는 도 1에 도시된 반도체 패키지(100)와 유사하다. 따라서, 여기서는 그 차이점에 대해서만 설명하기로 한다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 반도체 패키지(200)는 리드 프레임(210), 반도체 다이(120), 도전성 와이어(130) 및 인캡슐란트(240)를 포함한다.
상기 리드 프레임(210)은 중앙에 형성된 다이 패드(211) 및 상기 다이 패드(211)의 외주연에 형성된 리드(212)를 포함한다. 상기 다이 패드(211)와 상기 리드(212)는 동일한 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 철(Fe) 또는 니켈(Ni)등과 같은 금속으로 형성될 수 있다. 그러나, 본 발명에서 그 재질을 한정하는 것은 아니다.
상기 다이 패드(211)는 상기 리드 프레임(210)의 중앙에 대략 사각형 형태로 형성되며, 상기 다이 패드(211)에는 반도체 다이(120)가 안착된다. 또한, 상기 다이 패드(211)의 두께(D2)는 상기 리드(212)의 두께(L2)보다 두껍게 형성되고(D2>L2), 상기 다이 패드(211)의 하면은 인캡슐란트(240)의 외부로 노출된다. 즉, 상기 다이 패드(211)는 상기 리드(212)보다 두껍게 형성되고 상기 인캡슐란트(240)의 외부로 노출되어, 상기 반도체 다이(120)에서 발생하는 열을 외부로 방출하는 방열판과 같은 역할을 한다. 여기서, 상기 다이 패드(211)의 두께(D2)가 두꺼울수록 상기 반도체 다이(120)에서 발생하는 열을 빠르게 방출할 수 있다. 이처럼, 상기 다이 패드(211)의 두께(D2)를 두껍게 형성하여 방열판과 동일한 효과를 얻을 수 있다. 이에 따라, 상기 반도체 패키지(200)는 방열판을 삽입하거나 별도로 부착하는 과정이 필요하지 않아 비용 및 시간을 단축시킬 수 있게 된다.
상기 리드(212)는 상기 다이 패드(211)의 외주연에 형성되며, 다수개가 나란히 배열될 수 있다. 상기 리드(212)는 반도체 다이(120)와 전기적으로 연결되어 입출력 신호의 배선을 제공한다. 상기 리드(212)의 두께(L2)는 상기 다이 패드(211)의 두께(D2)보다 얇게 형성된다(L2<D2). 상기 리드(212)는 인캡슐란트(240)의 측면으로 돌출되게 형성된다. 이러한 리드(212)는 제1영역(212a), 제2영역(212b) 및 제3영역(212c)을 포함한다. 상기 제1영역(212a)은 상기 인캡슐란트(240)의 측면으로 돌출된 영역으로 수평방향으로 형성된다. 상기 제2영역(212b)은 상기 제1영역(212a)의 단부에서 절곡되어 연장된 영역으로, 상기 제1영역(212a)과 대략 수직인 방향으로 형성된다. 또한, 상기 제2영역(212b)은 상기 제1영역(212a)과 제3영역(212c)을 연결하는 영역이다. 상기 제3영역(212c)은 상기 제2영역(212b)의 단부에서 절곡되어 연장된 영역으로, 상기 제1영역(212a)과 평행하게 형성된다. 상기 제3영역(212c)과 상기 제1영역(212a) 사이는 상기 제2영역(212b)의 수직 길이만큼 단차가 형성된다. 상기 리드(212)의 각 영역은 리드 프레임(210)을 형성할 때, 다운셋(downset)공정에 의해서 굴곡지게 형성된다.
상기 도전성 와이어(130)는 다수개가 형성될 수 있으며, 상기 반도체 다이(120)와 상기 리드(212)를 전기적으로 연결시키는 역할을 한다. 상기 도전성 와이어(130)의 일측은 상기 반도체 다이(120)의 본드 패드(미도시)에 연결되고, 타측은 상기 리드(212)에 연결된다. 상기 도전성 와이어(130)는 금(Au), 은(Ag), 구리(Cu) 및 그 등가물 중 선택된 어느 하나로 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
상기 인캡슐란트(240)는 상기 다이 패드(211), 리드(212), 반도체 다이(120) 및 도전성 와이어(130)를 외부 환경으로부터 보호하기 위해 이들을 인캡슐레이션(encapsulation)한다. 이때, 상기 인캡슐란트(240)는 상기 다이 패드(211)의 하면이 외부로 노출되도록 인캡슐레이션한다. 즉, 상기 인캡슐란트(240)는 상기 다이 패드(211)의 상부와 측면을 인캡슐레이션하고, 상기 다이 패드(211)의 하면은 인캡슐레이션하지 않고 외부로 노출시킨다. 또한, 상기 인캡슐란트(240)는 상기 리드(212)가 외부로 돌출되도록 인캡슐레이션한다. 즉, 상기 인캡슐란트(240)는 상기 리드(212)의 일측를 인캡슐레이션하고, 상기 타측은 인캡슐레이션하지 않고 외부로 노출시킨다. 자세히 설명하면, 상기 인캡슐란트(240)는 상기 리드(212)의 제1영역(212a)의 일측을 인캡슐레이션하고, 상기 제1영역(212a)의 타측과 제2영역(212b) 및 제3영역(212c)을 외부로 돌출시킨다. 상기 인캡슐란트(240)는 전기적 절연재를 사용하며, 에폭시 계열의 수지로 형성되는 것이 일반적이다.
다음은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법에 대해서 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 플로우 챠트이다. 도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법은 리드 프레임 형성 단계(S1), 반도체 다이 부착 단계(S2), 와이어 본딩 단계(S3) 및 인캡슐레이션 단계(S4)를 포함한다. 이하에서는 도 3의 각 단계들을 도 4a 내지 도 4g를 참조하여 설명하도록 한다.
상기 리드 프레임 형성 단계(S1)는 다이 패드(211)와 다수의 리드(212)로 이루어지는 리드 프레임(210)을 형성하는 단계이다.
먼저, 도 4a를 참조하면, 상기 리드 프레임 형성 단계(S1)에서는 대략 평평한 상면 및 상기 상면의 반대면으로 대략 평평한 하면을 갖는 원시 기판(110')을 준비한다. 상기 원시 기판(110')은 기본적으로 금속으로 이루어진 기판을 말한다. 예를 들어, 상기 원시 기판(110')은 구리(Cu), 알루미늄(Al), 철(Fe) 또는 니켈(Ni)등과 같은 금속으로 형성될 수 있다. 그러나, 본 발명에서 그 재질을 한정하는 것은 아니다.
다음으로, 도 4b를 참조하면, 상기 원시 기판(110')의 상면에 마스크 패턴을 형성하여 상기 원시 기판(110')을 에칭한다. 상기 원시 기판(110')을 에칭할 때, 상기 원시 기판(110')에 마스크 패턴이 형성되지 않은 영역의 일부분만을 에칭하는 하프 에칭(half etching)을 실시한다. 따라서, 상기 원시 기판(110')은 마스크 패턴이 형성되어 에칭되지 않은 영역(111')과 상부 일부분만 에칭된 영역(112')이 형성된다. 상기 원시 기판(110')에서 마스크 패턴이 형성되었던 영역(111')은 나중에 다이 패드(111)가 되고, 에칭된 영역(112')은 나중에 리드(112)가 된다.
다음으로, 도 4c를 참조하면, 상기 원시 기판(110')의 하면에 마스크 패턴을 형성하여 상기 원시 기판(110')을 에칭한다. 상기 원시 기판(110')의 하면을 에칭하고 나서야 비로소, 다이 패드(111)와 다수의 리드(112)로 이루어지는 리드 프레임(210)이 형성된다. 상기 다이 패드(111)와 상기 리드(112)는 서로 분리되어 있다. 즉, 상기 다이 패드(111)와 리드(112)는 하나의 금속 기판을 에칭을 통해서 분리되게 형성한 것으로 동일한 물질로 이루어진다. 여기서, 상기 다이 패드(111)는 마스크 패턴에 의해 에칭되지 않은 영역이므로, 상기 다이 패드(111)의 두께(D1)는 상기 리드(112)의 두께(L1)보다 두껍게 형성된다(D1>L1).
마지막으로, 도 4d를 참조하면, 상기 리드 프레임(210)의 상면에 제 1 도금층(113)을 형성하고, 하면에 제 2 도금층(114)을 형성한다. 상기 제 1 도금층(113)은 다이 패드(111)에서 반도체 다이(120)가 안착되지 않는 곳에 형성된다. 또한, 상기 제 1 도금층(113)은 상기 리드(112)의 상면에도 형성된다. 상기 제 1 도금층(113)에는 도전성 와이어(130)가 본딩되어, 상기 다이 패드(111)와 리드(112), 상기 리드(112)와 반도체 다이(120) 및 상기 반도체 다이(120)와 다이 패드(111)를 전기적으로 연결할 수 있다. 상기 제 2 도금층(114)은 상기 다이 패드(111)의 하부 및 리드(112)의 하부에 형성된다.
상기 반도체 다이 부착 단계(S2)는 상기 다이 패드(111)에 반도체 다이(120)를 부착하는 단계이다.
도 4e를 참조하면, 상기 반도체 다이 부착 단계(S2)에서는 상기 다이 패드(111)에 실리콘 재질로 구성되며 그 내부에는 다수의 반도체 소자들이 형성된 반도체 다이(120)를 부착한다. 여기서, 상기 반도체 다이(120)는 상기 다이 패드(111)의 상면 중 제 1 도금층(113)이 형성되지 않는 영역에 부착된다. 또한, 상기 반도체 다이(120)는 상기 다이 패드(111)에 접착제(10)로 부착될 수 있다. 상기 접착제(10)는 통상의 액상 에폭시 접착제, 접착 필름, 접착 테이프 및 그 등가물 중 선택된 어느 하나를 이용할 수 있으나, 여기서 그 종류를 한정하는 것은 아니다.
상기 와이어 본딩 단계(S3)는 상기 리드 프레임(110)과 상기 반도체 다이(120)를 도전성 와이어(130)로 본딩하는 단계이다.
도 4f를 참조하면, 상기 와이어 본딩 단계(S3)에서는 도전성 와이어(130)를 이용하여 상기 리드 프레임(110)과 상기 반도체 다이(120) 사이를 전기적으로 연결한다. 상기 도전성 와이어(130)는 반도체 다이(120)와 다이 패드(111), 반도체 다이(120)와 리드(112), 다이 패드(111)와 리드(112)를 상호간 전기적으로 연결한다. 여기서, 상기 도전성 와이어(130)는 상기 반도체 다이(120)의 본드 패드(미도시)에 본딩된다. 또한, 상기 도전성 와이어(130)는 상기 다이 패드(111) 및 리드(112)에 형성된 제 1 도금층(113)에 본딩된다.
상기 인캡슐레이션 단계(S4)는 상기 리드 프레임(110), 반도체 다이(120) 및 도전성 와이어(130)를 인캡슐란트(140)로 인캡슐레이션(encapsulation)하는 단계이다.
도 4g를 참조하면, 상기 인캡슐레이션 단계(S4)에서는 상기 다이 패드(111)와 리드(112), 반도체 다이(120) 및 도전성 와이어(130)를 외부 환경으로부터 보호하기 위해 이들을 인캡슐레이션한다. 이때, 상기 다이 패드(111)의 하면이 외부로 노출되도록, 상기 인캡슐란트(140)는 다이 패드(111)의 하면을 인캡슐레이션하지 않는다. 즉, 상기 다이 패드(111)의 하면을 제외한 측면 및 상면을 인캡슐레이션한다. 또한, 리드(112)의 하면과 일측면이 외부로 노출되도록, 상기 인캡슐란트(140)는 리드(112)의 하면과 일측면을 인캡슐레이션하지 않는다. 즉, 상기 리드(112)의 하면과 일측면을 제외한 타측면과 상면을 인캡슐레이션한다. 따라서, 상기 다이 패드(111) 및 리드(112)의 하면에 형성된 제 2 도금층(114)이 외부로 노출된다. 상기 제 2 도금층(114)은 외부 기판(미도시)과 상기 반도체 다이(120)를 전기적으로 연결시켜주는 역할을 한다. 여기서, 상기 제 2 도금층(114)은 외부 기판에 솔더링에 의해서 전기적으로 연결될 수 있다.
상기와 같은 제조 방법으로 형성된 반도체 패키지(100)는 리드 프레임(110), 반도체 다이(120), 도전성 와이어(130) 및 인캡슐란트(140)를 포함한다.
다음은 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법에 대해서 설명하기로 한다.
도 5a 내지 도 5f는 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다. 이하에서는 도 3의 각 단계들을 도 5a 내지 도 5f를 참조하여 설명하도록 한다.
상기 리드 프레임 형성 단계(S1)는 다이 패드(211)와 다수의 리드(212)로 이루어지는 리드 프레임(210)을 형성하는 단계이다.
먼저, 도 5a를 참조하면, 상기 리드 프레임 형성 단계(S1)에서는 대략 평평한 상면 및 상기 상면의 반대면으로 대략 평평한 하면을 갖는 원시 기판(210')을 준비한다. 상기 원시 기판(210')은 기본적으로 금속으로 이루어진 기판을 말한다. 예를 들어, 상기 원시 기판(210')은 구리(Cu), 알루미늄(Al), 철(Fe) 또는 니켈(Ni)등과 같은 금속으로 형성될 수 있다. 그러나, 본 발명에서 그 재질을 한정하는 것은 아니다.
다음으로, 도 5b를 참조하면, 상기 원시 기판(210')의 하면에 마스크 패턴을 형성하여 상기 원시 기판(210')을 에칭한다. 상기 원시 기판(210')을 에칭할 때, 상기 원시 기판(210')에 마스크 패턴이 형성되지 않은 영역의 일부분만을 에칭하는 하프 에칭(half etching)을 실시한다. 따라서, 상기 원시 기판(210')은 마스크 패턴이 형성되어 에칭되지 않은 영역(211')과 하부 일부분만 에칭된 영역(212')이 형성된다. 상기 원시 기판(210')에서 마스크 패턴이 형성되었던 영역(211')은 나중에 다이 패드(211)가 되고, 에칭된 영역(212')은 나중에 리드(212)가 된다.
마지막으로, 도 5c를 참조하면, 상기 원시 기판(210')에 다운셋(downset)공정을 통해 다이 패드(211)와 리드(212)로 이루어지는 리드 프레임(210)이 형성된다. 상기 다이 패드(211)와 상기 리드(212)는 서로 분리되어 있다. 즉, 상기 다이 패드(211)와 리드(212)는 하나의 금속 기판을 에칭과 다운셋을 통해서 분리되게 형성한 것으로 동일한 물질로 이루어진다. 여기서, 상기 다이 패드(211)는 마스크 패턴에 의해 에칭되지 않은 영역(211')이므로, 상기 다이 패드(211)의 두께(D2)는 상기 리드의 두께(L2)보다 두껍게 형성된다(D2>L2). 또한, 상기 리드(212)는 굴곡지게 형성된다. 여기서, 상기 리드(212)는 제1영역(212a), 상기 제1영역(212a)의 단부에서 절곡되어 연장된 제2영역(212b), 상기 제2영역(212b)의 단부에서 절곡되어 연장되며 상기 제1영역(212a)과 평행하게 형성된 제3영역(212c)을 포함한다.
상기 반도체 다이 부착 단계(S2)는 상기 다이 패드(211)에 반도체 다이(120)를 부착하는 단계이다.
도 5d를 참조하면, 상기 반도체 다이 부착 단계(S2)에서는 상기 다이 패드(211)에 실리콘 재질로 구성되며 그 내부에는 다수의 반도체 소자들이 형성된 반도체 다이(120)를 부착한다. 여기서, 상기 반도체 다이(120)는 상기 다이 패드(211)에 접착제(10)로 부착될 수 있다. 상기 접착제(10)는 통상의 액상 에폭시 접착제, 접착 필름, 접착 테이프 및 그 등가물 중 선택된 어느 하나를 이용할 수 있으나, 여기서 그 종류를 한정하는 것은 아니다.
상기 와이어 본딩 단계(S3)는 상기 리드 프레임(210)과 상기 반도체 다이(120)를 도전성 와이어(130)로 본딩하는 단계이다.
도 5e를 참조하면, 상기 와이어 본딩 단계(S3)에서는 도전성 와이어(130)를 이용하여 상기 리드 프레임(210)과 상기 반도체 다이(120) 사이를 전기적으로 연결한다. 상기 도전성 와이어(130)는 반도체 다이(120)의 본드 패드(미도시)와 상기 리드(212)를 상호간 전기적으로 연결한다.
상기 인캡슐레이션 단계(S4)는 상기 리드 프레임(210), 반도체 다이(120) 및 도전성 와이어(130)를 인캡슐란트(240)로 인캡슐레이션(encapsulation)하는 단계이다.
도 5f를 참조하면, 상기 인캡슐레이션 단계(S4)에서는 상기 다이 패드(211)와 리드(212), 반도체 다이(120) 및 도전성 와이어(130)를 외부 환경으로부터 보호하기 위해 이들을 인캡슐레이션한다. 이때, 상기 다이 패드(211)의 하면이 외부로 노출되도록, 상기 인캡슐란트(240)는 다이 패드(211)의 하면을 인캡슐레이션하지 않는다. 즉, 상기 다이 패드(211)의 하면을 제외한 측면 및 상면을 인캡슐레이션한다. 또한, 상기 인캡슐란트(240)는 상기 리드(212)가 외부로 돌출되도록 인캡슐레이션한다. 즉, 상기 인캡슐란트(240)는 상기 리드(212)의 일측을 인캡슐레이션하고, 상기 타측은 인캡슐레이션하지 않고 외부로 노출시킨다. 엄밀히 말하면, 상기 인캡슐란트(240)는 상기 리드(212)의 제1영역(212a)의 일측을 인캡슐레이션하고, 상기 제1영역(212a)의 타측과 제2영역(212b) 및 제3영역(212c)을 외부로 돌출시킨다.
상기와 같은 제조 방법으로 형성된 반도체 패키지(200)는 리드 프레임(210), 반도체 다이(120), 도전성 와이어(130) 및 인캡슐란트(240)를 포함한다.
이상에서 설명한 것은 본 발명에 의한 반도체 패키지 및 그 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100, 200: 반도체 패키지 110, 210: 리드 프레임
111, 211: 다이 패드 112, 212: 리드
113: 제 1 도금층 114: 제 2 도금층
120: 반도체 다이 130: 도전성 와이어
140, 240: 인캡슐란트

Claims (15)

  1. 다이 패드;
    상기 다이 패드의 외주연에 배열된 다수의 리드;
    상기 다이 패드에 부착되며, 상기 리드와 전기적으로 연결된 반도체 다이;
    상기 반도체 다이와 상기 리드를 전기적으로 연결시키는 도전성 와이어; 및
    상기 다이 패드, 리드, 반도체 다이 및 도전성 와이어를 인캡슐레이션하는 인캡슐란트를 포함하고,
    상기 다이 패드의 두께는 상기 리드의 두께보다 두껍게 형성된 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 다이 패드와 상기 리드는 동일한 물질로 형성된 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 다이 패드의 하면은 상기 인캡슐란트의 외부로 노출된 것을 특징으로 하는 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 다이 패드의 하면에는 도금층이 형성된 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 리드는 상기 인캡슐란트의 하면 및 측면으로 노출된 것을 특징으로 하는 반도체 패키지.
  6. 제 5 항에 있어서,
    상기 리드의 하면에는 도금층이 형성된 것을 특징으로 하는 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 리드는
    상기 인캡슐란트의 측면으로 돌출된 제1영역;
    상기 제1영역의 단부에서 절곡되어 형성된 제2영역; 및
    상기 제2영역의 단부에서 절곡되며 상기 제1영역과 평행하게 형성된 제3영역으로 이루어진 것을 특징으로 하는 반도체 패키지.
  8. 제 1 항에 있어서,
    상기 도전성 와이어는 상기 다이 패드와 상기 리드 또는 상기 다이 패드와 반도체 다이를 전기적으로 연결시키는 것을 특징으로 하는 반도체 패키지.
  9. 다이 패드와 다수의 리드로 이루어진 리드 프레임을 형성하는 리드 프레임 형성 단계;
    상기 다이 패드에 반도체 다이를 부착시키는 반도체 다이 부착 단계;
    상기 반도체 다이와 상기 리드를 도전성 와이어로 연결시키는 와이어 본딩 단계; 및
    상기 리드 프레임, 반도체 다이 및 도전성 와이어를 인캡슐란트로 인캡슐레이션하는 인캡슐레이션 단계를 포함하고,
    상기 리드 프레임 형성 단계에서는 상기 다이 패드의 두께를 상기 리드의 두께보다 두껍게 형성하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  10. 제 9 항에 있어서,
    상기 리드 프레임 형성 단계에서는 하나의 금속 기판을 에칭하여 다이 패드와 리드를 형성하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  11. 제 9 항에 있어서,
    상기 리드 프레임 형성 단계에서는 상리 리드를 절곡시키는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  12. 제 11 항에 있어서,
    상기 인캡슐레이션 단계에서는 상리 리드가 상기 인캡슐란트의 외부로 돌출되도록 인캡슐레이션하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  13. 제 9 항에 있어서,
    상기 리드 프레임 형성 단계에서는 상기 다이 패드 및 리드의 하면에 도금층을 형성하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  14. 제 13 항에 있어서,
    상기 인캡슐레이션 단계에서는 상기 리드의 하면 및 측면이 상기 인캡슐란트의 외부로 노출되도록 인캡슐레이션하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  15. 제 9 항에 있어서,
    상기 인캡슐레이션 단계에서는 상기 다이 패드의 하면이 상기 인캡슐란트의 외부로 노출되도록 인캡슐레이션하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1020110050525A 2011-05-27 2011-05-27 반도체 패키지 및 그 제조 방법 KR20120131986A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110050525A KR20120131986A (ko) 2011-05-27 2011-05-27 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110050525A KR20120131986A (ko) 2011-05-27 2011-05-27 반도체 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120131986A true KR20120131986A (ko) 2012-12-05

Family

ID=47515710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110050525A KR20120131986A (ko) 2011-05-27 2011-05-27 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20120131986A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9478517B2 (en) 2013-08-13 2016-10-25 Amkor Technology, Inc. Electronic device package structure and method of fabricating the same

Similar Documents

Publication Publication Date Title
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US5710695A (en) Leadframe ball grid array package
US8184453B1 (en) Increased capacity semiconductor package
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
US9478517B2 (en) Electronic device package structure and method of fabricating the same
TWI716455B (zh) 形成具有導電的互連框的半導體封裝之方法及結構
JP2007088453A (ja) スタックダイパッケージを製造する方法
US8105881B2 (en) Method of fabricating chip package structure
US8772089B2 (en) Chip package structure and manufacturing method thereof
JP2017147272A (ja) 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
US20140103505A1 (en) Die down integrated circuit package with integrated heat spreader and leads
US20150332991A1 (en) Method of forming a thin substrate chip scale package device and structure
US9412729B2 (en) Semiconductor package and fabricating method thereof
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
JP2016167577A (ja) 樹脂封止型半導体装置およびその製造方法
KR101685068B1 (ko) 시스템 인 패키지 및 이의 제조방법
US8785253B2 (en) Leadframe for IC package and method of manufacture
TWI757133B (zh) 四方扁平無引腳封裝結構
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
JP2016162964A (ja) 半導体装置の製造方法および半導体装置
KR101238159B1 (ko) 반도체 패키지, 적층 반도체 패키지 및 그 제조 방법
US20180247886A1 (en) Electronic package structure and method for manufacturing the same
US8410597B2 (en) Three dimensional semiconductor device
KR20120131986A (ko) 반도체 패키지 및 그 제조 방법
JP6487584B1 (ja) 圧力センサーパッケージ構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application