TW201537712A - 半導體裝置之製造方法及半導體裝置 - Google Patents

半導體裝置之製造方法及半導體裝置 Download PDF

Info

Publication number
TW201537712A
TW201537712A TW104102919A TW104102919A TW201537712A TW 201537712 A TW201537712 A TW 201537712A TW 104102919 A TW104102919 A TW 104102919A TW 104102919 A TW104102919 A TW 104102919A TW 201537712 A TW201537712 A TW 201537712A
Authority
TW
Taiwan
Prior art keywords
pin
sealing body
lead
semiconductor device
metal
Prior art date
Application number
TW104102919A
Other languages
English (en)
Other versions
TWI645528B (zh
Inventor
Yasutomo Makino
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201537712A publication Critical patent/TW201537712A/zh
Application granted granted Critical
Publication of TWI645528B publication Critical patent/TWI645528B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4835—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/176—Material
    • H01L2924/177—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/17701—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/176—Material
    • H01L2924/177—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/17738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/17747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

於一實施形態之半導體裝置之製造方法中，準備引線框架，其係以使於鄰接之器件區域之間連結之第1引腳與第2引腳各自之下表面連通之方式形成有槽部。其次，於使用第1刀片切削上述第1及第2引腳之連結部之一部分後，除去形成於上述槽部內之金屬屑。接著，於除去上述金屬層後以電鍍法於上述第1及第2引腳之露出面形成金屬膜後，使用第2刀片切斷第1及第2引腳之連結部之剩餘部分。此時，係以上述第2刀片不與上述槽部接觸之方式進行切斷。

Description

半導體裝置之製造方法及半導體裝置
本發明係關於例如外部端子即複數個引腳各者於封裝之安裝面側自密封體露出之類型之半導體裝置及其製造方法。
於美國專利第6608366號說明書(專利文獻1)中揭示有複數個引腳各者於封裝之安裝面側露出之類型之半導體裝置。而且，專利文獻1所記載之複數個引腳各者具有形成於安裝面之周邊部之凹槽(recess)。
又，於日本特開2000-294719號公報(專利文獻2)中揭示有於複數個引腳之端子連接面形成凹部並對凹部填入焊錫之半導體裝置。
又，日本特開2005-19240號公報(專利文獻3)中揭示有於形成於樹脂密封體背面側之引腳之周邊部側形成凹部，並於凹部之內壁面形成電鍍層之半導體裝置。
又，日本特開2008-112961號公報(專利文獻4)中揭示有半導體裝置之製造方法，其係利用切割鋸沿著切割線於引線框架之框部形成槽後，於槽內形成電鍍層，其後，以寬度窄於槽之切割鋸貫通框部及密封樹脂而除去。
又，日本特開2005-93559號公報(專利文獻5)中揭示有於引腳之外周部分形成長孔即導通孔，將引線框架以樹脂密封後，沿將導通孔一分為二之切割線進行分割之半導體封裝之製造方法。而且，於專利文獻5中記載有於半導體封裝下端面之外周部形成圓角(fillet)促進用 之隅部。
[先前技術文獻] [專利文獻]
[專利文獻1]美國專利第6608366號說明書。
[專利文獻2]日本特開2000-294719號公報
[專利文獻3]日本特開2005-19240號公報
[專利文獻4]日本特開2008-112961號公報
[專利文獻5]日本特開2005-93559號公報
作為外部端子即複數個引腳各者於封裝之安裝面側自密封體露出之類型之半導體裝置，例如有稱為QFN(Quad Flat Non-Leaded package：四側無引腳扁平封裝)之半導體裝置。QFN與例如QFP(Quad Flat Package：四側扁平封裝)般複數個引腳自密封體之側面突出之半導體裝置相比，具有可減小半導體裝置之安裝面積之優勢。
然而，於將QFN搭載於安裝基板之情形下，存在難以辨識安裝後之各引腳之連接狀態的問題。作為對該問題之解決方案，有於複數個引腳各自之下表面之周邊部形成凹部之方法。於該情形中，由於接合材料即焊錫自凹部朝引腳之側面之外側延伸而容易形成為圓角形狀，故可提高各引腳之連接狀態之可辨識性。
又，作為提高QFN之製造效率之技術，存在如下製造技術：以一併覆蓋複數個器件區域之方式形成密封體，其後，藉由利用稱為切割刀片之旋轉刀實施切削加工而分割複數個器件區域。該方法稱為一併密封(Block Molding)方式或MAP(Mold Array Process，模製陣列製程)方式，藉由增加可自一個引線框架獲取之製品數，可提高製造效率。
然而，藉由本案發明者對以一併密封方式製造於複數個引腳各 自之周邊部形成有凹部之QFN之方法進行探討，本案發明者認為切削加工時所產生之金屬層容易堆積於凹部內。
其他課題與新穎之特徵可自本說明書之記述及附加圖式予以明瞭。
於一實施形態之半導體裝置之製造方法中，準備引線框架，其係以使於鄰接之器件區域之間連結之第1引腳與第2引腳各自之下表面連通之方式形成有槽部。其次，於使用第1刀片切削上述第1及第2引腳之連結部之一部分後，除去形成於上述槽部內之金屬屑。接著，於除去上述金屬層、以電鍍法於上述第1及第2引腳之露出面形成金屬膜後，使用第2刀片切斷第1及第2引腳之連結部之剩餘部分。此時，係以上述第2刀片不與上述槽部接觸之方式進行切斷。
根據上述一實施形態，可提高半導體裝置之可靠度。
1‧‧‧半導體裝置
1A‧‧‧半導體裝置
1B‧‧‧半導體裝置
10‧‧‧檢查裝置(外觀檢查裝置)
11‧‧‧光照射部
12‧‧‧攝像部
13‧‧‧控制部
AN‧‧‧陽極
AX‧‧‧旋轉軸
BD1‧‧‧刀片(旋轉刀)
BD2‧‧‧刀片(旋轉刀)
BM‧‧‧金屬膜(電鍍、電鍍膜)
BW‧‧‧導線(導電性構件)
CBT‧‧‧模腔(凹部)
CHP‧‧‧半導體晶片
CP‧‧‧焊針
CPb‧‧‧背面(主面、下表面)
CPs‧‧‧側面
CPt‧‧‧正面(主面、上表面)
CT‧‧‧陰極
DB‧‧‧固晶材料(接著材料)
DL‧‧‧延伸方向
DP‧‧‧晶片焊墊(晶片搭載部、調整片)
DPb‧‧‧下表面(安裝面)
DPt‧‧‧上表面(晶片搭載面)
DT‧‧‧膠帶(切割膠帶)
DW‧‧‧寬度方向
FbS1‧‧‧邊
FbS2‧‧‧邊
FS1‧‧‧邊
FS2‧‧‧邊
FS3‧‧‧邊
FS4‧‧‧邊
FS5‧‧‧邊
FS6‧‧‧邊
GP‧‧‧階差部
HS‧‧‧加熱台(引線框架加熱台)
JM‧‧‧接合材料
LD‧‧‧引腳(端子、外部端子)
LD1‧‧‧引腳(端子、外部端子)
LD2‧‧‧引腳(端子、外部端子)
LDb‧‧‧下表面(安裝面、引腳下表面)
LDd‧‧‧凹部(凹槽、凹陷、凹入部)
LDg‧‧‧下表面(階差面、中間面、引腳下表面)
LDs‧‧‧側面(引腳側面)
LDsg‧‧‧側面(引腳側面、內側面)
LDt‧‧‧上表面(打線接合面、引腳上表面)
LDtr‧‧‧槽部(凹陷、凹部、凹入部)
LDw‧‧‧壁部
LDw1‧‧‧壁部
LDw2‧‧‧壁部
LF‧‧‧引線框架
LF1‧‧‧引線框架
LFc‧‧‧切割區域(切割線)
LFd‧‧‧器件區域(製品形成區域)
LFd1‧‧‧器件區域(製品形成區域)
LFd2‧‧‧器件區域(製品形成區域)
LFf‧‧‧外框(框體)
LFhf‧‧‧薄壁部(半蝕刻部)
LFtb‧‧‧連結桿(連結部、引腳連結部)
LMF‧‧‧樹脂膜(膜材料)
LND‧‧‧焊盤(端子)
LNDa‧‧‧焊盤(引腳連接用端子)
LNDb‧‧‧焊盤(晶片焊墊連接用端子)
MB‧‧‧安裝基板(母板、配線基板)
Mbr1‧‧‧金屬毛刺
Mbr2‧‧‧金屬毛刺
Mbr3‧‧‧金屬毛刺
MBt‧‧‧上表面(搭載面、電子機器搭載面)
MD‧‧‧成形模具
MD1‧‧‧上模(模具)
MD2‧‧‧下模(模具)
MDc1‧‧‧壓板面(模具面、按壓面、面)
MPTf‧‧‧電鍍液
MPTt‧‧‧電鍍槽
MR‧‧‧密封體(樹脂體)
MRb‧‧‧下表面(背面、安裝面、密封體下表面)
MRg‧‧‧下表面(階差面、中間面)
MRk‧‧‧角部
MRs‧‧‧側面(密封體側面)
MRsg‧‧‧側面(密封體側面)
MRt‧‧‧上表面(密封體上表面)
NZ1‧‧‧噴嘴
PD‧‧‧焊墊(電極、焊接墊)
SCM‧‧‧金屬屑
SD‧‧‧金屬膜(電鍍層、焊錫材料、焊錫膜、電鍍焊錫膜)
SP‧‧‧接合材料
SRm‧‧‧絕緣膜(阻焊膜)
ST‧‧‧切口部(切削槽、階差部)
TL‧‧‧複數個懸空引腳
TL1‧‧‧密封部
TL2‧‧‧露出部
TLb1‧‧‧下表面(懸空引腳下表面)
TLb2‧‧‧下表面(懸空引腳下表面)
TLs‧‧‧側面(懸空引腳側面)
TLsg‧‧‧側面(懸空引腳側面)
TLt‧‧‧上表面(懸空引腳上表面)
WF1‧‧‧洗淨液
圖1係一實施形態之半導體裝置之俯視圖。
圖2A係圖1所示之半導體裝置之仰視圖。
圖2B係將圖1所示之複數個引腳中之一部分放大顯示之放大俯視圖。
圖3係圖2A所示之引腳周邊之放大立體圖。
圖4係表示除去圖1所示之密封體後之狀態下之半導體裝置之內部構造之俯視圖。
圖5係沿著圖1之A-A線之剖面圖。
圖6係沿著圖4之A-A線之剖面圖。
圖7係表示對安裝圖5所示之半導體裝置之安裝基板之安裝面塗佈有接合材料之狀態的放大剖面圖。
圖8係表示圖7所示之安裝基板之安裝面側之放大俯視圖。
圖9係表示圖7所示之安裝基板上配置圖5所示之半導體裝置之狀態之放大剖面圖。
圖10係表示加熱圖9所示之接合材料而將引腳與焊盤接合之狀態之放大剖面圖。
圖11係示意性表示圖10所示之安裝構造體之外觀檢查步驟之構成之說明圖。
圖12係表示圖1所示之半導體裝置之組裝流程之說明圖。
圖13係表示圖12之引線框架準備步驟中所準備之引線框架之整體構造之俯視圖。
圖14係圖13所示之複數個器件區域中之2個器件區域之周邊之放大俯視圖。
圖15係表示圖14所示之引線框架之安裝面側之平面之放大俯視圖。
圖16係圖15之A部之放大俯視圖。
圖17係沿著圖16之A-A線之放大剖面圖。
圖18係表示半導體晶片藉由接合材料搭載於圖14所示之晶片焊墊上之狀態之放大俯視圖。
圖19係沿著圖18之A-A線之放大剖面圖。
圖20係表示使圖18所示之半導體晶片與複數個引腳藉由導線而電性連接之狀態之放大俯視圖。
圖21係沿著圖20之A-A線之放大剖面圖。
圖22係表示於圖20所示之引線框架之器件區域形成密封體之狀態之俯視圖。
圖23係沿著圖22之A-A線之放大剖面圖。
圖24係表示密封步驟中於成形模具內配置引線框架之狀態之剖 面圖。
圖25係將圖22所示之引線框架之安裝面側之引腳及懸空引腳之周邊放大顯示之放大俯視圖。
圖26係表示對圖25所示之引線框架施以切削加工而形成切口部之狀態之放大俯視圖。
圖27係沿著圖26之A-A線之放大剖面圖。
圖28係沿著圖26之B-B線之放大剖面圖。
圖29係表示對圖27之金屬屑噴射加壓後之洗淨水之狀態的放大剖面圖。
圖30係示意性表示圖29所示之噴嘴之俯視時之移動方向之放大俯視圖。
圖31係表示於圖26所示之引腳及晶片焊墊之露出面形成金屬膜之狀態之放大剖面圖。
圖32係表示使用電解電鍍法之電鍍步驟之概要之說明圖。
圖33係於每一器件區域將圖29所示之引線框架單片化之狀態之放大剖面圖、圖34係將圖12所示之單片化步驟中已切斷引腳及懸空引腳之狀態放大顯示之放大俯視圖。
圖35係表示對於圖3之變化例之放大立體圖。
圖36係表示對於圖15之變化例的引線框架之安裝面側之放大俯視圖。
圖37係使用圖36所示之引線框架所製造之半導體裝置之剖面圖。
(本案之記載形式、基本用語、用法之說明)
於本案中，為方便起見，在必要時，實施態樣之記載分割成複 數個部分等而予以記載，但除特別明示並非如此之情形，此等並非相互獨立無關者，無論記載上之前後順序如何，均存在單一例之各部分之一者為另一者之一部分之詳細、一部分或全部之變化例等。又，原則上省略相同部分之重複說明。而且，實施形態中之各構成要件，除特別明示並非如此之情形、原理上限定於該數量之情形、以及根據文脈明確並非如此之情形，並非一定為必須。
同樣地，於實施態樣等之記載中，關於材料、組成等，言及[包含A之X]等時，除特別明示並非如此及根據文脈明確並非如此之情形，則並非排除包含A以外之要件者。例如關於成分，包含意指「包含A為主要成分之X」等。例如，言及[矽構件]等時，並非僅限定於矽，毋庸贅言，亦可為矽-鍺(SiGe)合金、其他以矽為主要成分之多元合金、或包含含有其他添加物等之構件者。又，言及金電鍍、Cu層、鎳電鍍等時，除特別明示並非如此之情形，則並非僅為單一者，而可設為包含分別以金、Cu、鎳等為主要成分之構件者。
進而，言及特定之數值及特定之數量時，除特別明示並非如此之情形、原理上限定於該數量之情形、以及根據文脈明確並非如此之情形，可為超過該特定數值之數值，或小於該特定數值之數值。
又，於實施形態之各圖中，相同或同樣之部分以相同或類似之記號或參照序號表示，原則上不重複說明。
再者，於本案中，雖有使用諸如上表面或下表面等用語之情形，但由於半導體封裝之安裝態樣存在各種態樣，故亦存在安裝半導體封裝後，例如上表面配置於較下表面更下方之情形。於本案中，將半導體晶片之元件形成面側之平面記作正面、將正面之相反側之面記作背面。此外，將配線基板之晶片搭載面側之平面記作上表面或正面、將位於上表面之相反側之面記作下表面。
又，於附加圖式中，於反而會變繁雜之情形或與空隙之區別明 確之情形時，有即便為剖面但仍省略陰影線等之情形。與此相關，於根據說明等而明確之情形等時，有即便為平面性封閉之孔仍省略背景之輪廓線之情形。進而，有並非為剖面，但為了明示並非為空隙或為了明示區域之界限時，則附加陰影線或點圖案之情形。
於以下實施形態中，作為外部端子即複數個引腳於密封體之下表面(安裝面)自密封體露出之半導體裝置之例，採取應用於QFN型之半導體裝置之實施形態進行說明。
<半導體裝置>
首先，利用圖1至圖6對本實施形態之半導體裝置1之構成概要進行說明。圖1係本實施形態之半導體裝置之俯視圖、圖2A係圖1所示之半導體裝置之仰視圖。又，圖2B係將圖2A所示之複數個引腳中之一部分放大顯示之放大俯視圖。又，圖3係圖2A所示之引腳之周邊之放大立體圖。又，圖4係表示去除圖1所示之密封體後之狀態下之半導體裝置之內部構造之俯視圖。又，圖5係沿著圖1之A-A線之剖面圖。又，圖6係沿著圖4之A-A線之剖面圖。
本實施形態之半導體裝置1包括：晶片焊墊(晶片搭載部、調整片)DP(參照圖2A、圖4及圖5)、及介隔固晶材料DB(參照圖4及圖5)而搭載於晶片焊墊DP上之半導體晶片CHP(參照圖4及圖5)。此外，半導體裝置1還包括：複數個引腳(端子、外部端子)，其等配置於半導體晶片CHP(晶片焊墊DP)之周圍；複數根導線(導電性構件)BW(參照圖4及圖5)，其等使半導體晶片CHP之複數個焊墊(電極、焊接墊)PD(參照圖4及圖5)及複數個引腳LD相互電性連接。又，於晶片焊墊DP連結(連接)有複數條懸空引腳TL。再者，半導體裝置1還包括將半導體晶片CHP、複數根導線BW及複數個引腳LD之一部分密封之密封體(樹脂體)MR。
<外觀構造>
首先，對半導體裝置1之外觀構造進行說明。圖1所示之密封體(樹脂體)MR之平面形狀包含四角形。密封體MR具有：上表面(密封體上表面)MRt、與該上表面MRt為相反側之下表面(背面、安裝面、密封體下表面)MRb(參照圖2A)、以及位於該上表面MRt與下表面MRb之間之側面(密封體側面)MRs。於圖5所示之例中，側面MRs與上表面MRt及下表面MRb正交。
又，如圖2A所示，於半導體裝置1之下表面(安裝面)，換言之於密封體MR之下表面MRb之周邊部，形成有階差部GP。階差部GP對於密封體MR之下表面MRb之周邊部，遍及全周地連續形成。階差部GP之構成亦可以如下形式表現。即，密封體MR包含連接於側面MRs且位於下表面MRb與上表面MRt(參照圖1)之間(詳細而言為其間之高度)之下表面(階差面、中間面)MRg。又，於側面MRs之內側，包含與下表面MRb及下表面MRg連接之側面MRsg(參照圖3)。雖詳細內容於後敘述，但階差部GP係於半導體裝置1之製造步驟中藉由使用旋轉刀實施切削加工而形成之切削槽之一部分。因此，圖2A所示之密封體MR之下表面MRb之平面積小於圖1所示之上表面MRt之平面積。
再者，雖詳細內容於後敘述，但本實施形態之半導體裝置1係於形成如一併覆蓋複數個器件區域之密封體MR後，再使用旋轉刀進行單片化之一併密封方式之半導體封裝。將此種半導體封裝稱為MAP(Multi Array Package：多陣列封裝)型半導體裝置。為MAP型半導體裝置之情形時，密封體MR之複數個側面MRs均成為切削加工面，並與上表面MRt正交。又，圖2A所示之下表面MRb之平面積、下表面MRg之平面積、以及引腳LD之下表面LDg之平面積之合計與圖1所示之密封體MR之上表面MRt之平面積相等。另，上述所謂「平面積相等」，係指平面積為相同程度，不排除因加工精度等之影響而產生細小差別之情形。
又，如圖2A所示，於半導體裝置1中，沿密封體MR之各邊(側面MRs)各配置有複數個引腳LD。複數個引腳LD各自包含金屬材料，於本實施形態中，包含例如以銅(Cu)為主要成分之金屬。
複數個引腳LD各者具有：被密封體MR覆蓋之上表面(引腳上表面)LDt(參照圖5)；及上表面LDt之相反側之面，即於密封體MR之下表面MRb自密封體MR露出之下表面(引腳下表面)LDb。
又，於自圖2B所示之下表面LDb側俯視時，複數個引腳LD各者具有：與複數個引腳LD所排列之排列方向為相同方向之寬度方向DW、及與寬度方向DW正交之延伸方向DL。另，如圖2A所示，於沿密封體MR之各邊(側面MRs)各配置有複數個引腳LD之情形時，延伸方向DL與寬度方向DW根據引腳LD所排列之邊而不同。又，於圖2B所示之例中，引腳LD之延伸方向DL之下表面LDb之長度長於引腳LD之寬度方向DW之下表面LDb之長度。例如，延伸方向DL之下表面LDb之長度為0.35mm。與此相對，寬度方向DW之下表面LDb之長度為0.25mm。
再者，如圖3所示般於複數個引腳LD形成有構成階差部GP之一部分之下表面(階差面、中間面、引腳下表面)LDg。於圖3所示之例中，複數個引腳LD各者包含連接於最周邊部側之側面(引腳側面)LDs，且於厚度方向位於下表面LDb與上表面LDt(參照圖5)之間之下表面LDg。再者，於圖3所示之例中，下表面LDg係以面朝與下表面LDb相同之方向(Z方向)之方式形成。又，於圖3所示之例中，側面LDs係以面朝與下表面LDb所朝方向正交之方向(於圖3中為Y方向)之方式形成。而且，如圖3所示般引腳LD之側面LDs未由金屬膜SD覆蓋，而露出本身之金屬。
又，於複數個引腳LD各者中，於側面LDs之內側具有連接於下表面LDb與下表面LDg之側面(引腳側面)LDsg。換言之，自引腳LD之下 表面LDb觀察時，側面LDs位於較側面LDsg更外側。於圖3所示之例中，側面LDsg係形成為朝向與側面LDs相同之方向(圖3中為Y方向)，換言之朝向與下表面LDb所朝方向正交之方向(圖3中為Y方向)。
再者，如上述般階差部GP係藉由使用旋轉刀片實施切削加工而形成之切削槽之一部分。因此，引腳LD之下表面LDg自密封體MR之下表面MRg露出，且成為與下表面MRg相同之平面。又，引腳LD之側面LDsg自密封體MR之下表面MRg露出，且成為與下表面MRg相同之平面。而且，雖詳細內容於後敘述，但引腳LD之側面LDs及密封體MR之側面MRs係藉由於半導體裝置1之製造步驟中使用旋轉刀片實施切削加工而將半導體裝置1單片化時一併形成之面。因此，引腳LD之側面LDs與密封體MR之側面MRs成為相同平面。
另，上述所謂「相同之平面」，係指兩面之間不存在階差而為平坦之狀態。但是，根據使用旋轉刀片進行切削加工時之施力方式，亦有於兩面之間不經意產生階差之情形。因此，上述所謂「相同之平面」，係指兩面之間不存在刻意形成之階差而為平坦之狀態。此外，於圖3所示之複數個引腳LD之自密封體MR之露出面中，於除側面LDs以外之各面形成有金屬膜SD。因此，嚴謹而言，引腳LD之露出面與密封體之面之間存在與金屬膜SD之膜厚對應之細小階差。上述「相同之平面」亦包含於兩面之間形成與金屬膜SD之膜厚對應之階差之情形。
再者，如圖2B及圖3所示，複數個引腳LD各者具有形成於下表面LDb側之凹部(凹槽、凹陷、凹入部)LDd。自引腳LD之下表面LDb側觀察時，凹部LDd之寬度(圖2B所示之引腳LD之寬度方向DW之開口長度)窄於複數個引腳LD之寬度。凹部LDd係於引腳LD之寬度方向DW(參照圖2B)形成於中央部分。換言之，自下表面LDb側觀察時，下表面LDb具有沿著引腳LD之延伸方向DL(參照圖2B)延伸且彼此對 向之邊FbS1與邊FbS2，凹部LDd形成於邊FbS1與邊FbS2之間。因此，於引腳LD之寬幅方向DW(參照圖2B)，於凹部LDd之兩鄰形成有具有凹部LDd之內側面之壁部LDw。
又，如圖3所示，凹部LDd係於引腳LD之延伸方向DL(參照圖2B)，形成於較中央部更於周邊部側，即側面LDs側。又，側面LDsg中之與凹部LDd重疊之部分予以開口。換言之，自引腳LD之下表面LDb側觀察時，凹部LDd之一端部(密封體MR之周邊部側之端部)到達構成階差部GP之側面LDsg。而凹部LDd之另一端部(距密封體MR之周邊部較遠之側之端部)終止於引腳LD之下表面LDb內。
雖詳細內容於後敘述，但藉由於引腳LD之安裝面之周邊部形成如使側面LDsg之一部分開口之凹部LDd，於將半導體裝置安裝至安裝基板後，由於可容易地判斷開口部內是否被焊錫填滿，故可提高安裝後之檢查效率。而且，藉由於引腳LD之安裝面之周邊部形成凹部LDd，由於引腳LD之附有焊錫之安裝面之表面積增加，故可提高引腳LD與安裝基板側之端子之連接強度。此外，藉由與凹部LDd之周邊部為相反側之端部終止於引腳LD之下表面LDb內，可抑制於製造步驟中密封體MR之原料即樹脂流入至凹部LDd內。
而且，於圖2B所示之例中，引腳LD之延伸方向DL之凹部LDd之長度長於引腳LD之寬度方向DW之凹部LDd之長度。例如，延伸方向DL之凹部LDd之長度為0.20mm。與此相對，寬度方向DW之凹部LDd之長度為0.15mm。
再者，如上述般複數個引腳LD各自具有之複數個面中之一部分成為自密封體MR露出之露出面。於該等露出面中，於下表面LDb、凹部LDd之內面、階差部GP之側面LDsg以及階差部GP之下表面LDg形成金屬膜(電鍍層、焊錫材料、焊錫膜、電鍍焊錫膜)SD。另一方面，於引腳LD之自密封體MR之露出面中之側面LDs未形成金屬膜 SD。此種構造係起因於半導體裝置1之製造方法所形成之構造。即，根據形成金屬膜SD之步驟與形成各露出面之步驟之步驟順序，而決定是否形成金屬膜SD。
金屬膜SD例如係以電鍍法形成之電鍍膜，詳細而言，係以電解電鍍法形成之電解電鍍膜。又，例如金屬膜SD例如包含焊錫材料，發揮接合引腳LD與後述之安裝基板側之端子時之接合材料之功能。詳細而言，金屬膜SD包含實質上不含鉛(Pb)之所謂無鉛焊錫，例如僅為錫(Sn)、錫-鉍(Sn-Bi)或錫-銅-銀(Sn-Cu-Ag)等以錫為主要成分之金屬材料。此處，所謂無鉛焊錫，係指含鉛(Pb)量為0.1wt%以下者，該含有量被規定為RoHS(Restricion of Hazardous Substances：有害物質使用指令)指令之基準。以下，於本實施形態中，對焊錫材料或焊錫成分進行說明時，除特別明示並非如此之情形，均指無鉛焊錫。
上述引腳LD之自密封體MR之露出面中之側面LDs以外之各面(下表面LDb、凹部LDd之內面、階差部GP之側面LDsg及階差部GP之下表面LDg)係於形成電鍍膜即金屬膜SD之前形成之面。因此，於下表面LDb、凹部LDd之內面、階差部GP之側面LDsg及階差部GP之下表面LDg形成金屬膜SD。另一方面，側面LDs係藉由於形成電鍍膜即金屬膜SD後使用旋轉刀片進行切削加工而形成之面。因此，於側面LDs未形成電鍍膜。如此，以於形成電鍍膜後切斷金屬構件之一部分之方式製造時，作為電鍍膜之製造方法，可採用電解電鍍法。
再者，如圖3所示，於複數個引腳LD之各者中，分別沿密封體MR之側面MRsg形成有金屬毛刺Mbr1、沿下表面MRg形成有金屬毛刺Mbr2，沿側面MRs形成有金屬毛刺Mbr3。金屬毛刺Mbr1係以自構成引腳LD之側面LDsg之外緣之複數個邊中之一邊延伸之方式形成。
詳細而言，沿複數個引腳LD之排列方向(於圖3之例中為X方向)，引腳LD之側面LDsg具有相互對向之邊FS1與邊FS2。又，於側面 LDsg之邊FS1，形成沿X方向延伸之金屬毛刺Mbr1，於邊FS2未形成金屬毛刺Mbr1。該金屬毛刺Mbr1係於形成階差部GP時使用旋轉刀實施切削加工時所產生者。於以旋轉刀切削金屬時，被沿旋轉刀之行進方向切削之金屬之一部分破裂而形成金屬毛刺Mbr1。於圖3所示之例中，可判定旋轉刀已自側面LDsg之邊FS2朝邊FS1之方向旋轉。該金屬毛刺Mbr1主要係構成邊FS1側之壁部LDw之金屬破裂而形成。
另一方面，若旋轉刀自邊FS2朝邊FS1旋轉，則邊FS2側之壁部LDw之金屬破裂成為金屬屑堆積於凹部LDd內。雖詳細內容於後敘述，但於本實施形態中，係於清除堆積於凹部LDd內之金屬屑後形成金屬膜SD。因此，製造完成之半導體裝置1之引腳LD之側面LDsg之邊FS2側或凹部LDd內並未形成金屬毛刺Mbr1，而獲得如圖3所示之半導體裝置1。
再者，沿複數個引腳LD之排列方向(於圖3之例中為X方向)，引腳LD之下表面LDg具有互相對向之邊FS3與邊FS4。又，於下表面LDg之邊FS3，形成沿X方向延伸之金屬毛刺Mbr2，但於邊FS4未形成金屬毛刺Mbr2。該金屬毛刺Mbr2與上述金屬毛刺Mbr1同樣地，係形成階差部GP時旋轉刀使引腳LD之金屬破裂而產生者。因此，金屬毛刺Mbr2之延伸方向與金屬毛刺Mbr1之延伸方向相同。
又，沿複數個引腳LD之排列方向(於圖3之例中為X方向)，引腳LD之側面LDs具有相互對向之邊FS5與邊FS6。而且，於側面LDs之邊FS5形成沿X方向延伸之金屬毛刺Mbr3，但於邊FS6未形成金屬毛刺Mbr3。該金屬毛刺Mbr3不同於上述金屬毛刺Mbr1或金屬毛刺Mbr2，其由於係在形成階差部GP後，使用窄於階差部形成用(切口部形成用)切削加工寬度之旋轉刀再行實施切削加工而產生。換言之，金屬毛刺Mbr3係緣於分割複數個器件區域之單片化步驟中所使用之切片用之旋轉刀之行進方向被切削之金屬之一部分破裂而形成。因此，於圖3 所示之例中，雖金屬毛刺Mbr3之延伸方向與金屬毛刺Mbr1、Mbr2之延伸方向相同，但作為變化例，亦有金屬毛刺Mrb3之延伸方向為與金屬毛刺Mbr1、Mbr2之延伸方向之相反方向之情形。
又，雖詳細內容於後敘述，但於本實施形態中，係於形成階差部GP並以覆蓋階差部之方式形成金屬膜SD後，進行使側面LDs露出之單片化步驟。因此，於金屬毛刺Mbr1、Mbr2形成電鍍，但於金屬毛刺Mbr3未形成電鍍。
另，為了顯示易於辨識金屬毛刺Mbr1、Mbr3之形成位置等，圖3繪有較大之金屬毛刺Mbr1、Mbr2、Mbr3。然而，於半導體裝置1之製造步驟中，藉由進行洗淨，會將金屬毛刺Mbr1、Mbr2、Mbr3之大部分除去。因此，相對於如圖3所示般殘留有較大之金屬毛刺Mbr1、Mbr2、Mbr3之情形，多為殘留有一部分毛刺Mbr1、Mbr2、Mbr3之情形。
再者，自提高半導體裝置1之安裝可靠度之觀點而言，較佳為將引腳LD之露出面之大部分以金屬膜SD覆蓋。例如，於本實施形態中，藉由減小未被金屬膜SD覆蓋之側面LDs之面積，圖3所示之側面LDsg之最厚部分(未形成凹部LDd之部分)之厚度厚於側面LDs之厚度。於圖3所示之例中，側面LDsg之最厚部分之厚度係以相對於引腳LD之整體厚度(自圖5所示之上表面LDt至下表面LDb之距離)成為其3/4以上之方式形成。例如，於引腳LD之整體厚度為0.2mm時，側面LDsg之最厚部分之厚度為0.15mm左右，側面LDs之厚度為0.05mm左右。
再者，雖詳細內容於後敘述，但於本實施形態中，藉由設置圖3所示之階差部GP，而於側面LDs露出之單片化步驟中，由於不使旋轉刀與凹部LDd產生接觸，而防止於凹部LDd內產生金屬屑。因此，階差部GP之深度較佳為較凹部LDd之深度更深。於本實施形態中，以引 腳LD之下表面LDb為基準面時，自基準面至凹部LDd之最深部分(底面)之距離短於自基準面至下表面LDg之距離。因此，於使側面LDs露出之單片化步驟中，可防止旋轉刀片與凹部LDd接觸。
上述階差部GP與凹部LDd之關係可描述如下。即，如圖3所示，於下表面LDg及側面LDs未形成凹部LDd。於使側面LDs露出之單片化步驟中，若可防止旋轉刀片與凹部LDd接觸，則如圖3所示般，於下表面LDg及側面LDs未形成凹部LDd。
又，如圖2B所示，自下表面LDb側觀察時，引腳LD之延伸方向DL之下表面LDg之長度短於引腳LD之延伸方向DL之下表面LDb之長度。於使側面LDs露出之單片化步驟中，防止旋轉刀片與凹部LDd接觸之觀點，Y方向之下表面LDg之長度若為考慮到使用旋轉刀之加工精度之長度，即便長度較短亦不存在問題。另一方面，自增大引腳LD之安裝面之露出面積以提高安裝強度之觀點而言，較佳為增長凹部LDd之長度。因此，如圖2B所示，若引腳LD之延伸方向DL之下表面LDg之長度短於引腳LD之延伸方向DL之下表面LDb之長度，則可提高安裝強度，且可防止旋轉刀片與凹部LDd接觸。
又，如圖2B所示，自下表面LDb側觀察時，引腳LD之延伸方向DL之凹部LDd之長度長於引腳LD之延伸方向DL之下表面LDb之未形成有凹部LDd之部分之長度。如上所述，距凹部LDd之周邊部較遠之側之端部係終止於引腳LD之下表面LDb內。藉此，於製造步驟中，可抑制密封體MR之原料即樹脂流入至凹部LDd內。雖詳細內容於後敘述，但於形成密封體MR之步驟中，若凹部LDd之周圍被下表面LDb包圍，則可抑制密封體MR之原料即樹脂之流入。因此，如圖2B所示，於引腳LD之延伸方向DL之凹部LDd之長度長於引腳LD之延伸方向DL之下表面LDb之未形成凹部LDd之部分之長度時，可提高安裝強度，且可防止密封體MR之原料即樹脂之流入。
接著，如圖2A所示，晶片焊墊(晶片搭載部、調整片)DP之下表面DPb係於密封體MR之下表面Mrb自密封體MR露出。亦即，半導體裝置1係晶片焊墊露出型(調整片露出型)之半導體裝置。又，晶片焊墊DP包含熱導率高於密封體MR之金屬材料，於本實施形態中，包含例如以銅(Cu)為主要成分之金屬。如此，於晶片焊墊露出型之半導體裝置中，藉由使熱導率高於密封體MR之例如銅(Cu)等之金屬構件(晶片焊墊DP)露出，與未露出晶片焊墊DP之半導體裝置相比，可提高封裝之放熱性。此外，於圖2A所示之例中，於晶片焊墊DP之下表面DPb，形成發揮作為安裝時之接合材料之功能之金屬膜SD，以其覆蓋上述基材之下表面。金屬膜SD如上所述例如為以電鍍法(詳細而言為電解電鍍法)形成之電鍍膜(焊錫膜、電解電鍍膜)。
又，如圖2A所示，於半導體裝置1中，於密封體MR之角部MRk(側面MRs之交點)附近，懸空引腳TL之一部分自密封體MR露出。詳細而言，如圖4所示，懸空引腳TL之一端部連接於晶片焊墊DP。另一方面，懸空引腳TL之另一端部係如圖4所示般於角部MRk附近朝兩方向分支，且如圖2A所示般於密封體MR之周邊部自密封體MR露出。
由於懸空引腳TL係與晶片焊墊DP一體形成，故懸空引腳TL包含與晶片焊墊DP相同之金屬材料。於本實施形態中，包含例如以銅(Cu)為主要成分之金屬。又，如圖2A所示般，於本實施形態中，以包圍密封體MR之下表面MRb側之周邊部之方式形成有階差部GP。因此，懸空引腳TL之露出部TL2(參照圖6)之下表面(懸空引腳下表面)TLb2之一部分於階差部GP自密封體MR露出。而且，如圖2A所示，於懸空引腳TL之露出部之下表面TLb2形成金屬膜SD。
<內部構造>
接著，就半導體裝置1之內部構造進行說明。如圖4所示，晶片 焊墊DP之上表面(晶片搭載面)DPt其平面形狀為四角形(四邊形)。於本實施形態中例如為正方形。又，於圖4所示之例中，晶片焊墊DP之外形尺寸(平面尺寸)，大於半導體晶片CHP之外形尺寸(背面CPb之平面尺寸)。將此種半導體晶片CHP搭載至具有大於其外形尺寸之面積之晶片焊墊DP，藉由使晶片焊墊DP之下表面DPb自密封體MR露出，可提高放熱性。
再者，如圖4所示於晶片焊墊DP上搭載有半導體晶片CHP。半導體晶片CHP搭載於晶片焊墊DP之中央。如圖5所示半導體晶片CHP係於其背面CPb與晶片焊墊DP之上表面DPt對向之狀態下，介隔固晶材料(接著材料)DB而搭載於晶片焊墊DP上。亦即，利用使形成有複數個焊墊PD之正面(主面)CPt之相反面(背面CPb)與晶片搭載面(上表面DPt)對向之所謂面朝上安裝方式進行搭載。該固晶材料DB係固晶半導體晶片時之接著材料。作為固晶材料DB，例如可使用樹脂接著材料、於樹脂接著材料中含有包含銀(Ag)等之金屬粒子之導電性接著材料、或焊錫材料等。使用焊錫材料作為固晶材料DB時，會有基於使熔點上昇之目的，而使用含鉛之焊錫材料之情形。
如圖4所示，搭載於晶片焊墊DP上之半導體晶片CHP之平面形狀包含四角形。此外，如圖5所示，半導體晶片CHP具有：正面(主面、上表面)CPt、與正面CPt為相反側之背面(主面、下表面)CPb、以及位於該正面CPt與背面CPb之間之側面CPs。又，如圖4及圖5所示，於半導體晶片CHP之正面CPt，形成複數個焊墊(焊接墊)PD，於本實施形態中，複數個焊墊PD沿正面CPt之各邊而形成。又，雖省略圖示，但於半導體晶片CHP之主面(詳細而言，設置於半導體晶片CHP之基材(半導體基板)之上表面之半導體元件形成區域)，形成有複數個半導體元件(電路元件)。而且，複數個焊墊PD藉由於配置於半導體晶片CHP之內部(詳細而言，為正面CPt與未圖示之半導體元件形成區域之間) 之配線層中形成之配線(省略圖示)與該半導體元件電性連接。
半導體晶片CHP(詳細而言，半導體晶片CHP之基材)包含例如矽(Si)。又，於正面CPt形成將半導體晶片CHP之基材及配線覆蓋之絕緣膜，複數個焊墊PD各自之正面於形成於該絕緣膜之開口部，自絕緣膜露出。此外，該焊墊PD包含金屬，於本實施形態中，例如包含鋁(Al)或以鋁(Al)為主體之合金層。
此外，如圖4所示，於半導體晶片CHP之周圍(詳細而言，於晶片焊墊DP之周圍)例如配置有包含與晶片焊墊DP相同之銅(Cu)之複數個引腳LD。因而，形成於半導體晶片CHP之正面CPt之複數個焊墊(焊接墊)PD與複數個引腳LD藉由複數根導線(導線性構件)BW相互電性連接。導線BW包含例如金(Au)或銅(Cu)，導線BW之一端部與焊墊PD接合，另一端部與引腳LD之上表面LDt之焊接區域接合。又，如圖4及圖5所示，於引腳LD之上表面LDt之焊接區域(導線BW所連接之部分)，形成有金屬膜(電鍍、電鍍膜)BM。金屬膜BW包含例如以銀(Ag)為主要成分之金屬。作為對於本實施形態之變化例，亦可不形成圖5所示之金屬膜BM，而直接將導線BW接合於引腳LD之上表面LDt之焊接區域。如本實施形態般，若於引腳LD(內引腳部)之焊接區域(打線接合區域)之表面形成包含銀(Ag)之金屬膜BM，則可提高導線BW與引腳LD之連接部分之連接強度。
再者，如圖5所示，引腳LD具有：上表面(打線接合面、引腳上表面)LDt，其由密封體MR密封；及下表面(安裝面、引腳下表面)LDb，其位於上表面LDt之相反側，於密封體MR之下表面MRb自密封體MR露出。又，引腳LD於外周側具有側面LDs。而且，如上所述引腳LD包含與側面LDs連接且位於下表面LDb與上表面LDt之間之下表面(階差面、中間面)LDg。此外，於側面LDs之內側，包含與下表面LDb及下表面LDg連接之側面LDsg。
再者，如圖4所示，於晶片焊墊DP連接(連結)複數個懸空引腳TL。複數個懸空引腳TL各自之一端部連接於俯視時呈四角形之晶片焊墊DP之角部(角)。而且，複數個懸空引腳TL各自之另一端部朝密封體MR之角部MRk延伸，並於角部MRk之附近朝兩方向分支。
又，如圖6所示，對懸空引腳TL之一部分(密封部TL1)，自下表面側施以半蝕刻處理，將下表面以密封體MR密封。換言之，懸空引腳TL之上表面TLt至下表面TLb1之厚度薄於圖5所示之引腳LD之上表面LDt至下表面LDb之厚度。因此，如圖2A所示，自密封體MR之下表面MRb側觀察時，懸空引腳TL未露出於密封體MR之下表面MRb。亦即，藉由將懸空引腳TL之一部分(密封部TL1)以密封體MR密封，由於可將懸空引腳TL固定於密封體MR，故可防止懸空引腳TL自密封體MR脫落。
而且，如圖2A所示，於密封體MR之下表面MRb之周圍，遍佈全周地形成有階差部GP。因此，懸空引腳TL之一部分(圖6所示之露出部TL2)亦構成階差部GP之一部分。於懸空引腳TL之露出部TL2形成階差部GP時，對懸空引腳TL之下表面側進行切削加工，以使懸空引腳TL之下表面TLb2自密封體MR露出。接著，於懸空引腳TL之下表面TLb2形成金屬膜SD。
再者，如上述般，由於懸空引腳TL係以自下表面側進行半蝕刻處理而形成，故而圖6所示之懸空引腳TL之上表面TLt之高度於密封部TL1與露出部TL2成為相同高度。又，懸空引腳TL之上表面TLt之高度與晶片焊墊DP之上表面DPt之高度相同。又，圖6所示之懸空引腳TL之上表面TLt之高度與圖5所示之引腳LD之上表面LDt之高度相同。
<半導體裝置之安裝方法>
接著，對將利用圖1至圖5所說明之半導體裝置安裝至安裝基板之方法之例進行說明。圖7係表示對安裝圖5所示之半導體裝置之安裝 基板之安裝面塗佈有接合材料之狀態的放大剖面圖。又，圖8係表示圖7所示之安裝基板之安裝面側之放大俯視圖。又，圖9係表示圖7所示之安裝基板上配置有圖5所示之半導體裝置之狀態之放大剖面圖，圖10係表示加熱圖9所示之接合材料而得以將引腳與焊盤接合之狀態之放大剖面圖。
另，為了於圖8表示安裝基板MB側之焊盤LNDa，而表示塗佈圖7所示之接合材料SP前之狀態。
於本實施形態所說明之半導體裝置之安裝方法中，首先準備圖7及圖8所示之安裝基板MB(基板準備步驟)。安裝基板(母板、配線基板)MB具有電子零件搭載面即上表面(搭載面)MBt，將利用圖1至圖5所說明之半導體裝置1搭載於其上表面MBt上。於上表面MBt配置安裝基板側之端子即複數個焊盤(端子)LND。於圖8所示之例中，安裝基板MB包含複數個焊盤(引腳連接用端子)LNDa及焊盤(晶片焊墊連接用端子)LNDb。雖上表面MBt被絕緣膜(阻焊膜)SRm覆蓋，但因絕緣膜SRm於與複數個焊盤LND重疊之位置形成有開口部，使得複數個焊盤LND於該開口部自絕緣膜SRm露出。
其次，如圖7所示，對設置於安裝基板MB之上表面MBt之複數個焊盤LND上分別配置(塗佈)接合材料SP(接合材料配置步驟)。於圖7所示之例中，接合材料SP係稱為焊錫膏(或焊膏)之焊錫材料。焊錫膏中含有成為導電性之接合材料之焊錫成分與使接合部之表面活化之助焊劑成分，常溫下呈膏狀。又，接合材料之塗佈方法例如可以網版印刷進行塗佈。藉由本步驟，於複數個焊盤LND上分別配置接合材料SP。於圖2A所示之例中，半導體裝置1其複數個引腳LD及晶片焊墊DP各者自密封體MR之下表面MRb露出，將該等分別與安裝基板MB之焊盤連接。因此，於本步驟中，對圖8所示之複數個焊盤LNDa及焊盤LNDb上分別塗佈圖7所示之接合材料SP。
接著，如圖9所示，將半導體裝置1配置於安裝基板MB之上表面MBt(封裝安裝步驟)。於本步驟中，以半導體裝置1之端子之位置與安裝基板MB上之焊盤LND之位置重疊之方式進行位置對準後，將半導體裝置1配置於安裝基板MB之安裝面即上表面MBt上。詳細而言，於本步驟中，分別將半導體裝置1之晶片焊墊DP配置於安裝基板MB之焊盤LNDb上，複數個引腳LD配置於複數個焊盤LNDa上。
接下來，於安裝基板MB上配置有半導體裝置1之狀態實施加熱處理，如圖10所示般，使複數個引腳LD與複數個焊盤LNDa分別藉由接合材料JM而接合(回流焊步驟)。圖10所示之接合材料JM係使圖9所示之接合材料SP所含之焊錫成分與金屬膜SD之焊錫成分一體化而形成之導電性構件(焊錫材料)。而且，接合材料JM之一面與引腳LD之下表面LDb接合，接合材料JM之另一面與焊盤LNDa之露出面接合。亦即，於本步驟中，複數個引腳LD與複數個焊盤LNDa分別藉由接合材料JM而電性連接。
又，於晶片焊墊連接用端子即焊盤LNDb上，接合材料JM之一面與晶片焊墊DP之下表面DPb接合，接合材料JM之另一面與焊墊LNDb之露出面接合。亦即，於本步驟中，形成自晶片焊墊DP連接於安裝基板MB之散熱路徑。再者，於將晶片焊墊DP例如用作基準電位供給用等之端子之情形時，於本步驟中，晶片焊墊DP與焊盤LNDb係藉由接合材料JM而電性連接。
於本步驟中，若加熱圖9所示之接合材料SP，則會使接合材料SP中所含之助焊劑成分流出，而使金屬膜SD或焊盤LND之露出面活化。藉此，成為接合材料SP中所含之焊錫成分容易與金屬膜SD及焊盤LND潤濕之狀態。當再行加熱時，會達到焊錫成分之熔點，而使焊錫成分熔融。
此時，由於金屬膜SD及焊盤LND成為易與焊錫潤濕之狀態(焊錫 潤濕性高之狀態)，故焊錫成分於焊盤LND之露出面及金屬膜SD之形成面潤濕漫流。藉此，如圖10所示般，接合材料JM於焊盤LND之整個露出面上潤濕漫流。而且，接合材料JM於晶片焊墊DP之整個露出面即下表面DPb潤濕漫流。又，接合材料JM於引腳LD之露出面中之下表面LDb及階差部GP潤濕漫流。
另一方面，如圖9所示，由於於側面LDs未形成金屬膜SD，故對於側面LDs，圖10所示之接合材料JM一般不容易進行潤濕漫流。
此處，對半導體裝置1之安裝強度進行說明。半導體裝置1安裝於安裝基板MB後，於使用環境中會對其施加溫度循環負荷。所謂溫度循環負荷，係指因安裝基板MB上安裝有半導體裝置1之安裝構造體之環境溫度反復變化而產生之負荷。作為溫度循環負荷，例如有因構成安裝構造體之各構件之線膨脹係數不同而產生之應力。該應力容易集中在半導體裝置1之安裝面之周邊部。因此，為延長溫度循環壽命(直至連接部因溫度循環負荷而損傷為止之溫度循環次數)，較好提高配置於安裝面之周邊部之引腳LD與焊盤LND之連接部之強度。
於本實施形態之半導體裝置1中，於引腳LD之安裝面之周邊部側設有與側面LDs連接之階差部GP。藉此，可於因溫度循環而產生之應力最容易集中之側面LDs之正下方，增加接合材料JM之厚度。由此，可提高引腳LD與焊盤LNDa之接合部中之應力特別容易集中之部分之強度，從而可提高半導體裝置1之連接可靠度。
又，本實施形態之引腳LD係如利用圖3所說明般，具有以使階差部GP之側面LDsg之一部分開口之方式形成之凹部LDd。換言之，引腳LD其相互交叉之複數個面與接合材料JM(參照圖10)接合。於圖3所示之例中，下表面LDg、連接於下表面LDg之側面LDsg、構成凹部LDd之彎曲面以及引腳LD之下表面LDb與圖10所示之接合材料JM接合。由此，可提高接合材料JM與引腳LD之接合強度。
再者，若與僅形成階差部GP之情形相比，根據本實施形態，可增大接合材料JM(參照圖10)與引腳LD之接觸面積。因此，作為隨接合材料JM與引腳LD之接觸面積之增加而產生之效果，可提高引腳LD與接合材料JM之接合強度。
尤其於半導體裝置1小型化之情形下，由於各引腳LD之尺寸變小，故安裝面即下表面LDb之面積變小。根據本實施形態，即便於因引腳LD之下表面LDb之面積小型化而變小之情形，藉由設置凹部LDd及階差部GP，亦可抑制安裝強度之降低。換言之，藉由提高引腳LD之安裝強度，由於可縮小引腳LD之下表面LDb之面積，故可將半導體裝置1小型化。
於本實施形態之半導體裝置之安裝方法中，接著檢查搭載於安裝基板MB上之半導體裝置1與安裝基板MB之連接部即接合材料JM之接合狀態(檢查步驟)。於本步驟中，雖亦可例如自半導體裝置1之上表面側(圖10所示之密封體MR之上表面MRt側)以目測檢查連接狀態之外觀，但基於有效率地進行檢查之觀點，較佳為利用圖像處理進行檢查。
例如，可使用圖11中示意性表示之檢查裝置(外觀檢查裝置)10進行檢查。圖11係示意性表示圖10所示之安裝構造體之外觀檢查步驟之構成的說明圖。
檢查裝置10包含：光照射部11，其對被檢查對象部分照射光；攝像部12，其檢測由被檢查對象部反射之光並進行拍攝；及控制部13，其與攝像部12電性連接。控制部13例如包含對由攝像部12獲取之資料實施處理(圖像處理)之圖像處理部，及評估圖像處理後之資料而進行良否判定之判定部等。如上所述，於本步驟中，由於尤其著重檢查接合材料JM之接合狀態，故光照射部11配置於半導體裝置1之上表面側(密封體MR之上表面MRt之側)，朝接合材料JM照射光。又，攝像部 12亦配置於半導體裝置1之上表面側(密封體MR之上表面MRt側)，檢測由接合材料JM反射之光而進行拍攝。
此處，於引腳LD未形成階差部GP或凹部LDd之情形下，將難以調整接合材料JM之量。因此，若基於提高引腳LD與焊盤LNDa之接合強度之觀點而增加接合材料JM之量，則容易成為於引腳LD之外側接合材料JM之一部分朝上方隆起之形狀。但是，於該情形下，會產生以下問題。
即，如上所述，於檢查步驟中，拍攝引腳LD外側之接合材料JM，並利用所獲取之圖像資料進行良否判定。然而，於引腳LD之外側接合材料JM朝上方隆起之情形時，受隆起部分之形狀之影響，光之反射方向變得不穩定。因此，到達攝像部12之反射光之量減少，而成為誤判定之原因。
另一方面，於本實施形態之半導體裝置1之情形時，如圖10所示，於引腳LD之安裝面側設有階差部GP及凹部LDd。因此，於階差部GP與焊盤LNDa之間，以及凹部LDd與焊盤LNDa之間產生接合材料JM之填入空間。又，藉由將接合材料JM填入至凹部LDd及階差部GP所形成之空間，不易成為接合材料JM之一部分朝上方隆起之形狀，而成為例如如圖10及圖11所示般露出面平坦或略微凹陷之圓角形狀。
如圖11所示，於接合材料JM之露出面成為平坦或略微凹陷之圓角形狀之情形時，照射至接合材料JM之光之反射方向穩定。因此，到達攝像部12之放射光之量增加，從而可進行準確之判定處理。
如此，根據本實施形態，藉由提高接合材料JM之接合部之接合強度，可延長半導體裝置1之溫度循環壽命。亦即，可提高半導體裝置1之可靠度。又，如圖11所示，根據本實施形態，由於接合材料JM之露出面成為平坦或略微凹陷之圓角形狀，故可容易地檢測出安裝時之不良，其結果，可提高半導體裝置1之安裝可靠度。
<半導體裝置之製造方法>
接著，對圖1至圖11所示之半導體裝置1之製造方法進行說明。本實施形態之半導體裝置1係按照圖12所示之組裝流程製造。圖12係表示圖1所示之半導體裝置之組裝流程之說明圖。
1.引線框架準備步驟：
首先，作為圖12所示之引線框架準備步驟，準備如圖13所示之之引線框架LF。圖13係表示圖12之引線框架準備步驟中所準備之引線框架之全體構造之俯視圖。圖14係圖13所示之複數個器件區域中之2個器件區域周邊之放大俯視圖。又，圖15係表示圖14所示之引線框架之安裝面側之平面之放大俯視圖，圖16係圖15之A部之放大俯視圖。又，圖17係沿著圖16之A-A線之放大剖面圖。
於本步驟所準備之引線框架LF中，於外框LFf之內側包含複數個器件區域(製品形成區域)LFd。於圖13所示之例中，於引線框架LF中，列方向配置有16個、行方向配置有4個之器件區域LFd以矩陣狀配置，包含合計64個器件區域LFd。引線框架LF包含金屬，於本實施形態中，其包含例如於銅(Cu)或包含銅(Cu)之基材之表面形成包含例如鎳(Ni)之金屬膜(省略圖示)而成之積層金屬膜。
又，於各器件區域LFd之間，配置分別包圍各器件區域LFd周圍之切割區域LFc。該切割區域LFc係於後述之單片化步驟(參照圖12)中被切斷之區域。又，如圖14所示切割區域LFc係以包圍複數個引腳LD之周圍之方式形成。又，於切割區域LFc中，以包圍器件區域LFd之周圍之方式配置連結桿(tie bar)(引腳連結部)LFtb。連結桿LFtb與複數個引腳LD及圖13所示之外框(框體)LFf一體形成。
如圖14所示，於各器件區域LFd之中央部形成有俯視時呈四角形之晶片焊墊DP。晶片焊墊DP介隔複數個懸空引腳TL及連結桿LFtb被支持於圖13所示之外框LFf。詳細而言，晶片焊墊DP之4個角部分別 連接有懸空引腳TL。懸空引腳TL朝器件區域LFd之角部延伸，於角部周邊分成兩股而連接於連結桿LFtb。各器件區域LFd之複數個懸空引腳TL各者於切割區域LFc連結於連結桿LFtb。又，於設置於最外周之器件區域LFd中，外框LFf兼具圖14所示之連結桿LFtb之功能。
再者，於晶片焊墊DP周圍，於複數個懸空引腳TL之間，分別形成有複數個引腳LD。又，複數個引腳LD分別連接於相對於晶片焊墊DP配置於較複數個引腳LD更外側之切割區域LFc之連結桿LFtb。
換言之，引線框架LF包含：連結桿LFtb、俯視時配置於連結桿LFtb內側之晶片焊墊DP、連結晶片焊墊DP與連結桿LFtb之複數個懸空引腳TL、以及配置於晶片焊墊DP與連結桿LFtb之間之複數個引腳LD。
若再換言之，則如圖14所示般引線框架LF具有相互鄰接之器件區域LFd，於各器件區域LFd分別設有複數個引腳LD。再者，於一器件區域LFd與另一器件區域LFd之間設有連結桿LFtb，連結桿LFtb分別連結複數個引腳。
再者，對於引線框架LF之背面側，事先對其一部分區域以使板厚變薄之方式實施加工。詳細而言，如圖15中附加陰影線所示，引線框架LF具有板厚薄於其他區域之薄壁部(半蝕刻部)LFhf。於圖15所示之例中，藉由自引線框架LF之下表面側沿厚度方向至中途為止實施蝕刻處理之所謂半蝕刻處理，而形成薄壁部LFhf。懸空引腳TL及連結桿LFtb中之連結於懸空引腳TL之部分之厚度薄於引腳LD之其他部分之厚度。例如，圖15所示之晶片焊墊DP之厚度為0.2mm左右，懸空引腳TL及連結桿LFtb之薄壁部LFhf之厚度為0.1mm左右。如此藉由使懸空引腳TL之至少一部分形成得比其他部分(例如晶片焊墊DP)更薄，而於圖12所示之密封步驟中，可密封懸空引腳TL之下表面側。因此，即便使晶片焊墊DP自密封體MR(參照圖1)露出之情形下， 亦可抑制晶片焊墊DP自密封體MR脫落。
再者，如圖15所示，於形成於各器件區域LFd之複數個引腳LD形成有槽部(凹陷、凹部、凹入部)LDtr。詳細而言，如圖16及圖17所示，槽部LDtr以係橫跨鄰接之兩個器件區域LFd之方式延伸。於圖16及圖17所示之例中，槽部LDtr係以沿著與引腳LD1、LD2之延伸方向相同之X方向延伸之方式形成。於本實施形態中，於圖12所示之切口部形成步驟中，藉由將槽部LDtr沿長邊方向(延伸方向)分斷，而於槽部LDtr之兩鄰形成利用圖3所說明之凹部LDd。
如圖16所示，引線框架LF具有介隔切割區域LFc而相互鄰接之器件區域LFd1與器件區域LFd2。又，器件區域LFd1具有引腳LD1，器件區域LFd2具有引腳LD2。引腳LD1與引腳LD2連結。於圖16所示之例中，引腳LD1與引腳LD2配置於介隔連結桿LFtb而對向之位置，藉由引腳連結部即連結桿LFtb而連結。再者，於圖16所示之例中，引腳LD1與引腳LD2俯視時係沿X方向以直線狀配置。槽部LDtr係於引腳LD1及引腳LD2之下表面LDb側，以連通引腳LD1與引腳LD2之方式形成。於圖16所示之例中，槽部LDtr係於引腳LD1及引腳LD2之下表面LDb側，以橫跨連結桿LFtb朝X方向延伸之方式形成。
自引腳LD之下表面LDb側觀察時，槽部LDtr之寬度(於圖16所示之例中，與複數個引腳LD各者所延伸之X方向正交之Y方向之開口長度)窄於複數個引腳LD1及引腳LD2之寬度。槽部LDtr於引腳LD之寬度方向形成於中央部分。
換言之，自下表面LDb側觀察時，下表面LDb具有沿著延伸方向延伸且相互對向之邊FbS1與邊FbS2，槽部LDtr形成於邊FbS1與邊FbS2之間。因此，於引腳LD之寬度方向，於槽部LDtr之兩鄰形成具有槽部LDtr之內側面之壁部LDw。
再者，槽部LDtr於所連結之引腳LD1及引腳LD2之長度方向(延伸 方向)(於圖16及圖17中為X方向)，形成於中央部分。換言之，槽部LDtr之長邊方向(延伸方向)之兩端部終止於引腳LD1、LD2之下表面LDb內。
因此，如圖17所示於引腳LD之長邊方向(延伸方向)，於槽部LDtr之兩鄰，形成具有引腳LD之上表面LDt及下表面LDb之厚壁部分(厚度較槽部LDtr更大之部分)。於圖12所示之打線接合步驟中，將導線BW連接於引腳LD之厚壁部分(參照圖5)。
又，俯視時之槽部LDtr之位置可描述如下。即，如圖16所示，俯視時，槽部LDtr之周圍被引腳LD之下表面LDb連續地包圍。換言之，槽部LDtr形成於不與引腳LD之側面重疊之位置。
圖16所示之槽部LDtr可藉由自引線框架LF之下表面側沿厚度方向至中途為止實施蝕刻處理之所謂半蝕刻處理而形成。亦即，於製造引線框架LF時，圖15所示之薄壁部LFhf與槽部LDtr可藉由半蝕刻處理一併形成。
2.半導體晶片搭載步驟：
接著，作為圖12所示之半導體晶片搭載步驟，如圖18及圖19所示將半導體晶片CHP藉由固晶材料DB搭載於晶片焊墊DP上。圖18係表示藉由焊接材料將半導體晶片搭載於圖14所示之晶片焊墊上之狀態之放大俯視圖，圖19係沿著圖18之A-A線之放大剖面圖。
於圖19所示之例中，以於使半導體晶片CHP之背面CPb(形成有複數個焊墊PD之正面CPt之相反側之面)與晶片焊墊DP之上表面DPt對向之狀態下進行搭載之所謂面朝上安裝方式進行搭載。又，如圖18所示，半導體晶片CHP係以於晶片焊墊DP之中央部，正面CPt之各邊沿著晶片焊墊DP之各邊配置之方式搭載。
於本步驟中，例如藉由環氧系之熱硬化性樹脂即固晶材料DB搭載半導體晶片CHP，固晶材料DB係硬化(熱硬化)前具有流動性之膏狀 材料。將此種膏狀材料用作固晶材料DB時，首先，對晶片焊墊DP上塗佈固晶材料DB，其後，將半導體晶片CHP之背面CPb與晶片焊墊DP之上表面DPt接著。進而，於接著後若使固晶材料DB硬化(例如加熱至硬化溫度)，則如圖19所示般，半導體晶片CHP藉由固晶材料DB而固定於晶片焊墊DP上。
又，於本步驟中，將半導體晶片CHP藉由固晶材料DB搭載於設置於複數個器件區域LFd各者之晶片焊墊DP上。於圖18所示之例中，於設置於器件區域LFd1之晶片焊墊DP上搭載半導體晶片CHP，於設置於器件區域LFd1旁之器件區域LFd2之晶片焊墊DP上，搭載其他半導體晶片CHP。
另，於本實施形態中，雖已對使用包含熱硬化性樹脂之膏狀材料作為固晶材料DB之實施形態進行說明，但亦可應用各種變化例。例如，可並非藉由樹脂而係藉由焊錫等之導電性材料搭載半導體晶片CHP。
3.打線接合步驟：
接著，作為圖12所示之打線接合步驟，如圖20及圖21所示，使半導體晶片CHP之複數個焊墊PD與複數個引腳LD藉由複數根導線(導電性構件)BW而相互電性連接。圖20係表示使圖18所示之半導體晶片與複數個引腳藉由導線電性連接之狀態之放大俯視圖，圖21係沿著圖20之A-A線之放大剖面圖。
於本步驟中，例如將各器件區域LFd之晶片焊墊DP上搭載有半導體晶片CHP之引線框架LF如圖21所示般固定於加熱台(引線框架加熱台)HS上。接著，將半導體晶片CHP之焊墊PD與引腳LD藉由導線BW電性連接。將導線BW與焊墊PD及引腳LD連接之打線接合係使用例如圖21所示之打線接合工具即焊針(capillary)CP進行。
詳細而言，首先，使自焊針CP突出之導線BW之前端熔融而形成 孔部。接著，將孔部押向第1接合側(例如焊墊P)並壓著。此時，若於導線BW介隔焊針CP對導線BW之孔部施加超音波，則可降低壓著時之被壓著部分之溫度。
接著，一面自焊針CP繞出導線BW，一面使焊針CP移動而形成導線捲筒形狀。接著，一面使焊針CP朝第2接合側(例如，形成於引腳LD之接合區域之金屬膜BM上)移動，一面連接導線BW與引腳LD。於引腳LD之一部分(配置於內引腳部之前端之接合區域)，形成包含例如銀(Ag)或金(Au)之金屬膜BM。導線BW之一部分介隔該金屬膜BM與引腳LD電性連接。又，導線BW包含金屬，於本實施形態中，包含例如金(Au)。
再者，引腳LD之接合區域位於下表面LDb之相反側。亦即，將導線BW與引腳LD中之厚度較厚之部分接合。藉此，由於將導線BW與引腳LD接合時可賦予充分之負荷，故而可提高接合強度。
再者，於本步驟中，將導線BW與分別設置於複數個器件區域LFd之複數個引腳LD接合。藉此，於各器件區域LFd，半導體晶片CHP與複數個引腳LD藉由複數根導線BW而電性連接。
4.密封步驟
接著，作為圖12所示之密封步驟，如圖22及圖23所示，形成密封體(密封體)MR，而將半導體晶片CHP(參照圖23)、複數根導線BW(參照圖23)及複數個引腳LD(參照圖23)各者之一部分密封。圖22係表示於圖20所示之引線框架之器件區域，形成有密封體之狀態之俯視圖，圖23係沿著圖22之A-A線之放大剖面圖。又，圖24係表示密封步驟之成形模具內配置引線框架之狀態之剖面圖。另，圖23圖示圖24所示之成形模具MD之一部分。
於本步驟中，如圖23所示，以分別露出設置於各器件區域LFd之複數個引腳LD之下表面LDb之方式，形成密封體MR。又，於本實施 形態中，如圖23所示，以分別露出設置於各器件區域LFd之晶片焊墊DP之下表面DPb之方式，形成密封體MR。於本步驟中，例如藉由於以圖24所示之成形模具MD夾持引線框架LF之狀態下，對成形模具MD內壓入已軟化之樹脂後再使樹脂硬化之所謂轉注模製方式，形成圖22所示之密封體MR。
成形模具MD包含：配置於引線框架LF之上側之上模(第1模具)MD1、與配置於引線框架LF之下側之下模(第2模具)MD2。上模MD1包含：押住引線框架LF之壓板面(模具面、按壓面、面)MDc1、與形成於壓板面MDc1之內側之模腔(凹部)CBT。又，下模MD2包含以與壓板面MDc1對向之方式配置，並押住引線框架LF之壓板面(模具面、按壓面、面)MDc2。另，下模MD2之壓板面MDc2之內側並未形成模腔。
於密封步驟中，將密封用之樹脂壓入至模腔CBT，以將半導體晶片CHP(參照圖23)、複數根導線BW(參照圖23)及複數個引腳LD(參照圖23)各者之一部分密封。又，藉由使供給至模腔CBT之樹脂熱硬化，而形成圖22所示之密封體MR。
於本實施形態中，以將複數個器件區域LFd一併密封之方式形成密封體MR。換言之，如圖24所示，於密封步驟中，以引線框架LF之複數個器件區域LFd收納於一個模腔CBT內之方式，將引線框架LF配置於成形模具MD內。
又，於圖23及圖24所示之例中，於引線框架LF與下模MD2之間配置樹脂膜(膜材料)LMF。引線框架LF係以下表面側貼附有樹脂膜LMF之狀態，配置於成形模具MD內。
於轉注模製方式之情形時，藉由使成形模具之對向之壓板面MDc1、MDc2(參照圖24)夾持引線框架LF而固定引線框架LF。但於一併密封方式之情形時，與於每一器件區域LFd設置模腔CBT之單片模 製方式相比，壓板面MDc1、MDc2之面積較小。因此，如圖23所示，為使引腳LD之下表面LDb與樹脂膜LMF密著，較佳為將樹脂膜LMF事先貼附至引線框架之下表面側。
藉此，如圖23所示，可使引腳LD之下表面LDb及晶片焊墊DP之下表面DPb與樹脂膜LMF密著。又，藉由使樹脂膜LMF密著，可抑制密封用之樹脂迴繞至引腳LD之下表面LDb及晶片焊墊DP之下表面DPb。亦即，可使引腳LD之下表面LDb及晶片焊墊DP之下表面DPb露出。
再者，於本實施形態中，於引腳LD之下表面LDb側形成有槽部LDtr。又，如利用圖16所說明般，俯視時，槽部LDtr之周圍被引腳LD之下表面LDb連續地包圍。因此，若使引腳LD之下表面LDb之下表面DPb與樹脂膜LMF密著，則可防止樹脂侵入槽部LDtr。
另，圖15所示之懸空引腳TL等之薄壁部LFhf與槽部LDtr(參照圖16)不同，於本步驟中為樹脂迴繞之構造。因此，若對圖24所示之模腔CBT內供給樹脂，則樹脂之一部分於懸空引腳TL(參照圖15)與樹脂膜LMF之間迴繞，從而使懸空引腳TL被樹脂密封。
5.切口部形成步驟(第1切割步驟)：
接著，作為圖12所示之切口部形成步驟，使用旋轉刀即刀片BD1(參照圖27)自圖25所示之引腳LD之下表面LDb側實施切削加工，如圖26及圖27所示般形成切口部(切削槽、階差部)ST。圖25係將圖22所示之引線框架之安裝面側之引腳及懸空引腳之周邊放大顯示之放大俯視圖。另，圖26係表示對圖25所示之引線框架實施切削加工而形成有切口部之狀態之放大俯視圖。又，圖27係沿著圖26之A-A線之放大剖面圖。又，圖28係沿著圖26之B-B線之放大剖面圖。另，為易於觀察刀片BD1之旋轉方向與行進方向，圖26對刀片DB1之行進方向附加箭頭予以示意性表示，圖27及圖28對刀片BD1之旋轉方向附加箭頭予 以示意性表示。
於本步驟中，自引腳LD之下表面LDb側切削引腳LD1與引腳LD2之連結部(連結桿LFtb及引腳LD1、LD2連接於連結桿LFtb之部分)之下表面LDb側之一部分。本步驟所使用之刀片(旋轉刀)BD1係環狀(環形狀)或圓盤狀之切削加工夾具，於配置於圓之周邊之切削加工部固著複數研磨粒。於是，藉由使固著有複數研磨粒之刀片BD1之切削加工部與被加工物抵接，可切削除去被加工部。
於使用刀片BD1進行切削加工處理之情形時，一面使刀片BD1旋轉，一面使刀片BD1沿相對於旋轉軸正交之方向行進。例如，於圖26及圖27所示之例中，如圖26及圖27中分別附加箭頭之示意性所示，一面使刀片BD1以旋轉軸AX為中心旋轉，一面使刀片BD1沿與旋轉軸AX正交之Y方向(參照圖26)行進。
又，於圖26所示之例中，俯視時，係使刀片BD1自引腳LD1、LD2之下表面LDb中之邊FbS2朝邊FbS1沿Y方向行進。再者，刀片BD1係於與連結引腳LD1與引腳LD2之連結部，於圖26之情形而言為與連結桿LFtb重疊之位置行進。藉此，可沿刀片BD1之行進方向形成切削槽即切口部ST。即，沿引腳LD1與引腳LD2之連結部即連結桿LFtb之延伸方向，形成槽狀切口部ST。
又，如圖26所示，於本步驟中，形成利用圖3所說明之引腳LD所具有之複數個面中之側面LDsg及下表面LDg。刀片BD1之寬度(沿著旋轉軸之方向之長度)，換言之，本步驟之切削加工寬度大於後述之單片化步驟(參照圖12)之切削加工寬度。於圖26所示之例中，切口部之寬度(X方向之長度)大於切割區域LFc之寬度，例如為0.4mm。因此，刀片BD1之寬度至少寬於連結桿LDtb之寬度(於圖26所示之例中例如為0.20mm)。另，切割區域LFc之寬度例如為0.35mm。因此，切口部之內側面即側面LDsg俯視時形成於器件區域LFd1及器件區域 LFd2之內側。其結果，如利用圖3所說明般，側面LDsg及下表面LDg之一部分保留成為半導體裝置1之階差部GP。
又，如圖26所示，於本步驟中，沿刀片BD1之行進方向被切削之金屬之一部分破裂而形成金屬毛刺Mbr2。圖26表示金屬毛刺Mbr2，但圖3所示之金屬毛刺Mbr1亦於本步驟中形成。但，由於本步驟係於如圖12所示之電鍍步驟之前實施，故於本步驟之結束階段，尚未於金屬毛刺Mbr1(參照圖3)及金屬毛刺Mbr2形成電鍍膜即金屬膜SD。
自下表面LDb側觀察連結之引腳LD1及引腳LD2時，於與刀片BD1之行進方向交叉之邊形成有金屬毛刺Mbr1、Mbr2。而且，於刀片BD1之行進方向，上游側之邊未形成金屬毛刺Mbr1、Mbr2，下游側之邊形成有金屬毛刺Mbr1、Mbr2。因此，如利用圖3所說明般，於本步驟中，於側面LDsg之邊FS1形成沿X方向延伸之金屬毛刺Mbr1，邊FS2未形成金屬毛刺Mbr1。又，於下表面LDg之邊FS3形成沿X方向延伸之金屬毛刺Mbr2，邊FS4未形成金屬毛刺Mbr2。
再者，於本步驟中，係以分斷將連結之引腳LD1與引腳LD2連通而形成之槽部LDtr(參照圖25)之延伸方向之兩端部之間之方式，形成切口部ST。藉此，分割橫跨引腳LD1與引腳LD2而形成之槽部LDtr，而如圖26所示般形成引腳LD1與引腳LD2各具有之凹部LDd。
此處，於本步驟中，由於以刀片BD1進行切削加工處理，故而產生如圖26及圖27所示般之金屬屑SCM。於使用旋轉之刀片BD1進行金屬構件之切削加工時，雖被刀片BD1切削而產生之切削屑大多因旋轉之刀片BD1被掏出而飛向外部，但仍有切削屑之一部分未與切削後之金屬構件脫離而滯留。圖26所示之金屬毛刺Mbr2或金屬屑SCM係切削後未與引腳LD脫離而滯留之切削屑。
因此，金屬毛刺Mbr2係以自位於刀片BD1之行進方向之下游側之邊延伸之方式形成。又，如圖25所示，於刀片BD1(參照圖26)之行 進方向，於槽部LDtr之兩鄰形成有壁部LDw。其中，於配置於刀片BD1之行進方向之下游側之壁部LDw1所產生之切削屑之一部分成為利用圖3所說明之金屬毛刺Mbr1而殘留。又，可確定，於槽部LDtr之兩鄰之壁部LDw中之配置於刀片BD1之行進方向之上游側之壁部LDw2所產生之切削屑之一部分成為圖26所示之金屬屑SCM而殘留於凹部LDd內。
若未將殘留於凹部LDd內部之金屬屑SCM除去而直接進行圖12所示之電鍍步驟，則將難以以覆蓋凹部LDd之方式形成金屬膜SD(參照圖5)。而且，縱使於電鍍步驟之後，以刀片BD1進行如分斷圖25所示之槽部LDtr之切削加工時，包含基材即銅成分及焊錫成分之金屬屑SCM亦會堆積於凹部LDd之內部。若除去該金屬屑SCM，則有以覆蓋凹部LDd之方式形成之金屬膜SD(參照圖5)之一部分被剝離而使基材即銅露出之虞。
再者，由於金屬屑SCM其之一部分連接於引腳LD之壁部LDw2，故若要自凹部LDd除去其，必須進行例如噴出加壓水等之步驟。因此，將各器件區域LFd分離單片化後實施圖12所示之金屬屑除去步驟將頗具難度。
因此，於本實施形態中，如圖12所示，於進行切口部形成步驟及金屬屑除去步驟後，進行電鍍步驟及單片化步驟。雖詳細內容於後敘述，但於本步驟中，於形成切削加工槽即切口部ST、單片化步驟中，使用寬度窄於切口部ST之槽寬之刀片進行切割。藉此，於單片化步驟中，可防止刀片與凹部LDd接觸。因此，若於單片化步驟之前，清除金屬屑SCM，於已除去金屬屑SCM之凹部LDd形成電鍍膜，則可以覆蓋凹部LDd之方式穩定地形成金屬膜SD。
再者，於本步驟中所形成之切口部ST之槽深(引腳LD之厚度方向之切口部ST之長度)，換言之，引腳LD之側面LDsg之厚度方向較佳為 如下者。即，於後述之單片化步驟中，基於防止刀片與凹部LDd接觸之觀點，需將切口部ST之槽深設定為與凹部LDd(槽部LDtr)之最深位置(底面)相同深度以上。又，如利用圖8至圖10所說明般，若慮及安裝時之焊錫潤濕性或圓角形狀，則切口部ST之槽深較佳為相對於引腳LD之最厚部分之厚度為其2/3以上。
又，於本步驟中，切削引腳LD1與引腳LD2之連結部中之一部分，詳細而言為下表面側(安裝面側)之一部分。亦即，完成步驟後，連結部之另一部分仍然得以保留。如本實施形態般為一併密封方式之情形時，以橫跨複數個器件區域LFd之方式形成密封體MR。因此，於本步驟中，若密封體MR之一部分仍保留，則即便切斷引腳LD之連結部，亦無法實現單片化。
然而，基於以下原因，於本步驟中，較佳為以保留引腳LD之連結部之一部分之方式形成切口部ST。即，由於引腳LD之連結部係由與引腳LD相同之金屬材料形成，故於圖12所示之電鍍步驟中，若將連結部之一部分連接於引腳LD，則可藉由連結部對引腳LD供給電位。因此，可於引腳LD以電解電鍍法形成金屬膜SD(參照圖5)。電解電鍍法之情形時，基於藉由控制金屬膜形成時之電流，可容易地控制金屬膜SD之膜質而言係較佳。
又，於本步驟中，引腳LD之連結部已被切斷之情形時，成為以密封體MR將複數個器件區域LFd結合之狀態。然而，亦要慮及僅憑密封體MR之剛性難以實現引線框架LF之操作之情形。因此，基於提高引線框架LF之操作特性之觀點，於本步驟中，較佳為以保留引腳LD之連結部之一部分之方式形成切口部ST。
再者，於本步驟中，由於以格狀形成切口部ST，故除複數個引腳LD外，亦對密封體MR及懸空引腳TL實施切削加工。因此，如圖26所示般於本步驟中，懸空引腳TL之一部分(露出部TL2)之下表面TLb2 自密封體MR露出。
詳細而言，由於懸空引腳TL係如上所述被自下表面側施以半蝕刻加工，故於密封步驟中，懸空引腳TL全體被密封體MR密封。因此，如圖25所示，於進行切削加工前，懸空引腳TL並未露出。但是，於本步驟中，藉由使用刀片BD1實施切削加工，而如圖26所示般使得懸空引腳TL中之配置於切削加工區域之部分之下表面TLb2露出。
再者，如上所述，於本實施形態中，切口部ST之槽深(引腳LD之厚度方向之切口部ST之長度)為與凹部LDd(槽部LDtr)之最深位置(底面)相同深度以上。藉由蝕刻形成圖25所示之槽部LDtr之情形時，於對懸空引腳TL進行半蝕刻處理時一併形成之情形有利於提高製造效率。因此，凹部LDd之深度相對於引腳LD之最厚部分之厚度為其1/2左右，凹部LDd(槽部LDtr)之最深位置為與半蝕刻處理後之懸空引腳TL之密封部TL1之下表面TLb1相同之高度。因此，於本步驟中，若形成切口部ST，則如圖28所示，構成切口部ST之懸空引腳TL之側面(懸空引腳側面)TLsg及下表面TLb2分別露出。
再者，如圖26所示，若本步驟完成，則會於懸空引腳TL之下表面TLb2形成因使用刀片BD1進行切削加工而產生之金屬毛刺Mbr2。而且，雖省略圖示，但於圖28所示之側面TLsg形成有如利用圖3所說明之金屬毛刺Mbr1。金屬毛刺Mbr1及金屬毛刺Mbr2相對於刀片BD1之行進方向，分別形成於下游側之邊，但上游側之邊並未形成。
6.金屬屑除去步驟：
接著，作為圖12所示之金屬屑除去步驟，除去圖26及圖27所示之金屬屑SCM。圖29係表示對圖27所示之金屬屑噴射加壓後之洗淨水之狀態之放大剖面圖。又，圖30係示意性表示圖29所示之噴嘴之俯視時之移動方向之放大俯視圖。
於本步驟中，只要可確實除去圖27所示之金屬屑SCM，則除以下所說明之方法外尚有各種變化例，但於本實施形態中，基於有效率地除去形成於多個凹部LDd各者之金屬屑SCM之觀點，選取最佳之實施形態進行說明。
於本實施形態中，於金屬屑除去步驟中，如圖29所示，藉由對金屬屑SCM噴射以高於大氣壓之壓力加壓後之洗淨液WF1而除去金屬屑SCM。金屬屑SCM係於切削加工時所產生之切削屑，如圖26所示，其一部分連接於引腳LD之壁部LDw2。因此，為了確實地除去金屬屑SCM，將加壓後之洗淨液WF1噴向金屬屑SCM而將金屬屑SCM與引腳LD之壁部LDw2之連接部分剝離之方法較為有效。於本實施形態中，洗淨液WF1例如為水，壓力(水壓)為50MPa±5MPa左右。
再者，自提高除去金屬屑SCM之效率之觀點而言，較佳為如圖29所示準備複數個噴嘴NZ1，自複數個噴嘴NZ1分別噴射洗淨液WF1。
又，為使圖26所示之金屬屑SCM與引腳LD之壁部LDw2之連接部分剝離，相較於僅自金屬屑SCM之上方噴射洗淨液WF1，較佳為另外沿引腳LD1及引腳LD2之延伸方向(於圖29所示之例中為X方向)施力。因此，較佳為一面使噴嘴NZ1與凹部LDd之俯視時之相對位置移動，一面噴射洗淨液WF1。例如，於本實施形態中，如圖30中示意性所示之噴嘴NZ1之軌跡，複數個噴嘴NZ1各自之前端一面以劃出螺旋之方式旋轉，一面噴出圖29所示之洗淨液WF1。
藉此，以沿圖29所示之凹部LDd之底面擠出金屬屑SCM之方式碰撞洗淨液WF1。例如，噴射至凹部LDd之底面之洗淨液WF1沿凹部LDd之底面朝金屬屑SCM移動，而將金屬屑SCM朝切口部ST之方向擠出。因此，根據本實施形態，可容易地剝離圖26所示之金屬屑SCM與引腳LD之壁部LDw2之連接部分。
7.電鍍步驟：
接著，作為圖12之電鍍步驟，如圖31所示，於複數個引腳LD及晶片焊墊DP之露出面形成金屬膜SD。圖31係表示於圖26所示之引腳及晶片焊墊之露出面形成有金屬膜之狀態之放大剖面圖，圖32係表示利用電解電鍍法之電鍍步驟概要的說明圖。
首先，如圖32所示，於本步驟中，將被電鍍加工物即引線框架LF配置於盛裝電鍍液MPTf之電鍍槽MPTt內。此時，將被加工物連接於電鍍槽MPTt內之陰極CT。例如，於圖32所示之例中，使引線框架LF之外框LFf與陰極CT電性連接。接著，藉由對該陰極CT與配置於同一電鍍槽MPTt內之陽極AN之間施加例如直流電壓，而於與引線框架LF之外框LFf連接之金屬構件之露出面形成金屬膜SD(參照圖31)。亦即，於本實施形態中，以所謂電解電鍍法形成金屬膜SD。
本實施形態之金屬膜SD係如上所述包含實質上不含鉛(Pb)之所謂無鉛焊錫，例如僅為錫(Sn)、錫-鉍(Sn-Bi)或錫-銅-銀(Sn-Cu-Ag)等。因此，於本電鍍步驟中所使用之電鍍液MPTf為含有例如Sn2+或Bi3+等金屬鹽之電解電鍍液。另，於以下說明中，雖對作為無鉛焊錫電鍍之例之Sn-Bi之合金化金屬電鍍進行說明，但亦可以Cu或Ag等金屬置換Bi。
於本實施形態中，如上所述，於複數個引腳LD藉由連結部即連結桿LFtb與外框LFf電性連接之狀態下進行電鍍步驟。又，晶片焊墊DP藉由連結桿LFtb及懸空引腳TL(參照圖15)與外框LFf電性連接。因此，若於引線框架LF浸沒於電鍍液MPTf之狀態下，對圖32所示之陽極AN與陰極CT之間施加電壓，則於兩電極間(陽極AN與陰極CT之間)通電。如上所述，由於引線框架LF之外框LFf與陰極CT電性連接，故電鍍液MPTf中之Sn2+及Bi3+以特定比例析出至於圖31所示之引腳LD及晶片焊墊DP之露出面，而形成金屬膜SD。
再者，如圖12所示，於本實施形態中，於進行電鍍步驟之前進行切口部形成步驟，而於如圖31所示般連結之引腳LD之間形成切口部ST。又，切口部ST自密封體MR露出。因此，於本電鍍步驟中，於切口部ST之露出面形成金屬膜SD。金屬膜SD之膜厚可根據製品規格而變更，例如成膜10μm~20μm左右之膜。
然而，作為以電鍍法形成金屬膜之方法，除電解電鍍法外，另有無電解電鍍法。惟，電解電鍍法而言，由於藉由控制金屬膜形成時之電流而可容易地控制金屬膜SD之膜質故較佳。又，電解電鍍法由於可使其金屬膜SD之形成時間短於無電解電鍍法故而較佳。
再者，於本步驟中，於藉由電鍍處理形成金屬膜SD之前，對引腳LD或晶片焊墊DP自密封體MR之露出面實施前處理。該前處理係除去形成於露出面之氧化金屬膜，以提高電鍍膜即金屬膜SD與基材之露出面之密著性而進行之處理。前處理包含以酸性或鹼性之溶液洗淨露出面後，藉由除去溶液而除去氧化金屬膜之步驟。亦有前處理中包含對露出面噴射洗淨液而除去樹脂毛刺等步驟之情形。
因此，若可藉由電鍍步驟之前處理確實除去於圖12所示之切口部形成步驟中所形成之金屬屑SCM(參照圖27)，則可考慮省略上述金屬屑除去步驟。但是，於金屬屑SCM係於前處理完成後被清除之情形時，有未進行前處理之金屬面露出於剝離金屬屑SCM後之部分之虞。因此，較佳為如本實施形態般，於電鍍步驟之前處理外另行於電鍍步驟之前處理之前進行金屬屑除去步驟，於已確實除去金屬屑SCM之狀態下，實施電鍍步驟之前處理。
又，於上述切口部形成步驟中，形成圖26所示之金屬毛刺Mbr2或圖3所示之金屬毛刺Mbr1，於金屬屑除去步驟後仍殘留之情形時，於本步驟中，於金屬毛刺Mbr1及金屬毛刺Mbr2各自之露出表面析出金屬膜SD。亦即，對金屬毛刺Mbr1及金屬毛刺Mbr2各者施以電鍍處 理而形成電鍍膜即金屬膜SD。
8.單片化步驟(第2切割步驟)：
接著，作為圖12所示之單片化步驟，如圖33所示般，藉由使用刀片自引腳LD之下表面LDb側切削引腳LD1、LD2之連結部之剩餘部分及密封體MR，而分離器件區域LFd1與器件區域LFd2。
圖33係表示於每一器件區域將圖29所示之引線框架單片化之狀態之放大剖面圖。又，圖34係表示將圖12所示之單片化步驟之引腳及懸空引腳已被切斷之狀態放大顯示之放大俯視圖。另，為了易於觀察刀片BD2之旋轉方向與行進方向，圖34中對刀片BD2之行進方向附加箭頭而示意性表示，圖34中對刀片BD1之旋轉方向附加箭頭而示意性表示。
於本步驟中，首先，將形成有密封體MR之引線框架LF藉由膠帶(切割膠帶)DT固定於未圖示之框(環形框架)。此時，由於自引線框架LF之下表面側(背面側、安裝面側)實施切削加工，故如圖33所示，使密封體MR之上表面MRt與膠帶DT接著，以引線框架LF之下表面側(背面側、安裝面側)朝向上方之方式進行固定。
其次，一面使圖33所示之刀片(旋轉刀)BD2旋轉，一面使其沿引線框架LF之切割區域LFc行進。刀片BD2除切削加工寬度外，其他與圖27所示之刀片BD1相同。即，刀片BD2係具有環狀(環形狀)或圓盤狀之側面形狀之切削加工夾具，且於配置於圓之周邊之切削加工部固著有複數研磨粒。於是，藉由使固著有複數研磨粒料之刀片BD2之切削加工部與被加工物抵接，可切削除去被加工部。
於本步驟中，使旋轉之刀片(旋轉刀)BD2插入至藉由切口部形成步驟而形成之切削槽即切口部ST內，使該刀片BD2沿引線框架LF之切割區域LFc行進。藉此，圖31所示之連結桿LFtb與形成於該連結桿LFtb正上方之金屬膜SD之一部分(與連結桿LFtb重疊之部分)被除去 (切斷)，將彼此鄰接之器件區域LFd分離。
又，如圖34所示，刀片BD2之寬度即本單片化步驟之切削加工寬度寬於(大於)連結桿LFtb之寬度且窄於(小於)圖27所示之刀片BD1之寬度。換言之，刀片BD2之寬度寬於(大於)連結桿LFtb之寬度，且窄於(小於)上述切口部形成步驟中所形成之槽(切口部ST)之槽寬。若例舉具體尺寸之一例，則連結桿LFtb之寬度例如為0.20mm、刀片BD1之寬度例如為0.40mm、刀片BD2之寬度例如為0.35mm。
如此，藉由將刀片BD2之寬度設定得窄於刀片BD1之寬度，於本步驟中，可防止刀片BD2接觸於引腳LD之側面LDsg。因此，本步驟中並未產生於上述切口部形成步驟中所說明之金屬屑SCM(參照圖26)。
然而，上述切削加工寬度或連結桿LFtb之寬度之例僅為一例，可應用各種變化例。例如，若將刀片BD2之寬度設定得更窄，則由於可增大切削加工位置精度之範圍，故可降低與切口部ST之側面LDsg接觸之顧慮。例如，較佳為將刀片BD2之加工寬度在可獲得沿厚度方向切斷密封體MR時所需之強度之範圍內狹窄化。於上述一例之情形時，若刀片BD2之寬度為0.35mm以上，則無論密封體MR之厚度如何，均可確保強度。故而，有利於提高切削加工裝置之通用性。
又，於本步驟中，藉由切斷引腳LD之連結部之剩餘部分，使得引腳LD之側面LDs露出。側面LDs係於相對於形成有金屬膜SD之下表面LDg正交之方向連接之面。又，由於側面LDs係於本步驟中形成之切削面，故於側面LDs未形成金屬膜SD，而露出基材即銅。再者，如利用圖3所說明般，於側面LDs之邊FS5形成沿X方向延伸之金屬毛刺Mbr3，但邊FS6未形成金屬毛刺Mbr3。換言之，於本步驟中，於圖34所示之刀片BD2之行進方向之下游側之邊，形成圖3所示之金屬毛刺Mbr3，但行進方向之上游側之邊未形成金屬毛刺Mbr3。
再者，於本步驟中，藉由切斷懸空引腳TL中之配置於切割區域LFc之部分，露出圖34所示之側面TLs。側面TLs係於相對於形成有金屬膜SD之下表面TLb2正交之方向連接之面。又，由於側面TLs係於本步驟中形成之切削面，故於側面TLs未形成金屬膜SD，而露出基材即銅。再者，雖省略圖示，但於側面TLs中，於刀片BD2之行進方向之下游側之邊，形成金屬毛刺Mbr3(參照圖3)，行進方向之上游側之邊未形成金屬毛刺Mbr3。
藉由本步驟，於切口部ST中，下表面LDg之一部分被切斷，而如利用圖3所說明般，形成具有密封體MR之側面MRsg、密封體MR之下表面MRg、引腳LD之側面LDsg以及引腳LD之下表面LDg之階差部GP。
於本步驟之後，進行外觀檢查、電性測試等必要之檢查及試驗，合格者成為圖1所示之完成品之半導體裝置1。接著，將半導體裝置1出貨，或如利用圖7至圖11所說明般安裝於安裝基板MB。
<變化例>
以上，已基於實施形態具體地說明由本案發明者完成之發明，但本發明並非限定於上述實施形態者，而可在不脫離其主旨之範圍內進行各種變更。
例如，於上述實施形態中，已對藉由利用化學反應進行蝕刻處理形成引腳LD之外形形狀或槽部LDtr之實施形態進行說明。於利用化學反應進行蝕刻處理之情形中，被處理部分之端部變圓。因此，根據所選擇之引腳LD之尺寸或蝕刻液等，如圖3所示般引腳LD之端部形成為圓形。又，凹部LDd之內面成為彎曲面。但是，作為相對於圖3之變化例，亦可如圖35所示之半導體裝置1A般，於引腳LD之下表面LDb之端部形成角。又，可如半導體裝置1A般，由相互交叉之複數個面構成凹部LDd之內面。圖35係表示相對於圖3之變化例之放大立體 圖。
如圖3所示之半導體裝置1般，引腳LD之下表面LDb之端部形成為圓形之情形時，若與圖35所示之半導體裝置1A相比，則安裝時連接於鄰接之引腳LD之焊錫相互接觸之顧慮較小。又，於凹部LDd之內面成為彎曲面之情形時，焊錫容易於凹部LDd內潤濕漫流。
另一方面，如圖35所示之半導體裝置1A般，於引腳LD之下表面LDb之端部形成角之情形時，相比半導體裝置1，可增大引腳LD之下表面LDb之面積。又，由相互交叉之複數個面構成凹部LDd之內面之情形時，由於焊錫與凹部LDd之接觸面積增大，故可提高安裝強度。
又，例如，於上述實施形態中，已對藉由對懸空引腳TL實施半蝕刻處理而密封懸空引腳TL之一部分，使晶片焊墊DP不易自密封體MR脫落之構成進行說明。作為該半蝕刻處理之變化例，除懸空引腳TL外，亦可對晶片焊墊DP或引腳LD之一部分實施半蝕刻處理。圖36係表示相對於圖15之變化例即引線框架之安裝面側之放大俯視圖。又，圖37係使用圖36所示之引線框架所製造之半導體裝置之剖面圖，係相對於圖5之變化例。
圖36所示之引線框架LF1與圖15所示之引線框架LF之不同處在於：對晶片焊墊DP之下表面DPb之周圍及引腳LD之晶片焊墊DP側之端部施以半蝕刻處理而形成薄壁部LFhf。上述以外者係與圖15所示之引線框架LF相同之構造。若如引線框架LF1般，以包圍晶片焊墊DP之下表面DPb周圍之方式形成薄壁部LFhf，則如圖37所示，晶片焊墊DP之周邊部由密封體MR密封。藉此，可更加確實地抑制晶片焊墊DP自密封體MR脫落。
再者，若如引線框架LF1般，於複數個引腳LD各自之晶片焊墊DP側之端部形成薄壁部LFhf，則如圖37所示之半導體裝置1B，引腳LD之薄壁部LFhf由密封體MR密封。藉此，可更加確實地抑制引腳LD 自密封體MR脫落。
又例如，上述各種變化例可彼此組合。
此外，以下記述上述實施形態所記載之內容之一部分。
〔附記1〕
一種半導體裝置，其包括半導體晶片；晶片搭載部，其具有：搭載上述半導體晶片之上表面、及與上述上表面為相反側之面即下表面；複數個引腳，其等分別配置於上述晶片搭載部附近，並與上述半導體晶片電性連接；及密封體，其將上述半導體晶片與上述複數個引腳各者之一部分密封，且具有：第1密封體上表面、與上述第1密封體上表面為相反側之面即第1密封體下表面、以及於厚度方向位於上述第1密封體上表面與上述第1密封體下表面之間之複數個側面；上述複數個引腳各者具有：第1引腳上表面；第1引腳下表面，其係與上述第1引腳上表面相反側之面；第2引腳下表面，其於厚度方向，位於上述第1引腳上表面與上述第1引腳下表面之間；第1引腳側面，其於厚度方向，位於上述第1引腳下表面與上述第2引腳下表面之間，且連接於上述第1引腳下表面與上述第2引腳下表面；及第2引腳側面，其於厚度方向，位於上述第2引腳下表面與上述第1引腳上表面之間，且連接於上述第2引腳下表面與上述第1引腳上表面，位於較上述第1引腳側面更外側；上述第1引腳上表面由上述密封體覆蓋； 上述第1引腳下表面自上述密封體之上述第1密封體下表面露出；上述第1引腳側面自上述密封體之上述複數個側面中之連接於上述第1密封體下表面之第1密封體側面露出，且成為與上述第1密封體側面相同之平面；上述第2引腳側面自上述密封體之上述複數個側面中之連接於上述第1密封體上表面、位於較上述第1密封體側面更外側之第2密封體側面露出，並成為與上述第2密封體側面相同之平面；自上述第1引腳下表面側觀察時，於上述第1引腳下表面形成有凹部，其於與上述複數個引腳各自所延伸之第1方向正交之第2方向之寬度窄於上述複數個引腳各者之寬度；且自上述第1引腳下表面側觀察時，上述凹部之第1端部到達上述第1引腳側面，位於與上述凹部之上述第1端部相反側之第2端部終止於上述第1引腳下表面內。
〔附記2〕
如附記1之半導體裝置，其中自上述第1引腳下表面側觀察時，上述第1方向之上述第1引腳下表面之長度長於上述第2方向之上述第2引腳下表面之寬度；且自上述第1引腳下表面側觀察時，上述第1方向之上述凹部之長度長於上述第2方向之上述凹部之寬度。
〔附記3〕
如附記1之半導體裝置，其中上述晶片搭載部之上述下表面自上述密封體之上述第1密封體下表面露出。
〔附記4〕
如附記1之半導體裝置，其中 上述密封體具有連接於上述第1密封體側面與上述第2密封體側面之第2密封體下表面；上述複數個引腳各自之上述第2引腳下表面自上述密封體之上述第2密封體下表面露出，且成為與上述第2密封體相同之平面；該半導體裝置進而包括懸空引腳，其連結於上述晶片搭載部，且具有：第1懸空引腳上表面、及與上述第1懸空引腳上表面為相反側之面即第1懸空引腳下表面；上述懸空引腳之上述第1懸空引腳上表面至上述第1懸空引腳下表面之厚度薄於上述複數個引腳各自之上述第1引腳上表面至上述第1引腳下表面之厚度；且自上述密封體之上述第1密封體下表面側觀察時，上述懸空引腳未露出於上述密封體之上述第1密封體下表面，上述懸空引腳之上述第1懸空引腳下表面之一部分露出於上述密封體之上述第2密封體下表面。
〔附記5〕
如附記4之半導體裝置，其中於上述晶片搭載部之厚度方向，上述晶片搭載部之上述上表面之高度與上述懸空引腳之上述第1懸空引腳上表面之高度相同。
〔附記6〕
如附記1之半導體裝置，其中於上述半導體晶片之表面形成複數個電極焊墊；且上述複數個電極焊墊各者與上述複數個引腳各自之上述第1引腳上表面藉由複數根金屬導線相互電性連接。
〔附記7〕
如附記6之半導體裝置，其中 於上述複數個引腳各自之上述第1引腳上表面之連接上述金屬導線之部分形成有第2金屬膜。
〔附記8〕
如附記7之半導體裝置，其中上述第2金屬膜係由以銀為主要成分之金屬構成。
AX‧‧‧旋轉軸
BD2‧‧‧刀片(旋轉刀)
CHP‧‧‧半導體晶片
DP‧‧‧晶片焊墊(晶片搭載部、調整片)
DPb‧‧‧下表面(安裝面)
LD‧‧‧引腳
LD1‧‧‧引腳
LD2‧‧‧引腳
LDb‧‧‧下表面(安裝面、引腳下表面)
LDd‧‧‧凹部(凹槽、凹陷、凹入部)
LDg‧‧‧下表面(階差面、中間面、引腳下表面)
LDs‧‧‧側面(引腳側面)
LDt‧‧‧上表面(打線接合面、引腳上表面)
LDsg‧‧‧側面(引腳側面、內側面)
LF‧‧‧引線框架
LFc‧‧‧切割區域(切割線)
LFd‧‧‧器件區域(製品形成區域)
LFd1‧‧‧器件區域(製品形成區域)
LFd2‧‧‧器件區域(製品形成區域)
MR‧‧‧密封體(樹脂體)
MRt‧‧‧上表面(密封體上表面)
SD‧‧‧金屬膜(電鍍層、焊錫材料、焊錫膜、電鍍焊錫膜)
ST‧‧‧切口部(切削槽、階差部)
X‧‧‧方向
Z‧‧‧方向

Claims (20)

  1. 一種半導體裝置之製造方法該半導體裝置包括：第1器件區域，其包含：上表面搭載有第1半導體晶片之第1晶片搭載部，及複數個引腳，其等包含配置於上述第1晶片搭載部附近之第1引腳；及第2器件區域，其配置於上述第1器件區域之旁，且包含：上表面搭載有第2半導體晶片之第2晶片搭載部，及複數個引腳，其包含配置於上述第2晶片搭載部附近且與上述第1引腳連結之第2引腳；及密封體，其一併密封上述第1器件區域與上述第2器件區域；該製造方法包含以下步驟(a)準備引線框架，該引線框架形成有槽部，該槽部係以與於第1方向延伸之上述第1及第2引腳各者之第1引腳下表面連通之方式朝上述第1方向延伸，且與上述第1方向正交之第2方向之寬度，窄於上述第1及第2引腳各者之上述第1引腳下表面之寬度；(b)藉由使用沿上述第2方向行進之第1刀片，自上述第1引腳下表面側切削上述第1及第2引腳之連結部之一部分，而於上述第1及第2引腳之上述連結部形成切口部；(c)於上述(b)步驟之後，除去於上述槽部內形成之金屬屑；(d)於上述(c)步驟之後，以電鍍法於包含上述切口部之上述第1及第2引腳之自上述密封體露出之部分形成第1金屬膜；及(e)於上述(d)步驟之後，藉由使用沿上述第2方向行進，且其寬度窄於上述第1刀片之寬度之第2刀片，自上述第1引腳下表面側，切削上述第1及第2引腳之上述連結部之剩餘部分，而分離上述第1器件區域與上述第2器件部分；且上述(e)步驟係以上述第2刀片不與連接於上述第1及第2引腳各 者之上述第1引腳下表面，且構成上述切口部之第1引腳側面接觸之方式，切削上述剩餘部分。
  2. 如請求項1之半導體裝置之製造方法，其中上述(c)步驟係藉由自上述第1引腳下表面側對上述金屬屑噴，射壓力高於大氣壓之液體而除去上述金屬屑。
  3. 如請求項2之半導體裝置之製造方法，其中於上述(c)步驟中，於與上述第1引腳下表面平行之面內，一面使上述複數個噴嘴以複數個噴嘴之各自之前端劃出螺旋之方式旋轉，一面自上述複數個噴嘴各者噴射上述液體。
  4. 如請求項1之半導體裝置之製造方法，其中上述第1及第2引腳係藉由朝上述第2方向延伸之引腳連結部而相互連結；且上述第1刀片之寬度寬於上述引腳連結部之上述第1方向之寬度。
  5. 如請求項1之半導體裝置之製造方法，其中於上述(e)步驟之後，上述第1及第2引腳分別具有位於較上述第1引腳側面更外側之第2引腳側面；且於上述第1引腳側面上形成上述第1金屬膜，於上述第2引腳側面上不形成上述第1金屬膜。
  6. 如請求項5之半導體裝置之製造方法，其中上述第1引腳側面包含：第1邊、及於上述第2方向與上述第1邊對向之第2邊；於上述(b)步驟中於上述第1邊形成沿上述第2方向延伸之第1金屬毛刺；且於上述第2邊不形成上述第1金屬毛刺。
  7. 如請求項6之半導體裝置之製造方法，其中 上述第2引腳側面包含：第3邊、及於上述第2方向與上述第3邊對向之第4邊；於上述(e)步驟中，於上述第3邊形成沿上述第2方向延伸之第2金屬毛刺；於上述第4邊不形成上述第2金屬毛刺；且於上述(d)步驟中，對上述第1引腳下表面上、上述第1引腳側面上及上述第1金屬毛刺施以電鍍處理，且不對上述第2引腳側面上及上述第2金屬毛刺實施電鍍處理。
  8. 如請求項1之半導體裝置之製造方法，其中於上述(d)步驟中，以電解電鍍法形成上述第1金屬膜；且上述第1金屬膜係由以錫為主要成分之金屬構成。
  9. 一種半導體裝置，其包括：半導體晶片；晶片搭載部，其包含：搭載上述半導體晶片之上表面、及與上述上表面為相反側之面即下表面；複數個引腳，其等分別配置於上述晶片搭載部附近，並與上述半導體晶片電性連接；及密封體，其將上述半導體晶片與上述複數個引腳各者之一部分密封，且其包含：第1密封體上表面、與上述第1密封體上表面為相反側之面即第1密封體下表面、及於其厚度方向位於上述第1密封體上表面與上述第1密封體下表面之間之複數個側面；上述複數個引腳各者包含：第1引腳上表面；第1引腳下表面，其係與上述第1引腳上表面相反側之面；第2引腳下表面，其於厚度方向，位於上述第1引腳上表面與上述第1引腳下表面之間； 第1引腳側面，其於厚度方向，位於上述第1引腳下表面與上述第2引腳下表面之間，且連接於上述第1引腳下表面與上述第2引腳下表面；第2引腳側面，其於厚度方向，位於上述第2引腳下表面與上述第1引腳上表面之間，且連接於上述第2引腳下表面與上述第1引腳上表面，位於較上述第1引腳側面更外側；上述第1引腳上表面由上述密封體覆蓋；上述第1引腳下表面自上述密封體之上述第1密封體下表面露出；上述第1引腳側面自上述密封體之上述複數個側面中之連接於上述第1密封體下表面之第1密封體側面露出，且成為與上述第1密封體側面相同之平面；上述第2引腳側面自上述密封體之上述複數個側面中之連接於上述第1密封體上表面，位於較上述第1密封體側面更外側之第2密封體側面露出，並成為與上述第2密封體側面相同之平面；自上述第1引腳下表面側觀察時，於上述第1引腳下表面形成有凹部，其於與上述複數個引腳各自所延伸之第1方向正交之第2方向之寬度，窄於上述複數個引腳各者之寬度；自上述第1引腳下表面側觀察時，上述凹部之第1端部到達上述第1引腳側面，位於上述凹部之與上述第1端部相反側之第2端部終止於上述第1引腳下表面內；且於上述第2引腳下表面與上述第2引腳側面未形成上述凹部。
  10. 如請求項9之半導體裝置，其中上述複數個引腳各自沿上述第2方向排列配置；上述複數個引腳各自之上述第1引腳側面包含：第1邊、及於上述第2方向與上述第1邊對向之第2邊； 於上述第1邊形成沿上述第2方向延伸之第1金屬毛刺；且於上述第2邊未形成上述第1金屬毛刺。
  11. 如請求項10之半導體裝置，其中上述複數個引腳各自之上述第2引腳側面包含：第3邊、及於上述第2方向與上述第3邊對向之第4邊；於上述第3邊形成沿上述第2方向延伸之第2金屬毛刺；於上述第4邊未形成上述第2金屬毛刺；且於上述第1引腳下表面上、上述第1引腳側面上、上述第2引腳下表面上及上述第1金屬毛刺形成第1金屬膜，於上述第2引腳側面上及上述第2金屬毛刺未形成電鍍層。
  12. 如請求項11之半導體裝置，其中上述複數個引腳各者係由以銅為主要成分之金屬構成，上述第1金屬膜係由以錫為主要成分之金屬構成。
  13. 如請求項9之半導體裝置，其中自上述第1引腳下表面觀察時，上述第1方向之上述第2引腳下表面之長度，短於上述第1方向之上述第1引腳下表面之長度。
  14. 如請求項13之半導體裝置，其中自上述第1引腳下表面側觀察時，上述第1方向之上述凹部之長度，長於上述第1方向之上述第1引腳下表面之未形成上述凹部之部分的長度。
  15. 如請求項13之半導體裝置，其中上述複數個引腳各自之厚度方向之上述第1引腳側面之最厚部分之厚度，厚於上述第2引腳側面之厚度。
  16. 如請求項9之半導體裝置，其中將上述第1引腳下表面作為基準面時，至上述凹部之最深部分之距離，短於至上述第2引腳下表面之距離。
  17. 如請求項9之半導體裝置，其中上述複數個引腳各自沿上述第2方向排列配置；上述複數個引腳各自之上述第1引腳側面包含：第1邊、及於上述第2方向與上述第1邊對向之第2邊；於上述第1邊形成沿上述第2方向延伸之第1金屬毛刺；於上述第2邊不形成上述第1金屬毛刺；上述第2引腳下表面包含：第5邊、及於上述第2方向與上述第5邊對向之第6邊；於上述第5邊形成沿上述第2方向延伸之第1金屬毛刺；於上述第6邊不形成上述第1金屬毛刺；且形成於上述第1引腳側面之上述第1邊之第1金屬毛刺、與形成於上述第2引腳下表面之上述第5邊之第1金屬毛刺之延伸方向相同。
  18. 如請求項9之半導體裝置，其中上述密封體之上述第1密封體下表面之平面積，小於上述第1密封體上表面之平面積。
  19. 如請求項9之半導體裝置，其中上述密封體包含連接於上述第1密封體側面、與上述第2密封體側面之第2密封體下表面；且上述複數個引腳各自之上述第2引腳下表面自上述密封體之上述第2密封體下表面露出，且成為與上述第2密封體下表面相同之平面。
  20. 如請求項19之半導體裝置，其中上述密封體之上述第1密封體下表面之平面積、上述第2密封體下表面之平面積、及上述複數個引腳各自之上述第2引腳下表面之平面積之合計，與上述第1密封體上表面之平面積相等。
TW104102919A 2014-03-27 2015-01-28 半導體裝置之製造方法及半導體裝置 TWI645528B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2014/058815 WO2015145651A1 (ja) 2014-03-27 2014-03-27 半導体装置の製造方法および半導体装置
??PCT/JP2014/058815 2014-03-27

Publications (2)

Publication Number Publication Date
TW201537712A true TW201537712A (zh) 2015-10-01
TWI645528B TWI645528B (zh) 2018-12-21

Family

ID=53318764

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104102919A TWI645528B (zh) 2014-03-27 2015-01-28 半導體裝置之製造方法及半導體裝置

Country Status (8)

Country Link
US (1) US9601415B2 (zh)
EP (1) EP3128539B1 (zh)
JP (1) JP6356610B2 (zh)
KR (1) KR102178587B1 (zh)
CN (1) CN104685615B (zh)
HK (1) HK1208957A1 (zh)
TW (1) TWI645528B (zh)
WO (1) WO2015145651A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743778B (zh) * 2019-05-16 2021-10-21 日商Ｔｏｗａ股份有限公司 半導體裝置的製造方法
TWI750988B (zh) * 2021-01-05 2021-12-21 南茂科技股份有限公司 導線架及其運用於半導體封裝結構的製作方法

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163766B2 (en) * 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
JP6483498B2 (ja) * 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
US20160172275A1 (en) * 2014-12-10 2016-06-16 Stmicroelectronics S.R.L. Package for a surface-mount semiconductor device and manufacturing method thereof
US11195269B2 (en) * 2015-03-27 2021-12-07 Texas Instruments Incorporated Exposed pad integrated circuit package
TWI606555B (zh) * 2015-05-15 2017-11-21 尼克森微電子股份有限公司 晶片封裝結構及其製造方法
JP6156450B2 (ja) * 2015-07-15 2017-07-05 日亜化学工業株式会社 発光装置の外観検査方法
JP2017034187A (ja) * 2015-08-05 2017-02-09 ローム株式会社 半導体装置
JP7148220B2 (ja) * 2015-08-10 2022-10-05 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及びその製造方法
US9373569B1 (en) * 2015-09-01 2016-06-21 Texas Instruments Incorporation Flat no-lead packages with electroplated edges
US10727085B2 (en) * 2015-12-30 2020-07-28 Texas Instruments Incorporated Printed adhesion deposition to mitigate integrated circuit package delamination
JP6695156B2 (ja) * 2016-02-02 2020-05-20 エイブリック株式会社 樹脂封止型半導体装置
US9806043B2 (en) * 2016-03-03 2017-10-31 Infineon Technologies Ag Method of manufacturing molded semiconductor packages having an optical inspection feature
JP6840466B2 (ja) * 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
KR101747226B1 (ko) * 2016-03-16 2017-06-27 해성디에스 주식회사 반도체 패키지 기판 및 그 제조 방법
US10366948B2 (en) * 2016-03-17 2019-07-30 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US10796986B2 (en) 2016-03-21 2020-10-06 Infineon Technologies Ag Leadframe leads having fully plated end faces
US9824959B2 (en) * 2016-03-23 2017-11-21 Texas Instruments Incorporated Structure and method for stabilizing leads in wire-bonded semiconductor devices
WO2017181399A1 (en) * 2016-04-22 2017-10-26 Texas Instruments Incorporated Improved lead frame system
JP6603169B2 (ja) * 2016-04-22 2019-11-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10388616B2 (en) 2016-05-02 2019-08-20 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
JP6752639B2 (ja) 2016-05-02 2020-09-09 ローム株式会社 半導体装置の製造方法
US10083866B2 (en) * 2016-07-27 2018-09-25 Texas Instruments Incorporated Sawn leadless package having wettable flank leads
US20180122731A1 (en) * 2016-11-02 2018-05-03 Texas Instruments Incorporated Plated ditch pre-mold lead frame, semiconductor package, and method of making same
JP2018085487A (ja) * 2016-11-25 2018-05-31 マクセルホールディングス株式会社 半導体装置の製造方法および半導体装置
TWM539698U (zh) * 2016-12-29 2017-04-11 Chang Wah Technology Co Ltd 具改良式引腳的導線架預成形體
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
JP6772087B2 (ja) * 2017-02-17 2020-10-21 新光電気工業株式会社 リードフレーム及びその製造方法
JP2018139263A (ja) * 2017-02-24 2018-09-06 株式会社東芝 半導体パッケージおよびその製造方法
KR102335216B1 (ko) * 2017-04-26 2021-12-03 삼성전자 주식회사 발광소자 패키지
US11677059B2 (en) 2017-04-26 2023-06-13 Samsung Electronics Co., Ltd. Light-emitting device package including a lead frame
WO2019026917A1 (ja) * 2017-07-31 2019-02-07 大日本印刷株式会社 リードフレーム、半導体装置および半導体装置の製造方法
JP7061278B2 (ja) * 2017-08-15 2022-04-28 大日本印刷株式会社 リードフレームおよび半導体装置
US10892211B2 (en) 2017-08-09 2021-01-12 Semtech Corporation Side-solderable leadless package
US10199312B1 (en) * 2017-09-09 2019-02-05 Amkor Technology, Inc. Method of forming a packaged semiconductor device having enhanced wettable flank and structure
US10366943B2 (en) * 2017-09-16 2019-07-30 Amkor Technology, Inc. Packaged electronic device having stepped conductive structure and related methods
JP6417466B1 (ja) * 2017-11-28 2018-11-07 アオイ電子株式会社 半導体装置およびその製造方法
US11062980B2 (en) * 2017-12-29 2021-07-13 Texas Instruments Incorporated Integrated circuit packages with wettable flanks and methods of manufacturing the same
JP7037368B2 (ja) 2018-01-09 2022-03-16 ローム株式会社 半導体装置および半導体装置の製造方法
US20190252256A1 (en) * 2018-02-14 2019-08-15 Nxp B.V. Non-leaded device singulation
US10714418B2 (en) * 2018-03-26 2020-07-14 Texas Instruments Incorporated Electronic device having inverted lead pins
TWM566910U (zh) * 2018-05-04 2018-09-11 長華科技股份有限公司 具有最大可視角之吃錫凹槽的預成型導線架及其封裝元件
US11600557B2 (en) * 2018-08-21 2023-03-07 Texas Instruments Incorporated Packaged device having selective lead pullback for dimple depth control
DE212019000110U1 (de) * 2018-09-19 2020-03-05 Rohm Co., Ltd. Halbleiterbauteil
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown
JP7145414B2 (ja) * 2018-11-14 2022-10-03 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
US20200227343A1 (en) * 2019-01-11 2020-07-16 Chang Wah Technology Co., Ltd. Semiconductor device package
CN111463134A (zh) * 2019-01-18 2020-07-28 典琦科技股份有限公司 芯片封装体的制造方法
JP7338204B2 (ja) * 2019-04-01 2023-09-05 富士電機株式会社 半導体装置
JP2020194894A (ja) * 2019-05-28 2020-12-03 株式会社ディスコ デバイスチップの製造方法
US20200395272A1 (en) 2019-06-11 2020-12-17 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing a semiconductor device
US11244881B2 (en) * 2019-09-30 2022-02-08 Texas Instruments Incorporated Package terminal cavities
JP7408885B2 (ja) 2020-01-30 2024-01-09 長華科技股▲ふん▼有限公司 リードフレーム
JP7391694B2 (ja) * 2020-02-06 2023-12-05 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
US11430720B2 (en) * 2020-07-27 2022-08-30 Texas Instruments Incorporated Recess lead for a surface mount package
CN112216669B (zh) * 2020-09-10 2023-03-24 安徽龙芯微科技有限公司 一种高稳定性的封装引线框架及封装件生产方法
US11855001B2 (en) * 2020-11-04 2023-12-26 Texas Instruments Incorporated Leadless leadframe and semiconductor device package therefrom
US11430718B2 (en) * 2021-01-29 2022-08-30 Microchip Technology Incorporated Lead frames for semiconductor packages with increased reliability and related semiconductor device packages and methods
WO2022164574A1 (en) 2021-01-29 2022-08-04 Microchip Technology Incorporated Lead frames for semiconductor packages with increased reliability and related packages and methods
US20220302013A1 (en) * 2021-03-19 2022-09-22 Advanced Semiconductor Engineering Korea, Inc. Semiconductor device packages and methods of manufacturing the same
JP2023144386A (ja) * 2022-03-28 2023-10-11 Ｔｏｗａ株式会社 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置
EP4376072A1 (en) 2022-11-02 2024-05-29 STMicroelectronics S.r.l. Method of manufacturing semiconductor devices, corresponding semiconductor device, assembly and support substrate

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154663A (ja) * 1997-08-04 1999-02-26 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法
JP3877409B2 (ja) * 1997-12-26 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP2000294719A (ja) 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
TW498443B (en) * 2001-06-21 2002-08-11 Advanced Semiconductor Eng Singulation method for manufacturing multiple lead-free semiconductor packages
JP4409121B2 (ja) 2001-07-11 2010-02-03 株式会社ジーシー マウスガード用組成物
JP4672201B2 (ja) * 2001-07-26 2011-04-20 ローム株式会社 半導体装置の製造方法
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
JP4192047B2 (ja) 2003-06-26 2008-12-03 京セラ株式会社 燃料電池
US6773961B1 (en) * 2003-08-15 2004-08-10 Advanced Semiconductor Engineering Inc. Singulation method used in leadless packaging process
JP4004445B2 (ja) 2003-09-12 2007-11-07 アルス電子株式会社 半導体パッケージ及びその製造方法
US7060535B1 (en) * 2003-10-29 2006-06-13 Ns Electronics Bangkok (1993) Ltd. Flat no-lead semiconductor die package including stud terminals
JP2006179760A (ja) * 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
US7943431B2 (en) * 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
JP5259978B2 (ja) 2006-10-04 2013-08-07 ローム株式会社 半導体装置の製造方法
JP2009088412A (ja) * 2007-10-02 2009-04-23 Renesas Technology Corp 半導体装置の製造方法
US20100133693A1 (en) * 2008-12-03 2010-06-03 Texas Instruments Incorporated Semiconductor Package Leads Having Grooved Contact Areas
US20140151883A1 (en) * 2012-12-03 2014-06-05 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component and structure therefor
CN101635291B (zh) * 2009-08-21 2011-06-15 乐山-菲尼克斯半导体有限公司 一种微型封装引线框架的工艺方法
CN101697348B (zh) * 2009-10-11 2013-06-26 天水华天科技股份有限公司 一种小载体四面扁平无引脚封装件及其制备方法
JP5380244B2 (ja) * 2009-10-22 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8329509B2 (en) * 2010-04-01 2012-12-11 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
JP5479247B2 (ja) * 2010-07-06 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20120126378A1 (en) * 2010-11-24 2012-05-24 Unisem (Mauritius ) Holdings Limited Semiconductor device package with electromagnetic shielding
JP2014007287A (ja) * 2012-06-25 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法
US8841758B2 (en) * 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
US20140151865A1 (en) * 2012-11-30 2014-06-05 Thomas H. Koschmieder Semiconductor device packages providing enhanced exposed toe fillets
US9012268B2 (en) * 2013-06-28 2015-04-21 Stmicroelectronics, Inc. Leadless packages and method of manufacturing same
US20150076675A1 (en) * 2013-09-16 2015-03-19 Stmicroelectronics, Inc. Leadframe package with wettable sides and method of manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743778B (zh) * 2019-05-16 2021-10-21 日商Ｔｏｗａ股份有限公司 半導體裝置的製造方法
TWI750988B (zh) * 2021-01-05 2021-12-21 南茂科技股份有限公司 導線架及其運用於半導體封裝結構的製作方法

Also Published As

Publication number Publication date
WO2015145651A1 (ja) 2015-10-01
EP3128539A1 (en) 2017-02-08
CN104685615A (zh) 2015-06-03
CN104685615B (zh) 2018-12-21
TWI645528B (zh) 2018-12-21
KR20160136208A (ko) 2016-11-29
JP6356610B2 (ja) 2018-07-11
EP3128539B1 (en) 2020-01-08
US20160254214A1 (en) 2016-09-01
JPWO2015145651A1 (ja) 2017-04-13
HK1208957A1 (zh) 2016-03-18
US9601415B2 (en) 2017-03-21
KR102178587B1 (ko) 2020-11-13
EP3128539A4 (en) 2017-12-27

Similar Documents

Publication Publication Date Title
TWI645528B (zh) 半導體裝置之製造方法及半導體裝置
TWI587457B (zh) 樹脂密封型半導體裝置及其製造方法
JP5380244B2 (ja) 半導体装置の製造方法
JP5689462B2 (ja) 半導体装置およびその製造方法
US9368432B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
WO2017002268A1 (ja) 半導体装置の製造方法および半導体装置
JP6838104B2 (ja) 半導体装置用基板および半導体装置
JP5507344B2 (ja) 半導体装置の製造方法
JP2014007287A (ja) 半導体装置の製造方法
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
JP2012109435A (ja) 半導体装置の製造方法
JP2006344827A (ja) 半導体装置の製造方法
JP2014082385A (ja) 半導体装置の製造方法および半導体装置
JP2013143445A (ja) 半導体装置の製造方法および半導体装置
JP2014187308A (ja) 半導体装置の製造方法
JP2019145625A (ja) 半導体装置
JP2017108191A (ja) 半導体装置
JP5555065B2 (ja) 半導体装置およびその製造方法
JP4294034B2 (ja) 半導体装置
JP2013214775A (ja) 半導体装置の製造方法
JP2014236039A (ja) 半導体装置の製造方法