CN104685615A - 半导体器件的制造方法及半导体器件 - Google Patents

半导体器件的制造方法及半导体器件 Download PDF

Info

Publication number
CN104685615A
CN104685615A CN201480002245.6A CN201480002245A CN104685615A CN 104685615 A CN104685615 A CN 104685615A CN 201480002245 A CN201480002245 A CN 201480002245A CN 104685615 A CN104685615 A CN 104685615A
Authority
CN
China
Prior art keywords
aforementioned
lead
wire
sealing body
limit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480002245.6A
Other languages
English (en)
Other versions
CN104685615B (zh
Inventor
牧野耕丈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN104685615A publication Critical patent/CN104685615A/zh
Application granted granted Critical
Publication of CN104685615B publication Critical patent/CN104685615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4835—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/176—Material
    • H01L2924/177—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/17701—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/176—Material
    • H01L2924/177—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/17738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/17747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

在一个实施方式所涉及的半导体器件的制造方法中，准备以与在相邻的器件区域之间连结的第1引线和第2引线各自的下表面连通的方式形成有槽部的引线框架。然后，使用第1刀具将上述第1引线及第2引线的连结部的一部分切削后，去除在上述槽部内形成的金属屑。然后，在去除上述金属屑后，利用镀敷法在上述第1引线及第2引线的露出面上形成金属膜，之后，使用第2刀具切断第1引线及第2引线的连结部的残留部。此时，上述第2刀具以不与上述槽部接触的方式进行切断。

Description

半导体器件的制造方法及半导体器件
技术领域
本发明涉及例如作为外部端子的多个引线各自在封装的安装面侧从封固体露出这一类型的半导体器件及其制造方法。
背景技术
在美国专利第6608366号说明书(专利文献1)中，记载有多个引线各自在封装的安装面侧露出这一类型的半导体器件。另外，专利文献1所记载的多个引线各自具有形成于安装面的周缘部上的凹槽(recess)。
另外，在日本特开2000－294719号公报(专利文献2)中，记载有在多个引线的端子连接面处形成凹部，在凹部中埋入焊锡的半导体器件。
另外，在日本特开2003－19240号公报(专利文献3)中，记载有在树脂封固体的背面侧形成的引线的周缘部侧形成凹部，在凹部的内壁面形成有镀敷层的半导体器件。
另外，在日本特开2008－112961号公报(专利文献4)中，记载有下述半导体器件的制造方法，即使用划片机(dicing saw)沿划片线(dicing line)而在引线框架的框架部形成槽后，在槽中形成镀敷层，然后，利用宽度比槽窄的划片机贯穿框架部及封固树脂而进行去除。
另外，在日本特开2005－93559号公报(专利文献5)中，记载有下述半导体封装的制造方法，即在引线的外周部分形成长孔即盲孔，在对引线框架进行树脂封固后，通过将盲孔切割一半的切断线而切分开。另外，在专利文献5中记载有在半导体封装的下端面的外周部形成用于促进焊角(fillet)的角部的技术。
现有技术文献
专利文献
专利文献1：美国专利第6608366号说明书
专利文献2：日本特开2000－294719号公报
专利文献3：日本特开2003-19240号公报
专利文献4：日本特开2008－112961号公报
专利文献5：日本特开2005－93559号公报
发明内容
作为外部端子的多个引线各自在封装的安装面侧从封固体露出这一类型的半导体器件，具有例如称为QFN(Quad Flat Non-leadedpackage)的半导体器件。QFN与例如QFP(Quad Flat Package)这种多个引线从封固体的侧面突出的半导体器件相比，从能够降低半导体器件的安装面积这一点来说是有利的。
但是，在将QFN搭载于安装衬底上时，存在难以识别安装后的各引线的连接状态的课题。作为针对该课题的对策，具有在多个引线的各自的下表面的周缘部处形成凹部的方法。在此情况下，由于作为接合材料的焊锡易于从凹部向引线侧面的外侧延伸而形成倒角状，所以提高了各引线的连接状态的识别性。
另外，作为提高QFN的制造效率的技术，具有下述制造技术，即，以同时覆盖多个器件区域的方式形成封固体，然后，通过利用称为划片刀的旋转刀具实施切削加工，从而切断出多个器件区域。该方法称为批量封固(Block Molding)方式或MAP(Mold Array Process)方式，通过增加从一个引线框架中能够取得的产品数量，能够提高制造效率。
但是，本申请的发明人在对通过批量封固方式制造在多个引线的各自的周缘部形成凹部的QFN的方法进行研究时，发现在切削加工时产生的金属屑易于积存在凹部内。
其它课题和新技术特征可以根据本说明书的记述及附图明确。
在一个实施方式所涉及的半导体器件的制造方法中，准备有下述引线框架，即，以将在相邻的器件区域之间所连结的第1引线和第2引线各自的下表面连通的方式形成有槽部。然后，在使用第1刀具将上述第1引线及第2引线的连结部的一部分切掉后，去除在上述槽部内形成的金属屑。然后，在去除上述金属屑后，利用镀敷法在上述第1引线及第2引线的露出面上形成金属膜后，使用第2刀具切断第1引线及第2引线的连结部的剩余部分。此时，上述第2刀具以不与上述槽部接触的方式进行切断。
发明的效果
根据上述的一个实施方式，能够提高半导体器件的可靠性。
附图说明
图1是作为一个实施方式的半导体器件的俯视图。
图2A是图1所示的半导体器件的仰视图。
图2B是将图1所示的多个引线中的一部分放大表示的放大俯视图。
图3是图2A所示的引线周边的放大立体图。
图4是表示在去除了图1所示的封固体的状态下的半导体器件的内部构造的俯视图。
图5是沿图1的A－A线的剖面图。
图6是沿图4的A－A线的剖面图。
图7是表示在图5所示的安装半导体器件的安装衬底的安装面上涂覆了接合材料的状态的放大剖面图。
图8是表示图7所示的安装衬底的安装面侧的放大俯视图。
图9是表示在图7所示的安装衬底上配置有图5所示的半导体器件的状态的放大剖面图。
图10是表示将图9所示的接合材料加热而将引线与接合区(land)接合的状态的放大剖面图。
图11是示意地表示图10所示的安装构造体的外观检查工序的结构的说明图。
图12是表示图1所示的半导体器件的组装流程的说明图。
图13是表示图12的引线框架准备工序中所准备的引线框架的整体构造的俯视图。
图14是图13所示的多个器件区域中的2个器件区域周边的放大俯视图。
图15是表示图14所示的引线框架的安装面侧的平面的放大俯视图。
图16是图15的A部的放大俯视图。
图17是沿图16的A－A线的放大剖面图。
图18是表示在图14所示的芯片托盘(die pad)上经由接合材料搭载有半导体芯片的状态的放大俯视图。
图19是沿图18的A－A线的放大剖面图。
图20是表示将图18所示的半导体芯片和多个引线经由导线电连接的状态的放大俯视图。
图21是沿图20的A－A线的放大剖面图。
图22是表示在图20所示的引线框架的器件区域形成有封固体的状态的俯视图。
图23是沿图22的A－A线的放大剖面图。
图24是表示在封固工序中，在成型模具内配置有引线框架的状态的剖面图。
图25是将图22所示的引线框架的安装面侧中的引线及悬垂引线的周边放大表示的放大俯视图。
图26是表示对图25所示的引线框架实施切削加工而形成切入部的状态的放大俯视图。
图27是沿图26的A－A线的放大剖面图。
图28是沿图26的B－B线的放大剖面图。
图29是表示向图27所示的金属屑喷射加压清洗水的状态的放大剖面图。
图30是示意地表示图29所示的喷嘴的俯视观察下的移动方向的放大俯视图。
图31是表示在图26所示的引线及芯片托盘的露出面上形成金属膜的状态的放大剖面图。
图32是表示利用电解镀敷法的镀敷工序的概要的说明图。
图33是表示将图29所示的引线框架按每个器件区域单片化后的状态的放大剖面图。
图34是将图12所示的单片化工序中切断引线及悬垂引线后的状态进行放大表示的放大俯视图。
图35是表示对于图3的变形例的放大立体图。
图36是表示对于图15的变形例的引线框架的安装面侧的放大俯视图。
图37是使用图36所示的引线框架制造的半导体器件的剖面图。
具体实施方式
(本申请中的记载方式·基础用语·用法的说明)
在本申请中，实施方式的记载根据需要，为了方便而划分为多个章节等进行记载，但在除特别明示并非如此的情况之外，它们不是彼此独立的单独部分，不论记载的前后，单个例子的各部分中，一方为另一方的局部详细、或为其一部分或整体的变形例等。另外，作为原则，相同的部分省略重复的说明。另外，实施方式中的各构成要素除没有特别明示并非如此的情况、在理论上限定为该数的情况和根据前后文明显不是这样的情况之外，并非是必须的。
相同地，在实施方式等的记载中，针对材料、组分等，即使记载为“由A构成的X”等，除特别明示并非如此的情况和根据前后文能够明确不是这样的情况之外，并不排除含有除A之外的要素。例如，对于成分而言，是指“含有A作为主要成分的X”的意思。例如，“硅部件”等并非限定为纯硅，当然也包括硅锗(SiGe)合金和其它以硅为主要成分的多元合金、含有其它添加物等的材料。另外，对于镀金、Cu层、镀镍等，除特别明示的情况之外，也都不仅包括纯物质，还分别包括以金、Cu、镍等作为主要成分的材料。
此外，在言及特定数值、数量时，除特别明示并非如此的情况、在理论上限定为该数的情况和根据前后文明显不是这样的情况之外，既可以是超过该特定数值的数值，也可以是不足该特定数值的数值。
另外，在实施方式的各图中，对于相同或等同的部分以相同或类似的标号或附图标记进行表示，原则上不重复进行说明。
另外，在本申请中，存在使用上表面或下表面这些用语的情况，但在半导体封装的安装方式中存在各种方式，因此，存在下述情况：在安装半导体封装后，例如上表面配置在下表面的下方。在本申请中，将半导体芯片的元件形成面侧的平面记载为表面，将表面的相对侧的面记载为背面。另外，将布线衬底的芯片搭载面侧的平面记载为上表面或表面，将位于上表面相对侧的面记载为下表面。
另外，在附图中，在变得复杂的情况或与空隙之间的区别明确的情况下，即使是剖面，也存在省略阴影等的情况。与此相关联，在根据说明等可以明确的情况等下，即使是俯视下闭塞的孔，也存在省略背景的轮廓线的情况。此外，即使不是剖面，为了明示并非空隙这一情况或为了明示区域的边界，也存在添加阴影或点阵图形的情况。
在下面的实施方式中，作为外部端子的多个引线在封固体的下表面(安装面)从封固体露出的半导体器件的例子，说明适用于QFN类型的半导体器件的实施方式。
<半导体器件>
首先，使用图1～图6说明本实施方式的半导体器件1的构成概要。图1是本实施方式的半导体器件的俯视图，图2A是图1所示的半导体器件的仰视图。另外，图2B是对图2A所示的多个引线中的一部分进行放大表示的放大俯视图。另外，图3是图2A所示的引线的周边的放大立体图。另外，图4是在去除了图1所示的封固体的状态下表示半导体器件的内部构造的俯视图。另外，图5是沿图1的A－A线的剖面图。另外，图6是沿图4的A－A线的剖面图。
本实施方式的半导体器件1具有芯片托盘(芯片搭载部、接合片)DP(参照图2A、图4及图5)、和在芯片托盘DP上经由芯片接合材料DB(参照图4及图5)搭载的半导体芯片CHP(参照图4及图5)。另外，半导体器件1具有：配置在半导体芯片CHP(芯片托盘DP)周围的多个引线(端子、外部端子)LD、以及将半导体芯片CHP的多个焊盘(电极、焊垫)PD(参照图4及图5)及多个引线LD分别进行电连接的多个导线(导电性部件)BW(参照图4及图5)。另外，在芯片托盘DP上连结(连接)有多个悬垂引线TL。另外，半导体器件1具有将半导体芯片CHP、多个导线BW及多个引线LD的一部分封固的封固体(树脂体)MR。
<外观构造>
首先，说明半导体器件1的外观构造。图1所示的封固体(树脂体)MR的俯视形状为四边形。封固体MR具有上表面(封固体上表面)MRt、与该上表面MRt为相对侧的下表面(背面、安装面、封固体下表面)MRb(参照图2A)、以及位于该上表面MRt和下表面MRb之间的侧面(封固体侧面)MRs。在图5所示的例子中，侧面MRs与上表面MRt及下表面MRb正交。
另外，如图2A所示，在半导体器件1的下表面(安装面)、换言之封固体MR的下表面MRb的周缘部形成有阶梯部GP。阶梯部GP在封固体MR的下表面MRb的周缘部上在整周范围内连续地形成。阶梯部GP的结构也可以以下述表示。即，封固体MR具有与侧面MRs相连且位于下表面MRb和上表面MRt(参照图1)之间(详细地说为其间的高度)的下表面(阶梯面、中间面)MRg。另外，在侧面MRs的内侧具有与下表面MRb和下表面MRg相连的侧面MRsg(参照图3)。详细内容在后面记述，阶梯部GP是在半导体器件1的制造工序中利用旋转刀具实施切削加工而形成的切削槽的一部分。因此，图2A所示的封固体MR的下表面MRb的平面面积小于图1所示的上表面MRt的平面面积。
另外，详细内容在后面记述，本实施方式的半导体器件1是在形成将多个器件区域一起覆盖的封固体MR后，使用旋转刀具进行单片化的批量封固方式的半导体封装。将这种半导体封装称为MAP(MultiArray Package)型的半导体器件。MAP型的半导体器件的情况下，封固体MR的多个侧面MRs各自成为切削加工面，与上表面MRt正交。另外，图2A所示的下表面MRb的平面面积、下表面MRg的平面面积和引线LD的下表面LDg的平面面积的合计与图1所示的封固体MR的上表面MRt的平面面积相同。此外，上述“平面面积相同”是指平面面积为同等程度，并不排除由于加工精度等的影响而产生微小误差的情况。
另外，图2A所示，在半导体器件1中，沿封固体MR的各边(侧面MRs)分别配置有多个引线LD。多个引线LD各自由金属材料构成，在本实施方式中例如由以铜(Cu)为主要成分的金属构成。
多个引线LD各自具有被封固体MR覆盖的上表面(引线上表面)LDt(参照图5)、和下表面(引线下表面)LDb，该下表面(引线下表面)LDb是上表面LDt的相对侧的面，在封固体MR的下表面MRb从封固体MR露出。
另外，在图2B所示的从下表面LDb侧平面观察下，多个引线LD各自具有：与多个引线LD排列的排列方向相同方向的宽度方向DW、以及与宽度方向DW正交的延伸方向DL。此外，如图2A所示，在沿封固体MR的各边(侧面MRs)分别配置有多个引线LD的情况下，与引线LD排列的边对应地，延伸方向DL和宽度方向DW不同。另外，在图2B所示的例子中，引线LD的延伸方向DL上的下表面LDb的长度与引线LD的宽度方向DW上的下表面LDb的长度相比更长。例如，延伸方向DL上的下表面LDb的长度为0.35mm。与此相对，宽度方向DW上的下表面LDb的长度为0.25mm。
另外，如图3所示，在多个引线LD形成有构成阶梯部GP的一部分的下表面(阶梯面、中间面、引线下表面)LDg。图3所示的例子中，多个引线LD各自具有与最靠近周缘部侧的侧面(引线侧面)LDs相连，且在厚度方向上位于下表面LDb和上表面LDt(参照图5)之间的下表面LDg。另外，在图3所示的例子中，下表面LDg以朝向与下表面LDb相同方向(Z方向)的方式形成。另外，图3所示的例子中，侧面LDs以与下表面LDb所朝向的方向正交的方向(在图3中为Y方向)的方式形成。另外，如图3所示，引线LD的侧面LDs并没有被金属膜SD覆盖，露出了基底金属。
另外，多个引线LD分别在侧面LDs的内侧具有与下表面LDb和下表面LDg相连的侧面(引线侧面)LDsg。换言之，在从引线LD的下表面LDb侧观察时，侧面LDs位于侧面LDsg的外侧。图3所示的例子中，侧面LDsg以朝向与侧面LDs相同的方向(在图3中为Y方向)，换言之，朝向与下表面LDb所朝向的方向正交的方向(在图3中为Y方向)的方式形成。
另外，如上述所示，阶梯部GP是使用旋转刀具实施切削加工而形成的切削槽的一部分。由此，引线LD的下表面LDg从封固体MR的下表面MRg露出，且位于与下表面MRg同一平面。另外，引线LD的侧面LDsg从封固体MR的下表面MRg露出，且位于与下表面MRg同一平面。另外，详细内容在后面记述，引线LD的侧面LDs及封固体MR的侧面MRs是在半导体器件1的制造工序中使用旋转刀具实施切削加工而在使半导体器件1单片化时同时形成的面。由此，引线LD的侧面LDs和封固体MR的侧面MRs处于同一平面。
此外，上述的“同一平面”是指在两个面之间不存在阶梯，为平坦状态的情况。但是，由于利用旋转刀具进行切削加工时的力的施加方法不同，有时也在两个平面之间会产生并不想产生的阶梯。由此，上述“同一平面”是指在两个面之间不存在有意形成的阶梯，为平坦状态的情况。另外，在图3所示的多个引线LD从封固体MR露出的露出面中，除侧面LDs以外的各个面上形成有金属膜SD。由此，严格地说，引线LD的露出面和封固体的表面之间存在与金属膜SD的膜厚对应的微小阶梯。上述“同一平面”还包括在两个表面之间形成有与金属膜SD的膜厚对应的阶梯的情况。
另外，如图2B及图3所示，多个引线LD各自具有在下表面LDb侧形成的凹部(凹槽、窝部、凹陷部)LDd。在从引线LD的下表面LDb侧观察时，凹部LDd的宽度(图2示出的引线LD的宽度方向DW上的开口长度)与多个引线LD的宽度相比更窄。凹部LDd形成于引线LD的宽度方向DW(参照图2B)的中央部分。换言之，在从下表面LDb侧观察时，下表面LDb具有沿引线LD的延伸方向DL(参照图2B)延伸且彼此相对的边FbS1和边FbS2，凹部LDd形成于边FbS1和边FbS2之间。因此，在引线LD的宽度方向DW(参照图2B)上，在凹部LDd的两侧形成有具有凹部LDd的内侧面的壁部LDw。
另外，如图3所示，凹部LDd形成在引线LD的延伸方向DL(参照图2B)的与中央部相比的周缘部侧，即侧面LDs侧。另外，侧面LDsg中与凹部LDd重叠的部分开口。换言之，在从引线LD的下表面LDb侧观察时，凹部LDd的一侧端部(封固体MR的周缘部侧的端部)到达构成阶梯部GP的侧面LDsg。另外，凹部LDd的另一侧的端部(距离封固体MR的周缘部较远侧的端部)在引线LD的下表面LDb内终结。
详细内容在后面记述，在引线LD的安装面的周缘部上，形成侧面LDsg的一部分开口那样的凹部LDd，从而在将半导体器件安装于安装衬底上后，能够容易地判断开口部内是否填满焊锡，由此，能够提高安装后的检查效率。另外，在引线LD的安装面的周缘部上形成凹部LDd，从而增加了引线LD的进行锡焊的安装面的表面积，由此，能够提高引线LD和安装衬底侧的端子之间的连接强度。另外，通过凹部LDd的位于周缘部相对侧的端部在引线LD的下表面LDb内终结，从而能够抑制在制造工序中，封固体MR的原料即树脂流入到凹部LDd内。
另外，图2B所示的例子中，引线LD的延伸方向DL上的凹部LDd的长度与引线LD的宽度方向DW上的凹部LDd的长度相比更长。例如，延伸方向DL上的凹部LDd的长度为0.20mm。与此相对，宽度方向DW上的凹部LDd的长度为0.15mm。
另外，如上述所示，多个引线LD各自具有的多个面中的一部分成为从封固体MR露出的露出面。这些露出面中的下表面LDb、凹部LDd的内表面、阶梯部GP的侧面LDsg及阶梯部GP的下表面LDg上，形成有金属膜(镀层、焊锡材料、焊锡膜、镀敷焊锡膜)SD。另一方面，引线LD的从封固体MR露出的露出面中的侧面LDs上，没有形成金属膜SD。这样的构造是由于半导体器件1的制造方法而形成的构造。即，基于形成金属膜SD的工序和形成各露出面的工序的工序顺序，规定了是否形成金属膜SD。
金属膜SD是例如通过镀敷法形成的镀敷膜，详细地说是通过电解镀敷法形成的电解镀敷膜。另外，例如金属膜SD例如由焊锡材料构成，在将引线LD与后述的安装衬底侧的端子接合时作为接合材料起作用。详细地说，金属膜SD实质上不含铅(Pb)，是由所谓无铅焊锡构成的，例如是仅有锡(Sn)、或者锡-铋(Sn－Bi)或锡-铜-银(Sn-Cu-Ag)等以锡作为主要成分的金属材料。在这里，无铅焊锡是指铅(Pb)含量为0.1wt％以下的材料，该含量是以RoHS(Restrictionof Hazardous Substances)指令的基准而确定的。下面，在本实施方式中，在对焊锡或焊锡成分进行说明的情况下，除特别明示并非如此的情况之外，均指无铅焊锡。
上述引线LD从封固体MR露出的露出面中，除侧面LDs之外的各个面(下表面LDb、凹部LDd的内表面、阶梯部GP的侧面LDsg、及阶梯部GP的下表面LDg)是在形成作为镀敷膜的金属膜SD之前形成的面。因此，在下表面LDb、凹部LDd的内表面、阶梯部GP的侧面LDsg、及阶梯部GP的下表面LDg上形成有金属膜SD。另一方面，侧面LDs是在形成作为镀敷膜的金属膜SD后通过使用旋转刀具进行的切削加工而形成的面。因此，侧面LDs上不形成镀敷膜。这样，通过在形成镀敷膜后切断金属部件的一部分的方式进行制造的情况下，作为镀敷膜的制造方法可以采用电解镀敷法。
另外，如图3所示，在多个引线LD各自中沿封固体MR的侧面MRsg形成有金属毛刺Mbr1，沿下表面MRg形成金属毛刺Mbr2，沿侧面MRs形成金属毛刺Mbr3。金属毛刺Mbr1以从构成引线LD的侧面LDsg的外缘的多个边中的一个边延伸的方式形成。
详细地说，沿多个引线LD的排列方向(图3的例子中为X方向)，引线LD的侧面LDsg具有彼此相对的边FS1和边FS2。另外，在侧面LDsg的边FS1上形成有沿X方向延伸的金属毛刺Mbr1，在边FS2上没有形成金属毛刺Mbr1。该金属毛刺Mbr1是在形成阶梯部GP时，使用旋转刀具实施切削加工时产生的。在利用旋转刀具切削金属时，在旋转刀具的行进方向上被切削的金属的一部分被拖拽而形成金属毛刺Mbr1。在图3所示的例子中，可知旋转刀具是从侧面LDsg的边FS2向边FS1的方向进行旋转的。该金属毛刺Mbr1主要是构成边FS1侧的壁部LDw的金属被拖拽而形成的。
另一方面，如果旋转刀具从边FS2朝向边FS1旋转，则边FS2侧的壁部LDw的金属被拖拽而形成金属屑，积存在凹部LDd内。详细内容在后面记述，在本实施方式中，在去除积存在凹部LDd内的金属屑后形成金属膜SD。由此，完成的半导体器件1的引线LD的侧面LDsg的边FS2侧及凹部LDd内没有形成金属毛刺Mbr1，得到图3所示的半导体器件1。
另外，沿多个引线LD的排列(在图3的例子中为X方向)，引线LD的下表面LDg具有彼此相对的边FS3和边FS4。另外，在下表面LDg的边FS3上形成有沿X方向延伸的金属毛刺Mbr2，在边FS4上没有形成金属毛刺Mbr2。该金属毛刺Mbr2与上述金属毛刺Mbr2相同地，是在形成阶梯部GP时由旋转刀具拖拽引线LD的金属而产生的。由此，金属毛刺Mbr2的延伸方向与金属毛刺Mbr1的延伸方向相同。
另外，沿多个引线LD的排列方向(在图3的例子中为X方向)，引线LD的侧面LDs具有彼此相对的边FS5和边FS6。另外，在侧面LDs的边FS5上形成沿X方向延伸的金属毛刺Mbr3，在边FS6上未形成金属毛刺Mbr3。该金属毛刺Mbr3与上述金属毛刺Mbr1或金属毛刺Mbr2不同，是在形成阶梯部GP后，使用与形成阶梯部用(形成切入部用)相比切削加工宽度更窄的旋转刀具进一步实施切削加工而产生的。换言之，金属毛刺Mbr3是在切断多个器件区域的单片化工序中所使用的单片化用的旋转刀具的行进方向上被切削的金属的一部分被拖拽而形成的。由此，在图3所示的例子中，金属毛刺Mbr3的延伸方向与金属毛刺Mbr1、Mbr2的延伸方向相同，但作为变形例，也存在金属毛刺Mbr3的延伸方向与金属毛刺Mbr1、Mbr2的延伸方向为相反方向的情况。
另外，详细内容在后面记述，在本实施方式中，在形成阶梯部GP，以覆盖阶梯部的方式形成金属膜SD后，进行使侧面LDs露出的单片化工序。因此，在金属毛刺Mbr1、Mbr2上形成镀敷膜，在金属毛刺Mbr3上没有形成镀敷膜。
此外，在图3中，为了容易判断金属毛刺Mbr1、Mbr3的形成位置等地示出，描绘了较大的金属毛刺Mbr1、Mbr2、Mbr3。但是，在半导体器件1的制造工序中，通过清洗，能够去除大部分金属毛刺Mbr1、Mbr2、Mbr3。由此，如图3所示，与残留有较大金属毛刺Mbr1、Mbr2、Mbr3的情况相比，残留一部分毛刺Mbr1、Mbr2、Mbr3的情况较多。
另外，从提高半导体器件1的安装可靠性的观点出发，优选引线LD的露出面的大部分由金属膜SD覆盖。例如，在本实施方式中，通过减少没有被金属膜SD覆盖的侧面LDs的面积，使得图3所示的侧面LDsg的最厚部分(没有形成凹部LDd的部分)的厚度比侧面LDs的厚度厚。在图3所示的例子中，侧面LDsg的最厚部分的厚度形成为，相对于引线LD整体的厚度(从图5所示的上表面LDt至下表面LDb的距离)为其3/4以上。例如，在引线LD的整体厚度为0.2mm时，侧面LDsg的最厚部分的厚度为0.15mm左右，侧面LDs的厚度为0.05mm左右。
另外，详细内容在后面记述，在本实施方式，通过设置图3所示的阶梯部GP，在使侧面LDs露出的单片化工序中，使得旋转刀具不与凹部LDd接触，从而防止在凹部LDd内产生金属屑。因此，优选阶梯部GP的深度大于凹部LDd的深度。在本实施方式中，在将引线LD的下表面LDb作为基准面时，从基准面至凹部LDd的最深部分(底面)为止的距离，与从基准面至下表面LDg为止的距离相比更短。因此，能够防止在使侧面LDs露出的单片化工序中旋转刀具与凹部LDd接触。
上述阶梯部GP和凹部LDd之间的关系能够通过下述表现。即，如图3所示，凹部LDd没有形成在下表面LDg及侧面LDs上。只要在使侧面LDs露出的单片化工序中能够防止旋转刀具与凹部LDd接触，就成为如图3所示那样凹部LDd未形成在下表面LDg及侧面LDs上。
另外，如图2B所示，在从下表面LDb侧观察时，引线LD的延伸方向DL上的下表面LDg的长度与引线LD的延伸方向DL上的下表面LDb的长度相比较短。从使侧面LDs露出的单片化工序中防止旋转刀具与凹部LDd接触的观点出发，Y方向上的下表面LDg的长度只要是考虑了利用旋转刀具进行加工的加工精度的长度，则较短也可以。另一方面，从增加引线LD的安装面的露出面积而提高安装强度的观点出发，优选增加凹部LDd的长度。由此，如图2B所示，引线LD的延伸方向DL上的下表面LDg的长度只要小于引线LD的延伸方向DL上的下表面LDb的长度，就能够提高安装强度，且防止旋转刀具与凹部LDd接触。
另外，如图2B所示，在从下表面LDb侧观察时，引线LD的延伸方向DL上的凹部LDd的长度与引线LD的延伸方向DL上的下表面LDb中没有形成凹部LDd的部分的长度相比更长。如上述所示，凹部LDd的远离周缘部一侧的端部在引线LD的下表面LDb内终结。由此，在制造工序中，能够抑制封固体MR的原料即树脂流入到凹部LDd内。详细内容在后面记述，在形成封固体MR的工序中，只要凹部LDd的周围被下表面LDb围绕，就能够抑制封固体MR的原料即树脂流入。由此，如图2B所示，引线LD的延伸方向DL上的凹部LDd的长度与引线LD的延伸方向DL上的下表面LDb的没有形成凹部LDd的部分的长度相比更长的情况下，能够提高安装强度，且抑制封固体MR的原料即树脂流入。
然后，如图2A所示，芯片托盘(芯片搭载部、接合片)DP的下表面DPb在封固体MR的下表面MRb从封固体MR露出。即，半导体器件1是芯片托盘露出型(接合片露出型)的半导体器件。另外，芯片托盘DP由与封固体MR相比导热率更高的金属材料构成，在本实施方式中，例如由以铜(Cu)为主要成分的金属构成。这样，芯片托盘露出型的半导体器件的导热率高于封固体MR，通过例如使铜(Cu)等金属材料(芯片托盘DP)露出，与芯片托盘DP未露出的半导体器件相比，能够提高封装的散热性。另外，在图2A所示的例子中，在芯片托盘DP的下表面DPb形成有在安装时作为接合材料起作用的金属膜SD，覆盖上述基材的下表面。金属膜SD如上述所示是例如通过镀敷法(详细地说是电解镀敷法)形成镀敷膜(焊锡膜、电解镀敷膜)。
另外，如图2A所示，半导体器件1在封固体MR的角部MRk(侧面MRs的交点)附近，悬垂引线TL的一部分从封固体MR露出。详细地说，如图4所示，悬垂引线TL的一侧端部与芯片托盘DP连接。另一方面，悬垂引线TL的另一侧端部如图4所示，在角部MRk附近向两个方向分支，如图2A所示在封固体MR的周缘部处从封固体MR露出。
由于悬垂引线TL是与芯片托盘DP一体形成的，所以悬垂引线TL由与芯片托盘DP相同的金属材料构成。在本实施方式中，例如由以铜(Cu)为主要成分的金属构成。另外，在图2A所示的本实施方式中，以包围封固体MR的下表面MRb侧的周缘部的方式，形成有阶梯部GP。由此，悬垂引线TL的露出部TL2(参照图6)的下表面(悬垂引线下表面)TLb2的一部分，在阶梯部GP处从封固体MR露出。另外，图2A所示，在悬垂引线TL的露出部的下表面TLb2形成有金属膜SD。
<内部构造>
下面，说明半导体器件1的内部构造。如图4所示，芯片托盘DP的上表面(芯片搭载面)DPt的平面形状由四边形构成。在本实施方式中例如为正方形。另外，图4所示的例子中，与半导体芯片CHP的外形尺寸(背面CPb的平面尺寸)相比，芯片托盘DP的外形尺寸(平面尺寸)较大。像这样，将半导体芯片CHP搭载于具有比其外形尺寸更大的面积的芯片托盘DP上，使芯片托盘DP的下表面DPb从封固体MR露出，从而能够提高散热性。
另外，如图4所示，在芯片托盘DP上搭载有半导体芯片CHP。半导体芯片CHP搭载于芯片托盘DP的中央。如图5所示，半导体芯片CHP在背面CPb与芯片托盘DP的上表面DPt相对的状态下，经由芯片接合材料(粘结材料)DB搭载于芯片托盘DP上。即，利用使形成有多个焊盘PD的表面(主面)CPt的相对面(背面CPb)与芯片搭载面(上表面DPt)相对的所谓面朝上安装方式进行搭载。该芯片接合材料DB是将半导体芯片CHP进行芯片接合时的粘接材料。作为芯片接合材料DB，例如可以使用树脂粘接材料、在树脂材料中含有由银(Ag)等构成的金属粒子的导电性粘接材料、或者焊锡材料等。在使用焊锡材料作为芯片接合材料DB的情况下，在以提高熔点为目的时，有时使用含铅的焊锡材料。
如图4所示，搭载于芯片托盘DP上的半导体芯片CHP的俯视形状为四边形。另外，如图5所示，半导体芯片CHP具有表面(主面、上表面)CPt、位于表面CPt相对侧的背面(主面、下表面)CPb、以及位于该表面CPt和背面CPb之间的侧面CPs。并且，如图4及图5所示，在半导体芯片CHP的表面CPt上形成多个焊盘(焊垫)PD，在本实施方式中，多个焊盘PD沿表面CPt的各边形成。另外，虽然省略图示，但半导体芯片CHP的主面(详细地说，是设置于半导体芯片CHP的基材(半导体衬底)上表面的半导体元件形成区域)上形成有多个半导体元件(电路元件)。另外，多个焊盘PD经由在配置于半导体芯片CHP内部(详细地说，位于表面CPt和未图示的半导体元件形成区域之间)的布线层上形成的布线(省略图示)，与该半导体元件电连接。
半导体芯片CHP(详细地说为半导体芯片CHP的基材)例如由硅(Si)构成。另外，在表面CPP上形成覆盖半导体芯片CHP的基材及布线的绝缘膜，多个焊盘PD的各自的表面在形成于该绝缘膜上的开口部处从绝缘膜露出。另外，该焊盘PD由金属形成，在本实施方式中例如由铝(Al)或以铝(Al)为主体的合金层形成。
另外，如图4所示，在半导体芯片CHP的周围(详细地说为芯片托盘DP的周围)配置有例如由与芯片托盘DP相同的铜(Cu)构成的多个引线LD。并且，形成于半导体芯片CHP的表面CPt的多个焊盘(焊垫)PD经由多个引线LD、多个导线(导电性部件)BW而彼此电连接。导线BW例如由金(Au)或铜(Cu)形成，导线BW的一侧端部与焊盘PD接合，另一侧端部与引线LD的上表面LDt的接合区域接合。另外，如图4及图5所示，在引线LD的上表面LDt的接合区域(与导线BW连接的部分)形成有金属膜(镀敷、镀敷膜)BM。金属膜BM例如由以银(Ag)为主要成分的金属形成。作为对于本实施方式的变形例，也可以不形成图5所示的金属膜BM，而是在引线LD的上表面LDt的接合区域直接与导线BW接合。如本实施方式所示，只要在引线LD(内引线部)的接合区域(导线接合区域)的表面形成由银(Ag)构成的金属膜BM，就能够提高导线BW和引线LD的连接部分处的连接强度。
另外，如图5所示，引线LD具有：由封固体MR封固的上表面(导线接合面、引线上表面)LDt、以及位于上表面LDt的相对侧且在封固体MR的下表面MRb从封固体MR露出的下表面(安装面、引线下表面)LDb。另外，引线LD在外周侧具有侧面LDs。另外，如上述所示，引线LD具有与侧面LDs相连且位于下表面LDb和上表面LDt之间的下表面(阶梯面、中间面)LDg。另外，在侧面LDs的内侧具有与下表面LDb和下表面LDg相连的侧面LDsg。
另外，如图4所示，在芯片托盘DP上连接(连结)有多个悬垂引线TL。多个悬垂引线TL的各自的一侧端部与俯视下为四边形的芯片托盘DP的角部(角)连接。另外，多个悬垂引线TL的各自的另一侧端部向封固体MR的角部MRk延伸，在角部MRk附近向两个方向分支。
另外，如图6所示，在悬垂引线TL的一部分(封固部TL1)，从下表面侧实施半蚀刻处理，下表面侧由封固体MR封固。换言之，悬垂引线TL的上表面TLt至下表面TLb1为止的厚度，与图5所示的引线LD的上表面LDt至下表面LDb为止的厚度相比较薄。因此，如图2A所示，在从封固体MR的下表面MRb侧观察时，在封固体MR的下表面MRb悬垂引线TL未露出。即，通过悬垂引线TL的一部分(封固部TL1)由封固体MR封固，从而能够将悬垂引线TL固定在封固体MR上，因此，能够防止悬垂引线TL从封固体MR脱落。
但是，在图2A所示那样在封固体MR的下表面MRb周围，在整周范围内形成有阶梯部GP。因此，悬垂引线TL的一部分(图6所示的露出部TL2)也构成阶梯部GP的一部分。悬垂引线TL的露出部TL2在形成阶梯部GP时，悬垂引线TL的下表面侧被切削加工，悬垂引线TL的下表面TLb2从封固体MR露出。另外，在悬垂引线TL的下表面TLb2上形成金属膜SD。
另外，如上述所示，悬垂引线TL是从下表面侧通过半蚀刻处理而形成的，所以图6所示的悬垂引线TL的上表面TLt的高度在封固部TL1和露出部TL2为相同高度。另外，悬垂引线TL的上表面TLt的高度与芯片托盘DP的上表面DPt的高度相同。另外，图6所示的悬垂引线TL的上表面TLt的高度与图5所示的引线LD的上表面LDt的高度相同。
<半导体器件的安装方法>
下面，针对将使用图1～图5说明的半导体器件向安装衬底安装的方法的例子进行说明。图7是表示在安装图5所示的半导体器件的安装衬底的安装面上涂覆接合材料的状态的放大剖面图。另外，图8是表示图7所示的安装衬底的安装面侧的放大俯视图。另外，图9是表示在图7所示的安装衬底上配置有图5所示的半导体器件的状态的放大剖面图，图10是表示将图9所示的接合材料加热而将引线和接合区接合的状态的放大剖面图。
此外，在图8中，为了显示安装衬底MB侧的接合区LNDa而示出涂覆图7所示的接合材料SP之前的状态。
在本实施方式所说明的半导体器件的安装方法中，首先准备图7及图8所示的安装衬底MB(衬底准备工序)。安装衬底(母板、布线衬底)MB具有作为电子部件搭载面的上表面(搭载面)MBt，使用图1～图5说明的半导体器件1搭载于上表面MBt上。在上表面MBt上配置有作为安装衬底侧的端子的多个接合区(端子)LND。在图8所示的例子中，安装衬底MB具有多个接合区(引线连接用端子)LNDa及接合区(芯片托盘连接用端子)LNDb。上表面MBt被绝缘膜(阻焊膜)SRm覆盖，绝缘膜SRm在与多个接合区LND重合的位置处形成开口部，在该开口部，多个接合区LND从绝缘膜SRm露出。
然后，如图7所示，在设置于安装衬底MB的上表面MBt的多个接合区LND上分别配置(涂覆)接合材料SP(接合材料配置工序)。在图7所示的例子中，接合材料SP为称为膏状焊锡(或糊状焊锡)的焊锡材料。膏状焊锡中含有作为导电性接合材料的焊锡成分、以及使接合部的表面活化的助焊剂成分，在常温下为糊状。另外，接合材料的涂覆方法可以通过例如丝网印刷进行涂覆。通过本工序，在多个接合区LND上分别配置接合材料SP。在图2A所示的例子中，半导体器件1的多个引线LD及芯片托盘DP各自从封固体MR的下表面MRb露出，将它们分别与安装衬底MB的接合区LND连接。因此，在本工序中，在图8所示的多个接合区LNDa及接合区LNDb上分别涂覆图7所示的接合材料SP。
然后，如图9所示，将半导体器件1配置在安装衬底MB的上表面MBt上(封装安装工序)。在本工序中，以使得半导体器件1的端子的位置与安装衬底MB上的接合区LND的位置重合的方式进行位置对齐，在安装衬底MB的安装面即上表面MBt上配置半导体器件1。详细地说，在本工序中，半导体器件1的芯片托盘DP配置在安装衬底MB的接合区LNDb上，多个引线LD分别配置在多个接合区LNDa上。
然后，在安装衬底MB上配置有半导体器件1的状态下实施加热处理，如图10所示，将多个引线LD和多个接合区LNDa分别经由接合材料JM进行接合(回流工序)。图10所示的接合材料JM具有图9所示的接合材料SP中含有的焊锡成分、以及金属膜SD的焊锡成分一体化而形成的导电性部件(焊锡材料)。另外，接合材料JM的一侧表面与引线LD的下表面LDb接合，接合材料JM的另一侧表面与接合区LNDa的露出面接合。即，在本工序中，多个引线LD和多个接合区LNDa分别经由接合材料JM电连接。
另外，在作为芯片托盘连接用端子的接合区LNDb上，接合材料JM的一侧表面与芯片托盘DP的下表面DPb接合，接合材料JM的另一侧表面与接合区LNDb的露出面接合。即，在本工序中，形成从芯片托盘DP连接到安装衬底MB的散热路径。另外，在将芯片托盘DP用作例如基准电位供给用等的端子的情况下，在本工序中，芯片托盘DP和接合区LNDb经由接合材料JM电连接。
在本工序中，若图9所示的接合材料SP被加热，则接合材料SP中含有的助焊剂成分流出而使金属膜SD及接合区LND的露出面活化。由此，接合材料SP中含有的焊锡成分和金属膜SD、接合区LND成为易于润湿的状态。如果进一步加热，则到达焊锡成分的融点而焊锡成分熔融。
此时，由于金属膜SD及接合区LND处于易于与焊锡润湿的状态(焊锡润湿性较高的状态)，所以焊锡成分在接合区LND的露出面及金属膜SD的形成面上延展润湿。由此，如图10所示，接合材料JM延展润湿到接合区LND的露出面整体。另外，接合材料JM延展润湿到芯片托盘DP的露出面即下表面DPb整体。另外，接合材料JM延展润湿到引线LD的露出面中的下表面LDb及阶梯部GP。
另一方面，如图9所示，由于在侧面LDs没有形成金属膜SD，所以在侧面LDs，图10所示的接合材料JM通常难以延展润湿。
在这里，说明半导体器件1的安装强度。半导体器件1在安装于安装衬底MB上后，在使用环境下被施加温度循环负荷。温度循环负荷是指在安装衬底MB上安装有半导体器件1的安装构造体的环境温度重复变化而产生的负载。作为温度循环负荷，例如具有因构成安装构造体的各部件的线膨胀系数不同而产生的应力。该应力易于集中在半导体器件1的安装面的周缘部。因此，为了延长温度循环寿命(温度循环负荷导致连接部损坏为止的温度循环次数)，优选使配置于安装面的周缘部上的引线LD和接合区LND的连接部的强度提高。
本实施方式的半导体器件1在引线LD的安装面的周缘部侧设置有与侧面LDs相连的阶梯部GP。由此，能够在由于温度循环而产生的应力最容易集中的侧面LDs的正下方，提高接合材料JM的厚度。由此，能够提高引线LD和接合区LNDa的接合部中应力特别容易集中的部分的强度而提高半导体器件1的连接可靠性。
另外，如使用图3说明那样，本实施方式的引线LD具有以阶梯部GP的侧面LDsg的一部分开口的方式形成的凹部LDd。换言之，引线LD的彼此交叉的多个面与接合材料JM(参照图10)接合。在图3所示的例子中，下表面LDg、与下表面LDg相连的侧面LDsg、构成凹部LDd的弯曲面及引线LD的下表面LDb与图10所示的接合材料JM接合。因此，能够提高接合材料JM和引线LD的接合强度。
另外，若与仅形成阶梯部GP的情况相比，则根据本实施方式，能够增加接合材料JM(参照图10)和引线LD的接触面积。由此，作为接合材料JM和引线LD的接触面积增加所带来的效果，能够提高引线LD和接合材料JM的接合强度。
特别是，在将半导体器件1小型化的情况下，由于各引线LD的尺寸变小，所以作为安装面的下表面LDb的面积变小。根据本实施方式，即使在通过小型化而使引线LD的下表面LDb的面积变小的情况下，也通过设置凹部LDd及阶梯部GP而能够抑制安装强度降低。换言之，通过提高引线LD的安装强度，能够降低引线LD的下表面LDb的面积，从而能够使半导体器件1小型化。
在本实施方式的半导体器件的安装方法中，接下来对搭载于安装衬底MB上的半导体器件1与安装衬底MB的连接部即经由接合材料JM的接合状态进行检查(检查工序)。在本工序中，在通过从例如半导体器件1的上表面侧(图10所示的封固体MR的上表面MRt侧)通过肉眼观察而检查连接状态的外观，但从高效检查的观点出发，优选利用图像处理进行检查。
例如，可以使用图11中示意地示出的检查装置(外观检查装置)10进行检查。图11是示意地示出图10所示的安装构造体的外观检查工序的结构的说明图。
检查装置10具有：光照射部11，其向被检查对象部分照射光；摄像部12，其检测出由被检查对象部反射的光而进行拍摄；以及控制部13，其与摄像部12电连接。控制部13包括例如对通过摄像部12得到的数据进行处理(图像处理)的图像处理部、以及对图像处理后的数据进行评价而进行合格与否判定的判定部等。如上述所示，在本工序中，特别是对利用接合材料JM得到的接合状态进行检查，所以光照射部11配置在半导体器件1的上表面侧(封固体MR的上表面MRt侧)，朝向接合材料JM照射光。另外，摄像部12也配置在半导体器件1的上表面侧(封固体MR的上表面MRt侧)，检测出由接合材料JM反射的光而进行拍摄。
在这里，在引线LD未形成阶梯部GP和凹部LDd的情况下，难以调整接合材料JM的量。因此，从提高引线LD和接合区LNDa的接合强度的观点出发，如果增加接合材料JM的量，则容易在引线LD的外侧形成接合材料JM的一部分向上方隆起的形状。在此情况下产生下述问题。
即，如上述所示，在检查工序中，对引线LD外侧的接合材料JM进行拍摄而利用得到的图像数据进行合格与否判定。但在引线LD外侧接合材料JM向上方隆起的情况下，根据隆起部分的形状不同而光的反射方向不稳定。因此，到达摄像部12的反射光的量减少，成为导致错误判定的原因。
另一方面，在本实施方式的半导体器件1的情况下，如图10所示，在引线LD的安装面侧设置有阶梯部GP及凹部LDd。因此，在阶梯部GP和接合区LNDa之间，以及凹部LDd和接合区LNDa之间产生埋入接合材料JM的空间。另外，通过在由凹部LDd及阶梯部GP形成的空间中埋入接合材料JM，难以形成接合材料JM的一部分向上方隆起的形状，例如图10及图11所示，露出面容易形成平坦或局部凹陷的倒角(fillet)状。
如图11所示，在接合材料JM的露出面成为平坦或局部凹陷的倒角状的情况下，照射在接合材料JM上的光的反射方向稳定。因此，到达摄像部12的反射光的量增加，能够进行正确的判定处理。
如上所示，根据本实施方式，通过提高接合材料JM形成的接合部的接合强度，能够延长半导体器件1的温度循环寿命。即，能够提高半导体器件1的可靠性。另外，如图11所示，根据本实施方式，由于接合材料JM的露出面为平坦或局部凹陷的倒角状，所以能够容易检测出安装时的不良情况，其结果，能够提高半导体器件1的安装可靠性。
<半导体器件的制造方法>
下面说明图1～图11所示的半导体器件1的制造方法。本实施方式中的半导体器件1按照图12所示的组装流程制造。图12是表示图1所示的半导体器件的组装流程的说明图。
1.引线框架准备工序；
首先，作为图12所示的引线框架准备工序，准备图13所示的引线框架LF。图13是表示图12的引线框架准备工序中准备的引线框架的整体构造的俯视图，图14是图13所示的多个器件区域中的2个器件区域周边的放大俯视图。另外，图15是表示图14所示的引线框架的安装面侧的平面的放大俯视图，图16是图15的A部的放大俯视图。另外，图17是沿图16的A－A线的放大剖面图。
在本工序中准备的引线框架LF，在外框LFf的内侧具有多个器件区域(产品形成区域)LFd。在图13所示的例子中，引线框架LF以矩阵状配置有行方向上为16个、列方向上为4个的器件区域LFd，具有共计64个器件区域LFd。引线框架LF由金属形成，在本实施方式中，由例如铜(Cu)、或在铜(Cu)构成的基材表面形成有例如镍(Ni)构成的金属膜(省略图示)的层叠金属膜形成。
另外，在各器件区域LFd之间配置有分别将各器件区域LFd周围包围的划片区域LFc。该划片区域LFc是在后述的单片化工序(参照图12)中被切断的区域。另外，如图14所示，划片区域LFc以包围多个引线LD周围的方式形成。另外，在划片区域LFc上，以包围器件区域LFd的周围的方式配置有连接条(tie bar)(引线连结部)LFtb。连接条LFtb与多个引线LD及图13所示的外框(框体)LFf一体地形成。
如图14所示，在各器件区域LFd的中央部形成有在俯视观察下为四边形的芯片托盘DP。芯片托盘DP经由多个悬垂引线TL、以及连接条LFtb而被支承于图13所示的外框LFf。详细地说，在芯片托盘DP的4个角部分别连接有悬垂引线TL。悬垂引线TL朝向器件区域LFd的角部延伸，在角部周边分支为两股而与连接条LFtb连接。各器件区域LFd的多个悬垂引线TL分别在划片区域LFc与连接条LFtb连结。另外，在设置于最外周的器件区域LFd中，外框LFf兼具有图14所示的连接条LFtb的功能。
另外，在芯片托盘DP的周围，在多个悬垂引线TL之间分别形成有多个引线LD。另外，多个引线LD相对于芯片托盘DP而与配置在多个引线LD外侧的划片区域LFc处的连接条LFtb各自连接。
换言之，引线框架LF具有：连接条LFtb；芯片托盘DP，其在俯视观察下配置在连接条LFtb的内侧；多个悬垂引线TL，其连结芯片托盘DP和连接条LFtb；以及多个引线LD，其配置在芯片托盘DP和连接条LFtb之间。
换言之，如图14所示，引线框架LF具有彼此相邻的器件区域LFd，在各器件区域LFd中分别设置有多个引线LD。另外，在一侧器件区域LFd和另一侧器件区域LFd之间设置有连接条LFtb，在连接条LFtb上分别连接有多个引线LD。
另外，在引线框架LF的背面侧的部分区域中，以使得板厚变薄的方式预先实施加工。详细地说，如图15中施以阴影地示出那样，引线框架LF具有与其它区域相比板厚较薄的薄壁部(半蚀刻部)LFhf。在图15所示的例子中，通过从引线框架LF的下表面侧到厚度方向上中途为止实施蚀刻处理即所谓的半蚀刻处理，从而形成薄壁部LFhf。悬垂引线TL及连接条LFtb中的与悬垂引线TL连结的部分的厚度与引线LD的其它部分的厚度相比更薄。例如，图15所示的芯片托盘DP的厚度为0.2mm左右，悬垂引线TL及连接条LFtb的薄壁部LFhf的厚度为0.1mm左右。像这样，将悬垂引线TL的至少一部分形成为比其它部分(例如芯片托盘DP)更薄，从而能够在图12所示的封固工序中封固悬垂引线TL的下表面侧。因此，即使在使芯片托盘DP从封固体MR(参照图1)露出的情况下，也能够抑制芯片托盘DP从封固体MR脱落。
另外，如图15所示，在各器件区域LFd上形成的多个引线LD上形成有槽部(窝部、凹部、凹陷部)LDtr。详细地说，如图16及图17所示，槽部LDtr以跨着相邻的两个器件区域LFd的方式延伸。在图16及图17所示的例子中，槽部LDtr与引线LD1、LD2的延伸方向相同地沿X方向延伸而形成。在本实施方式中，在图12所示的切入部形成工序中，通过将槽部LDtr沿长度方向(延伸方向)切断，从而在槽部LDtr的两侧形成有使用图3所说明的凹部LDd。
如图16所示，引线框架LF具有隔着划片区域LFc彼此相邻的器件区域LFd1和器件区域LFd2。另外，器件区域LFd1具有引线LD1，器件区域LFd2具有引线LD2。引线LD1和引线LD2连结。在图16所示的例子中，引线LD1和引线LD2配置在隔着连接条LFtb相对的位置，经由作为引线连结部的连接条LFtb连结。另外，在图16所示的例子中，引线LD1和引线LD2在俯视观察下沿X方向以直线状配置。槽部LDtr以在引线LD1及引线LD2的下表面LDb侧连通引线LD1和引线LD2的方式形成。在图16所示的例子中，槽部LDtr以在引线LD1及引线LD2的下表面LDb侧跨着连接条LFtb沿X方向延伸的方式形成。
在从引线LD的下表面LDb侧观察时，槽部LDtr的宽度(在图16所示的例子中，为与多个引线LD各自延伸的X方向正交的Y方向的开口长度)，比多个引线LD1及引线LD2的宽度更窄。槽部LDtr形成于引线LD的宽度方向的中央部分处。
换言之，在从下表面LDb侧观察时，下表面LDb具有沿延伸方向延伸且彼此相对的边FbS1和边FbS2，槽部LDtr形成在边FbS1和边FbS2之间。因此，在引线LD的宽度方向上，在槽部LDtr的两侧形成有具有槽部LDtr的内侧面的壁部LDw。
另外，槽部LDtr形成在被连结的引线LD1及引线LD2的长度方向(延伸方向)(在图16及图17中为X方向)的中央部分。换言之，槽部LDtr的长度方向(延伸方向)的两端部在引线LD1、LD2的下表面LDb内终结。
因此，如图17所示，在引线LD的长度方向(延伸方向)上，在槽部LDtr的两侧形成有具有引线LD的上表面LDt及下表面LDb的厚壁部分(厚度大于槽部LDtr的部分)。在图12所示的导线接合工序中，在引线LD的厚壁部分连接导线BW(参照图5)。
另外，俯视观察下的槽部LDtr的位置可以以下述表现。即，如图16所示，在俯视观察下，槽部LDtr的周围被引线LD的下表面LDb连续地包围。换言之，槽部LDtr形成在不与引线LD的侧面重合的位置。
图16所示的槽部LDtr可以通过从引线框架LF的下表面侧到厚度方向的中途为止实施蚀刻处理即所谓的半蚀刻处理而形成。即，在制造引线框架LF时，图15所示的薄壁部LFhf和槽部LDtr能够通过半蚀刻处理而一起形成。
2.半导体芯片搭载工序；
接着，作为图12所示的半导体芯片搭载工序，如图18及图19所示，将半导体芯片CHP经由芯片接合材料DB搭载于芯片托盘DP上。图18是表示在图14所示的芯片托盘上经由接合材料搭载有半导体芯片的状态的放大俯视图，图19是沿图18的A－A线的放大剖面图。
在图19所示的例子中，以使半导体芯片CHP的背面CPb(形成有多个焊盘PD的表面CPt的相对侧的面)与芯片托盘DP的上表面DPt相对的状态搭载，即以所谓面朝上安装方式进行搭载。另外，如图18所示，半导体芯片CHP以在芯片托盘DP的中央部，表面CPt的各边沿着芯片托盘DP的各边配置的方式搭载。
在本工序中，例如，经由环氧类热固化性树脂的芯片接合材料DB搭载半导体芯片CHP，但芯片接合材料DB是在固化(热固化)前具有流动性的糊料。在像这样将糊料用作芯片接合材料DB的情况下，首先在芯片托盘DP上涂覆芯片接合材料DB，然后，将半导体芯片CHP的背面CPb与芯片托盘DP的上表面DPt粘接。并且，在粘接后，使芯片接合材料DB固化(例如加热至固化温度)，如图19所示，半导体芯片CHP经由芯片接合材料DB固定在芯片托盘DP上。
另外，在本工序中，在多个器件区域LFd各自设置的芯片托盘DP上经由芯片接合材料DB搭载半导体芯片CHP。在图18所示的例子中，在设于器件区域LFd1的芯片托盘DP上搭载半导体芯片CHP，在设于器件区域LFd1相邻的器件区域LFd2的芯片托盘DP上搭载另一个半导体芯片CHP。
此外，在本实施方式中，针对芯片接合材料DB使用由热固化性树脂构成的糊料的实施方式进行了说明，但可以应用各种变形例。例如也可以不使用树脂，而是经由焊锡等导电性材料搭载半导体芯片CHP。
3.导线接合工序；
然后，作为图12所示的导线接合工序，如图20及图21所示，将半导体芯片CHP的多个焊盘PD和多个引线LD经由多个导线(导电性部件)BW分别电连接。图20是表示将图18所示的半导体芯片和多个引线经由导线电连接的状态的放大俯视图，图21是沿图20的A－A线的放大剖面图。
在本工序中，例如，将在各器件区域LFd的芯片托盘DP上搭载有半导体芯片CHP的引线框架LF如图21所示那样固定在加热台(引线框架加热台)HS上。然后，将半导体芯片CHP的焊盘PD和引线LD经由导线BW电连接。将导线BW与焊盘PD及引线LD连接的导线接合例如使用图21所示的导线接合工具的焊针(capillary)CP进行。
详细地说，首先，使从焊针CP突出的导线BW的前端熔融而形成球部。然后，将球部向第1接合侧(例如焊盘PD)按压而压接。此时，如果在导线BW上经由焊针CP对导线BW的球部施加超声波，则能够降低压接时被压接部分的温度。
然后，一边从焊针CP送出导线BW一边使焊针CP移动而形成线圈形状。然后，使焊针CP向第2安装侧(例如形成于引线LD的接合区域的金属膜BMl上)移动，将导线BW和引线LD连接。引线LD的一部分(配置在内引线部的前端的接合区域)上形成有例如由银(Ag)或金(Au)构成的金属膜BM。导线BW的一部分经由该金属膜BM与引线LD电连接。另外，导线BW由金属形成，在本实施方式中例如由金(Au)形成。
另外，引线LD的接合区域位于下表面LDb的相对侧。即，引线LD中的壁厚较厚的部分接合导线BW。由此，由于能够在将导线BW接合到引线LD时施加足够的载荷，所以能够提高接合强度。
另外，在本工序中，在分别设于多个器件区域LFd的多个引线LD上接合导线BW。由此，各器件区域LFd中，半导体芯片CHP和多个引线LD经由多个导线BW电连接。
4.封固工序；
然后，作为图12所示的封固工序，如图22及图23所示形成封固体(封固体)MR，将半导体芯片CHP(参照图23)、多个导线BW(参照图23)及多个引线LD(参照图23)各自的一部分封固。图22是表示在图20所示的引线框架的器件区域形成封固体的状态的俯视图，图23是沿图22的A－A线的放大剖面图。另外，图24是表示在封固工序中在成型模具内配置引线框架的状态的剖面图。此外，在图23中图示了图24所示的成型模具MD的一部分。
在本工序中，如图23所示，以使设置在各器件区域LFd上的多个引线LD的下表面LDb分别露出的方式形成封固体MR。另外，在本实施方式中，如图23所示，以使设置在各器件区域LFd上的芯片托盘DP的下表面DPb分别露出的方式，形成封固体MR。在本工序中，例如，通过在利用图24所示的成型模具MD夹持引线框架LF的状态下，在成型模具MD内压入软化了的树脂后进行固化、即所谓的传递模塑(transfer molding)方式，形成图22所示的封固体MR。
成型模具MD具有配置于引线框架LF上侧的上模具(第1模具)MD1和配置于引线框架LF下侧的下模具(第2模具)MD2。上模具MD1具有按压引线框架LF的夹持面(模具面、按压面、面)MDc1和形成于夹持面MDc1内侧的型腔(凹部)CBT。另外，下模具MD2具有以与夹持面MDc1相对的方式配置并按压引线框架LF的夹持面(模具面、按压面、面)MDc2。此外，在下模具MD2的夹持面MDc2的内侧没有形成型腔。
在封固工序中，在型腔CBT中压入封固用的树脂，将半导体芯片CHP(参照图23)、多个导线BW(参照图23)及多个引线LD(参照图23)各自的一部分封固。并且，通过使供给至型腔CBT的树脂热固化，而形成图22所示的封固体MR。
在本实施方式中，以一起封装多个器件区域LFd的方式形成封固体MR。换言之，如图24所示，在封固工序中，以使得引线框架LF的多个器件区域LFd收容在一个型腔CBT内的方式，将引线框架LF配置在成型模具MD内。
另外，在图23及图24所示的例子中，在引线框架LF和下模具MD2之间配置有树脂薄膜(薄膜材料)LMF。引线框架LF以在下表面侧粘贴有树脂薄膜LMF的状态配置在成型模具MD内。
在传递模塑方式的情况下，通过成型模具的相对的夹持面MDc1、MDc2(参照图24)夹持引线框架LF而固定引线框架LF。但是，与按每个器件区域LFd设置型腔CBT的单片模塑方式相比，在批量封固方式的情况下，夹持面MDc1、MDc2的面积较小。因此，如图23所示，为了使引线LD的下表面LDb和树脂薄膜LMF紧密贴合，优选预先将树脂薄膜LMF粘贴在引线框架的下表面侧。
由此，如图23所示，能够使引线LD的下表面LDb及芯片托盘DP的下表面DPb与树脂薄膜LMF紧密贴合。并且，通过使树脂薄膜LMF紧密贴合，能够抑制封固用的树脂绕入到引线LD的下表面LDb及芯片托盘DP的下表面DPb。即，能够使引线LD的下表面LDb及芯片托盘DP的下表面DPb露出。
另外，在本实施方式中，在引线LD的下表面LDb侧形成有槽部LDtr。另外，如使用图16说明那样，俯视观察下，槽部LDtr的周围被引线LD的下表面LDb连续地包围。因此，如果使引线LD的下表面LDb的下表面DPb与树脂薄膜LMF紧密贴合，则能够防止树脂侵入槽部LDtr。
此外，图15所示的悬垂引线TL等薄壁部LFhf与槽部LDtr(参照图16)不同，在本工序中，形成树脂绕入的构造。因此，如果向图24所示的型腔CBT内供给树脂，则树脂的一部分绕入到悬垂引线TL(参照图15)和树脂薄膜LMF之间，悬垂引线TL被树脂封固。
5.切入部形成工序(第1切割工序)；
接着，作为图12所示的切入部形成工序，从图25所示的引线LD的下表面LDb侧，使用作为旋转刀具的刀具BD1(参照图27)实施切削加工，如图26及图27所示，形成切入部(切削槽、阶梯部)ST。图25是将图22所示的引线框架的安装面侧中的引线及悬垂引线的周边进行放大表示的放大俯视图。另外，图26是表示对图25所示的引线框架实施切削加工而形成切入部的状态的放大俯视图。另外，图27是沿图26的A－A线的放大剖面图。另外，图28是沿图26的B－B线的放大剖面图。此外，为了方便观察刀具BD1的旋转方向和行进方向，在图26中沿刀具BD1的行进方向标注箭头而示意地示出，在图27及图28中沿刀具BD1的旋转方向标注箭头而示意地示出。
在本工序中，从引线LD的下表面LDb侧，将引线LD1和引线LD2的连结部(与连接条LFtb及引线LD1、LD2的连接条LFtb连接的部分)的下表面LDb侧的一部分切削。本工序中所使用的刀具(旋转刀具)BD1是环状(ring状)或圆盘状的切削加工工具，在配置于圆的周缘的切削加工部固定有多个磨粒。并且，通过将固定有多个磨粒的刀具BD1的切削加工部抵接于被加工物，能够将被加工部切削去除。
在使用刀具BD1的切削加工处理的情况下，一边使刀具BD1旋转一边在与旋转轴正交的方向上使刀具BD1行进。例如在图26及图27所示的例子中，如在图26及图27中分别标注箭头示意示出那样，一边使刀具BD1以旋转轴AX为中心旋转，一边使刀具BD1沿与旋转轴AX正交的Y方向(参照图26)行进。
另外，在图26所示的例子中，在俯视观察下，使刀具BD1从引线LD1、LD2的下表面LDb中的边FbS2朝向边FbS1沿Y方向行进。另外，刀具BD1行进至将引线LD1和引线LD2连结的连结部、在图26的情况下为与连接条LFtb重叠的位置。由此，能够沿刀具BD1的行进方向形成作为切削槽的切入部ST。即，沿作为引线LD1和引线LD2的连结部的连接条LFtb的延伸方向，形成槽状的切入部ST。
另外，如图26所示，在本工序中，形成使用图3说明的引线LD具有的多个面中的侧面LDsg及下表面LDg。刀具BD1的宽度(沿旋转轴的方向的长度)、换言之本工序中的切削加工宽度大于后述的单片化工序(参照图12)中的切削加工宽度。在图26所示的例子中，切入部的宽度(X方向的长度)大于划片区域LFc的宽度，例如为0.4mm。由此，刀具BD1的宽度至少大于连接条LDtb的宽度(图26所示的例子中为例如0.20mm)。此外，划片区域LFc的宽度例如为0.35mm。因此，作为切入部的内侧面的侧面LDsg在俯视观察下，形成于器件区域LFd1及器件区域LFd2的内侧。其结果，如使用图3说明那样，侧面LDsg及下表面LDg的一部分作为半导体器件1的阶梯部GP残留。
另外，如图26所示，在本工序中，在刀具BD1的行进方向上被切削的金属的一部分被拖拽而形成金属毛刺Mbr2。在图26中示出了金属毛刺Mbr2，图3所示的金属毛刺Mbr1也在本工序中形成。但是，本工序如图12所示，是在镀敷工序之前实施的，因此，在本工序结束的阶段，在金属毛刺Mbr1(参照图3)及金属毛刺Mbr2上未形成作为镀敷膜的金属膜SD。
在从下表面LDb侧观察所连结的引线LD1及引线LD2时，在与刀具BD1的行进方向相交的边上形成金属毛刺Mbr1、Mbr2。但是，在刀具BD1的行进方向上，上游侧的边上未形成金属毛刺Mbr1、Mbr2，下游侧的边上形成金属毛刺Mbr1、Mbr2。因此，如使用图3说明那样，在本工序中，侧面LDsg的边FS1上形成沿X方向延伸的金属毛刺Mbr1，在边FS2上未形成金属毛刺Mbr1。另外，下表面LDg的边FS3上形成沿X方向延伸的金属毛刺Mbr2，在边FS4上未形成金属毛刺Mbr2。
另外，在本工序中，以对连通所连结的引线LD1和引线LD2而形成的槽部LDtr(参照图25)的延伸方向的两端部之间进行切断的方式，形成切入部ST。由此，将跨着引线LD1和引线LD2而形成的槽部LDtr切断，如图26所示，形成引线LD1和引线LD2分别具有的凹部LDd。
在这里，在本工序中，由于刀具BD1进行的切削加工处理而导致产生图26及图27所示的金属屑SCM。在使用旋转的刀具BD1而进行金属部件的切削加工的情况下，由刀具BD1切削出的切削屑的大多数被所旋转的刀具BD1带出而向外部排出，但切削屑的一部分没有与切削后的金属部件分离而残留。图26所示的金属毛刺Mbr2及金属屑SCM是没有与切削后的引线LD分离而残留的切削屑。
因此，金属毛刺Mbr2从位于刀具BD1的行进方向下游侧的边延伸的方式形成。另外，如图25所示，在刀具BD1(参照图26)的行进方向上，在槽部LDtr的两侧形成有壁部LDw。其中，在配置于刀具BD1的行进方向下游侧的壁部LDw1产生的切削屑的一部分残留为使用图3说明的金属毛刺Mbr1。另外，可知槽部LDtr两侧的壁部LDw中在配置于刀具BD1的行进方向上游侧的壁部LDw2产生的切削屑的一部分，作为图26所示的金属屑SCM残留在凹部LDd内。
如果不去除残留在凹部LDd的内部的金属屑SCM就进行图12所示的镀敷工序，则难以以覆盖凹部LDd的方式形成金属膜SD(参照图5)。另外，假设在镀敷工序之后利用刀具BD1进行切断图25所示的槽部LDtr的切削加工的情况下，在凹部LDd的内部积存含有作为基材的铜成分及焊锡成分的金属屑SCM。如果去除该金属屑SCM，则有可能导致以覆盖凹部LDd的方式形成的金属膜SD(参照图5)的一部分剥离而使作为基材的铜露出。
另外，由于金属屑SCM的一部分与引线LD的壁部LDw2连接，所以为了从凹部LDd去除金属屑SCM而需要例如喷射加压水等工序。由此，图12所示的金属屑去除工序难以在将各器件区域LFd分离而单片化后实施。
因此，在本实施方式中，如图12所示，在进行了切入部形成工序及金属屑去除工序之后，进行镀敷工序及单片化工序。详细内容在后面记述，在本工序中，形成作为切削加工槽的切入部ST，在单片化工序中使用宽度比切入部ST的槽宽度更窄的刀具进行切断。由此，在单片化工序中，能够防止刀具与凹部LDd接触。由此，只要在单片化工序之前去除金属屑SCM，在去除了金属屑SCM的凹部LDd中形成镀敷膜，就能够以覆盖凹部LDd的方式稳定地形成金属膜SD。
另外，优选在本工序中形成的切入部ST的槽深度(引线LD的厚度方向上的切入部ST的长度)、换言之引线LD的侧面LDsg的厚度方向的长度如下优选。即，在后述的单片化工序中，从防止刀具和凹部LDd之间接触的角度出发，需要将切入部ST的槽深度设置为与凹部LDd(槽部LDtr)的最深的位置(底面)相同或更高的深度。另外，如使用图8～图10说明那样，如果考虑安装时的焊锡润湿性或倒角状，则优选切入部ST的槽深度为相对于引线LD最厚部分的厚度为其2/3以上。
另外，在本工序中，对引线LD1和引线LD2的连结部中的一部分、详细地说为下表面侧(安装面侧)的一部分进行切削。即，连结部的另一部分在本工序结束后继续残留。在如本实施方式所示的批量封固方式的情况下，以跨着多个器件区域LFd的方式形成封固体MR。由此，在本工序中，如果封固体MR的一部分残留，则即使切断引线LD的连结部也不会单片化。
但是，根据下述理由，在本工序中优选以使得引线LD的连结部的一部分残留的方式形成切入部ST。即，由于引线LD的连结部是以与引线LD相同的金属材料形成的，所以在图12所示的镀敷工序中，只要连结部的一部分与引线LD连接，就能够经由连结部向引线LD供给电位。因此，能够通过电解镀敷法在引线LD上形成金属膜SD(参照图5)。在电解镀敷法的情况下，通过控制金属膜形成时的电流而能够容易地控制金属膜SD的成膜品质，从这一点出发是优选的。
另外，在本工序中，在将引线LD的连结部切断的情况下，形成利用封固体MR使多个器件区域LFd连接的状态。但是，能够考虑到如下情况：仅通过封固体MR的刚性难以处理(handling)引线框架LF。由此，从提高引线框架LF的处理特性的角度出发，在本工序中优选以残留引线LD的连结部的一部分的方式形成切入部ST。
另外，在本工序中，由于以网格状形成切入部ST，所以除了多个引线LD之外，对封固体MR及悬垂引线TL也实施切削加工。因此，如图26所示，在本工序中，悬垂引线TL的一部分(露出部TL2)的下表面TLb2从封固体MR露出。
详细地说，悬垂引线TL如上述所示，被从下表面侧实施半蚀刻加工，所以在封固工序中，悬垂引线TL整体被封固体MR封固。由此，如图25所示，在进行切削加工之前，悬垂引线TL没有露出。但是，通过在本工序中使用刀具BD1实施切削加工，如图26所示，悬垂引线TL中的配置于切削加工区域的部分的下表面TLb2露出。
另外，如上述所示，在本实施方式中，切入部ST的槽深度(引线LD的厚度方向上的切入部ST的长度)为与凹部LDd(槽部LDtr)最深的位置(底面)相同或以上的深度。在利用蚀刻形成图25所示的槽部LDtr的情况下，在对悬垂引线TL进行半蚀刻处理时一起形成这一方式，从提高制造效率的角度出发是优选的。因此，凹部LDd的深度相对于引线LD的最厚部分的厚度为其1/2左右，凹部LDd(槽部LDtr)的最深位置与半蚀刻处理后的悬垂引线TL的封固部TL1的下表面TLb1为相同高度。由此，在本工序中，在形成切入部ST后，如图28所示，构成切入部ST的悬垂引线TL的侧面(悬垂引线侧面)TLsg及下表面TLb2分别露出。
另外，如图26所示，本工序完成后，在悬垂引线TL的下表面TLb2形成由于使用刀具BD1进行切削加工所产生的金属毛刺Mbr2。另外，虽然省略图示，但在图28所示的侧面TLsg形成有使用图3所说明的金属毛刺Mbr1。金属毛刺Mbr1及金属毛刺Mbr2相对于刀具BD1的行进方向分别形成在下游侧的边上，未形成在上游侧的边上。
6.金属屑去除工序
然后，作为图12所示的金属屑去除工序，去除图26及图27所示的金属屑SCM。图29是表示向图27所示的金属屑喷射加压清洗水的状态的放大剖面图。另外，图30是示意地表示图29所示的喷嘴的俯视观察下的移动方向的放大俯视图。
在本工序中，只要能够可靠地去除图27所示的金属屑SCM，则除了以下说明的方法之外还具有各种变形例，在本实施方式中，选取从高效去除在多个凹部LDd中分别形成的金属屑SCM的观点出发特别优选的实施方式进行说明。
在本实施方式中，在金属屑去除工序中，如图29所示，通过以比大气压更高的压力加压后的清洗液WF1向金属屑SCM喷射而去除金属屑SCM。金属屑SCM是在切削加工时产生的切削屑，如图26所示，一部分与引线LD的壁部LDw2连接。因此，为了可靠地去除金属屑SCM，通过使加压后的清洗液WF1冲击金属屑SCM而将金属屑SCM和引线LD的壁部LDw2之间的连接部分剥离的方法是有效的。在本实施方式中，清洗液WF1例如为水，压力(水压)为50MPa±5MPa左右。
另外，从提高去除金属屑SCM的效率的观点出发，如图29所示，优选准备多个喷嘴NZ1而从多个喷嘴NZ1分别喷射清洗液WF1。
另外，为了使图26所示的金属屑SCM和引线LD的壁部LDw2的连接部分剥离，与仅从金属屑SCM上方喷射清洗液WF1相比，优选沿引线LD1及引线LD2的延伸方向(图29所示的例子中为X方向)施加力。由此，优选一边使喷嘴NZ1与凹部LDd的俯视观察下的相对位置移动，一边喷射清洗液WF1。例如在本实施方式中，如图30中示意地示出喷嘴NZ1的轨迹那样，一边使多个喷嘴NZ1各自的前端以描绘螺旋的方式旋转，一边喷射图29所示的清洗液WF1。
由此，沿图29所示的凹部LDd的底面以压出金属屑SCM的方式使清洗液WF1进行冲击。例如喷射在凹部LDd的底面上的清洗液WF1沿凹部LDd的底面朝向金属屑SCM移动，将金属屑SCM向切入部ST的方向压出。因此，根据本实施方式，能够容易地剥离图26所示的金属屑SCM和引线LD的壁部LDw2的连接部分。
7.镀敷工序；
然后，作为图12所示的镀敷工序，如图31所示，在多个引线LD及芯片托盘DP的露出面上形成金属膜SD。图31是表示在图26所示的引线及芯片托盘的露出面上形成金属膜的状态的放大剖面图，图32是表示利用电解镀敷法进行的镀敷工序的概要的说明图。
首先，如图32所示，在本工序中，将作为被镀敷加工物的引线框架LF配置在放入有镀敷液MPTf的镀敷槽MPTt内。此时，将被加工物与镀敷槽MPTt内的阴极CT连接。例如，在图32所示的例子中，将引线框架LF的外框LFf与阴极CT电连接。并且，通过在该阴极CT和相同地配置在镀敷槽MPTt内的阳极AN之间施加例如直流电压，在与引线框架LF的外框LFf连接的金属部件的露出面上形成金属膜SD(参照图31)。即，在本实施方式中利用所谓电解镀敷法形成金属膜SD。
本实施方式的金属膜SD如上述所示，由实质上不含铅(Pb)的所谓无铅焊锡构成，例如是仅有锡(Sn)、或者锡-铋(Sn－Bi)或锡-铜-银(Sn-Cu-Ag)等。因此，在本镀敷工序中使用的镀敷液MPTf例如是含有Sn2+或Bi3+等的金属盐的镀敷液。此外，在以下的说明中，作为无铅焊锡镀敷的例子，针对Sn－Bi的合金金属镀敷进行说明，但也可以将Bi置换为Cu或Ag等金属。
在本实施方式中，如上述所示，在多个引线LD经由作为连结部的连接条LFtb而与外框LFf电连接的状态下进行镀敷工序。另外，芯片托盘DP经由连接条LFtb及悬垂引线TL(参照图15)与外框LFf电连接。由此，在将引线框架LF浸渍在镀敷液MPTf的状态下，在图32所示的阳极AN和阴极CT之间施加电压，则在两个电极之间(阳极AN和阴极CT之间)通电。如上述所示，由于引线框架LF的外框LFf与阴极CT电连接，所以镀敷液MPTf中的Sn2+及Bi3+以规定比例析出到图31所示的引线LD及芯片托盘DP的露出面，形成金属膜SD。
另外，如图12所示，在本实施方式中，在进行镀敷工序之行进行切入部形成工序，如图31所示，在所连结的引线LD之间形成切入部ST。另外，切入部ST从封固体MR露出。因此，在本镀敷工序中，在切入部ST的露出面形成金属膜SD。金属膜SD的膜厚可以根据产品规格而变更，例如成膜为10μm～20μm左右的膜。
另外，作为通过镀敷法形成金属膜的方法，除了镀敷法之外还具有无电解镀敷法。但是，在电解镀敷法的情况下，通过控制金属膜形成时的电流而容易控制金属膜SD的成膜品质，从这一点出发是优选的。另外，电解镀敷法能够使金属膜SD的形成时间短于无电解镀敷法这一点也是优选的。
另外，在本工序中，在通过镀敷处理形成金属膜SD之前，对引线LD及芯片托盘DP等从封固体MR露出的露出面实施预处理。该预处理是去除形成于露出面上的氧化金属膜而提高作为镀敷膜的金属膜SD和基材的露出面之间的紧密贴合性的处理。在预处理中，包括在利用酸性或碱性溶液清洗露出面后去除溶液而去除氧化金属膜的工序。另外，在预处理中有时包括将清洗液喷向露出面而去除树脂毛刺等的工序。
在这里，能够考虑到：只要通过镀敷工序的预处理而能够可靠地去除在图12所示的切入部形成工序中形成的金属屑SCM(参照图27)，则也可以省略上述金属屑去除工序。但是，在预处理完成后去除金属屑SCM的情况下，存在在金属屑SCM剥离后的部分没有进行预处理的金属面露出的隐患。由此，优选如本实施方式所示，在镀敷工序的预处理之外，并且在镀敷工序的预处理之行进行金属屑去除工序，在确实去除了金属屑SCM的状态下，实施镀敷工序的预处理。
另外，在上述切入部形成工序中，形成图26所示的金属毛刺Mbr2及图3所示的金属毛刺Mbr1，在金属屑去除工序之后也继续残留的情况下，在本工序中，在金属毛刺Mbr1及金属毛刺Mbr2各自的露出表面析出金属膜SD。即，对金属毛刺Mbr1及金属毛刺Mbr2分别实施镀敷处理而形成作为镀敷膜的金属膜SD。
8.单片化工序(第2切割工序)；
然后，作为图12所示的单片化工序，如图33所示，从引线LD的下表面LDb侧将引线LD1、LD2的连结部的剩余部及封固体MR利用刀具进行切削，由此将器件区域LFd1和器件区域LFd2分离。
图33是表示将图29所示的引线框架按每个器件区域进行单片化的状态的放大剖面图。另外，图34是将图12所示的单片化工序中引线及悬垂引线切断的状态放大表示的放大俯视图。此外，为了容易观察刀具BD2的旋转方向和行进方向，在图34中，将刀具BD2的行进方向添加箭头而示意地示出，在图34中，将刀具BD1的旋转方向添加箭头而示意地示出。
在本工序中，首先，将形成有封固体MR的引线框架LF利用带(划片带)DT固定在未图示的框(环状框)上。此时，由于从引线框架LF的下表面侧(背面侧、安装面侧)实施切削加工，所以如图33所示，使封固体MR的上表面MRt与带DT粘接，以使得引线框架LF的下表面侧(背面侧、安装面侧)朝向上方的方式固定。
然后，使图33所示的刀具(旋转刀具)BD2一边旋转一边沿引线框架LF的划片区域LFc行进。刀具BD2除了切削加工宽度之外与图27所示的刀具BD1相同。即，刀具BD2是具有环状(ring状)或圆盘状的侧面形状的切削加工工具，在配置于圆的周缘上的切削加工部中粘固有多个磨粒。并且，通过将粘固有多个磨粒的刀具BD2的切削加工部抵接在被加工物上而能够切削去除被加工部。
在本工序中，在通过切入部形成工序形成的切削槽即切入部ST内插入旋转的刀具(旋转刀具)BD2，使该刀具BD2沿引线框架LF的划片区域LFc行进。由此，图31所示的连接条LFtb和形成于该连接条LFtb正上方的金属膜SD的一部分(与连接条LFtb重叠的部分)被去除(切断)，使彼此相邻的器件区域LFd分离。
另外，如图34所示，刀具BD2的宽度即本单片化工序中的切削加工宽度宽于(大于)连接条LFtb的宽度且窄于(小于)图27所示的刀具BD1的宽度。换言之，刀具BD2的宽度宽于(大于)连接条LFtb的宽度且窄于(小于)在上述切入部形成工序中形成的槽(切入部ST)的槽宽。如果举出具体的尺寸的一个例子，则连接条LFtb的宽度例如为0.20mm，刀具BD1的宽度例如为0.40mm，刀具BD2的宽度例如为0.35mm。
这样，通过使刀具BD2的宽度小于刀具BD1的宽度，在本工序中，能够防止刀具DB2接触引线LD的侧面LDsg。因此，在上述切入部形成工序中说明的金属屑SCM(参照图26)在本工序中不会产生。
但是，上述切削加工宽度或连接条LFtb的宽度的例子仅为一个例子，可以应用各种变形例。例如，如果进一步缩小刀具BD2的宽度，则能够增加切削加工位置精度的裕度，因此能够降低与切入部ST的侧面LDsg接触的隐患。例如，优选刀具BD2的加工宽度在能够得到沿厚度方向切断封固体MR所需的强度的范围内较窄。在上述的例子的情况下，只要刀具BD2的宽度为0.35mm以上，就能够与封固体MR的厚度无关地，确保强度。由此，从提高切削加工装置的通用性这一点出发是优选的。
另外，在本工序中，通过切断引线LD的连结部的残留部，使引线LD的侧面LDs露出。侧面LDs是相对于形成有金属膜SD的下表面LDg在正交的方向上相连的面。另外，侧面LDs是本工序中形成的切削面，所以在侧面LDs不形成金属膜SD，而使作为基材的铜露出。另外，如使用图3说明那样，在侧面LDs的边FS5上形成沿X方向延伸的金属毛刺Mbr3，在边FS6上未形成金属毛刺Mbr3。换言之，在本工序中，在图34所示的刀具BD2的行进方向的下游侧的边上形成图3所示的金属毛刺Mbr3，在行进方向的上游侧的边上未形成金属毛刺Mbr3。
另外，在本工序中，通过切断悬垂引线TL中的配置于划片区域LFc的部分，从而图34所示的侧面TLs露出。侧面TLs是相对于形成有金属膜SD的下表面TLb2在正交的方向上相连的面。另外，侧面TLs是在本工序中形成的切削面，因此，在侧面TLs上不形成金属膜SD，而使作为基材的铜露出。另外，虽然省略图示，但在侧面TLs上，在刀具BD2的行进方向的下游侧的边上形成金属毛刺Mbr3(参照图3)，在行进方向的上游侧的边上未形成金属毛刺Mbr3。
根据本工序，切入部ST的下表面LDg的一部分被切断，如使用图3说明所示，具有形成封固体MR的侧面MRsg、封固体MR的下表面MRg、引线LD的侧面LDsg及引线LD的下表面LDg的阶梯部GP。
在本工序之后，进行外观检查、电气试验等必要的检查、试验，合格的产品作为图1所示的完成品的半导体器件1。并且，将半导体器件1出厂或如使用图7～图11说明那样安装在安装衬底MB上。
<变形例>
以上，基于实施方式具体地说明了本申请发明人所实现的发明，但本发明并不限定于上述实施方式，能够在不脱离其主旨的范围进行各种变更。
例如，在上述实施方式中，针对通过利用化学反应的蚀刻处理而形成引线LD的外形形状及槽部LDtr的实施方式进行了说明。在利用化学反应的蚀刻处理的情况下，被处理部分的端部变圆。因此，通过对引线LD的尺寸、蚀刻液等的选择，而如图3所示，引线LD的端部圆状地形成。另外，凹部LDd的内表面成为弯曲面。但是，作为对于图3的变形例，也可以如图35的半导体器件1A所示，在引线LD的下表面LDb的端部形成角。另外，也可以如半导体器件1A所示，使凹部LDd的内表面由彼此相交的多个面构成。图35是表示对于图3的变形例的放大立体图。
如图3示出的半导体器件所示，在引线LD的下表面LDb的端部圆状地形成的情况下，与图35所示的半导体器件1A相比，在安装时与相邻的引线LD连接的焊锡彼此接触的隐患较小。另外，在凹部LDd的内表面为弯曲面的情况下，焊锡易于在凹部LDd内延展润湿。
另一方面，如图35示出的半导体器件1A所示，在引线LD的下表面LDb的端部形成有角的情况下，能够使得引线LD的下表面LDb的面积大于半导体器件1。另外，在将凹部LDd的内表面由彼此相交的多个面构成的情况下，由于焊锡和凹部LDd的接触面积变大，所以能够提高安装强度。
另外，例如在上述实施方式中，说明了通过对悬垂引线TL实施半蚀刻处理而将悬垂引线TL的一部分封固，使得芯片托盘DP难以从封固体MR脱落的结构。作为该半蚀刻处理的变形例，除了悬垂引线TL之外，也可以对芯片托盘DP及/或引线LD的一部分进行半蚀刻处理。图36是表示对于图15的变形例的引线框架的安装面侧的放大俯视图。另外，图37是使用图36所示的引线框架制造的半导体器件的剖面图，是对于图5的变形例。
图36所示的引线框架LF1，在芯片托盘DP的下表面DPb的周围及引线LD的芯片托盘DP侧的端部实施半蚀刻处理而形成薄壁部LFhf这一点与图15所示的引线框架LF不同。上述之外的点与图15所示的引线框架LF为相同构造。如引线框架LF1所示，如果以包围芯片托盘DP的下表面DPb周围的方式形成薄壁部LFhf，则如图37所示，芯片托盘DP的周缘部被封固体MR封装。由此，能够更可靠地抑制芯片托盘DP从封固体MR脱落的情况。
另外，如引线框架LF1所示，如果在多个引线LD各自的芯片托盘DP侧的端部形成薄壁部LFhf，则如图37示出的半导体器件1B所示，引线LD的薄壁部LFhf被封固体MR封装。由此，能够抑制引线LD从封固体MR脱落。
另外，例如也可以将上述各种变形例相互组合。
此外，上述实施方式所记载的内容的一部分如下进行记载。
[附记1]一种半导体器件，其具有：
半导体芯片；
芯片搭载部，其具有搭载前述半导体芯片的上表面和位于前述上表面相对侧的面的下表面；
多个引线，其分别配置在前述芯片搭载部附近，与前述半导体芯片电连接；以及
封固体，其具有第1封固体上表面、位于前述第1封固体上表面的相对侧的面的第1封固体下表面、以及在其厚度方向位于前述第1封固体上表面和前述第1封固体下表面之间的多个侧面，将前述半导体芯片和前述多个引线各自的一部分封固，
前述多个引线各自具有：
第1引线上表面；
第1引线下表面，其是与前述第1引线上表面相对侧的面；
第2引线下表面，其在引线的厚度方向上位于前述第1引线上表面和前述第1引线下表面之间；
第1引线侧面，其在引线的厚度方向上位于前述第1引线下表面和前述第2引线下表面之间，且与前述第1引线下表面和前述第2引线下表面相连；以及
第2引线侧面，其在引线的厚度方向上位于前述第2引线下表面和前述第1引线上表面之间，且与前述第2引线下表面和前述第1引线上表面相连，位于前述第1引线侧面的外侧，
前述第1引线上表面被前述封固体覆盖，
前述第1引线下表面从前述封固体的前述第1封固体下表面露出，
前述第1引线侧面从前述封固体的前述多个侧面内与前述第1封固体下表面相连的第1封固体侧面露出，且与前述第1封固体侧面处于同一平面，
前述第2引线侧面从前述封固体的前述多个侧面内，与前述第1封固体上表面相连且位于前述第1封固体侧面外侧的第2封固体侧面露出，且与前述第2封固体侧面处于同一平面，
在从前述第1引线下表面侧观察时，在前述第1引线下表面上形成有凹部，其在与前述多个引线各自延伸的第1方向正交的第2方向的宽度小于前述多个引线各自的宽度，
在从前述第1引线下表面侧观察时，前述凹部的第1端部到达前述第1引线侧面，前述凹部的位于与前述第1端部相对侧的第2端部在前述第1引线下表面内终结。
[附记2]
在附记1所记载的半导体器件中，
在从前述第1引线下表面侧观察时，前述第1方向上的前述第1引线下表面的长度比前述第2方向上的前述第2引线下表面的宽度更长，
在从前述第1引线下表面侧观察时，前述第1方向上的前述凹部的长度比前述第2方向上的前述凹部的宽度更长。
[附记3]
在附记1所记载的半导体器件中，
前述芯片搭载部的前述下表面从前述封固体的前述第1封固体下表面露出。
[附记4]
在附记1所记载的半导体器件中，
前述封固体具有与前述第1封固体侧面和前述第2封固体侧面相连的第2封固体下表面，
前述多个引线的各自的前述第2引线下表面从前述封固体的前述第2封固体下表面露出，且与前述第2封固体下表面处于同一平面，
还具有悬垂引线，其与前述芯片搭载部连结，具有第1悬垂引线上表面和位于前述第1悬垂引线上表面相对侧的面的第1悬垂引线下表面，
前述悬垂引线的从前述第1悬垂引线上表面至前述第1悬垂引线下表面的厚度，与前述多个引线各自的从前述第1引线上表面至前述第1引线下表面的厚度相比较薄，
在从前述封固体的前述第1封固体下表面侧观察时，前述悬垂引线不从前述封固体的前述第1封固体下表面露出，前述悬垂引线的前述第1悬垂引线下表面的一部分在前述封固体的前述第2封固体下表面露出。
[附记5]
在附记4所记载的半导体器件中，
在前述芯片搭载部的厚度方向上，前述芯片搭载部的前述上表面的高度与前述悬垂引线的前述第1悬垂引线上表面的高度相同。
[附记6]
在附记1所记载的半导体器件中，
在前述半导体芯片的表面形成多个电极焊盘，
前述多个电极焊盘各自和前述多个引线的各自的前述第1引线上表面经由多个金属导线分别电连接。
[附记7]
在附记6所记载的半导体器件中，
在前述多个引线的各自的前述第1引线上表面的前述金属导线所连接的部分形成有第2金属膜。
[附记8]
在附记7所记载的半导体器件中，
前述第2金属膜由以银为主要成分的金属构成。
附图标记说明
1、1A、1B 半导体器件
10 检查装置(外观检查装置)
11 光照射部
12 摄像部
13 控制部
AN 阳极
AX 旋转轴
BD1、BD2 刀具(旋转刀具)
BM 金属膜(镀敷，镀敷膜)
BW 导线(导电性部件)
CBT 型腔(凹部)
CHP 半导体芯片
CP 焊针
CPb 背面(主面、下表面)
CPs 侧面
CPt 表面(主面、上表面)
CT 阴极
DB 芯片接合材料(粘接材料)
DL 延伸方向
DP 芯片托盘(芯片搭载部、接合片)
DPb 下表面(安装面)
DPt 上表面(芯片搭载面)
DT 带(划片带)
DW 宽度方向
FbS1、FbS2、FS1、FS2、FS3、FS4、FS5、FS6 边
GP 阶梯部
HS 加热台(引线框架加热台)
JM 接合材料
LD、LD1、LD2 引线(端子、外部端子)
LDb 下表面(安装面、引线下表面)
LDd 凹部(凹槽、窝部、凹陷部)
LDg 下表面(阶梯面、中间面、引线下表面)
LDs 侧面(引线侧面)
LDsg 侧面(引线侧面、内侧面)
LDt 上表面(导线接合面、引线上表面)
LDtr 槽部(窝部、凹部、凹陷部)
LDwm、LDwl、LDw2 壁部
LF、LF1 引线框架
LFc 划片区域(划片线)
LFd、LFdl、LFd2 器件区域(产品形成区域)
LFf 表示外框(框体)
LFhf 薄壁部(半蚀刻部)
LFtb 连接条(连结部、引线连结部)
LMF 树脂薄膜(薄膜材料)
LND 接合区(端子)
LNDa 接合区(引线连接用端子)
LNDb 接合区(芯片托盘连接用端子)
MB 安装衬底(母板，布线衬底)
Mbr1、Mbr2、Mbr3 金属毛刺
MBt 上表面(搭载面、电子设备搭载面)
MD 成型模具
MD1 上模具(模具)
MD2 下模具(模具)
MDc1、MDc2 夹持面(模具面、按压面、面)
MPTf 镀敷液
MPTt 镀敷槽
MR 封固体(树脂体)
MRb 下表面(背面、安装面、封固体下表面)
MRg 下表面(阶梯面、中间面)
MRk 角部
MRs 侧面(封固体侧面)
MRsg 侧面(封固体侧面)
MRt 上表面(封固体上表面)
NZ1 喷嘴
PD 板(电极、焊盘)
SCM 金属屑
SD 金属膜(镀敷层、焊锡材料、焊锡膜、镀敷焊锡膜)
SP 接合材料
SRm 绝缘膜(阻焊膜)
ST 切入部(切削槽，阶梯部)
TL 多个悬垂引线
TL 悬垂引线
TL1 封固部
TL2 露出部
TLb1、TLb2 下表面(悬垂引线下表面)
TLs 侧面(悬垂引线侧面)
TLsg 侧面(悬垂引线侧面)
TLt 上表面(悬垂引线上表面)
WF1 清洗液

Claims (20)

1.一种半导体器件的制造方法，具有下述工序：
(a)工序，准备引线框架，该引线框架具有：第1器件区域、第2器件区域以及封固体，前述第1器件区域具有在上表面搭载有第1半导体芯片的第1芯片搭载部、以及配置在前述第1芯片搭载部附近的包括第1引线在内的多个引线，前述第2器件区域配置在前述第1器件区域的旁边，并具有在上表面搭载有第2半导体芯片的第2芯片搭载部、以及配置在前述第2芯片搭载部附近的包括与前述第1引线连结的第2引线在内的多个引线，前述封固体一并封固前述第1器件区域和前述第2器件区域，前述引线框架形成有槽部，该槽部以与在第1方向上延伸的前述第1引线及第2引线各自的第1引线下表面连通的方式在前述第1方向上延伸，且该槽部的、与前述第1方向正交的第2方向上的宽度与前述第1引线及第2引线各自的前述第1引线下表面的宽度相比更窄，
(b)工序，通过使用沿前述第2方向行进的第1刀具从前述第1引线下表面侧切削前述第1引线及第2引线的连结部的一部分，从而在前述第1引线及第2引线的前述连结部上形成切入部，
(c)工序，在前述(b)工序之后去除形成于前述槽部内的金属屑，
(d)工序，在前述(c)工序之后，利用镀敷法在含有前述切入部的前述第1引线及第2引线的从前述封固体露出的部分上形成第1金属膜，
(e)工序，在前述(d)工序之后，利用沿前述第2方向行进且宽度小于前述第1刀具的宽度的第2刀具，从前述第1引线下表面侧切削前述第1引线及第2引线的前述连结部的残留部，从而将前述第1器件区域和前述第2器件区域分离，
在前述(e)工序中，以与前述第1引线及第2引线各自的前述第1引线下表面相连、且前述第2刀具不与构成前述切入部的第1引线侧面接触的方式切削前述残留部。
2.根据权利要求1所述的半导体器件的制造方法，其中，
前述(c)工序通过将压力高于大气压的液体从前述第1引线下表面侧向前述金属屑喷射而去除前述金属屑。
3.根据权利要求2所述的半导体器件的制造方法，其中，
在前述(c)工序中，在与前述第1引线下表面平行的面内，一边使多个喷嘴以该多个喷嘴各自的前端描绘螺旋的方式旋转，一边分别从前述多个喷嘴喷射前述液体。
4.根据权利要求1所述的半导体器件的制造方法，其中，
前述第1引线及第2引线经由沿前述第2方向延伸的引线连结部而相互连结，
前述第1刀具的宽度大于前述引线连结部的前述第1方向上的宽度。
5.根据权利要求1所述的半导体器件的制造方法，其中，
在前述(e)工序之后，前述第1引线及第2引线分别具有位于前述第1引线侧面的外侧的第2引线侧面，
在前述第1引线侧面上形成有前述第1金属膜，在前述第2引线侧面上未形成前述第1金属膜。
6.根据权利要求5所述的半导体器件的制造方法，其中，
前述第1引线侧面具有：第1边、以及在前述第2方向上与前述第1边相对的第2边，
在前述(b)工序中，
在前述第1边上形成有沿前述第2方向延伸的第1金属毛刺，
在前述第2边上未形成前述第1金属毛刺。
7.根据权利要求6所述的半导体器件的制造方法，其中，
前述第2引线侧面具有：第3边、以及在前述第2方向上与前述第3边相对的第4边，
在前述(e)工序中，
在前述第3边上形成有沿前述第2方向延伸的第2金属毛刺，
在前述第4边上未形成前述第2金属毛刺，
在前述第1引线下表面上、前述第1引线侧面上及前述第1金属毛刺上通过前述(d)工序被实施镀敷处理，在前述第2引线侧面上及前述第2金属毛刺上未被实施镀敷处理。
8.根据权利要求1所述的半导体器件的制造方法，其中，
前述(d)工序中，利用电解镀敷法形成前述第1金属膜，
前述第1金属膜由以锡作为主要成分的金属构成。
9.一种半导体器件，具有：
半导体芯片；
芯片搭载部，该芯片搭载部具有搭载有前述半导体芯片的上表面和位于前述上表面的相对侧的面即下表面；
多个引线，该多个引线分别配置在前述芯片搭载部附近，与前述半导体芯片电连接；以及
封固体，该封固体具有第1封固体上表面、位于前述第1封固体上表面的相对侧的面即第1封固体下表面、以及在厚度方向上位于前述第1封固体上表面和前述第1封固体下表面之间的多个侧面，前述封固体将前述半导体芯片和前述多个引线的每个引线的一部分封固，
前述多个引线各自具有：
第1引线上表面；
第1引线下表面，该第1引线下表面是位于前述第1引线上表面的相对侧的面；
第2引线下表面，该第2引线下表面在厚度方向上位于前述第1引线上表面和前述第1引线下表面之间；
第1引线侧面，该第1引线侧面在厚度方向上位于前述第1引线下表面和前述第2引线下表面之间，且与前述第1引线下表面和前述第2引线下表面相连；以及
第2引线侧面，该第2引线侧面在厚度方向上位于前述第2引线下表面和前述第1引线上表面之间，且与前述第2引线下表面和前述第1引线上表面相连，并位于前述第1引线侧面的外侧，
前述第1引线上表面被前述封固体覆盖，
前述第1引线下表面从前述封固体的前述第1封固体下表面露出，
前述第1引线侧面从前述封固体的前述多个侧面中的、与前述第1封固体下表面相连的第1封固体侧面露出，且与前述第1封固体侧面处于同一平面，
前述第2引线侧面从前述封固体的前述多个侧面中的第2封固体侧面露出，且与前述第2封固体侧面处于同一平面，前述第2封固体侧面与前述第1封固体上表面相连且位于前述第1封固体侧面的外侧，
在从前述第1引线下表面侧观察时，在前述第1引线下表面形成有凹部，该凹部在与前述多个引线分别延伸的第1方向正交的第2方向上的宽度小于前述多个引线各自的宽度，
在从前述第1引线下表面侧观察时，前述凹部的第1端部到达前述第1引线侧面，前述凹部的位于与前述第1端部相对侧的第2端部在前述第1引线下表面内终结，
前述凹部未形成在前述第2引线下表面和前述第2引线侧面上。
10.根据权利要求9所述的半导体器件，其中，
前述多个引线分别沿前述第2方向并列地配置，
前述多个引线各自的前述第1引线侧面具有：第1边、以及在前述第2方向上与前述第1边相对的第2边，
在前述第1边上形成有沿前述第2方向延伸的第1金属毛刺，
在前述第2边上未形成前述第1金属毛刺。
11.根据权利要求10所述的半导体器件，其中，
前述多个引线各自的前述第2引线侧面具有：第3边、以及在前述第2方向上与前述第3边相对的第4边，
在前述第3边上形成有沿前述第2方向延伸的第2金属毛刺，
在前述第4边上未形成前述第2金属毛刺，
在前述第1引线下表面上、前述第1引线侧面上、前述第2引线下表面上及前述第1金属毛刺上形成有第1金属膜，在前述第2引线侧面上及前述第2金属毛刺上未形成镀敷膜。
12.根据权利要求11所述的半导体器件，其中，
前述多个引线分别由以铜为主要成分的金属构成，前述第1金属膜由以锡为主要成分的金属构成。
13.根据权利要求9所述的半导体器件，其中，
在从前述第1引线下表面侧观察时，前述第1方向上的前述第2引线下表面的长度与前述第1方向上的前述第1引线下表面的长度相比更短。
14.根据权利要求13所述的半导体器件，其中，
在从前述第1引线下表面侧观察时，前述第1方向上的前述凹部的长度与前述第1方向上的前述第1引线下表面的未形成前述凹部的部分的长度相比更长。
15.根据权利要求13所述的半导体器件，其中，
前述多个引线各自的厚度方向上的前述第1引线侧面的最厚部分的厚度，与前述第2引线侧面的厚度相比更厚。
16.根据权利要求9所述的半导体器件，其中，
在将前述第1引线下表面作为基准面时，到前述凹部的最深部分的距离短于到前述第2引线下表面的距离。
17.根据权利要求9所述的半导体器件，其中，
前述多个引线分别沿前述第2方向并列配置，
前述多个引线各自的前述第1引线侧面具有：第1边、以及在前述第2方向上与前述第1边相对的第2边，
在前述第1边上形成有沿前述第2方向延伸的第1金属毛刺，
在前述第2边上未形成前述第1金属毛刺，
前述第2引线下表面具有：第5边、以及在前述第2方向上与前述第5边相对的第6边，
在前述第5边上形成有沿前述第2方向延伸的第1金属毛刺，
在前述第6边上未形成前述第1金属毛刺，
形成在前述第1引线侧面的前述第1边上的第1金属毛刺和形成于前述第2引线下表面的前述第5边上的第1金属毛刺的延伸方向相同。
18.根据权利要求9所述的半导体器件，其中，
前述封固体的前述第1封固体下表面的平面面积小于前述第1封固体上表面的平面面积。
19.根据权利要求9所述的半导体器件，其中，
前述封固体具有与前述第1封固体侧面和前述第2封固体侧面相连的第2封固体下表面，
前述多个引线各自的前述第2引线下表面从前述封固体的前述第2封固体下表面露出，且与前述第2封固体下表面处于同一平面。
20.根据权利要求19所述的半导体器件，其中，
前述封固体的前述第1封固体下表面的平面面积、前述第2封固体下表面的平面面积、以及前述多个引线各自的前述第2引线下表面的平面面积的合计与前述第1封固体上表面的平面面积相同。
CN201480002245.6A 2014-03-27 2014-03-27 半导体器件的制造方法及半导体器件 Active CN104685615B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/058815 WO2015145651A1 (ja) 2014-03-27 2014-03-27 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
CN104685615A true CN104685615A (zh) 2015-06-03
CN104685615B CN104685615B (zh) 2018-12-21

Family

ID=53318764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480002245.6A Active CN104685615B (zh) 2014-03-27 2014-03-27 半导体器件的制造方法及半导体器件

Country Status (8)

Country Link
US (1) US9601415B2 (zh)
EP (1) EP3128539B1 (zh)
JP (1) JP6356610B2 (zh)
KR (1) KR102178587B1 (zh)
CN (1) CN104685615B (zh)
HK (1) HK1208957A1 (zh)
TW (1) TWI645528B (zh)
WO (1) WO2015145651A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154362A (zh) * 2016-03-03 2017-09-12 英飞凌科技股份有限公司 制造具有光学检测特征的模制的半导体封装体的方法
CN107170716A (zh) * 2016-03-08 2017-09-15 株式会社吉帝伟士 半导体封装件及半导体封装件的制造方法
CN110010580A (zh) * 2017-11-28 2019-07-12 青井电子株式会社 半导体装置及其制造方法
CN111463134A (zh) * 2019-01-18 2020-07-28 典琦科技股份有限公司 芯片封装体的制造方法

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163766B2 (en) * 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
JP6483498B2 (ja) * 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
US20160172275A1 (en) * 2014-12-10 2016-06-16 Stmicroelectronics S.R.L. Package for a surface-mount semiconductor device and manufacturing method thereof
US11195269B2 (en) * 2015-03-27 2021-12-07 Texas Instruments Incorporated Exposed pad integrated circuit package
TWI606555B (zh) * 2015-05-15 2017-11-21 尼克森微電子股份有限公司 晶片封裝結構及其製造方法
JP6156450B2 (ja) * 2015-07-15 2017-07-05 日亜化学工業株式会社 発光装置の外観検査方法
JP2017034187A (ja) * 2015-08-05 2017-02-09 ローム株式会社 半導体装置
JP7148220B2 (ja) * 2015-08-10 2022-10-05 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及びその製造方法
US9373569B1 (en) * 2015-09-01 2016-06-21 Texas Instruments Incorporation Flat no-lead packages with electroplated edges
US10727085B2 (en) * 2015-12-30 2020-07-28 Texas Instruments Incorporated Printed adhesion deposition to mitigate integrated circuit package delamination
JP6695156B2 (ja) * 2016-02-02 2020-05-20 エイブリック株式会社 樹脂封止型半導体装置
KR101747226B1 (ko) * 2016-03-16 2017-06-27 해성디에스 주식회사 반도체 패키지 기판 및 그 제조 방법
US10366948B2 (en) * 2016-03-17 2019-07-30 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US10796986B2 (en) 2016-03-21 2020-10-06 Infineon Technologies Ag Leadframe leads having fully plated end faces
US9824959B2 (en) * 2016-03-23 2017-11-21 Texas Instruments Incorporated Structure and method for stabilizing leads in wire-bonded semiconductor devices
JP6603169B2 (ja) * 2016-04-22 2019-11-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
WO2017181399A1 (en) * 2016-04-22 2017-10-26 Texas Instruments Incorporated Improved lead frame system
US10388616B2 (en) * 2016-05-02 2019-08-20 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
JP6752639B2 (ja) 2016-05-02 2020-09-09 ローム株式会社 半導体装置の製造方法
US10083866B2 (en) * 2016-07-27 2018-09-25 Texas Instruments Incorporated Sawn leadless package having wettable flank leads
US20180122731A1 (en) * 2016-11-02 2018-05-03 Texas Instruments Incorporated Plated ditch pre-mold lead frame, semiconductor package, and method of making same
JP2018085487A (ja) * 2016-11-25 2018-05-31 マクセルホールディングス株式会社 半導体装置の製造方法および半導体装置
TWM539698U (zh) * 2016-12-29 2017-04-11 Chang Wah Technology Co Ltd 具改良式引腳的導線架預成形體
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
JP6772087B2 (ja) * 2017-02-17 2020-10-21 新光電気工業株式会社 リードフレーム及びその製造方法
JP2018139263A (ja) * 2017-02-24 2018-09-06 株式会社東芝 半導体パッケージおよびその製造方法
KR102335216B1 (ko) * 2017-04-26 2021-12-03 삼성전자 주식회사 발광소자 패키지
US11677059B2 (en) 2017-04-26 2023-06-13 Samsung Electronics Co., Ltd. Light-emitting device package including a lead frame
JP7061278B2 (ja) * 2017-08-15 2022-04-28 大日本印刷株式会社 リードフレームおよび半導体装置
WO2019026917A1 (ja) * 2017-07-31 2019-02-07 大日本印刷株式会社 リードフレーム、半導体装置および半導体装置の製造方法
US10892211B2 (en) * 2017-08-09 2021-01-12 Semtech Corporation Side-solderable leadless package
US10199312B1 (en) * 2017-09-09 2019-02-05 Amkor Technology, Inc. Method of forming a packaged semiconductor device having enhanced wettable flank and structure
US10366943B2 (en) * 2017-09-16 2019-07-30 Amkor Technology, Inc. Packaged electronic device having stepped conductive structure and related methods
US11062980B2 (en) * 2017-12-29 2021-07-13 Texas Instruments Incorporated Integrated circuit packages with wettable flanks and methods of manufacturing the same
JP7037368B2 (ja) * 2018-01-09 2022-03-16 ローム株式会社 半導体装置および半導体装置の製造方法
US20190252256A1 (en) * 2018-02-14 2019-08-15 Nxp B.V. Non-leaded device singulation
US10714418B2 (en) * 2018-03-26 2020-07-14 Texas Instruments Incorporated Electronic device having inverted lead pins
TWM566910U (zh) * 2018-05-04 2018-09-11 長華科技股份有限公司 具有最大可視角之吃錫凹槽的預成型導線架及其封裝元件
US11600557B2 (en) * 2018-08-21 2023-03-07 Texas Instruments Incorporated Packaged device having selective lead pullback for dimple depth control
DE112019005278T5 (de) * 2018-09-19 2021-07-29 Rohm Co., Ltd. Halbleiterbauteil
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown
JP7145414B2 (ja) * 2018-11-14 2022-10-03 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
US20200227343A1 (en) * 2019-01-11 2020-07-16 Chang Wah Technology Co., Ltd. Semiconductor device package
JP7338204B2 (ja) * 2019-04-01 2023-09-05 富士電機株式会社 半導体装置
JP6827495B2 (ja) * 2019-05-16 2021-02-10 Ｔｏｗａ株式会社 半導体装置の製造方法
JP2020194894A (ja) * 2019-05-28 2020-12-03 株式会社ディスコ デバイスチップの製造方法
US20200395272A1 (en) 2019-06-11 2020-12-17 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing a semiconductor device
US11244881B2 (en) * 2019-09-30 2022-02-08 Texas Instruments Incorporated Package terminal cavities
JP7408885B2 (ja) 2020-01-30 2024-01-09 長華科技股▲ふん▼有限公司 リードフレーム
JP7391694B2 (ja) * 2020-02-06 2023-12-05 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
US11430720B2 (en) * 2020-07-27 2022-08-30 Texas Instruments Incorporated Recess lead for a surface mount package
CN112216669B (zh) * 2020-09-10 2023-03-24 安徽龙芯微科技有限公司 一种高稳定性的封装引线框架及封装件生产方法
US11855001B2 (en) * 2020-11-04 2023-12-26 Texas Instruments Incorporated Leadless leadframe and semiconductor device package therefrom
TWI750988B (zh) * 2021-01-05 2021-12-21 南茂科技股份有限公司 導線架及其運用於半導體封裝結構的製作方法
DE112021006931T5 (de) 2021-01-29 2023-11-16 Microchip Technology Incorporated Lead-frames für halbleitergehäuse mit erhöhter zuverlässigkeit und zugehörige gehäuse und verfahren
US11430718B2 (en) * 2021-01-29 2022-08-30 Microchip Technology Incorporated Lead frames for semiconductor packages with increased reliability and related semiconductor device packages and methods
US20220302013A1 (en) * 2021-03-19 2022-09-22 Advanced Semiconductor Engineering Korea, Inc. Semiconductor device packages and methods of manufacturing the same
JP2023144386A (ja) * 2022-03-28 2023-10-11 Ｔｏｗａ株式会社 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154663A (ja) * 1997-08-04 1999-02-26 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法
JPH11191561A (ja) * 1997-12-26 1999-07-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
TW498443B (en) * 2001-06-21 2002-08-11 Advanced Semiconductor Eng Singulation method for manufacturing multiple lead-free semiconductor packages
CN1812084A (zh) * 2004-12-24 2006-08-02 雅马哈株式会社 半导体封装和引导框架
JP2008112961A (ja) * 2006-10-04 2008-05-15 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2009088412A (ja) * 2007-10-02 2009-04-23 Renesas Technology Corp 半導体装置の製造方法
CN101635291A (zh) * 2009-08-21 2010-01-27 乐山-菲尼克斯半导体有限公司 一种微型封装引线框架结构及其工艺方法
CN101697348A (zh) * 2009-10-11 2010-04-21 天水华天科技股份有限公司 一种小载体四面扁平无引脚封装件及其制备方法
CN102044451A (zh) * 2009-10-22 2011-05-04 瑞萨电子株式会社 半导体器件的制造方法和电子器件的制造方法
US20110244629A1 (en) * 2010-04-01 2011-10-06 Zhiwei Gong Packaging Process to Create Wettable Lead Flank During Board Assembly
JP2014007287A (ja) * 2012-06-25 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法
CN103531493A (zh) * 2012-06-29 2014-01-22 飞思卡尔半导体公司 半导体器件封装及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
JP4409121B2 (ja) 2001-07-11 2010-02-03 株式会社ジーシー マウスガード用組成物
JP4672201B2 (ja) * 2001-07-26 2011-04-20 ローム株式会社 半導体装置の製造方法
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
JP4192047B2 (ja) 2003-06-26 2008-12-03 京セラ株式会社 燃料電池
US6773961B1 (en) * 2003-08-15 2004-08-10 Advanced Semiconductor Engineering Inc. Singulation method used in leadless packaging process
JP4004445B2 (ja) 2003-09-12 2007-11-07 アルス電子株式会社 半導体パッケージ及びその製造方法
US7060535B1 (en) * 2003-10-29 2006-06-13 Ns Electronics Bangkok (1993) Ltd. Flat no-lead semiconductor die package including stud terminals
US7943431B2 (en) * 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
US20100133693A1 (en) * 2008-12-03 2010-06-03 Texas Instruments Incorporated Semiconductor Package Leads Having Grooved Contact Areas
US20140151883A1 (en) * 2012-12-03 2014-06-05 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component and structure therefor
JP5479247B2 (ja) * 2010-07-06 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20120126378A1 (en) * 2010-11-24 2012-05-24 Unisem (Mauritius ) Holdings Limited Semiconductor device package with electromagnetic shielding
US20140151865A1 (en) * 2012-11-30 2014-06-05 Thomas H. Koschmieder Semiconductor device packages providing enhanced exposed toe fillets
US9012268B2 (en) * 2013-06-28 2015-04-21 Stmicroelectronics, Inc. Leadless packages and method of manufacturing same
US20150076675A1 (en) * 2013-09-16 2015-03-19 Stmicroelectronics, Inc. Leadframe package with wettable sides and method of manufacturing same

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154663A (ja) * 1997-08-04 1999-02-26 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法
JPH11191561A (ja) * 1997-12-26 1999-07-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
TW498443B (en) * 2001-06-21 2002-08-11 Advanced Semiconductor Eng Singulation method for manufacturing multiple lead-free semiconductor packages
CN1812084A (zh) * 2004-12-24 2006-08-02 雅马哈株式会社 半导体封装和引导框架
JP2008112961A (ja) * 2006-10-04 2008-05-15 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2009088412A (ja) * 2007-10-02 2009-04-23 Renesas Technology Corp 半導体装置の製造方法
CN101635291A (zh) * 2009-08-21 2010-01-27 乐山-菲尼克斯半导体有限公司 一种微型封装引线框架结构及其工艺方法
CN101697348A (zh) * 2009-10-11 2010-04-21 天水华天科技股份有限公司 一种小载体四面扁平无引脚封装件及其制备方法
CN102044451A (zh) * 2009-10-22 2011-05-04 瑞萨电子株式会社 半导体器件的制造方法和电子器件的制造方法
US20110244629A1 (en) * 2010-04-01 2011-10-06 Zhiwei Gong Packaging Process to Create Wettable Lead Flank During Board Assembly
JP2014007287A (ja) * 2012-06-25 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法
CN103531493A (zh) * 2012-06-29 2014-01-22 飞思卡尔半导体公司 半导体器件封装及其制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154362A (zh) * 2016-03-03 2017-09-12 英飞凌科技股份有限公司 制造具有光学检测特征的模制的半导体封装体的方法
CN107154362B (zh) * 2016-03-03 2020-05-19 英飞凌科技股份有限公司 制造具有光学检测特征的模制的半导体封装体的方法
CN107170716A (zh) * 2016-03-08 2017-09-15 株式会社吉帝伟士 半导体封装件及半导体封装件的制造方法
CN107170716B (zh) * 2016-03-08 2022-05-27 安靠科技日本公司 半导体封装件及半导体封装件的制造方法
CN110010580A (zh) * 2017-11-28 2019-07-12 青井电子株式会社 半导体装置及其制造方法
CN110010580B (zh) * 2017-11-28 2023-02-28 青井电子株式会社 半导体装置及其制造方法
CN111463134A (zh) * 2019-01-18 2020-07-28 典琦科技股份有限公司 芯片封装体的制造方法

Also Published As

Publication number Publication date
EP3128539A4 (en) 2017-12-27
US20160254214A1 (en) 2016-09-01
TW201537712A (zh) 2015-10-01
JPWO2015145651A1 (ja) 2017-04-13
US9601415B2 (en) 2017-03-21
TWI645528B (zh) 2018-12-21
EP3128539A1 (en) 2017-02-08
KR102178587B1 (ko) 2020-11-13
HK1208957A1 (zh) 2016-03-18
KR20160136208A (ko) 2016-11-29
CN104685615B (zh) 2018-12-21
EP3128539B1 (en) 2020-01-08
WO2015145651A1 (ja) 2015-10-01
JP6356610B2 (ja) 2018-07-11

Similar Documents

Publication Publication Date Title
CN104685615A (zh) 半导体器件的制造方法及半导体器件
CN102859687B (zh) 半导体器件及其制造方法
CN102789994B (zh) 侧面可浸润半导体器件
KR102082941B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
US20100052125A1 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US8076181B1 (en) Lead plating technique for singulated IC packages
JP2005191240A (ja) 半導体装置及びその製造方法
KR102452097B1 (ko) 리드 프레임 및 반도체 장치
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
US10727169B2 (en) Semiconductor device having lead with back and end surfaces provided with plating layers
US8399302B2 (en) Method of manufacturing semiconductor device
JP2014007287A (ja) 半導体装置の製造方法
JP2012109435A (ja) 半導体装置の製造方法
KR20060021744A (ko) 리드프레임 및 그 제조방법
US11728179B2 (en) Surface mount semiconductor device and method of manufacture
JPH088385A (ja) 樹脂封止型半導体装置
JP2018085487A (ja) 半導体装置の製造方法および半導体装置
JP3691790B2 (ja) 半導体装置の製造方法及び該方法によって製造された半導体装置
CN115565896A (zh) 一种引线框架类封装产品的封装方法及其产品
US20220246505A1 (en) Semiconductor device and a method of manufacturing a semiconductor device
US20240145351A1 (en) Method of manufacturing semiconductor devices, corresponding semiconductor device, assembly and support substrate
JP2017108191A (ja) 半導体装置
JP2008108967A (ja) リードフレームおよびそれを用いた半導体パッケージの製造方法
JP2019075474A (ja) 半導体装置の製造方法
JPH06295972A (ja) ハイブリッドｉｃのリードフレームの位置決め構造及びハイブリッドｉｃの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1208957

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1208957

Country of ref document: HK