CN203466186U - 一种三维互连结构 - Google Patents
一种三维互连结构 Download PDFInfo
- Publication number
- CN203466186U CN203466186U CN201320608900.5U CN201320608900U CN203466186U CN 203466186 U CN203466186 U CN 203466186U CN 201320608900 U CN201320608900 U CN 201320608900U CN 203466186 U CN203466186 U CN 203466186U
- Authority
- CN
- China
- Prior art keywords
- metal wiring
- wiring layer
- layer
- back side
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002184 metal Substances 0.000 claims abstract description 211
- 229910052751 metal Inorganic materials 0.000 claims abstract description 211
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 230000004888 barrier function Effects 0.000 claims description 31
- 230000005540 biological transmission Effects 0.000 abstract description 14
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 5
- 238000000227 grinding Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000011514 reflex Effects 0.000 description 3
- 230000001154 acute effect Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000009462 micro packaging Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型提供了一种三维互连结构，其半导体衬底包括相对的正面和背面；所述半导体衬底上具有贯穿正面和背面的梯形孔，所述梯形孔在所述半导体衬底正面的开口大于在所述半导体衬底背面的开口。通过在梯形孔斜面上方形成正面金属布线层，该正面金属布线层将衬底正面的正面金属布线层和衬底背面的背面金属布线层连接起来。在本实用新型提供的三维互连结构中，位于梯形孔斜面上的正面金属布线层相当于传输带，可以实现在半导体正面、梯形槽斜面以及半导体背面之间形成阻抗相同或相近的互连线，能够克服由于阻抗不匹配而引起的信号反射大的问题。
Description
技术领域
本实用新型涉及电子封装领域，尤其涉及一种三维互连结构。
背景技术
随着集成电路的特征尺寸不断缩小，芯片的复杂性不断增加，互连密度不断提高。引线键合由于互连密度较低，已不能满足多芯片高密度封装的要求。为满足高互连密度，减短互连路径，解决三维堆叠的互连瓶颈，新的封装技术，即利用硅通孔（Through-Silicon-Via，TSV）的三维集成电路（3D-IC）技术应运而生。
3D-TSV集成技术是微电子核心技术之一，3D-TSV互连提供了超越“摩尔”的方法，是目前最先进，最复杂的封装技术，可以获得更好的电性能、低功耗、噪声、更小的封装尺寸、低成本和多功能化。3D-TSV技术将广泛地应用于微电子领域，尤其是智能手机等消费类电子产品，包括智能手机、互联网器件、传感器、存储器、太阳能电池、LED、功率器件等高端产品。
TSV有两种结构，一种是在硅片上制作，称为TSV interposer，一种是在带有有源区的芯片上制作，其主要作用是垂直互连。目前，TSV interposer是主要的TSV结构。该TSV interposer的整体结构如图1所示，TSV孔07贯穿硅衬底01的正面和背面，在该TSV interposer结构的正面设置有正面金属布线层RDL02，在该结构的正面还设置有用于芯片封装的Cu/Sn UBM焊盘04，在结构的背面设置有绝缘层03以及背面金属布线层05，在背面还设置有用于基板封装的Cu Pillar Bump06。
TSV技术是目前最复杂、最困难的一种先进电子封装，不仅体现在TSV工艺制造上，更体现在带有TSV有源芯片或TSV interposer微组装工艺上。为了实现窄节距互连，高深宽比TSV孔又受设备和工艺的限制，需要对芯片或interposer进行减薄到几十微米的厚度，这就为后续拿持、组装等工艺带来巨大挑战。另外，为了降低成本，TSV工艺大都基于低阻硅。低阻硅的半导体特性引起介质损耗较大，TSV孔型结构特性阻抗与金属布线层传输线特性阻抗失配也会引起信号反射，导致TSV的高速、高频传输性能较差。
实用新型内容
为了解决上述高速、高频传输性能较差的技术问题，本实用新型提供了一种新的三维互连结构。
为了解决上述技术问题，本实用新型采用了如下技术方案：
一种三维互连结构，所述三维互连结构至少包括第一正面金属布线层和第一背面金属布线层，其包括，
半导体衬底，所述半导体衬底包括相对的正面和背面；所述半导体衬底上具有贯穿正面和背面的梯形孔，所述梯形孔在所述半导体衬底正面的开口大于在所述半导体衬底背面的开口；
位于所述半导体衬底正面上方以及所述梯形孔斜面上方的正面绝缘层；
位于所述正面绝缘层上方的第一正面金属布线层，所述第一正面金属布线层包括两个断开的第一正面金属布线子层；
位于所述第一正面金属布线层上方的第一正面介质层；其中，所述第一正面介质层上包括多个预定开口，所述预定开口内形成有用于将所述第一正面金属布线层引出的互连；其中，位于所述三维互连结构的最外层的正面介质层还填充所述梯形孔；
位于所述半导体衬底背面下方以及所述正面介质层下方的背面绝缘层，所述背面绝缘层在所述梯形孔斜面上的靠近所述梯形孔底部的正面金属布线层的下方形成开口；
依次位于所述背面绝缘层以及所述位于所述梯形孔斜面上的靠近所述梯形孔底部的正面金属布线层下方的第一背面金属布线层和第一背面介质层；
其中，所述第一背面金属布线层包括至少两个断开的、相互绝缘的第一背面金属布线子层，每个所述第一背面金属布线子层还填充所述背面绝缘层上的开口并通过所述背面绝缘层上的开口与所述正面金属布线层连接；
所述第一背面介质层上形成有预定开口，所述预定开口内形成有用于将所述第一背面金属布线层引出的互连，并在每个所述第一背面金属布线子层下方形成有一个互连。
进一步地，所述三维互连结构包括m层正面金属布线层和m层正面介质层；
其中，第i+1正面金属布线层位于第i正面介质层的上方，所述第i正面介质层上设置有多个预定开口，所述预定开口内形成有用于将第i-1正面金属布线层引出的互连，其中，用于将第i-1正面金属布线层引出的互连与用于将第i正面金属布线层引出的互连相互绝缘；
其中，m≥2，2≤i≤m。
进一步地，所述三维互连结构包括n层背面金属布线层和n层背面介质层；
其中，第j背面介质层位于第j背面金属布线层的下方，所述第j背面金属布线层包括多个断开的、相互绝缘的第j背面金属布线子层；
所述第j背面介质层上设置有多个预定开口，所述预定开口内形成有用于将第j背面金属布线层引出的互连，其中，用于将第j-1背面金属布线层引出的互连与用于将第j背面金属布线层引出的互连相互绝缘；
其中，n≥2，2≤j≤n。
进一步地，所述正面金属布线层上和/或所述背面金属布线层上的金属布线为单端线、差分连接线。
进一步地，所述正面金属布线层和/或所述背面金属布线层上的金属布线为普通互连线、共面波导、微带线、带地的共面波导微带线或带状线。
本实用新型提供的三维互连结构，通过在半导体衬底的正面形成梯形槽，然后在梯形槽的斜面上布设一层或多层正面金属布线层，然后，研磨并抛光半导体背面使位于所述梯形槽斜面上的靠近所述梯形槽底部的各层正面金属布线层暴露，接着在半导体背面以及暴露的正面金属布线层下方形成至少一层背面金属布线层。这样，位于半导体正面的金属布线层和位于半导体背面的金属布线层通过梯形槽上的金属布线层实现了电连接。在本实用新型提供的三维互连结构中，位于梯形槽斜面上的正面金属布线层相当于传输带，由于位于梯形槽斜面上的正面金属布线层和位于半导体正面其它区域的正面金属布线层以及位于半导体背面的背面金属布线层的材质相同，也就是说传输带与金属布线层的材质相同，而且结构变化不大，这样信号在传输过程中，瞬态阻抗变化不大，这样使得由于阻抗不匹配而引起信号反射很小，从而导致该三维互连结构的高速、高频性能较好。
同时，本实用新型提供的三维互连结构，可以采用绝缘体作介质层和较大覆铜平面或网格作为电磁波的隔离，所以硅（Si）衬底引起的介质损耗较少。
附图说明
为了清楚地理解本实用新型或现有技术的实施方式，下面对描述现有技术或本实用新型具体实施方式时用到的附图作简要说明。显而易见地，这些附图仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以获得其他的附图。
图1是现有技术中TSV结构示意图；
图2是本实用新型实施例一的三维互连结构示意图；
图3是本实用新型实施例二的三维互连结构示意图；
图4：不同垂直互连结构插入损耗S12对比曲线图；
图5：不同垂直互连结构回波损耗S11对比曲线图；
图6是新型TSS结构传输带示意图。
附图标记：
100：衬底，101：梯形槽（孔），102，正面绝缘层，1041：第一正面金属布线层，1042：第二正面金属布线层，1051：第一正面介质层，1052：第二正面介质层，106：背面绝缘层，1081：第一背面金属布线层，1082：第二背面金属布线层，1091：第一背面介质层，1092：第二背面介质层，51’:与第一正面金属布线层连接的互连，91’：与第一背面金属布线层连接的互连，52’：正面凸点下金属，92’：背面凸点下金属。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
实施例一
本实用新型提供了一种三维互连结构的实施例，该三维互连结构包括一层正面金属布线层和一层背面金属布线层。其结构详见实施例一。
参见图2，该三维互连结构包括，
半导体衬底100，所述半导体衬底100包括相对的正面和背面，所述半导体衬底上形成有贯穿正面和背面的梯形孔101，所述梯形孔在所述半导体衬底100正面的开口大于在所述半导体衬底100背面的开口；
需要说明的是，通过选择性刻蚀在半导体衬底的正面形成梯形槽，当完成正面工艺以后，研磨减薄所述半导体衬底100的厚度从而形成了梯形孔结构。
位于所述半导体衬底100正面上方以及所述梯形孔101斜面上方的正面绝缘层102；由于在梯形孔101的底部不具有正面绝缘层102，所以，正面绝缘层102包括两个断开的部分。
位于所述正面绝缘层102上方的第一正面金属布线层1041；由于正面绝缘层102包括两个断开的部分，所以在此之上的第一正面金属布线层1041也包括两个断开的第一正面金属布线子层。
位于第一正面金属布线层1041上方的第一正面介质层1051，其中，所述第一正面介质层1051的预定位置处设置有预定开口，该预定开口内填充有金属形成正面凸点下金属（under bump metallization,UBM）51’。该正面凸点下金属51’用于将第一正面金属布线层引出并实现与芯片的焊接。该预定位置位于除梯形孔上方以外的任意位置。但是为了方便与芯片实现连接，该预定位置可以与芯片上的焊点相对应。此外，该第一正面介质层1051将梯形孔101填满，使三维互连结构的正面形成一个较为平整的平面。
位于所述半导体衬底100背面下方的背面绝缘层106；所述背面绝缘层106经过光刻图案化，将位于梯形孔斜面上的靠近所述梯形孔底部的正面金属布线层下方的背面绝缘层106刻蚀去除，在背面绝缘层106上的预定位置形成了开口，从而使位于所述梯形槽101斜面上的靠近所述梯形孔101底部的所述第一正面金属布线层1041不被所述背面绝缘层106覆盖；
位于所述背面绝缘层106以及所述位于所述梯形孔101斜面上的靠近所述梯形槽101底部的所述正面金属布线层1041下方的第一背面金属布线层1081以及位于所述第一背面金属布线层1081下方的第一背面介质层1091。
其中，第一背面介质层1091将第一正面金属布线层1081分为两个独立的第一背面金属布线子层，两个第一背面金属布线子层之间相互绝缘，每个第一背面金属布线子层还填充背面绝缘层106上的开口，以实现第一正面金属布线层1041与第一背面金属布线层1081的电连接。
在所述第一背面介质层1091的预定位置处设置有背面凸点下金属91’，用于实现与基板的互连。
实施例一中的第一正面金属布线层1041和第一背面金属布线层1081通过位于梯形槽斜面上的第一正面金属布线层连接起来。位于梯形槽斜面上的第一正面金属布线层相当于第一正面金属布线层1041和第一背面金属布线层1081的传输带。由于第一正面金属布线层1041、传输带以及第一背面金属布线层1081的材质相同，结构也相差不大，所以，信号在传输过程中，瞬态阻抗变化不大，这样使得由于阻抗不匹配而引起信号反射很小，从而导致该三维互连结构的高速、高频性能较好。
在本实施例中，第一正面金属布线层1041上的金属布线可以为单端线、差分连接线、共面波导微带线、带地的共面波导微带线、带状线等传输线。进一步优选地，该第一正面正面金属布线层上的金属布线可以为共面波导、微带线、带地的共面波导微带线或带状线。
在本实施例中，第一背面金属布线层1081上的金属布线可以为单端线、差分连接线、共面波导微带线、带地的共面波导微带线、带状线等传输线。进一步优选地，该第一背面正面金属布线层上的金属布线还可以为共面波导、微带线、带地的共面波导微带线或带状线。
实施例一所述的三维互连结构，其制备工艺简单，实现容易。该三维互连结构仅适用于信号频率不高的情形下，当传输的信号频率和速率较高时，这种三维互连结构不能满足要求。所以，为了满足更高速率和更高频率的要求，还可以制作成包括多层正面金属布线层和/多层背面金属布线层的三维互连结构。参见实施例二。
实施例二
该实施例所述的三维互连结构包括2层正面金属布线层和2层背面金属布线层。与实施例三的三维互连结构有诸多相似之处，其不同点仅在于正面金属布线层和背面金属布线层的层数不同。为了简要起见，本实施例着重对正面金属布线层和背面金属布线层与其他层结构的位置、连接关系进行描述。
如图3所示，本实施例所述的三维互连结构包括第一正面金属布线层1041、位于第一正面金属布线层1041之上的第一正面介质层1051、位于第一正面介质层1051之上的第二正面金属布线层1042。其中，第一正面介质层1051上形成有预定开口，且该预定开口内填充有金属，形成与第一正面金属布线层1041连接的互连结构51’。其中，与第一正面金属布线层1041连接的互连结构51’和第二正面金属布线层1042之间相互绝缘。
位于第二正面金属布线层1042和与第一正面金属布线层1041连接的互连结构51’之上的第二正面介质层1052。其中，在第二正面介质层1052的预定位置设置有预定开口并在该预定开口内填充有金属，形成正面凸点下金属52’。通过第二正面介质层1052上的凸点下金属52’与芯片连接。
本实施例所述的三维互连结构还包括位于背面绝缘层106下方的第一背面金属布线层1081、位于第一背面金属布线层1081之下的第一背面介质层1091、位于第一背面介质层1091之下的第二背面金属布线层1082以及位于第二背面金属布线层1082之下的第二背面介质层1092。其中，分别在第一背面介质层1091和第二背面介质层1092的预定位置形成有预定开口，并用金属填充该预定开口，在第一背面介质层1091的预定开口内形成与第一背面金属布线层1081连接的互连结构，在第二背面介质层1092的预定开口内形成背面凸点下金属92’，通过第二背面介质层1092上的背面凸点下金属92’与基板连接。
需要说明的是，在该实施例中，在研磨减薄半导体衬底100的背面时，需要将位于梯形孔斜面上方的第一正面金属布线层1041和第二正面金属布线层1042暴露出来，以便实现正面金属布线层与背面金属布线层的电连接。这样，在研磨时，需要将位于梯形孔底部的第一正面金属布线层和第二正面金属布线层研磨掉。这样就使得原来完整的第一正面金属布线层1041和第二正面金属布线层1042被割断，分别分为两个正面金属子层。形成的这四个正面金属子层之间是相互独立的。
在本实施例的背面绝缘层106上形成有4个预定开口，以便将第一正面金属布线层1041的两个子金属层和第二正面金属布线层1042的两个子金属层引出与分别第一背面金属布线层1081实现连接。为了保持上述4个正面金属布线子层的独立性，与其连接的第一背面金属布线层1081也分为四个第一背面金属子层。这四个第一背面金属子层之间通过第一背面介质层1091割断实现相互断开绝缘。
同第一背面金属布线层1081相同，第二背面金属布线层1082也通过第二背面介质层1092割断分为断开的四个第二背面金属布线子层。
其中，与第一背面金属布线层1081连接的互连结构与第二背面金属布线层1082相互绝缘。
如前所述，在本实用新型中，对正面金属布线层和/或背面金属布线层的层数不作限定，只要其各至少有一层金属布线层即能实现本实用新型的实用新型构思，解决本实用新型要解决的技术问题。具体地说，如实施例三所述，该三维互连结构可以仅包括一层正面金属布线层和一层背面金属布线层，也可以包括一层正面金属布线层和多层背面金属布线层，还可以包括多层正面金属布线层和一层背面金属布线层，当然该三维互连结构包括多层正面金属布线层和多层背面金属布线层。
当三维互连结构包括多层正面金属布线层时，相邻两层正面金属布线层即第i正面金属布线层和第i+1层正面金属布线层通过其间的第i正面介质层上的互连结构实现连接。用于将第i-1正面金属布线层引出的互连与用于将第i正面金属布线层引出的互连相互绝缘。
同样，当三维互连结构包括多层背面金属布线层时，相邻两层背面金属布线层即第i背面金属布线层和第i+1层背面金属布线层通过其间的第i背面介质层上的互连结构实现连接。用于将第j-1背面金属布线层引出的互连与用于将第j背面金属布线层引出的互连相互绝缘。
本实用新型实施例提供的三维互连结构也称为TSS（Through Silicon Strip）结构.，为了说明TSS结构的电学性能，将传统的TSV结构和具有双层正面金属布连线的TSS结构比较，金属布线层均采用微带线传输线，为了满足高频性能，TSV采用带有回流TSV过孔。TSV直径为30μm，interposer厚度为150μm，其他主要结构和材料信息见表I所示。TSS结构微带传输线宽度为9μm，设计特性阻抗为51.71Ω。
表I模型主要材料、结构参数表
通过全波电磁场仿真软件HFSS建模仿真得到三种不同垂直互连结构的传输特性，如图4和图5。传统TSV结构传输特性较差，150GHz时S12为-5.7dB。新型TSS结构传输特性较好，150GHz时S12为-2.56dB。随着频率的增高，新型TSS S12曲线明显好于传统TSV结构，20GHz到150GHz之间频带内两者相差1dB到3dB。由于低阻硅介质损耗较大，而且存在由于阻抗不连续性产生的反射，显然传统TSV结构性能在高频时影响较大。由于新型TSS结构为了实现内壁光刻采用了各向异性刻蚀工艺，所形成的通带内角是约为57度的锐角，如图8所示。电磁波在通带内壁传输线传播至RDL层时经过57度的锐角，这种不连续结构影响了TSS结构传输特性，但整体性能比传统TSV结构的性能要好。
如图6，各向异性刻蚀形成的TSS梯形槽是影响互连密度的关键，对比传统TSV在边长为432μm的正方形面积内和边长为236μm的正方形面积内互连线个数，来说明两种结构互连密度问题。采用常规TSV对时（如：孔直径/孔边间距，30μm/30μm），边长为432μm的正方形面积内可以分布24对（信号、接地孔）或者49条信号线（低频，不考虑回流TSV孔）。但为了保证整个晶圆的可靠性，TSV面积要小于10％，因此大多数TSV采用诸如30μm/120μm的排布。而采用TSS时（9μm/9μm），边长为236μm的正方形面积内可以分布至少52条微带线，采用多层垂直互连结构时会更多。表II总结了基于低阻硅的TSV结构和TSS结构性能对比情况，分析可以得知，新型TSS结构是一种高密互连结构，可实现高性能、小节距芯片封装。
表II基于低阻硅的TSV结构和TSS结构性能对比
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其它实施方式。
以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
Claims (5)
1.一种三维互连结构，其特征在于，所述三维互连结构至少包括第一正面金属布线层和第一背面金属布线层，其包括，
半导体衬底，所述半导体衬底包括相对的正面和背面；所述半导体衬底上具有贯穿正面和背面的梯形孔，所述梯形孔在所述半导体衬底正面的开口大于在所述半导体衬底背面的开口；
位于所述半导体衬底正面上方以及所述梯形孔斜面上方的正面绝缘层；
位于所述正面绝缘层上方的第一正面金属布线层，所述第一正面金属布线层包括两个断开的第一正面金属布线子层；
位于所述第一正面金属布线层上方的第一正面介质层；其中，所述第一正面介质层上包括多个预定开口，所述预定开口内形成有用于将所述第一正面金属布线层引出的互连；其中，位于所述三维互连结构的最外层的正面介质层还填充所述梯形孔；
位于所述半导体衬底背面下方以及所述正面介质层下方的背面绝缘层，所述背面绝缘层在所述梯形孔斜面上的靠近所述梯形孔底部的正面金属布线层的下方形成开口；
依次位于所述背面绝缘层以及所述位于所述梯形孔斜面上的靠近所述梯形孔底部的正面金属布线层下方的第一背面金属布线层和第一背面介质层；
其中，所述第一背面金属布线层包括至少两个断开的、相互绝缘的第一背面金属布线子层，每个所述第一背面金属布线子层还填充所述背面绝缘层上的开口并通过所述背面绝缘层上的开口与所述正面金属布线层连接；
所述第一背面介质层上形成有预定开口，所述预定开口内形成有用于将所述第一背面金属布线层引出的互连，并在每个所述第一背面金属布线子层下方形成有一个互连。
2.根据权利要求1所述的三维互连结构，其特征在于，所述三维互连结构包括m层正面金属布线层和m层正面介质层；
其中，第i+1正面金属布线层位于第i正面介质层的上方，所述第i正面介质层上设置有多个预定开口，所述预定开口内形成有用于将第i-1正面金属布线层引出的互连，其中，用于将第i-1正面金属布线层引出的互连与用于将第i正面金属布线层引出的互连相互绝缘；
其中，m≥2，2≤i≤m。
3.根据权利要求1或2所述的三维互连结构，其特征在于，所述三维互连结构包括n层背面金属布线层和n层背面介质层；
其中，第j背面介质层位于第j背面金属布线层的下方，所述第j背面金属布线层包括多个断开的、相互绝缘的第j背面金属布线子层；
所述第j背面介质层上设置有多个预定开口，所述预定开口内形成有用于将第j背面金属布线层引出的互连，其中，用于将第j-1背面金属布线层引出的互连与用于将第j背面金属布线层引出的互连相互绝缘；
其中，n≥2，2≤j≤n。
4.根据权利要求1或2所述的三维互连结构，其特征在于，所述正面金属布线层上和/或所述背面金属布线层上的金属布线为单端线、差分连接线。
5.根据权利要求1或2所述的三维互连结构，其特征在于，所述正面金属布线层和/或所述背面金属布线层上的金属布线为普通互连线、共面波导、微带线、带地的共面波导微带线或带状线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320608900.5U CN203466186U (zh) | 2013-09-29 | 2013-09-29 | 一种三维互连结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320608900.5U CN203466186U (zh) | 2013-09-29 | 2013-09-29 | 一种三维互连结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203466186U true CN203466186U (zh) | 2014-03-05 |
Family
ID=50178531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320608900.5U Expired - Lifetime CN203466186U (zh) | 2013-09-29 | 2013-09-29 | 一种三维互连结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203466186U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103474417A (zh) * | 2013-09-29 | 2013-12-25 | 中国科学院微电子研究所 | 一种三维互连结构及其制备方法 |
| CN106783751A (zh) * | 2015-11-24 | 2017-05-31 | 爱思开海力士有限公司 | 可伸展半导体封装和包括其的半导体器件 |
-
2013
- 2013-09-29 CN CN201320608900.5U patent/CN203466186U/zh not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103474417A (zh) * | 2013-09-29 | 2013-12-25 | 中国科学院微电子研究所 | 一种三维互连结构及其制备方法 |
| CN103474417B (zh) * | 2013-09-29 | 2016-09-21 | 华进半导体封装先导技术研发中心有限公司 | 一种三维互连结构及其制备方法 |
| CN106783751A (zh) * | 2015-11-24 | 2017-05-31 | 爱思开海力士有限公司 | 可伸展半导体封装和包括其的半导体器件 |
| CN106783751B (zh) * | 2015-11-24 | 2019-09-06 | 爱思开海力士有限公司 | 可伸展半导体封装和包括其的半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103579096B (zh) | 半导体器件及其制造方法 | |
| KR100721353B1 (ko) | 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조 | |
| CN104600059B (zh) | 一种带有ipd的tsv孔结构及其加工方法 | |
| US9916990B2 (en) | Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure | |
| WO2021018014A1 (zh) | 一种基于tsv的多芯片的封装结构及其制备方法 | |
| CN103474417B (zh) | 一种三维互连结构及其制备方法 | |
| CN104752366A (zh) | 用于制造3d集成方案的结构和方法 | |
| CN207861877U (zh) | 一种硅基三维异构集成的射频微系统 | |
| TWI449143B (zh) | 用於３ｄ積體電路的電性互連機構 | |
| CN103077932B (zh) | 高深宽比通孔的互连结构及制作方法 | |
| CN203466186U (zh) | 一种三维互连结构 | |
| TWI491017B (zh) | 半導體封裝件及其製法 | |
| CN218385219U (zh) | 半导体器件 | |
| CN203312288U (zh) | 一种tsv露头结构 | |
| CN113035797B (zh) | 封装结构及其制造方法 | |
| CN103035616A (zh) | 一种三维多芯片组件板间垂直过渡结构 | |
| JP2010251707A (ja) | 配線基板及び半導体装置 | |
| CN212083723U (zh) | 基于硅光转接板技术的硅基光电子器件 | |
| CN103107161B (zh) | 用导电胶作为信号返回平面的转接板结构及制备方法 | |
| US10756061B2 (en) | Multi-layer chip and fabrication method thereof | |
| WO2013101849A1 (en) | Embedded through-silicon-via | |
| CN203013713U (zh) | 一种三维立体多芯片组件板间宽带过渡结构 | |
| CN113671625A (zh) | 基于硅光转接板技术的硅基光电子器件及制备方法 | |
| CN110300498A (zh) | 一种多层电路板叠层结构 | |
| US20230262893A1 (en) | Circuit board, manufacturing method thereof, and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NATIONAL CENTER FOR ADVANCED PACKAGING Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S Effective date: 20150304 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 214135 WUXI, JIANGSU PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20150304 Address after: 214135 Jiangsu province Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1 Patentee after: National Center for Advanced Packaging Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20140305 Effective date of abandoning: 20160921 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20140305 Effective date of abandoning: 20160921 |
|
| C25 | Abandonment of patent right or utility model to avoid double patenting |