TWI699866B - 可伸展半導體封裝和包括其的半導體裝置 - Google Patents

可伸展半導體封裝和包括其的半導體裝置 Download PDF

Info

Publication number
TWI699866B
TWI699866B TW105115518A TW105115518A TWI699866B TW I699866 B TWI699866 B TW I699866B TW 105115518 A TW105115518 A TW 105115518A TW 105115518 A TW105115518 A TW 105115518A TW I699866 B TWI699866 B TW I699866B
Authority
TW
Taiwan
Prior art keywords
wafer
substrate
semiconductor package
molding member
connector
Prior art date
Application number
TW105115518A
Other languages
English (en)
Other versions
TW201731060A (zh
Inventor
金鍾薰
裵漢儁
鄭燦佑
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201731060A publication Critical patent/TW201731060A/zh
Application granted granted Critical
Publication of TWI699866B publication Critical patent/TWI699866B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一種半導體封裝包括：可伸長的成型構件；晶片，該晶片被嵌入在所述成型構件中以具有翹曲形狀；以及連接件，所述連接件被佈置在所述成型構件中。所述連接件的第一表面在所述成型構件的表面處暴露，並且所述連接件的第二表面耦合至所述晶片。

Description

可伸展半導體封裝和包括其的半導體裝置
相關申請案之交互參考
本申請要求於2015年11月24日提交的韓國專利申請No.10-2015-0164881的優先權，通過引用將該申請全部結合在本文中。
本公開的各種實施方式涉及封裝，更具體地，涉及可伸展半導體封裝和包括該可伸展半導體封裝的半導體裝置。
隨著更小的電子系統(諸如，移動系統)的發展，越來越需要能夠處理大量資料的半導體封裝。隨著電子系統變得更輕和更小，在電子系統中採用的半導體封裝已經不斷地縮小。另外，隨著對可攜式和可穿戴式電子系統的興趣的增加，越來越需要能夠彎曲或翹曲的可撓性電子系統。因此，已經開發了可撓性半導體封裝來實現可攜式和可穿戴式電子系統。
一般而言，可撓性半導體封裝是指具有如下特性的半導體封裝：當向半導體封裝施加外力時，半導體封裝的主體翹曲或彎曲。然而，近年來，隨著物聯網(IoT)和可穿戴式設備的發展，除了可撓性半導體封裝之外，還期望可伸展半導體封裝。在半導體封裝中採用的半導體晶片被 製造成具有減小的厚度。因而，這些較薄的半導體晶片可以容易地翹曲或彎曲。然而，大多數半導體晶片可能仍然缺少可伸展特性，其中可伸展是指半導體晶片的長度或寬度的可伸展性。因而，利用當今技術可能難以實現包括半導體晶片的可伸展半導體封裝。
各種實施方式涉及可伸展半導體封裝和包括該可伸展半導體封裝的半導體裝置。
根據一個實施方式，一種半導體封裝包括：可伸長的成型構件；晶片，所述晶片被嵌入在所述成型構件中以具有翹曲形狀；以及連接件，所述連接件被佈置在所述成型構件中。所述連接件的第一表面在所述成型構件的表面處暴露，並且所述連接件的第二表面耦合至所述晶片。
根據本發明的另一個實施方式，一種半導體封裝包括：成型構件，所述成型構件由可伸長材料構成；晶片，所述晶片被嵌入在所述成型構件中以具有翹曲形狀；以及連接件，所述連接件被佈置在所述成型構件中。所述成型構件包括具有翹曲形狀的第一部分、從所述第一部分的一端延伸成扁平的第二部分以及從所述第一部分的另一端延伸成扁平的第三部分。所述連接件的第一表面在所述成型構件的表面處暴露，並且所述連接件的第二表面耦合至所述晶片。
根據另一個實施方式，一種半導體裝置包括基板、半導體封裝和接頭電極。所述基板由可撓性和可伸長材料構成。所述基板包括佈置在所述基板中的導電圖案，並且所述導電圖案在所述基板的表面處暴露。所述半導體封裝包括：可伸長的成型構件；晶片，所述晶片被嵌入在所述 成型構件中以具有翹曲形狀；以及連接件，所述連接件被佈置在所述成型構件中。所述連接件的第一表面在所述成型構件的表面處暴露，並且所述連接件的第二表面耦合至所述晶片。所述接頭電極將所述導電圖案連接至所述連接件。
根據另一個實施方式，一種半導體裝置包括基板、半導體封裝和接頭電極。所述基板由可撓性和可伸長材料構成。所述基板包括佈置在所述基板中的導電圖案，並且所述導電圖案在所述基板的表面處暴露。所述半導體封裝包括：可伸長的成型構件；晶片，所述晶片被嵌入在所述成型構件中以具有翹曲形狀；以及連接件，所述連接件被佈置在所述成型構件中。所述連接件的第一表面在所述成型構件的表面處暴露，並且所述連接件的第二表面耦合至所述晶片。所述接頭電極將所述導電圖案連接至所述連接件。所述成型構件包括具有翹曲形狀的第一部分、從所述第一部分的一端延伸成扁平的第二部分以及從所述第一部分的另一端延伸成扁平的第三部分。
100‧‧‧半導體封裝
110‧‧‧成型構件
120‧‧‧晶片
121‧‧‧第一表面
122‧‧‧第二表面
123‧‧‧第一接觸墊
124‧‧‧第二接觸墊
131‧‧‧第一連接件
132‧‧‧第二連接件
141‧‧‧第一互連件
141a‧‧‧第一水平部分
141b‧‧‧第一傾斜部分
142‧‧‧第二互連件
142a‧‧‧第二水平部分
142b‧‧‧第二傾斜部分
210‧‧‧水平方向
300‧‧‧半導體裝置
310‧‧‧基板
320‧‧‧互連線
331‧‧‧第一導電圖案
332‧‧‧第二導電圖案
341‧‧‧一接頭電極
342‧‧‧第二接頭電極
410‧‧‧水平方向
420‧‧‧水平方向
430‧‧‧向上方向
440‧‧‧水平方向
450‧‧‧水平方向
460‧‧‧向上方向
500‧‧‧半導體裝置
510‧‧‧底部填充層
600‧‧‧半導體封裝
610‧‧‧成型構件
620‧‧‧晶片
621‧‧‧第一表面
622‧‧‧第二表面
623‧‧‧第一接觸墊
624‧‧‧第二接觸墊
631‧‧‧第一連接件
632‧‧‧第二連接件
710‧‧‧水平方向
800‧‧‧半導體裝置
810‧‧‧基板
820‧‧‧互連線
831‧‧‧第一導電圖案
832‧‧‧第二導電圖案
841‧‧‧第一接頭電極
842‧‧‧第二接頭電極
910‧‧‧水平方向
920‧‧‧水平方向
930‧‧‧向上方向
940‧‧‧水平方向
950‧‧‧水平方向
960‧‧‧向上方向
1000‧‧‧半導體裝置
1010‧‧‧底部填充層
1100‧‧‧半導體封裝
1110‧‧‧成型構件
1111‧‧‧第一部分
1112‧‧‧第二部分
1113‧‧‧第三部分
1120‧‧‧晶片
1121‧‧‧第一表面
1122‧‧‧第二表面
1123‧‧‧第一接觸墊
1124‧‧‧第二接觸墊
1131‧‧‧第一連接件
1132‧‧‧第二連接件
1141‧‧‧第一互連件
1141a‧‧‧第一水平部分
1141b‧‧‧第一傾斜部分
1142‧‧‧第二互連件
1142a‧‧‧第二水平部分
1142b‧‧‧第二傾斜部分
1210‧‧‧水平方向
1300‧‧‧半導體裝置
1310‧‧‧基板
1320‧‧‧互連線
1331‧‧‧第一導電圖案
1332‧‧‧第二導電圖案
1341‧‧‧第一接頭電極
1342‧‧‧第二接頭電極
1410‧‧‧水平方向
1420‧‧‧水平相反反方向
1430‧‧‧向上方向
1440‧‧‧水平方向
1450‧‧‧水平方向
1460‧‧‧向上方向
1500‧‧‧半導體裝置
1510‧‧‧底部填充層
2000‧‧‧系統
2100‧‧‧處理器
2150‧‧‧晶片組
2200‧‧‧記憶體控制器
2250‧‧‧輸入/輸出匯流排
2300‧‧‧磁碟驅動控制器
2350‧‧‧記憶體裝置
2410‧‧‧I/O設備
2420‧‧‧I/O設備
2430‧‧‧I/O設備
2450‧‧‧內部磁碟驅動器
A‧‧‧垂直線
B‧‧‧垂直線
θ 1‧‧‧第一傾角
θ 2‧‧‧第二傾角
θ 3‧‧‧第一傾角
θ 4‧‧‧第二傾角
θ 5‧‧‧第一傾角
θ 6‧‧‧第二傾角
考慮到附圖和隨附的詳細描述，本公開的各種實施方式將變得更明顯，在附圖中：圖1是示出了根據一個實施方式的可伸展半導體封裝的截面圖；圖2是示出了圖1所示的半導體封裝的伸展形狀的截面圖；圖3是示出了包括圖1所示的半導體封裝的半導體裝置的截面圖； 圖4是示出了圖3所示的半導體裝置的伸展形狀的截面圖；圖5是示出了圖3所示的半導體裝置的翹曲形狀的截面圖；圖6是示出了包括圖1所示的半導體封裝的另一個半導體裝置的截面圖；圖7是示出了圖6所示的半導體裝置的伸展形狀的截面圖；圖8是示出了圖6所示的半導體裝置的翹曲形狀的截面圖；圖9是示出了根據另一個實施方式的可伸展半導體封裝的截面圖；圖10是示出了圖9所示的半導體封裝的伸展形狀的截面圖；圖11是示出了包括圖9所示的半導體封裝的半導體裝置的截面圖；圖12是示出了圖11所示的半導體裝置的伸展形狀的截面圖；圖13是示出了圖11所示的半導體裝置的翹曲形狀的截面圖；圖14是示出了包括圖9所示的半導體封裝的另一個半導體裝置的截面圖；圖15是示出了圖14所示的半導體裝置的伸展形狀的截面圖；圖16是示出了圖14所示的半導體裝置的翹曲形狀的截面圖；圖17是示出了根據又一個實施方式的可伸展半導體封裝的 截面圖；圖18是示出了圖17所示的半導體封裝的伸展形狀的截面圖；圖19是示出了包括圖17所示的半導體封裝的半導體裝置的截面圖；圖20是示出了圖19所示的半導體裝置的伸展形狀的截面圖；圖21是示出了圖19所示的半導體裝置的翹曲形狀的截面圖；圖22是示出了包括圖17所示的半導體封裝的另一個半導體裝置的截面圖；圖23是示出了圖22所示的半導體裝置的伸展形狀的截面圖；圖24是示出了圖22所示的半導體裝置的翹曲形狀的截面圖；以及圖25示出了採用根據以上參照圖1至圖24討論的各種實施方式的可伸展半導體封裝的系統的表示的示例的框圖。
將理解的是，雖然本文可能使用術語第一、第二、第三等來描述各種元件，但是這些元件不應該受到這些術語的限制。這些術語僅用來將一個元件與另一個元件區分開。因而，在不脫離本公開教導的情況下，在一些實施方式中的第一元件在其它實施方式中可以被稱為第二元件。
還將理解的是，當一個元件被稱為在另一個元件“上”、“上方”、“之上”、“下”、“下方”、“之下”、“旁邊”或“旁”時，該元件可以直接接觸該另一個元件，或者可以在它們之間出現至少一個中間元件。因而，本文使用的諸如“上”、“上方”、“之上”、“下”、“下方”、“之下”、“旁邊”或“旁”的術語僅用於描述兩個元件的位置關係的目的，而不是為了限制本公開的範圍。
將進一步理解，當一個元件被稱為“連接”或“耦合”至另一個元件時，該元件能夠直接連接或耦合至該另一個元件，或者可以存在中間元件。相比而言，當一個元件被稱為“直接連接”或“直接耦合”至另一個元件時，在這些耦合的元件之間不存在中間元件。
圖1是示出根據一個實施方式的可伸展半導體封裝100的截面圖。參照圖1，半導體封裝100可以被配置成包括嵌入在成型構件110中的晶片120。成型構件110可以由可伸長材料構成，因而成型構件可以是可伸長的。用作成型構件110的可伸長材料可以包括聚合物類材料。聚合物類材料可以包括聚二甲矽氧烷(PDMS)材料、聚對苯二甲酸乙二醇酯(PET)材料、聚醯亞胺(PI)材料或矽樹脂材料。除了可伸長之外，用作成型構件110的材料還可以是可撓性的。晶片120可以是包括在半導體基板中和/或半導體基板上實現的主動元件(例如，電晶體)和/或被動元件(例如，電阻器、電容器或電感器)的半導體晶片。晶片120可以以翹曲形狀嵌入在成型構件110中。晶片120可以製造地薄，以具有自然翹曲的形狀。在一個實施方式中，晶片120可以具有大約50微米或更小的厚度。晶片120可以具有彼此相反的第一表面121和第二表面122。第一接觸墊123和第二接觸墊 124可以佈置在晶片120的第一表面121上或第一表面121中。第一接觸墊123和第二接觸墊124可以分別佈置在晶片120的第一表面121的左右兩端上。在一個實施方式中，第一接觸墊123可以佈置在晶片120的左端上，而第二接觸墊124可以佈置在晶片120的右端上。晶片120可以是倒裝晶片(flip chip)。也就是說，晶片120可以佈置在成型構件110中，使得晶片120的第一表面121面向下。晶片120可以在成型構件110中佈置成具有哭臉形狀(crying shape)。也就是說，晶片120的兩端可以在向下方向上彎曲，使得晶片120的第二表面122具有凸出形狀。
第一連接件131和第二連接件132可以佈置在成型構件110中。在一個實施方式中，第一連接件131和第二連接件132的第一表面(即，圖中的底表面)可以在成型構件110的底表面處暴露。第一連接件131和第二連接件132的第二表面可以經由第一互連件141和第二互連件142耦合至晶片120。第一連接件131和第二連接件132的側壁和頂表面可以被成型構件110包圍。第一連接件131可以與第一接觸墊123相鄰地佈置在成型構件110的第一端(即，左下端)處。第二連接件132可以與第二接觸墊124相鄰地佈置在成型構件110的第二端(即，右下端)處。在一個實施方式中，第一連接件131和第二連接件132可以是凸塊(bump)。
第一接觸墊123中的每一個可以經由第一互連件141中的一個電連接至第一連接件131中的一個。第二接觸墊124中的每一個可以經由第二互連件142中的一個電連接至第二連接件132中的一個。第一互連件141和第二互連件142可以將晶片120電連接至第一連接件131和第二連接件132。第一互連件141和第二互連件142中的每一個可以是板狀電極。具 體地，第一互連件141中的每一個可以包括接觸第一連接件131中的一個的頂表面的第一水平部分141a和從第一水平部分141a的一端延伸以接觸第一接觸墊123中的一個的表面的第一傾斜部分141b。第一傾斜部分141b的第一傾角θ 1可以基本上等於晶片120的左端的最大斜率的反正切值，第一接觸墊123佈置在該晶片120的左端上。類似地，第二互連件142中的每一個可以包括接觸第二連接件132中的一個的頂表面的第二水平部分142a和從第二水平部分141a的一端延伸以接觸第二接觸墊124中的一個的表面的第二傾斜部分142b。第二傾斜部分142b的第二傾角θ 2可以基本上等於晶片120的右端的最大斜率的反正切值，第二接觸墊124佈置在該晶片120的右端上。在一個實施方式中，第一互連件141和第二互連件142可以由金屬材料構成。雖然沒有在圖1中示出，但是可以在第一互連件141和第一連接件131之間以及在第一互連件141和第一接觸墊123之間佈置第一導電黏接材料，並且可以在第二互連件142和第二連接件132之間以及在第二互連件142和第二接觸墊124之間佈置第二導電黏接材料。
圖2是示出了圖1所示的半導體封裝100的伸展形狀的截面圖。在圖1中使用的相同附圖標記在圖2中表示相同元件。參照圖2，如果在相反的水平方向210上向半導體封裝100的兩端施加拉力，則成型構件110可以在水平方向上延伸。因此，成型構件110的垂直厚度與成型構件110的初始垂直厚度相比可以減小，而成型構件110的水平長度與成型構件110的初始水平長度相比可以增加。因而，具有翹曲形狀的晶片120可以被拉直。因而，第一連接件131和第一互連件141可以在向左方向上移動，而第二連接件132和第二互連件142可以在向右方向上移動。在這種情況下，向 左方向和向右方向的拉力以及向下方向的壓力可以被施加至晶片120，使得將具有翹曲形狀的晶片120拉直成扁平形式。如果晶片120被拉直，則第一傾斜部分141b和第二傾斜部分142b也可以被拉直成扁平的。如果半導體封裝100在水平方向上充分伸展，則第一傾斜部分141b和第二傾斜部分142b可以與第一水平部分141a和第二水平部分142a共面，並且可以與第一水平部分141a和第二水平部分142a位於相同水平。
圖3是示出了包括圖1所示的半導體封裝100的半導體裝置300的截面圖。在圖1中使用的相同附圖標記在圖3中表示相同元件。因此，為了避免重複說明，下面將省略或簡要提及參照圖1闡述的相同元件的描述。參照圖3，半導體裝置300可以包括參照圖1描述的半導體封裝100和基板310，半導體封裝100安裝在該基板310上。在當前實施方式中，基板310可以是印刷電路板(PCB)。例如，基板310可以是構成電子系統的主機板。基板310可以由可撓性且可伸長的材料構成。用作基板310的可撓性且可伸長的材料可以包括聚合物類材料。在一個實施方式中，聚合物類材料可以包括聚二甲矽氧烷(PDMS)材料、聚對苯二甲酸乙二醇酯(PET)材料、聚醯亞胺(PI)材料或矽樹脂材料。互連線320可以佈置在基板310中。互連線320中的每一條可以由諸如金屬材料的導電材料構成，並且可以具有可伸長或可伸展的曲線形狀。在一個實施方式中，互連線320中的每一條可以具有正弦波形式、曲線形狀或基本上波狀形式，並且可以沿著水平方向(例如，基板310的長度方向)佈置。
第一導電圖案331和第二導電圖案332可以佈置在基板310中。第一導電圖案331和第二導電圖案332的側壁和底表面可以被基板310 包圍，而第一導電圖案331和第二導電圖案332的頂表面可以在基板310的頂表面處暴露。第一導電圖案331的暴露的頂表面可以分別經由第一接頭電極341耦合至第一連接件131。類似地，第二導電圖案332的暴露的頂表面可以分別經由第二接頭電極342耦合至第二連接件132。第一接頭電極341和第二接頭電極342中的每一個可以由導電材料(例如，金屬凸塊或焊料球)構成。
圖4是示出了圖3所示的半導體裝置300的伸展形狀的截面圖。在圖3中使用的相同附圖標記在圖4中表示相同元件。參照圖4，如果在相反的水平方向410上向基板310的兩端施加拉力，則基板310可以在相反的水平方向410上伸長。在這種情況下，也可以在相反的水平方向420上向半導體封裝100的兩端施加拉力，該半導體封裝100可以使用焊接技術附接至基板310。因而，如參照圖2描述的，成型構件110可以在水平方向上伸長，使得將翹曲形狀的晶片120拉直成具有扁平形式。因此，半導體裝置300可以在水平方向上伸展。
圖5是示出了圖3所示的半導體裝置300的翹曲形狀的截面圖。在圖3中使用的相同附圖標記在圖5中表示相同元件。參照圖5，如果在向上方向430上向基板310的兩端施加外力，則基板310的兩端可以向上翹曲，使得基板310具有笑臉形狀。在這種情況下，可以使用焊接技術附接至基板310的半導體封裝100也可以翹曲成具有與基板310相同的形狀。因此，成型構件110中的晶片120可以被拉直成具有扁平形式。
圖6是示出了包括圖1所示的半導體封裝100的另一半導體裝置500的截面圖。在圖1中使用的相同附圖標記在圖6中表示相同元件。 因而，為了避免重複說明，下面將省略或簡要提及參照圖1闡述的相同元件的描述。參照圖6，半導體裝置500可以被配置成包括佈置在半導體封裝100和基板310之間的底部填充層(underfill layer)510。底部填充層510可以由可伸長或可伸展材料構成。另選地，底部填充層510可以由可伸長和可撓性材料構成。在一個實施方式中，底部填充層510可以由與成型構件110或基板310基本上相同的材料構成。底部填充層510的底表面和頂表面可以分別附接至基板310的頂表面和成型構件110的底表面。底部填充層510可以被佈置成包圍並附接至第一接頭電極341和第二接頭電極342的側壁。當半導體裝置500伸長或翹曲時，底部填充層510也可以伸長或翹曲。在這種情況下，底部填充層510可以提高半導體封裝100和基板310之間的一致性。另外，底部填充層510可以增強第一連接件131、第一導電圖案331和第一接頭電極341之間的結合強度以及第二連接件132、第二導電圖案332和第二接頭電極342之間的結合強度。
圖7是示出了圖6所示的半導體裝置500的伸展形狀的截面圖。在圖6中使用的相同附圖標記在圖7中表示相同元件。參照圖7，如果在相反的水平方向440上向基板310的兩端施加拉力，則基板310可以在水平方向上伸長。在這種情況下，也可以向半導體封裝100的兩端施加拉力，並且底部填充層510的兩端可以在相反的水平方向450上伸長。因而，如參照圖2描述的，成型構件110可以在水平方向上伸長，使得翹曲形狀的晶片120被拉直而具有扁平形式。當基板310在水平方向上伸長時，底部填充層510也可以在水平方向上伸長以增加施加至半導體封裝100的拉力。因而，半導體裝置500在水平方向上可以容易地伸展。
圖8是示出了圖6所示的半導體裝置500的翹曲形狀的截面圖。在圖6中使用的相同附圖標記在圖8中表示相同元件。參照圖8，如果在向上方向460上向基板310的兩端施加外力，則基板310的兩端可以向上翹曲，使得基板310和底部填充層510具有笑臉形狀。在這種情況下，半導體封裝100也可以翹曲成具有與基板310和底部填充層510相同的形狀。因此，在筆直或扁平的成型構件110中具有翹曲形狀的晶片120可以被拉直成具有扁平形式。
圖9是示出了根據另一個實施方式的可伸展半導體封裝600的截面圖。參照圖9，半導體封裝600可以被配置成包括嵌入在成型構件610中的晶片620。成型構件610可以由可伸長材料構成。用作成型構件610的可伸長材料可以包括聚合物類材料。聚合物類材料可以包括聚二甲矽氧烷(PDMS)材料、聚對苯二甲酸乙二醇酯(PET)材料、聚醯亞胺(PI)材料或矽樹脂材料。除了可伸長材料之外，用作成型構件610的材料可以包括可撓性材料。晶片620可以是包括在半導體基板中和/或半導體基板上實現的主動元件(例如，電晶體)和/或被動元件(例如，電阻器、電容器或電感器)的半導體晶片。晶片620可以以翹曲形狀嵌入在成型構件610中。晶片620可以被薄化地製造，以具有自然翹曲形狀。在一個實施方式中，晶片620可以具有大約50微米或更小的厚度。晶片620可以具有彼此相反的第一表面621和第二表面622。第一接觸墊623和第二接觸墊624可以佈置在晶片620的第一表面621上或第一表面621中。第一接觸墊623和第二接觸墊624可以分別佈置在晶片620的第一表面621的兩端上。在一個實施方式中，第一接觸墊623可以佈置在晶片620的左端上，而第二接觸墊624 可以佈置在晶片620的右端上。晶片620可以是倒裝晶片。也就是說，晶片620可以佈置在成型構件610中，使得晶片620的第一表面621面向下。晶片620可以在成型構件610中佈置成具有哭臉形狀。也就是說，晶片620的兩端都可以在向下方向上彎曲，使得晶片620的第二表面622具有凸出形狀。
第一連接件631和第二連接件632可以佈置在成型構件610中。在一個實施方式中，第一連接件631和第二連接件632的第一表面(即，圖中的底表面)可以在成型構件610的底表面處暴露。第一連接件631和第二連接件632的第二表面可以經由第一接觸墊623和第二接觸墊624耦合至晶片620。第一連接件631和第二連接件632的側壁和頂表面可以被成型構件610包圍。在一個實施方式中，第一連接件631和第二連接件632可以是凸塊。第一連接件631的頂表面可以分別附接至第一接觸墊623。第二連接件632的頂表面可以分別附接至第二接觸墊624。第一連接件631和第二連接件632可以被佈置成以一定角度傾斜。也就是說，第一連接件631可以相對於垂直線A以第一傾角θ 3傾斜，而第二連接件632可以相對於垂直線B以第二傾角θ 4傾斜。第一傾角θ 3和第二傾角θ 4可以通過晶片620的曲率來確定。雖然沒有在圖9中示出，但是可以在第一連接件631和第一接觸墊623之間以及第二連接件632和第二接觸墊624之間佈置導電黏接材料。
圖10是示出了圖9所示的半導體封裝600的伸展形狀的截面圖。在圖9中使用的相同附圖標記在圖10中表示相同元件。參照圖10，如果在相反的水平方向710上向半導體封裝600的兩端施加拉力，則成型構件610可以在水平方向上伸長。因此，成型構件610的垂直厚度與成型構件610的初始厚度相比可以減小，而成型構件610的水平長度與成型構件610 的初始長度相比可以增加。因而，具有翹曲形狀的晶片620可以被拉直。因而，第一連接件631可以在向左方向上移動成基本上垂直，而第二連接件632可以在向右方向上移動成基本上垂直。在這種情況下，向左方向和向右方向的拉力以及向下方向的壓力可以被施加至晶片620，使得將翹曲形狀的晶片620拉直成具有扁平的形式。如果晶片620被拉直成具有扁平形式，則第一連接件631和第二連接件632可以垂直直立。
圖11是示出了包括圖9所示的半導體封裝600的半導體裝置800的截面圖。在圖9中使用的相同附圖標記在圖11中表示相同元件。因而，為了避免重複說明，下面將省略或簡要提及參照圖9闡述的相同元件的描述。參照圖11，半導體裝置800可以包括如參照圖9描述的半導體封裝600和基板810，半導體封裝600安裝在該基板810上。在當前實施方式中，基板810可以是印刷電路板(PCB)。例如，基板810可以是構成電子系統的主機板。基板810可以由可撓性且可伸長的材料構成。用作基板810的可撓性且可伸長的材料可以包括聚合物類材料。在一個實施方式中，聚合物類材料可以包括聚二甲矽氧烷(PDMS)材料、聚對苯二甲酸乙二醇酯(PET)材料、聚醯亞胺(PI)材料或矽樹脂材料。互連線820可以佈置在基板810中。互連線820中的每一條可以由諸如金屬材料的導電材料構成，並且可以具有可伸長或可伸展的曲線形狀。在一個實施方式中，互連線820中的每一條可以具有正弦波形式，並且可以沿著水平方向(例如，基板810的長度方向)佈置。
第一導電圖案831和第二導電圖案832可以佈置在基板810中。第一導電圖案831和第二導電圖案832的側壁和底表面可以被基板810 包圍，而第一導電圖案831和第二導電圖案832的頂表面可以在基板810的頂表面處暴露。第一導電圖案831的暴露的頂表面可以分別經由第一接頭電極841耦合至第一連接件631。類似地，第二導電圖案832的暴露的頂表面可以分別經由第二接頭電極842耦合至第二連接件632。第一接頭電極841和第二接頭電極842中的每一個可以由導電材料構成，並且例如可以包括金屬凸塊或焊料球。
圖12是示出了圖11所示的半導體裝置800的伸展形狀的截面圖。在圖11中使用的相同附圖標記在圖12中表示相同元件。參照圖12，如果在相反的水平方向910上向基板810的兩端施加拉力，則基板810可以在水平方向上伸長。在這種情況下，也可以在相反的水平方向920上向半導體封裝600的兩端施加拉力，該半導體封裝600可以使用焊接技術附接至基板810。因而，如參照圖10描述的，成型構件610可以在水平方向上伸長，使得將之前翹曲形狀的晶片620拉直成具有扁平形式。因此，半導體裝置800可以在水平方向上伸展。
圖13是示出了圖11所示的半導體裝置800的翹曲形狀的截面圖。在圖11中使用的相同附圖標記在圖13中表示相同元件。參照圖13，如果在向上方向930上向基板810的兩端施加外力，則基板810的兩端可以向上翹曲，使得基板810具有笑臉形狀。在這種情況下，可以使用焊接技術附接至基板810的半導體封裝600也可以翹曲成具有與基板810相同的形狀。因此，成型構件610中的晶片620可以被拉直成具有扁平形式。
圖14是示出了包括圖9所示的半導體封裝600的半導體裝置1000的截面圖。在圖9中使用的相同附圖標記在圖14中表示相同元件。 因而，為了避免重複說明，下面將省略或簡要提及參照圖9闡述的相同元件的描述。參照圖14，半導體裝置1000可以被配置成包括佈置在半導體封裝600和基板810之間的底部填充層1010。底部填充層1010可以由可伸長或可伸展材料構成。另選地，底部填充層1010可以由可伸長和可撓性材料構成。在一個實施方式中，底部填充層1010可以由與成型構件610或基板810基本上相同的材料構成。底部填充層1010的底表面和頂表面可以分別附接至基板810的頂表面和成型構件610的底表面。底部填充層1010可以被佈置成包圍並附接至第一接頭電極841和第二接頭電極842的側壁。當半導體裝置1000伸長或翹曲時，底部填充層1010也可以伸長或翹曲。在這種情況下，底部填充層1010可以提高半導體封裝600和基板810之間的一致性。另外，底部填充層1010可以增強第一連接件631、第一導電圖案831和第一接頭電極841之間的結合強度以及第二連接件632、第二導電圖案832和第二接頭電極842之間的結合強度。
圖15是示出了圖14所示的半導體裝置1000的伸展形狀的截面圖。在圖14中使用的相同附圖標記在圖15中表示相同元件。參照圖15，如果在相反的水平方向940上向基板810的兩端施加拉力，則基板810可以在相反的水平方向上伸長。在這種情況下，也可以在相反的水平方向950上向半導體封裝600的兩端和底部填充層1010的兩端施加拉力。因而，如參照圖10描述的，成型構件610可以在水平方向上伸長，使得翹曲形狀的晶片620被拉直成具有扁平形式。當基板810在水平方向上伸長時，底部填充層1010也可以在水平方向上伸長以增加施加至半導體封裝600的拉力。因而，半導體裝置1000可以在水平方向上容易地伸展。
圖16是示出了圖14所示的半導體裝置1000的翹曲形狀的截面圖。在圖14中使用的相同附圖標記在圖16中表示相同元件。參照圖16，如果在向上方向960上向基板810的兩端施加外力，則基板810的兩端可以向上翹曲，使得基板810和底部填充層1010可以具有笑臉形狀。在這種情況下，半導體封裝600也可以翹曲成具有與基板810和底部填充層1010相同的形狀。因此，在成型構件610中的翹曲形狀的晶片620可以被拉直成具有扁平形式。
圖17是示出了根據又一個實施方式的可伸展半導體封裝1100的截面圖。參照圖17，半導體封裝1100可以被配置成包括嵌入到成型構件1110中的晶片1120。成型構件1110可以由可伸長材料構成。用作成型構件1110的可伸長材料可以包括聚合物類材料。聚合物類材料可以包括聚二甲矽氧烷(PDMS)材料、聚對苯二甲酸乙二醇酯(PET)材料、聚醯亞胺(PI)材料或矽樹脂材料。除了可伸長材料之外，用作成型構件1110的材料可以包括可撓性材料。成型構件1110可以包括具有翹曲形狀的第一部分1111、從第一部分1111的一端延伸而具有扁平形式的第二部分1112以及從第一部分1111的另一端延伸而具有扁平形式的第三部分1113。晶片1120的第一部分1111的兩端可以沿向下方向彎曲以位於比晶片1120的第一部分1111的中央部分低的水平處。例如，成型構件1110的第一部分1111可以具有如圖所示的哭臉形狀。
晶片1120可以是包括在半導體基板中和/或半導體基板上實現的主動元件(例如，電晶體)和/或被動元件(例如，電阻器、電容器或電感器)的半導體晶片。晶片1120可以以翹曲形狀嵌入在成型構件1110 中。晶片1120可以製造地薄，以具有自然翹曲形狀。在一個實施方式中，晶片1120可以具有大約50微米或更小的厚度。晶片1120可以具有彼此相反的第一表面1121和第二表面1122。第一接觸墊1123和第二接觸墊1124可以佈置在晶片1120的第一表面1121上或第一表面1121中。第一接觸墊1123和第二接觸墊1124可以分別佈置在晶片1120的第一表面1121的兩端上。在一個實施方式中，第一接觸墊1123可以佈置在晶片1120的左端上，而第二接觸墊1124可以佈置在晶片1120的右端上。晶片1120可以是倒裝晶片。也就是說，晶片1120可以佈置在成型構件1110中，使得晶片1120的第一表面1121面向下。晶片1120可以在成型構件1110中佈置成具有哭臉形狀。也就是說，晶片1120的兩端都可以在向下方向上彎曲，使得晶片1120的第二表面1122具有凸出形狀。
第一連接件1131和第二連接件1132可以佈置在成型構件1110中。具體地說，第一連接件1131可以佈置在成型構件1110的第二部分1112中，而第二連接件1132可以佈置在成型構件1110的第三部分1113中。在一個實施方式中，第一連接件1131的第一表面(即，圖中的底表面)可以在成型構件1110的第二部分1112的底表面處暴露，而第二連接件1132的第一表面(即，圖中的底表面)可以在成型構件1110的第三部分1113的底表面處暴露。第一連接件1131和第二連接件1132的第二表面可以經由第一互連件1141和第二互連件1142耦合至晶片1120。第一連接件1131和第二連接件1132的側壁和頂表面可以被成型構件1110包圍。在一個實施方式中，第一連接件1131和第二連接件1132可以是凸塊。
第一接觸墊1123中的每一個可以經由第一互連件1141中的 一個電連接至第一連接件1131中的一個。第一互連件1141可以佈置在成型構件1110的第二部分1112中，並且可以延伸到成型構件1110的第一部分1111中。第二接觸墊1124中的每一個可以經由第二互連件1142中的一個電連接至第二連接件1132中的一個。第二互連件1142可以佈置在成型構件1110的第三部分1113中，並且可以延伸到成型構件1110的第一部分1111中。第一互連件1141和第二互連件1142可以將晶片1120電連接至第一連接件1131和第二連接件1132。第一互連件1141和第二互連件1142中的每一個可以是板狀電極。具體地說，第一互連件1141中的每一個可以包括接觸第一連接件1131中的一個的頂表面的第一水平部分1141a和從第一水平部分1141a的一端延伸而接觸第一接觸墊1123中的一個的表面的第一傾斜部分1141b。第一傾斜部分1141b的第一傾角θ 5可以基本上等於晶片1120的左端的最大斜率的反正切值，第一接觸墊1123佈置在晶片1120的左端上。類似地，第二互連件1142中的每一個可以包括接觸第二連接件1132中的一個的頂表面的第二水平部分1142a和從第二水平部分1142a的一端延伸而接觸第二接觸墊1124中的一個的表面的第二傾斜部分1142b。第二傾斜部分1142b的第二傾角θ 6可以基本上等於晶片1120的右端的最大斜率的反正切值，第二接觸墊1124佈置在晶片1120的右端上。在一個實施方式中，第一互連件1141和第二互連件1142可以由金屬材料構成。雖然沒有在圖17中示出，但是可以在第一互連件1141和第一連接件1131之間以及在第一互連件1141和第一接觸墊1123之間佈置第一導電黏接材料，並且可以在第二互連件1142和第二連接件1132之間以及在第二互連件1142和第二接觸墊1124之間佈置第二導電黏接材料。
圖18是示出了圖17所示的半導體封裝1100的伸展形狀的截面圖。在圖17中使用的相同附圖標記在圖18中表示相同元件。參照圖18，如果在相反的水平方向1210上向半導體封裝1100的兩端施加拉力，則成型構件1110的第一部分1111可以在水平方向上伸長成具有扁平形式。因而，可以將翹曲形狀的晶片1120拉直。當成型構件1110在水平方向上被伸展成具有扁平形式時，第一連接件1131和第一互連件1141可以在向左方向上移動，並且第二連接件1132和第二互連件1142可以在向右方向上移動。在這種情況下，向左方向和向右方向的拉力以及向下方向的壓力可以被施加至晶片1120，使得將翹曲形狀的晶片1120拉直成具有扁平形式。如果晶片1120被拉直，則第一傾斜部分1141b和第二傾斜部分1142b也可以被拉直成扁平的。如果半導體封裝1100在水平方向上充分伸展，則第一傾斜部分1141b和第二傾斜部分1142b可以與第一水平部分1141a和第二水平部分1142a共面，並且可以與第一水平部分1141a和第二水平部分1142a位於基本上相同的水平。另外，如果半導體封裝1100在水平方向上充分伸展，則成型構件1110的第一部分1111的底表面可以被拉直成扁平的，並且可以位於與成型構件1110的第二部分1112和第三部分1113的底表面基本上共面的基本上相同的水平。在這種情況下，成型構件1110的第一部分1111的頂表面也可以被拉直成扁平的，並且可以位於與成型構件1110的第二部分1112和第三部分1113的頂表面基本上共面的基本上相同的水平。
圖19是示出了包括圖17所示的半導體封裝1100的半導體裝置1300的截面圖。在圖17中使用的相同附圖標記在圖19中表示相同元件。因而，為了避免重複說明，下面將省略或簡要提及參照圖17闡述的相 同元件的描述。參照圖19，半導體裝置1300可以包括如參照圖17描述的半導體封裝1100和基板1310，半導體封裝1100安裝在該基板1310上。在當前實施方式中，基板1310可以是印刷電路板(PCB)。例如，基板1310可以是構成電子系統的主機板。基板1310可以由可撓性且可伸長的材料構成。用作基板1310的可撓性且可伸長的材料可以包括聚合物類材料。在一個實施方式中，聚合物類材料可以包括聚二甲矽氧烷(PDMS)材料、聚對苯二甲酸乙二醇酯(PET)材料、聚醯亞胺(PI)材料或矽樹脂材料。互連線1320可以佈置在基板1310中。互連線1320中的每一條可以由諸如金屬材料的導電材料構成，並且可以具有可伸長或可伸展的曲線形狀。在一個實施方式中，互連線1320中的每一條可以具有正弦波形式，並且可以沿著水平方向(例如，基板1310的長度方向)佈置。
第一導電圖案1331和第二導電圖案1332可以佈置在基板1310中。第一導電圖案1331和第二導電圖案1332的側壁和底表面可以被基板1310包圍，而第一導電圖案1331和第二導電圖案1332的頂表面可以在基板1310的頂表面處暴露。第一導電圖案1331的暴露的頂表面可以分別經由第一接頭電極1341耦合至第一連接件1131。類似地，第二導電圖案1332的暴露的頂表面可以分別經由第二接頭電極1342耦合至第二連接件1132。第一接頭電極1341和第二接頭電極1342中的每一個可以由導電材料(例如，金屬凸塊或焊料球)構成。
圖20是示出了圖19所示的半導體裝置1300的伸展形狀的截面圖。在圖19中使用的相同附圖標記在圖20中表示相同元件。參照圖20，如果在相反的水平方向1410上向基板1310的兩端施加拉力，則基板 1310可以在水平方向上伸長。在這種情況下，也可以在水平相反反方向1420上向半導體封裝1100(該半導體封裝1100可以使用焊接技術附接至基板1310)的兩端施加拉力。因而，如參照圖18描述的，成型構件1110可以在水平方向上伸長，使得將翹曲形狀的晶片1120拉直成具有扁平形式。因此，半導體裝置1300可以在水平方向上伸展。
圖21是示出了圖19所示的半導體裝置1300的翹曲形狀的截面圖。在圖19中使用的相同附圖標記在圖21中表示相同元件。參照圖21，如果在向上方向1430上向基板1310的兩端施加外力，則基板1310的兩端可以向上翹曲，使得基板1310具有笑臉形狀。在這種情況下，可以使用焊接技術附接至基板1310的半導體封裝1100也可以翹曲而具有與基板1310相同的形狀。因此，成型構件1110中的晶片1120可以被拉直成具有扁平形式。
圖22是示出了包括圖17所示的半導體封裝1100的半導體裝置1500的截面圖。在圖17中使用的相同附圖標記在圖22中表示相同元件。因而，為了避免重複說明，下面將省略或簡要提及參照圖17闡述的相同元件的描述。參照圖22，半導體裝置1500可以被配置成包括佈置在半導體封裝1100和基板1310之間的底部填充層1510。底部填充層1510可以由可伸長或可伸展材料構成。另選地，底部填充層1510可以由可伸長和可撓性材料構成。在一個實施方式中，底部填充層1510可以由與成型構件1110或基板1310基本上相同的材料構成。底部填充層1510的底表面可以附接至基板1310的頂表面。底部填充層1510的頂表面的兩端可以分別附接至成型構件1110的第二部分1112和第三部分1113的底表面。底部填充層1510的 頂表面的中央部分可以從成型構件1110的第一部分1111的底表面分開。底部填充層1510可以被佈置成包圍並附接至第一接頭電極1341和第二接頭電極1342的側壁。當半導體裝置1500伸長或翹曲時，底部填充層1510也可以伸長或翹曲。在這種情況下，底部填充層1510可以提高半導體封裝1100和基板1310之間的一致性。另外，底部填充層1510可以增強第一連接件1131、第一導電圖案1331和第一接頭電極1341之間的結合強度以及第二連接件1132、第二導電圖案1332和第二接頭電極1342之間的結合強度。
圖23是示出了圖22所示的半導體裝置1500的伸展形狀的截面圖。在圖22中使用的相同附圖標記在圖23中表示相同元件。參照圖23，如果在相反的水平方向1440上向基板1310的兩端施加拉力，則基板1310可以在水平方向上伸長。在這種情況下，也可以在相反的水平方向1450上向半導體封裝1100的兩端和底部填充層1510的兩端施加拉力。因而，底部填充層1510可以在水平方向上伸長。另外，如參照圖18描述的，成型構件1110的第一部分1111也可以在水平方向上伸長，使得將翹曲形狀的晶片1120拉直成具有扁平形式。
圖24是示出了圖22所示的半導體裝置1500的翹曲形狀的截面圖。在圖22中使用的相同附圖標記在圖24中表示相同元件。參照圖24，如果在向上方向1460上向基板1310的兩端施加外力，則基板1310的兩端可以向上翹曲，使得基板1310和底部填充層1510具有笑臉形狀。在這種情況下，半導體封裝1100也可以翹曲成具有與基板1310和底部填充層1510相同的形狀。因此，在成型構件1110中的翹曲形狀的晶片1120可以被拉直成具有扁平形式。
以上已經出於例示性目的公開了本公開的實施方式。本領域技術人員將認識到，在不脫離如在所附申請專利範圍中公開的本公開的範圍和精神的情況下，各種修改、增加和替換都是可能的。
所述的可伸展半導體封裝(參見圖1至圖24)在記憶體裝置、處理器和電腦系統的設計中是特別有用的。例如，參照圖25，示出了採用根據各種實施方式的可伸展半導體封裝的系統的框圖，該系統總體上由附圖標記2000表示。系統2000可以包括一個或更多個處理器(即，Processor)或者例如但不限於中央處理單元(CPU)2100。處理器(即，CPU)2100可以單獨使用或與其它處理器(即，CPU)組合地使用。儘管主要以單數形式參照該處理器(即，CPU)2100，但是本領域技術人員將理解，可以實現具有任意數量的物理處理器或邏輯處理器(即，CPU)的系統2000。
晶片組2150可以有效地耦合至處理器(即，CPU)2100。晶片組2150是用於處理器(即，CPU)2100和系統2000的其它部件之間的信號的通信路徑。系統2000的其它部件可以包括記憶體控制器2200、輸入/輸出(“I/O”)匯流排2250和磁碟驅動控制器2300。根據系統2000的配置，可以通過晶片組2150傳送許多不同信號中的任一種，並且本領域技術人員將認識到，這些信號在整個系統2000內的路由能夠容易地調整，而不會改變系統2000的根本性質。
如上所述，記憶體控制器2200可以有效地耦合至晶片組2150。記憶體控制器2200可以包括至少一個上述參照圖1至圖24討論的可伸展半導體封裝。因而，記憶體控制器2200能夠經由晶片組2150接收從處理器(即，CPU)2100提供的請求。在另選實施方式中，記憶體控制器2200 可以集成在晶片組2150內。記憶體控制器2200可以有效地耦合至一個或更多個記憶體裝置2350。在一個實施方式中，記憶體裝置2350可以包括至少一個上述參照圖1至圖24討論的可伸展半導體封裝，所述記憶體裝置2350可以包括用於定義多個記憶體單元的多條字線和多條位元線。記憶體裝置2350可以是多種工業標準記憶體類型中的任一種，所述工業標準記憶體類型包括但不限於單列直插式記憶體模組(SIMM)和雙列直插式記憶體模組(DIMM)。另外，記憶體裝置2350通過存儲指令和資料可以有助於外部資料存儲裝置的安全移除。
晶片組2150也可以耦合至I/O匯流排2250。I/O匯流排2250可以用作從晶片組2150到I/O設備2410、2420和2430的信號的通信路徑。I/O設備2410、2420和2430例如可以包括但不限於滑鼠2410、視頻顯示器2420或鍵盤2430。I/O匯流排2250可以採取多種通信協定中的任一種以與I/O設備2410、2420和2430通信。在一個實施方式中，I/O匯流排2250可以被集成到晶片組2150中。
磁碟驅動控制器2300可以有效地耦合至晶片組2150。磁碟驅動控制器2300可以用作晶片組2150和一個內部磁碟驅動器2450或一個以上內部磁碟驅動器2450之間的通信路徑。內部磁碟驅動器2450通過存儲指令和資料兩者可以方便外部資料存儲裝置的斷開。磁碟驅動控制器2300和內部磁碟驅動器2450可以使用幾乎任何類型的通信協定彼此通信或與晶片組2150通信，這些通信協定例如包括但不限於以上關於I/O匯流排2250提到的所有那些協定。
重要的是要注意，以上關於圖25描述的系統2000僅是採用 以上關於圖1至圖24討論的可伸展半導體封裝的系統2000的一個示例。在另選實施方式中，例如但不限於蜂窩電話或數位照相機，這些部件可能與圖25中所示的實施方式不同。
圖25示出了採用根據以上參照圖1至圖24討論的各種實施方式的可伸展半導體封裝的系統的表示的示例的框圖。
100‧‧‧半導體封裝
110‧‧‧成型構件
120‧‧‧晶片
121‧‧‧第一表面
122‧‧‧第二表面
123‧‧‧第一接觸墊
124‧‧‧第二接觸墊
131‧‧‧第一連接件
132‧‧‧第二連接件
141‧‧‧第一互連件
141a‧‧‧第一水平部分
141b‧‧‧第一傾斜部分
142‧‧‧第二互連件
142a‧‧‧第二水平部分
142b‧‧‧第二傾斜部分
θ 1‧‧‧第一傾角
θ 2‧‧‧第二傾角

Claims (20)

  1. 一種半導體封裝，所述半導體封裝包括：可伸長的成型構件；晶片，所述晶片被嵌入在所述成型構件中以具有翹曲形狀；互連件，所述互連件被佈置在所述成型構件中；以及連接件，所述連接件被佈置在所述成型構件中，其中，所述連接件的第一表面在所述成型構件的表面處暴露，並且所述連接件的第二表面耦合至所述晶片，以及其中，所述互連件中的每一個互連件包括：水平部分，所述水平部分接觸所述連接件中的一個的所述第二表面；以及傾斜部分，所述傾斜部分從所述水平部分的一端延伸以接觸所述晶片的接觸墊中的一個。
  2. 根據申請專利範圍第1項所述的半導體封裝，所述半導體封裝進一步包括佈置在所述晶片的第一表面中的接觸墊，其中，所述晶片被佈置成使得所述晶片的所述第一表面面向下，並且其中，所述晶片的兩端在向下方向上彎曲以位於比所述晶片的中央部分低的水平處。
  3. 根據申請專利範圍第1項所述的半導體封裝，其中，所述連接件中的每一個包括凸塊。
  4. 根據申請專利範圍第1項所述的半導體封裝，其中，所述互連件中的每一個是板狀電極。
  5. 一種半導體封裝，所述半導體封裝包括：成型構件，所述成型構件由可伸長材料構成，其中，所述成型構件包括具有翹曲形狀的第一部分、從所述第一部分的一端延伸成扁平的第二部分以及從所述第一部分的另一端延伸成扁平的第三部分；晶片，所述晶片被嵌入在所述成型構件中以具有翹曲形狀；以及連接件，所述連接件被佈置在所述成型構件中，其中，所述連接件的第一表面在所述成型構件的表面處暴露，並且所述連接件的第二表面耦合至所述晶片。
  6. 根據申請專利範圍第5項所述的半導體封裝，其中，所述成型構件的所述第一部分翹曲以使得所述成型構件的所述第一部分的中央部分位於比所述成型構件的所述第一部分的兩端高的水平處。
  7. 根據申請專利範圍第6項所述的半導體封裝，其中，所述晶片被佈置在所述成型構件的所述第一部分中。
  8. 根據申請專利範圍第7項所述的半導體封裝，所述半導體封裝進一步包括佈置在所述晶片的第一表面中的接觸墊，其中，所述晶片被佈置成使得所述晶片的所述第一表面面向下，並且其中，所述晶片的兩端在向下方向上彎曲以位於比所述晶片的中央部分低的水平處。
  9. 根據申請專利範圍第5項所述的半導體封裝，其中，所述連接件中的每一個包括凸塊。
  10. 根據申請專利範圍第5項所述的半導體封裝，所述半導體封裝進一步包括將所述晶片電連接至所述連接件的互連件。
  11. 根據申請專利範圍第10項所述的半導體封裝，其中，所述互連件中的每一個是板狀電極。
  12. 根據申請專利範圍第11項所述的半導體封裝，其中，所述互連件中的每一個包括：水平部分，所述水平部分接觸所述連接件中的一個的所述第二表面；以及傾斜部分，所述傾斜部分從所述水平部分的一端延伸以接觸所述晶片的接觸墊中的一個。
  13. 一種半導體裝置，所述半導體裝置包括：基板，所述基板由可撓性和可伸長材料構成，其中，所述基板包括佈置在所述基板中的導電圖案，並且所述導電圖案在所述基板的表面處暴露；半導體封裝，所述半導體封裝包括：可伸長的成型構件；晶片，所述晶片被嵌入在所述成型構件中以具有翹曲形狀；以及連接件，所述連接件被佈置在所述成型構件中，其中，所述連接件的第一表面在所述成型構件的表面處暴露，並且所述連接件的第二表面耦合至所述晶片；以及接頭電極，所述接頭電極將所述導電圖案連接至所述連接件。
  14. 根據申請專利範圍第13項所述的半導體裝置，其中，所述基板進一步包括佈置在所述基板中的互連線；並且其中，所述互連線中的每一條具有正弦波形式並且沿著水平方向佈置。
  15. 根據申請專利範圍第13項所述的半導體裝置，所述半導體裝置進一步包括佈置在所述基板和所述半導體封裝之間的底部填充層，並且其中，所述底部填充層由可伸長材料構成。
  16. 根據申請專利範圍第15項所述的半導體裝置，其中，所述底部填充層的底表面和頂表面被分別附接至所述基板的頂表面和所述成型構件的底表面；並且其中，所述底部填充層被附接至所述接頭電極的側壁。
  17. 一種半導體裝置，所述半導體裝置包括：基板，所述基板由可撓性和可伸長材料構成，其中，所述基板包括佈置在所述基板中的導電圖案，並且所述導電圖案在所述基板的表面處暴露；半導體封裝，所述半導體封裝包括：可伸長的成型構件；晶片，所述晶片被嵌入在所述成型構件中以具有翹曲形狀；以及連接件，所述連接件被佈置在所述成型構件中，其中，所述連接件的第一表面在所述成型構件的表面處暴露，並且所述連接件的第二表面耦合至所述晶片；以及接頭電極，所述接頭電極將所述導電圖案連接至所述連接件，其中，所述成型構件包括具有翹曲形狀的第一部分、從所述第一部分的一端延伸成扁平的第二部分以及從所述第一部分的另一端延伸成扁平的第三部分。
  18. 根據申請專利範圍第17項所述的半導體裝置，其中，所述基板進一步包括佈置在所述基板中的互連線；並且其中，所述互連線中的每一條具有正弦波形式並且沿著水平方向佈置。
  19. 根據申請專利範圍第17項所述的半導體裝置，所述半導體裝置進一步包括佈置在所述基板和所述半導體封裝之間的底部填充層，並且其中，所述底部填充層由可伸長材料構成。
  20. 根據申請專利範圍第19項所述的半導體裝置， 其中，所述底部填充層的底表面和頂表面被分別附接至所述基板的頂表面和所述成型構件的底表面；並且其中，所述底部填充層被附接至所述接頭電極的側壁。
TW105115518A 2015-11-24 2016-05-19 可伸展半導體封裝和包括其的半導體裝置 TWI699866B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150164881A KR102455398B1 (ko) 2015-11-24 2015-11-24 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치
KR10-2015-0164881 2015-11-24

Publications (2)

Publication Number Publication Date
TW201731060A TW201731060A (zh) 2017-09-01
TWI699866B true TWI699866B (zh) 2020-07-21

Family

ID=58719767

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105115518A TWI699866B (zh) 2015-11-24 2016-05-19 可伸展半導體封裝和包括其的半導體裝置

Country Status (4)

Country Link
US (2) US9806016B2 (zh)
KR (1) KR102455398B1 (zh)
CN (1) CN106783751B (zh)
TW (1) TWI699866B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112018067390A2 (pt) * 2016-03-01 2019-01-02 Cardlab Aps camada de circuito para um cartão de circuito integrado, e método de produção de uma camada de circuito para um cartão de circuito integrado
KR102003644B1 (ko) 2018-06-28 2019-10-01 조현민 신축 전도성 연결 기반 신축성 전자 장치 및 그 제조 방법
US11551986B2 (en) * 2020-04-02 2023-01-10 Texas Instruments Incorporated Shape memory polymer for use in semiconductor device fabrication
US12020972B2 (en) * 2020-04-29 2024-06-25 Semiconductor Components Industries, Llc Curved semiconductor die systems and related methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020158324A1 (en) * 2000-03-21 2002-10-31 Tsuneo Hamaguchi Semiconductor device, method of manufacturing electronic device, electronic device, and portable infromation terminal
US20080315379A1 (en) * 2007-06-20 2008-12-25 Samsung Electronics Co., Ltd. Semiconductor packages including thermal stress buffers and methods of manufacturing the same
US20140203291A1 (en) * 2013-01-24 2014-07-24 Fujitsu Semiconductor Limited Semiconductor device and method for fabricating the same
US20150171028A1 (en) * 2013-12-17 2015-06-18 Chajea JO Semiconductor package and method of fabricating the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3134815B2 (ja) * 1997-06-27 2001-02-13 日本電気株式会社 半導体装置
TW401632B (en) * 1998-03-26 2000-08-11 Fujitsu Ltd Resin molded semiconductor device and method of manufacturing semiconductor package
KR20000075206A (ko) * 1999-05-31 2000-12-15 윤종용 칩 스케일 패키지
KR20030017677A (ko) 2001-08-21 2003-03-04 삼성전자주식회사 휘어진 다이를 사용하는 반도체 패키지
JP2004063567A (ja) * 2002-07-25 2004-02-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7337012B2 (en) * 2003-04-30 2008-02-26 Lawrence Livermore National Security, Llc Stretchable polymer-based electronic device
JP2007115922A (ja) * 2005-10-20 2007-05-10 Nec Electronics Corp 半導体装置
JP2007266111A (ja) * 2006-03-27 2007-10-11 Sharp Corp 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
US7955898B2 (en) * 2007-03-13 2011-06-07 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
CN101452907B (zh) * 2008-12-30 2011-04-20 北京大学 一种用于三维系统级封装的垂直互连过孔及其制备方法
JP5381175B2 (ja) * 2009-03-06 2014-01-08 ソニー株式会社 半導体装置及び半導体装置の製造方法
KR20110092045A (ko) * 2010-02-08 2011-08-17 삼성전자주식회사 휨 및 보이드를 억제하는 몰디드 언더필 플립칩 패키지
US8604614B2 (en) * 2010-03-26 2013-12-10 Samsung Electronics Co., Ltd. Semiconductor packages having warpage compensation
KR102094924B1 (ko) * 2013-06-27 2020-03-30 삼성전자주식회사 관통전극을 갖는 반도체 패키지 및 그 제조방법
CN203466186U (zh) * 2013-09-29 2014-03-05 中国科学院微电子研究所 一种三维互连结构
US10242969B2 (en) * 2013-11-12 2019-03-26 Infineon Technologies Ag Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
KR20150066184A (ko) * 2013-12-06 2015-06-16 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP2015149364A (ja) * 2014-02-05 2015-08-20 国立研究開発法人科学技術振興機構 伸縮性デバイスおよびその製造方法
KR102284652B1 (ko) * 2014-08-28 2021-08-02 삼성전자 주식회사 반도체 패키지
KR20160122021A (ko) * 2015-04-13 2016-10-21 에스케이하이닉스 주식회사 금속 포스트를 포함하는 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020158324A1 (en) * 2000-03-21 2002-10-31 Tsuneo Hamaguchi Semiconductor device, method of manufacturing electronic device, electronic device, and portable infromation terminal
US20080315379A1 (en) * 2007-06-20 2008-12-25 Samsung Electronics Co., Ltd. Semiconductor packages including thermal stress buffers and methods of manufacturing the same
US20140203291A1 (en) * 2013-01-24 2014-07-24 Fujitsu Semiconductor Limited Semiconductor device and method for fabricating the same
US20150171028A1 (en) * 2013-12-17 2015-06-18 Chajea JO Semiconductor package and method of fabricating the same

Also Published As

Publication number Publication date
US9972568B2 (en) 2018-05-15
US20170148708A1 (en) 2017-05-25
US20180019188A1 (en) 2018-01-18
CN106783751A (zh) 2017-05-31
US9806016B2 (en) 2017-10-31
KR102455398B1 (ko) 2022-10-17
TW201731060A (zh) 2017-09-01
CN106783751B (zh) 2019-09-06
KR20170060438A (ko) 2017-06-01

Similar Documents

Publication Publication Date Title
TWI713187B (zh) 具有增大的附接角度的導電線之半導體裝置及方法
TWI699866B (zh) 可伸展半導體封裝和包括其的半導體裝置
KR102320046B1 (ko) 캐스케이드 칩 스택을 갖는 반도체 패키지
TWI578457B (zh) 半導體封裝結構
US9806060B2 (en) Flexible packages including chips
US8836093B2 (en) Lead frame and flip chip package device thereof
TW201423954A (zh) 堆疊兩個或更多個晶粒的複合晶粒
JP2015516117A (ja) 可変的なチップ間隔を有する傾斜スタックチップパッケージ
US20150228569A1 (en) Method and apparatus for improving the reliability of a connection to a via in a substrate
TW201308561A (zh) 用於交替封裝功能的微電子基板
US9564395B2 (en) Bonding pad arrangment design for multi-die semiconductor package structure
US7771206B2 (en) Horizontal dual in-line memory modules
TWI461128B (zh) 使用銅列互連之強化覆晶結構
US9570386B2 (en) Flexible package-to-socket interposer
TW201712822A (zh) 包含撓性翼互連基板的半導體封裝
US9159688B2 (en) Semiconductor device including a solder and method of fabricating the same
KR102283505B1 (ko) 반도체 패키지 및 반도체 모듈
US20240032195A1 (en) Film package and package module including the same
US20190182955A1 (en) Replaceable on-package memory devices
WO2018082275A1 (zh) 一种柔性封装结构及其制备方法、可穿戴设备
JP2002237549A (ja) 半導体装置
US20140097542A1 (en) Flip packaging device
US20090146300A1 (en) Semiconductor packages and electronic products employing the same
US9368467B2 (en) Substrate structure and semiconductor package using the same
US20160099202A1 (en) Semiconductor packaging structure