KR100905719B1 - 열응력 흡수 부재를 구비한 반도체 패키지 - Google Patents

열응력 흡수 부재를 구비한 반도체 패키지 Download PDF

Info

Publication number
KR100905719B1
KR100905719B1 KR1020070060686A KR20070060686A KR100905719B1 KR 100905719 B1 KR100905719 B1 KR 100905719B1 KR 1020070060686 A KR1020070060686 A KR 1020070060686A KR 20070060686 A KR20070060686 A KR 20070060686A KR 100905719 B1 KR100905719 B1 KR 100905719B1
Authority
KR
South Korea
Prior art keywords
thermal stress
absorbing member
encapsulant
stress absorbing
semiconductor package
Prior art date
Application number
KR1020070060686A
Other languages
English (en)
Other versions
KR20080112011A (ko
Inventor
김구영
백형길
이종기
박상욱
염근대
이동헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070060686A priority Critical patent/KR100905719B1/ko
Priority to TW097121975A priority patent/TW200901398A/zh
Priority to US12/213,325 priority patent/US20080315379A1/en
Publication of KR20080112011A publication Critical patent/KR20080112011A/ko
Application granted granted Critical
Publication of KR100905719B1 publication Critical patent/KR100905719B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 칩; 상기 반도체 칩을 감싸는 봉지재; 외부로 노출되는 리드부; 상기 반도체 칩 또는 상기 봉지재의 열응력이 상기 리드부로 전달되지 않도록 흡수하는 열응력 흡수 부재; 를 포함하는 것을 특징으로 하는 반도체 패키지가 개시된다.

Description

열응력 흡수 부재를 구비한 반도체 패키지{Semiconductor package including thermal stress buffer}
도 1은 종래의 반도체 패키지에 발생되는 휨 변형(warpage)을 도시한 측면도이다.
도 2는 본 발명의 반도체 패키지에 발생되는 휨 변형(warpage)이 열응력 흡수 부재에 의하여 차단되는 것을 도시한 측면도이다.
도 3은 도 2의 열응력 흡수 부재의 부착 위치를 도시한 사시도이다.
도 4는 본 발명의 반도체 패키지의 일 실시예를 도시한 측단면도이다.
도 5는 본 발명의 반도체 패키지의 다른 실시예를 도시한 측단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
110...제1패키지 120...제2패키지
125...반도체 칩 128...봉지재(encapsulant)
200...리드 프레임(leadframe) 310...제1리드부
320...제2리드부 400...모듈 기판(module PCB)
510...제1솔더부 520...제2솔더부
700,700'...열응력 흡수 부재(thermal stress buffer)
본 발명은 반도체 패키지에 관한 것으로서, 온도 변화시 반도체 패키지의 휨 변형에 의한 리드부의 솔더링 불량을 억제할 수 있는 반도체 패키지에 관한 것이다.
리드 프레임에 반도체 칩을 올려 놓고 그 주위를 봉지재로 감싸고 아웃 리드를 봉지재 외부로 노출시킴으로써, 반도체 패키지를 완성한다. 반도체 패키지는 모듈 기판 위에 복수로 적층될 수 있으며 그 적층 방식과 아웃 리드의 배열 형태에 따라 다양한 종류의 패키징 방식이 제안되고 있다.
도 1은 종래의 반도체 패키지에 발생되는 휨 변형(warpage)을 도시한 측면도이다. 반도체 패키지는 구동되면 열이 발생하며 온도가 변화된다. 반도체 패키지(11,12)는 리드 프레임(20), 반도체 칩(25), 리드(31,32) 등의 이종 재료로 된 여러 부재들을 적층한 것이므로, 이러한 부재들의 열팽창 계수도 서로 다르다. 한편, 모듈 기판(40)에 실장된 반도체 패키지의 경우, 반도체 패키지(11,12), 모듈 기판(40), 솔더부(51,52) 등의 열 팽창 계수가 동일하지 않다. 또한, 적층되는 복수의 반도체 패키지들(11,12) 사이의 열팽창 계수가 동일하지 않은 경우도 있을 수 있다.
반도체 패키지를 이루는 여러 적층 부재들과, 모듈 기판과, 각각의 반도체 패키지들 사이의 열팽창 계수의 차이는, 온도 변화에 따른 열 변형량(thermal strain)의 차이를 필연적으로 수반한다. 이러한 열 변형량의 차이는 휨 변 형(warpage)을 야기하며 여러 적층 부재들, 모듈 기판, 각각의 반도체 패키지들 사이의 이음부나 솔더부에 열응력(thermal stress)을 발생시킨다.
주기적 또는 반복적으로 발생하며 이음부 또는 솔더부에 집중적으로 작용하는 열응력은 이음부를 박리시키거나 솔더부에 크랙(crack)을 유발한다. 이는 반도체 패키지의 장기적인 사용시 신뢰성 측면에서 심각한 불량 원인이 된다.
참조 부호 60의 가상선은 반도체 칩을 포함한 봉지재의 휨 변형 경향(warpage profile)을 나타내고 참조 부호 61은 다른 반도체 패키지의 리드에 솔더링되거나 모듈 기판(40)에 솔더링되는 리드의 휨 변형 경향을 나타낸다. 예를 들어, 제1패키지(11)와 제2패키지(12)가 모듈 기판(40)에 차례로 적층되는 경우, 제2패키지(12)의 봉지재와 제2리드부(32)의 휨 변형 경향이 서로 다르면 봉지재와 제2리드부(32)의 연결 부분에 열응력이 발생하고, 제1리드부(31) 및 제2리드부(32)의 휨 변형 경향이 서로 다르면 제2솔더부(52)에 열응력이 발생하며, 모듈 기판(40)과 제1리드부(31)의 휨 변형 경향이 서로 다르면 제1솔더부(51)에 열응력이 발생하며 크랙이 유발된다.
본 발명의 기술적 과제는 상술한 문제점을 개선하기 위한 것으로, 이음부나 솔더부에 발생하는 열응력을 분산시키거나 흡수함으로써 기계적 또는 전기적 신뢰성이 향상된 반도체 패키지를 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 반도체 패키지는,
반도체 칩;
상기 반도체 칩을 감싸는 봉지재;
외부로 노출되는 리드부;
상기 반도체 칩 또는 상기 봉지재의 열응력이 상기 리드부로 전달되지 않도록 흡수하는 열응력 흡수 부재; 를 포함하는 것을 특징으로 한다.
일 실시예로서, 상기 열응력 흡수 부재는, 온도 변화에 따른 상기 반도체 칩 또는 상기 봉지재의 변형이 상기 리드부에 전달되는 것을 차단하는 것으로, 상기 반도체 칩 및 상기 봉지재보다 낮은 영률(Young's modulus)을 갖는다.
일 실시예로서, 상기 열응력 흡수 부재는, 실리콘을 포함하는 폴리머 재질이다.
일 실시예로서, 상기 열응력 흡수 부재는, 반도체 패키지의 작동 온도에서 초탄성 거동을 하는 금속 재질이다.
일 실시예로서, 상기 열응력 흡수 부재는, 상기 봉지재 또는 상기 리드부에 대하여 접착성을 갖는 재질이다.
일 실시예로서, 상기 열응력 흡수 부재는, 상기 봉지재의 외곽 모서리를 따라 배치된다.
일 실시예로서, 상기 열응력 흡수 부재는, 그 일부가 상기 봉지재의 외곽으로 노출된다.
일 실시예로서, 상기 열응력 흡수 부재는, 상기 봉지재 및 상기 리드부의 연결 부분에 배치되며 상기 리드부에 부착되는 테이프 형상이다.
일 실시예로서, 상기 열응력 흡수 부재는, 상기 리드부의 상면 및 하면에 모두 배치된다.
한편, 본 발명의 반도체 패키지는,
반도체 칩;
상기 반도체 칩을 감싸는 봉지재;
외부로 노출되는 리드부;
반도체 패키지의 온도 변화에 따른 휨 변형 발생시 상기 리드부를 모듈 기판에 실장하는 솔더부의 변형을 차단하는 것으로, 상기 반도체 칩, 봉지재 및 리드부보다 낮은 영률(Young's modulus)을 갖는 열응력 흡수 부재; 를 포함하는 것을 특징으로 한다.
일 실시예로서, 상기 열응력 흡수 부재는, 실리콘을 포함하는 폴리머 재질 또는 반도체 패키지의 작동 온도에서 초탄성 거동을 하는 금속 재질이다.
일 실시예로서, 상기 열응력 흡수 부재는, 상기 봉지재의 외곽 모서리를 따라 상기 봉지재 및 상기 리드부의 연결 부분에 배치되며 그 일부가 상기 봉지재의 외곽으로 노출된다.
일 실시예로서, 상기 열응력 흡수 부재는, 상기 리드부의 상면 또는 하면 중 적어도 하나 이상에 부착된다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다. 본 발명의 실시예는 첨부도면에 도시된 바에 국한되지 않고, 동일한 발명의 범주내에서 다양하게 변형될 수 있음을 밝혀둔다.
도 2는 본 발명의 반도체 패키지에 발생되는 휨 변형(warpage)이 열응력 흡수 부재에 의하여 차단되는 것을 도시한 측면도이다. 도 3은 도 2의 열응력 흡수 부재의 부착 위치를 도시한 사시도이다. 도 2 및 도 3을 함께 참조하며 본 발명의 반도체 패키지의 구성과 작용을 설명한다.
본 발명의 반도체 패키지는 리드 프레임(200)에 안착되는 반도체 칩(125), 반도체 칩(125)을 감싸는 봉지재(128), 반도체 패키지의 외부로 그 일부가 노출되며 신호의 통로가 되는 리드부(310,320), 리드부(310,320)로 전달되는 열응력을 흡수하여 자신이 스스로 변형됨으로써 열 변형(thermal strain)이 리드부(310,320)로 전달되지 않도록 차단하는 열응력 흡수 부재(700)를 구비한다.
도시된 실시예에 의하면, 모듈 기판(400)에 제1패키지(110)가 실장되고 그 위에 제2패키지(120)가 적층된다. 제1패키지(110)의 제1리드부(310) 및 모듈 기판(400)은 제1솔더부(510)에 의하여 연결되며, 제2패키지(120)의 제2리드부(320)는 제1리드부(310)와 제2솔더부(520)에 의하여 연결된다. 참조부호 600은 반도체 칩(125)을 포함한 봉지재(128)의 휨 변형 경향(warpage profile)을 나타내고 참조 부호 610은 다른 반도체 패키지의 리드부(320)에 솔더링되거나 모듈 기판(400)에 솔더링되는 리드부(310)의 휨 변형 경향을 나타낸다. 참조부호 600 과 같은 경향으로 발생한 제1패키지(110)의 열변형을 열응력 흡수 부재(700)가 흡수함으로써, 제1리드부(310)는 모듈 기판(400)과 동일한 참조 부호 610의 열변형 경향을 보인다. 한편, 참조부호 600 과 같은 경향으로 발생한 제2패키지(120)의 열변형도 열응력 흡수 부재(700)에 의하여 차단됨으로써, 제1리드부(310) 및 제2리드부(320)는 참조 부호 610과 같이 동일한 열변형 경향을 보인다. 따라서, 제1솔더부(510) 및 제2솔더부(520)의 열변형이 제거되므로 솔더부의 박리나 크랙 발생 가능성이 감소되고 반도체 패키지의 2차 레벨 신뢰도가 향상된다.
이하에서 열응력 흡수 부재(700)의 구성과 작용을 구체적으로 설명한다. 일반적으로 물체는 온도가 증가함에 따라 팽창하고 온도가 감소하면 수축한다. 온도가 올라감에 따라 물체를 구성하는 원자나 분자의 운동이 활발해지고 진동의 진폭이 커져서, 그들 사이의 평균 거리가 증가하기 때문이다. 이때, 물체의 지지부 또는 연결부의 상태(이를 구속 조건 또는 경계 조건(boundary condition)으로 부른다.)에 따라 상기 팽창 또는 수축이 구속받으면 구속된 변형량에 상응하는 인장력 또는 압축력이 물체에 작용하게 된다. 이러한 인장력 또는 압축력을 단위 면적당 힘으로 환산한 것이 열응력이다. 여기서, 가열/냉각의 속도가 급격할 경우 열응력이 짧은 시간에 집중되어 열충격(thermal impact)이 발생하며, 가열/냉각이 주기적 또는 반복적으로 되풀이될 경우 열피로(thermal fatigue)에 의하여 크랙이 발생할 수 있다.
예를 들어, 단면적 A, 길이 L의 봉(rod)의 양단이 탄성 계수 k를 갖는 2개의 벽에 각각 부착되고 온도 차이 △T 만큼 가열되었을 때 봉에 생기는 압축 응력(또는 열응력) σ 및 봉의 길이 변형 λ 를 설명하면 다음과 같다. 여기서, E는 봉의 영률(Young's modulus), α는 봉의 선팽창계수(coefficient of linear expansion)이다.
벽의 탄성 계수 k 가 ∞ 이면 벽에 의하여 봉의 변형이 완전히 구속되므로 λ = 0 이고, 열응력 σ = Eα△T가 된다. 벽의 탄성 계수 k 가 0 이면 벽은 봉의 양단을 전혀 구속하지 않고 봉이 자유 팽창을 하므로 열응력 σ = 0 이고, 봉의 길이 변형 λ = αL△T 가 된다.
즉, 열응력은 온도 변화 △T, 재료의 물성치 E 및 α, 재료의 구속 조건에 의하여 결정된다. 열응력을 감소시키는 방안으로서 영률 E 가 낮은 재료를 사용하는 것, 선팽창계수 α가 낮은 재료를 사용하는 것, 온도 변화 △T 를 줄이는 것, 구속 조건을 제거하는 것을 들 수 있다. 그러나, 반도체 칩(125), 봉지재(128), 리드 프레임(200), 리드 등의 재질로서 영률이나 선팽창계수가 낮은 재질을 선택하는데 한계가 존재하며, 반도체 패키지의 온도 변화를 억제하는데 역시 한계가 존재한다. 따라서, 본 발명은 봉지재(128)와 리드 사이의 구속 조건을 제거하는데 주목하여 열응력 흡수 부재(700)가 비교적 자유롭게 변형되게 함으로써 봉지재(128)는 변형되더라도 리드부(310,320) 및 솔더부(510,520)가 변형되지 않도록 한다.
본 발명은 모듈 기판(400)에 실장된 상태의 반도체 패키지의 여러 가지 신뢰도(이를 2차 레벨(2nd level) 신뢰도라 부른다.) 중 특히 열 사이클(thermal cycle)이 가해질 때 솔더부(510,520)의 신뢰도를 향상시키기 위한 것이다. 반도체 패키지의 휨 변형에 불구하고, 리드부(310,320)의 변형이 억제되면 솔더부(510,520)의 박리나 크랙 발생이 억제된다.
반도체 패키지의 휨 변형이 리드에 전달되지 않도록 차단하려면, 휨 변형 부분 및 리드 사이에 열응력 흡수 부재(700)가 배치되어야 하며, 열응력 흡수 부재(700)의 영률이 낮을수록 유리하다. 환언하면, 본 발명에서 열이 주로 발생하는 부분은 반도체 칩(125)과 이를 감싸는 봉지재(128)이며 리드의 변형은 적을수록 유리하므로 열응력 흡수 부재(700)가 봉지재(128)와 리드부(310,320)의 연결 부분에 배치된다. 이러한 실시예로서 도 3을 참조하면, 열응력 흡수 부재(700)는, 봉지재(128)의 외곽 모서리(129)를 따라 배치되며 응력 흡수 및 변형의 유연성(flexibility)를 높이기 위하여 그 일부가 봉지재(128)의 외곽으로 노출될 수 있다. 즉, 봉지재(128)의 외곽 모서리(129)의 위치가 열응력 흡수 부재(700)의 폭(△L) 사이에 존재하도록, 열응력 흡수 부재(700)가 배치되는 것이 바람직하다.
또한, 열응력 흡수 부재(700)는, 봉지재(128) 또는 리드부(310,320)에 대하여 접착성을 갖는 것이 좋다. 예를 들어 열응력 흡수 부재(700)는 봉지재(128) 및 리드부(310,320)의 연결 부분에 배치되며 리드부(310,320)에 부착되는 테이프 형상일 수 있다.
열응력 흡수 부재(700)는 영률이 매우 낮은 재질로 선택되므로 봉지재(128)의 열변형을 스스로 수용하여 마치 스트레스 버퍼 혹은 스트레인 버퍼의 기능을 하게 된다. 그 결과 리드부(310,320)는 봉지재(128)의 열변형에 구속되지 않는다. 열응력 흡수 부재(700)는, 반도체 칩(125) 및 봉지재(128)보다 낮은 영률(Young's modulus)을 갖는다. 예를 들면 열응력 흡수 부재(700)는 실리콘을 포함하는 폴리머 재질 또는 반도체 패키지의 작동 온도에서 초탄성 거동을 하는 금속 재질인 것이 바람직하다.
초탄성 거동을 하는 금속의 예로서 초탄성 형상기억합금이 있다. 초탄성 형상기억합금은, 보통의 금속재료라면 소성 변형(plastic deformation)이 될 정도의 큰 변형력을 가하여 변형시킨 다음 변형력을 제거하였을 때 원상으로 회복되는 성질이 있다. 초탄성 형상기억합금 재질로 니켈-티타늄 합금이 바람직하다. 니켈-티타늄 합금은, 니켈 및 티타늄의 무게 조성비에 따라 형상 회복 온도가 달라진다. 예를 들어, 형상회복온도가 반도체 패키지의 작동 온도보다 높으면 상기 작동 온도에서 형상기억효과(Shape Memory effect)가 나타나며, 형상회복온도가 상기 작동 온도보다 낮으면 상기 작동 온도에서 초탄성효과(Super Elastic effect)가 나타나는 특성이 있다. 본 발명에서는 반도체 패키지의 작동 온도에서 초탄성 효과을 얻기 위한 조성비를 갖는 초탄성 합금을 열응력 흡수 부재(700)의 재질로 사용할 수 있다. 예를 들어 니켈 및 티타늄의 원자 조성비는 50:50 내지 99:1 인 것이 바람직하다.
도 4 및 도 5는 열변형이 발생하기 전의 반도체 패키지를 도시한다. 도 4에서 열응력 흡수 부재(700)는 리드부(310,320)의 상면에 부착되고, 도 5에서 열응력 흡수 부재(700')는 리드부(310,320)의 상면 및 하면 모두에 부착된다. 즉, 열응력 흡수 부재(700,700')는 리드부(310,320)의 상면 또는 하면 중 적어도 하나 이상의 면에 부착될 수 있다.
아래의 표는 열응력 흡수 부재(700)가 마련되는 경우와 그렁지 않은 경우에 대한 스트레인 에너지의 시뮬레이션 결과이다.
strain energy(MPa) normalized value
NO thermal stress buffer 4.06 1.00
thermal stress buffer 2.73 0.67
상기 표에 의하면 열응력 흡수 부재(700)가 마련될 경우에 스트레인 에너지가 2.73 MPa로 감소하였으며 열응력 흡수 부재(700)가 마련되지 않는 경우에 비하여 스트레인 에너지가 약 67%수준에 불과한 것으로 실험되었다. 스트레인 에너지가 감소되므로 열 사이클의 작용시 반도체 패키지의 피로 수명은 대폭 향상될 것으로 판단된다.
본 발명은 다음과 같은 효과를 갖는다. 열응력 흡수 부재의 구비 여부를 불문하고 리드 프레임에 안착된 반도체 칩 및 봉지재에는 온도 변화에 따른 열변형이 발생하지만, 본 발명과 같이 열응력 흡수 부재가 마련되면 열응력 흡수 부재가 크게 변형된다. 그 결과, 리드부의 변형은 억제되며 리드부 말단의 솔더부의 변형도 억제됨은 물론, 솔더부의 박리나 크랙 발생이 예방되고 반도체 패키지의 2차 레벨 신뢰도를 좌우하는 피로 수명이 대폭 향상된다.
본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.

Claims (13)

  1. 반도체 칩;
    상기 반도체 칩을 감싸는 봉지재;
    외부로 노출되는 리드부; 및
    상기 반도체 칩 또는 상기 봉지재의 열응력이 상기 리드부로 전달되지 않도록 흡수하는 열응력 흡수 부재; 를 포함하고,
    상기 열응력 흡수 부재는, 온도 변화에 따른 상기 반도체 칩 또는 상기 봉지재의 변형이 상기 리드부에 전달되는 것을 차단하는 것으로, 상기 반도체 칩 및 상기 봉지재보다 낮은 영률(Young's modulus)을 갖는 것을 특징으로 하는 반도체 패키지.
  2. 삭제
  3. 제1항에 있어서,
    상기 열응력 흡수 부재는, 실리콘을 포함하는 폴리머 재질인 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 열응력 흡수 부재는, 반도체 패키지의 작동 온도에서 초탄성 거동을 하는 금속 재질인 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서,
    상기 열응력 흡수 부재는, 상기 봉지재 또는 상기 리드부에 대하여 접착성을 갖는 재질인 것을 특징으로 하는 반도체 패키지.
  6. 제1항에 있어서,
    상기 열응력 흡수 부재는, 상기 봉지재의 외곽 모서리를 따라 배치되는 것을 특징으로 하는 반도체 패키지.
  7. 제5항에 있어서,
    상기 열응력 흡수 부재는, 그 일부가 상기 봉지재의 외곽으로 노출되는 것을 특징으로 하는 반도체 패키지.
  8. 제1항에 있어서,
    상기 열응력 흡수 부재는, 상기 봉지재 및 상기 리드부의 연결 부분에 배치되며 상기 리드부에 부착되는 테이프 형상인 것을 특징으로 하는 반도체 패키지.
  9. 제1항에 있어서,
    상기 열응력 흡수 부재는, 상기 리드부의 상면 및 하면에 모두 배치되는 것 을 특징으로 하는 반도체 패키지.
  10. 반도체 칩;
    상기 반도체 칩을 감싸는 봉지재;
    외부로 노출되는 리드부;
    반도체 패키지의 온도 변화에 따른 휨 변형 발생시 상기 리드부를 모듈 기판에 실장하는 솔더부의 변형을 차단하는 것으로, 상기 반도체 칩, 봉지재 및 리드부보다 낮은 영률(Young's modulus)을 갖는 열응력 흡수 부재; 를 포함하는 것을 특징으로 하는 반도체 패키지.
  11. 제10항에 있어서,
    상기 열응력 흡수 부재는, 실리콘을 포함하는 폴리머 재질 또는 반도체 패키지의 작동 온도에서 초탄성 거동을 하는 금속 재질인 것을 특징으로 하는 반도체 패키지.
  12. 제10항에 있어서,
    상기 열응력 흡수 부재는, 상기 봉지재의 외곽 모서리를 따라 상기 봉지재 및 상기 리드부의 연결 부분에 배치되며 그 일부가 상기 봉지재의 외곽으로 노출되는 것을 특징으로 하는 반도체 패키지.
  13. 제12항에 있어서,
    상기 열응력 흡수 부재는, 상기 리드부의 상면 또는 하면 중 적어도 하나 이상에 부착되는 것을 특징으로 하는 반도체 패키지.
KR1020070060686A 2007-06-20 2007-06-20 열응력 흡수 부재를 구비한 반도체 패키지 KR100905719B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070060686A KR100905719B1 (ko) 2007-06-20 2007-06-20 열응력 흡수 부재를 구비한 반도체 패키지
TW097121975A TW200901398A (en) 2007-06-20 2008-06-12 Semiconductor packages including thermal stress buffers and methods of manufacturing the same
US12/213,325 US20080315379A1 (en) 2007-06-20 2008-06-18 Semiconductor packages including thermal stress buffers and methods of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070060686A KR100905719B1 (ko) 2007-06-20 2007-06-20 열응력 흡수 부재를 구비한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20080112011A KR20080112011A (ko) 2008-12-24
KR100905719B1 true KR100905719B1 (ko) 2009-07-01

Family

ID=40135613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070060686A KR100905719B1 (ko) 2007-06-20 2007-06-20 열응력 흡수 부재를 구비한 반도체 패키지

Country Status (3)

Country Link
US (1) US20080315379A1 (ko)
KR (1) KR100905719B1 (ko)
TW (1) TW200901398A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067697B1 (ko) * 2009-01-12 2011-09-27 강남대학교 산학협력단 열응력 흡수층을 갖는 반도체 소자 및 그 제조 방법
KR101711479B1 (ko) * 2010-10-06 2017-03-03 삼성전자 주식회사 반도체 패키지 장치 및 그의 검사 시스템
KR102105400B1 (ko) * 2013-10-01 2020-04-28 삼성전기주식회사 기판 스트립
JP5946943B1 (ja) * 2015-07-10 2016-07-06 アルス株式会社 半導体パッケージ
KR102455398B1 (ko) * 2015-11-24 2022-10-17 에스케이하이닉스 주식회사 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치
US11569144B2 (en) * 2018-10-11 2023-01-31 Intel Corporation Semiconductor package design for solder joint reliability
JP7109347B2 (ja) * 2018-12-03 2022-07-29 三菱電機株式会社 半導体装置および電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970013274A (ko) * 1995-08-30 1997-03-29 김광호 스트래스를 방지하기 위한 리드 프레임
JP2006060186A (ja) 2004-08-16 2006-03-02 Advanced Chip Engineering Technology Inc パッケージ構造
KR20060057840A (ko) * 2004-11-24 2006-05-29 삼성테크윈 주식회사 테이프 칩 캐리어와 이를 이용한 반도체 패키지
KR20080017162A (ko) * 2006-08-21 2008-02-26 삼성전자주식회사 솔더링 플럭스 및 언더 필 수지층을 구비하는 반도체 소자실장 구조체 및 반도체 소자 실장 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961106A (en) * 1987-03-27 1990-10-02 Olin Corporation Metal packages having improved thermal dissipation
US5585600A (en) * 1993-09-02 1996-12-17 International Business Machines Corporation Encapsulated semiconductor chip module and method of forming the same
US7786555B2 (en) * 2005-10-20 2010-08-31 Diodes, Incorporated Semiconductor devices with multiple heat sinks
US7351609B2 (en) * 2006-03-22 2008-04-01 National Taiwan University Method for wafer level package of sensor chip

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970013274A (ko) * 1995-08-30 1997-03-29 김광호 스트래스를 방지하기 위한 리드 프레임
JP2006060186A (ja) 2004-08-16 2006-03-02 Advanced Chip Engineering Technology Inc パッケージ構造
KR20060057840A (ko) * 2004-11-24 2006-05-29 삼성테크윈 주식회사 테이프 칩 캐리어와 이를 이용한 반도체 패키지
KR20080017162A (ko) * 2006-08-21 2008-02-26 삼성전자주식회사 솔더링 플럭스 및 언더 필 수지층을 구비하는 반도체 소자실장 구조체 및 반도체 소자 실장 방법

Also Published As

Publication number Publication date
KR20080112011A (ko) 2008-12-24
TW200901398A (en) 2009-01-01
US20080315379A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
KR100905719B1 (ko) 열응력 흡수 부재를 구비한 반도체 패키지
US5358905A (en) Semiconductor device having die pad locking to substantially reduce package cracking
KR970006532B1 (ko) 성형 하이브리드 집적 회로 패키지 및 그에 따른 리드 프레임
US5952719A (en) Metal ball grid electronic package having improved solder joint
US20130037932A1 (en) Flange for Semiconductor Die
JPH04192341A (ja) 半導体装置
Royce Differential thermal expansion in microelectronic systems
JPH0927573A (ja) 半導体装置
TWI252567B (en) Package structure
KR100376044B1 (ko) 반도체 패키지의 솔더 및 이를 이용한 반도체 패키지
JP5127617B2 (ja) 半導体装置
US11094604B2 (en) System and method to enhance solder joint reliability
US20080157297A1 (en) Stress-Resistant Leadframe and Method
US20100277880A1 (en) Electronic package structure
JP5012577B2 (ja) 半導体装置
JP2006179732A (ja) 半導体パワーモジュール
US20120104582A1 (en) High Power Ceramic on Copper Package
JPS634354B2 (ko)
JPH01296653A (ja) 樹脂封止形半導体装置
KR101489469B1 (ko) 패턴화된 플라스틱 볼 그리드 어레이 패키지
JPH05121626A (ja) 半導体チツプキヤリア用リードフレームとその 接合構造
Xie et al. Reliability design and experiment of low cost WLP-QFN modules
JP2010251457A (ja) 半導体装置及びその製造方法
KR100265460B1 (ko) 응력을 완충하는 형상의 다이패드를 갖는 리드프레임
JPS62210631A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee