KR20060057840A - 테이프 칩 캐리어와 이를 이용한 반도체 패키지 - Google Patents
테이프 칩 캐리어와 이를 이용한 반도체 패키지 Download PDFInfo
- Publication number
- KR20060057840A KR20060057840A KR1020040097027A KR20040097027A KR20060057840A KR 20060057840 A KR20060057840 A KR 20060057840A KR 1020040097027 A KR1020040097027 A KR 1020040097027A KR 20040097027 A KR20040097027 A KR 20040097027A KR 20060057840 A KR20060057840 A KR 20060057840A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- lead
- resistor layer
- chip carrier
- solder resistor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
테이프 칩 캐리어와 이를 이용한 반도체 패키지를 개시한다. 본 발명은 절연성 필름과, 이의 일면에 부착된 리이드와, 리이드의 외면에 도포된 제 1 솔더 레지스터층을 구비한 테이프 칩 캐리어;와, 절연성 필름에 형성된 통공을 통하여 복수의 리이드와 연결된 반도체 칩;과, 테이프 칩 캐리어와 반도체 칩을 몰딩하는 몰딩재;와, 절연성 필름의 타면에 도포되며, 절연성 필름과, 제 1 솔더 레지스터층의 열팽창계수 차이에 의한 절연성 필름의 휨을 방지하는 변형 방지 수단;을 포함하는 것으로서, 반도체 칩과 대향되는 리이드의 일면에 제 1 솔더 레지스터층이 형성되고, 리이드의 타면에 배치된 절연성 필름상에 이보다 열팽창계수가 큰 변형 방지 수단이 형성됨으로써, 리이드 상하부의 열팽창계수의 균형을 맞출수가 있게 되어서 온도 상승에 따른 절연성 필름의 휨 현상을 방지할 수 있다. 이에 따라, 절연성 필름의 휨으로 인한 리이드에 걸리는 응력을 완화시킬 수가 있다.
Description
도 1은 종래의 리이드의 단변부가 파손된 이후의 상태를 도시한 사진,
도 2는 종래의 조립 직후 리이드와 필름의 변형된 결과를 도시한 평면도,
도 3은 통상적인 리이드의 변형 직후와 열전달 이후의 리이드 변형을 도시한 그래프,
도 4는 본 발명의 일 실시예에 따른 반도체 패키지의 구조를 도시한 단면도.
< 도면의 주요 부분에 대한 부호 설명 >
400...반도체 패키지 401...절연성 필름
402...리이드 403...접착 부재
404....제 1 솔더 레지스터층 405...변형 방지 수단
406...반도체 칩 407...범프
408...본딩 투울 409...테이프 칩 캐리어
본 발명은 테이프 칩 캐리어에 관한 것으로서, 보다 상세하게는 리이드와 반 도체 칩의 전기적 연결시에 리이드가 파손되는 현상을 방지하기 위하여 구조가 개선된 테이프 칩 캐리어와 이를 이용한 반도체 패키지에 관한 것이다.
통상적으로, 테이프 칩 캐리어(tape chip carrier)는 절연성 필름상에 접착 부재를 형성한 다음 금속판을 붙이고, 그 위에 솔더 레지스터(solder resist)를 도포한 구조를 가지고 있다.
이러한 테이프 칩 캐리어를 이용하여 반도체 패키지를 완성하기 위해서는 금속판으로 된 리이드와 반도체 칩을 전기적으로 연결시키는 과정이 필요하다. 즉, 리이드의 단부를 반도체 칩상의 범프(bump)에 정렬시킨 다음에 본딩 투울(bonding tool)에 소정의 열과 압력을 가하여 리이드의 단부를 누르게 된다. 이에 따라, 반도체 칩에 대하여 리이드가 결합하게 된다.
한편, 테이프 칩 캐리어는 리이드의 상부에 솔더 레지스터층이 형성되고, 리이드의 하부에 반도체 칩과 대향되게 절연성 필름이 배치된 구조(다운 타입, down type)와, 이와 반대로, 리이드의 상부에 절연성 필름이 배치되고, 리이드의 하부에 반도체 칩과 대향되게 솔더 레지스터층이 형성된 구조(업 타입, up type)로 구분할 수가 있다.
그런데, 종래의 테이퍼 칩 캐리어를 이용한 반도체 패키지는 다음과 같은 문제점을 가지고 있다.
리이드의 단부가 반도체 칩상에 정렬된 상태에서 고온의 본딩 투울을 이용하여 리이드를 눌러주게 되면, 리이드와 반도체 칩의 범프는 열적 변형을 일으켜서 상호 결합하게 된다. 이때, 조립 직후의 리이드의 형상은 초기 리이드 위치와 반도 체 칩상의 범프의 위치간의 단차로 인하여 소정 각도로 절곡되는 변형이 발생하게 된다.
이 과정에서, 리이드로부터 절연 필름으로 전달된 열로 인하여 절연 필름의 온도가 상승하게 된다. 절연 필름의 온도가 상승하게 되면, 절연 필름상에 도포된 솔더 레지스터층이 용융하고, 제조시 절연성 필름을 견고하게 지지하고 있는 클램프와 절연성 필름간에 미끄러짐이 발생하게 된다. 이에 따라, 절연성 필름의 인장이 시작되고, 리이드의 파손이 발생하게 된다.
또한, 반도체 칩의 길이가 길어질수록 절연성 필름과 반도체 칩간의 열팽창계수 차이에 의한 인장력이 커져서 어떤 한계를 벗어나면, 도 1 및 도 2에 도시된 바와 같이 리이드(100)의 단부(101)가 파손되는 현상이 일어나게 된다.
절연성 필름의 팽창은 구조상 장변 방향의 인장과 유사한 형태로 나타나는 반면에, 반도체 칩의 열팽창계수는 절연성 필름에 비하여 1/10 정도로 작기 때문에 인장이 거의 발생하지 않는다. 이러한 차이에 의하여 장변의 리이드에는 전단력이 걸려서 뒤틀림이 발생하고, 단변의 리이드에는 인장력이 걸려서 단순 인장이 발생하게 된다.
이러한 리이드(100)가 파손되는 현상은 리이드의 상부에 절연성 필름이 배치되고, 리이드의 하부에 반도체 칩과 대향되게 솔더 레지스터층이 형성된 구조(업 타입, up type)가 리이드의 상부에 솔더 레지스터층이 형성되고, 리이드의 하부에 반도체 칩과 대향되게 절연성 필름이 배치된 구조(다운 타입, down type)보다 빈번하게 발생한다.
도 3은 상기 리이드(100)가 변형된 직후와 열전달 이후의 변형된 것을 도시한 그래프이다.
여기서, A는 리이드의 상부에 절연성 필름이 배치되고, 리이드의 하부에 반도체 칩과 대향되게 솔더 레지스터층이 형성된 구조(업 타입, up type)이고, B는 리이드의 상부에 솔더 레지스터층이 형성되고, 리이드의 하부에 반도체 칩과 대향되게 절연성 필름이 배치된 구조(다운 타입, down type)이다. 또한, A와 B의 근본적인 차이는 그 위치의 상이함으로 인한 리이드의 변형 방향이 반대이지만, 본 그래프에서는 비교를 위하여 동일한 방향으로 변형하는 것이 도시되어 있다.
도면을 참조하면, 리이드의 상부에 절연성 필름이 배치되고, 리이드의 하부에 반도체 칩과 대향되게 솔더 레지스터층이 형성된 구조(A)는 온도가 상승하게 되면 열팽창계수가 작은 절연성 필름쪽으로 휘게 된다. 한편, 리이드는 반도체 칩상의 범프와의 조립을 위하여 솔더 레지스터층 방향으로 변형이 이루어진다.
이에 따라, 절연성 필름의 인장에 의하여 리이드에 가해지는 인장력 외에도 절연성 필름이 리이드 변형의 반대 방향으로 휘게 됨으로 인하여 추가로 인장력이 발생하게 된다.
반면에, 리이드의 상부에 솔더 레지스터층이 형성되고, 리이드의 하부에 반도체 칩과 대향되게 절연성 필름이 배치된 구조(B)는 절연성 필름이 휘는 방향으로 리이드도 휘어지기 때문에 열전달후에 절연성 필름의 휘는 현상이 리이드에 걸리는 인장력을 완화시키는 역할을 하고 있다.
따라서, 리이드의 상부에 절연성 필름이 배치되고, 리이드의 하부에 반도체 칩과 대향되게 솔더 레지스터층이 형성된 구조(A)는 리이드의 상부에 솔더 레지스터층이 형성되고, 리이드의 하부에 반도체 칩과 대향되게 절연성 필름이 배치된 구조(B)와 유사한 조건을 만들어 주어서 리이드의 파손을 방지할 필요가 있다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로서, 절연성 필름의 일측에 변형 방지 수단을 설치하여서 조립시 리이드에 가해지는 열로 인하여 리이드가 파손되는 현상을 방지하도록 구조가 개선된 테이프 칩 캐리어와 이를 이용한 반도체 패키지를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 일 측면에 따른 테이프 칩 캐리어는,
절연성 필름;
상기 절연성 테이프의 일면에 접착 부재에 의하여 부착되고, 소정의 회로 패턴으로 형성된 도전성의 리이드;
상기 리이드의 외면에 도포된 제 1 솔더 레지스터층; 및
상기 절연성 필름의 타면에 도포되며, 상기 절연성 필름과 제 1 솔더 레지스터층의 열팽창계수 차이에 의한 상기 절연성 필름의 휨을 방지하는 변형 방지 수단;을 포함하는 것을 특징으로 한다.
또한, 상기 변형 방지 수단은 상기 절연성 필름보다 열팽창 계수가 큰 소재로 이루어진 것을 특징으로 한다.
게다가, 상기 변형 방지 수단은 상기 제 1 솔더 레지스터층과 실질적으로 동일한 소재인 제 2 솔더 레지스터층인 것을 특징으로 한다.
본 발명의 다른 측면에 따른 테이프 칩 캐리어를 이용한 반도체 패키지는,
절연성 필름과, 상기 절연성 필름의 일면에 접착 부재에 의하여 부착된 회로 패턴의 도전성 리이드와, 상기 리이드의 외면에 도포된 제 1 솔더 레지스터층을 구비한 테이프 칩 캐리어;
상기 절연성 필름에 형성된 통공을 통하여 상기 복수의 리이드와 전기적으로 연결된 반도체 칩;
상기 테이프 칩 캐리어와 반도체 칩을 몰딩하는 몰딩재; 및
상기 절연성 필름의 타면에 도포되며, 상기 절연성 필름과 제 1 솔더 레지스터층의 열팽창계수 차이에 의한 절연성 필름의 휨을 방지하는 변형 방지 수단;을 포함하는 것을 특징으로 한다.
또한, 상기 리이드의 상부에는 변형 방지 수단이 배치되고, 상기 리이드의 하부에는 상기 반도체 칩과 대향되게 절연성 필름이 배치된 것을 특징으로 한다.
더욱이, 상기 리이드는 상기 필름의 통공을 통하여 연장되고, 상기 반도체 칩상에 형성된 범프에 전기적으로 연결된 것을 특징으로 한다.
나아가, 상기 변형 방지 수단은 상기 절연성 필름보다 열팽창계수가 큰 소재로 이루어진 것을 특징으로 한다.
게다가, 상기 변형 방지 수단은 상기 제 1 솔더 레지스터층과 실질적으로 동일한 소재인 제 2 솔더 레지스터층인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 테이프 칩 캐리어와 이를 이용한 반도체 패키지를 상세하게 설명하고자 한다.
도 4는 본 발명의 일 실시예에 따른 반도체 패키지(400)를 도시한 것이다.
도면을 참조하면, 상기 반도체 패키지(400)에는 반도체 칩(406)과, 상기 반도체 칩(406)과 전기적으로 연결되는 테이프 칩 캐리어(409)와, 상기 반도체 칩(406)과 테이프 칩 캐리어(409)의 일부를 몰딩하는 몰딩재(미도시)를 포함하고 있다.
상기 테이프 칩 캐리어(409)에는 절연성 필름(401), 예컨대 폴리이미드 테이프(polyimide tape)가 마련되어 있다. 상기 절연성 필름(401)의 중앙에는 소정 크기의 통공(401a)이 형성되어 있다.
상기 절연성 필름(401)의 아랫면에는 접착 부재(403)에 의하여 리이드(402)가 형성되어 있다. 상기 리이드(402)는 소정의 회로 패턴으로 형성된 금속판이며, 바람직하게는 구리판으로 이루어져 있다. 상기 리이드(402)는 다수개 패턴화되어서 배치되어 있다.
상기 리이드(402)의 아랫면에는 제 1 솔더 레지스터층(404)이 도포되어 있다. 상기 제 1 솔더 레지스터층(404)은 리이드(402)의 표면을 소정 두께로 커버하고 있다.
상기 절연성 필름(401)의 통공(401a)의 하부에는 상기 복수의 리이드(402)와 전기적으로 연결되는 반도체 칩(406)이 배치되어 있다. 상기 반도체 칩(406)의 윗면에는 소정 높이의 범프(407)가 복수개 돌출되어 있다. 상기 범프(407)에는 본딩 투울(408)에 의하여 상기 복수의 리이드(402)의 단부가 눌려서 용융결합된다.
이때, 상기 테이프 칩 캐리어(409)는 리이드(402)의 상부에 절연성 필름(401)이 배치되고, 리이드(402)의 하부에 반도체 칩(406)과 대향되게 제 1 솔더 레지스터층(404)이 형성된 경우이다.
여기서, 상기 절연성 필름(401)의 외면에는 상기 절연성 필름(401)과 제 1 솔더 레지스터층(404)간의 열팽창계수 차이에 의한 절연성 필름(401)의 휨 현상과, 이로 인하여 상기 리이드(402)에 걸리는 인장력에 의한 리이드(402)의 파손을 줄일 수 있도록 변형 방지 수단(405)이 형성되어 있다.
상기 변형 방지 수단(405)은 상기 절연성 필름(401)를 소정 두께로 커버하고 있다. 상기 변형 방지 수단(405)의 두께는 특정한 범위로 한정을 두지 않고, 응력 완화 필요에 따라서 조절할 수 있다. 또한, 상기 변형 방지 수단(405)이 도포되는 면은 상기 절연성 필름(401)의 외면 전체 영역이 아니라, 요구되는 영역에만 선택적으로 도포가능하다.
이러한 변형 방지 수단(405)은 상기 절연성 필름(401)보다 상대적으로 열팽창 계수가 큰 소재로 이루어지는 것이 바람직하다. 본 실시예의 경우는 제조 공정상 상기 제 1 솔더 레지스터층(404)과 실질적으로 동일한 소재인 제 2 솔더 레지스터층로 이루어지지만, 상기 변형 방지 수단(405)이 도포되는 영역은 별도의 신호 라인이 형성되지 않기 때문에 고가의 솔더 레지스터층 대신에 열팽창 계수가 큰 다 른 소재를 사용하는 것도 가능하다. 또한, 상기 변형 방지 수단(405)은 조립 공정 후, 즉, 온도가 상온으로 하강한 다음에 제거해도 리이드(402)의 파손에 영향을 미치지 않는 소재로 이루어진다.
한편, 제 1 솔더 레지스터층(404)과 실질적으로 동일한 소재로 이루어진 변형 방지 수단(405)이 추가적으로 도포됨에 따라서 전체적인 절연성 필름(401)의 열팽창계수가 커질 가능성이 있지만, 조립 공정시에 상기 절연성 필름(401)은 클램프에 의하여 견고하게 고정되어 있는 상태이므로, 상기 반도체 칩(406)의 범프(407)에 대한 리이드(402)의 본딩중 열전달 초기에는 인장이 발생하지 않는다.
그리고, 절연성 필름(401)의 온도가 상승하면서 제 1 솔더 레지스터층(404)과 변형 방지 수단(405)이 녹게 되면, 클램프와 제 1 솔더 레지스터층(404)간에 미끄러짐이 발생하게 되면서부터 인장이 시작된다.
따라서, 추가적인 변형 방지 수단(405)의 도포는 리이드의 상부에 솔더 레티스터층이 형성되고, 리이드의 하부에 반도체 칩과 대향되게 절연성 필름이 배치된 구조와 유사한 효과가 있으며, 이와 동시에, 솔더 레지스터층의 양이 많아지게 되어서 열용량도 커져서 용융되는데 시간이 더욱 길게 되므로 충분한 본딩 시간을 확보할 수 있다.
이상과 같이 본 발명의 테이프 칩 캐리어와 이를 이용한 반도체 패키지는 반도체 칩과 대향되는 리이드의 일면에 제 1 솔더 레지스터층이 형성되고, 리이드의 타면에 배치된 절연성 필름상에 이보다 열팽창계수가 큰 변형 방지 수단이 형성됨 으로써, 리이드 상하부의 열팽창계수의 균형을 맞출수가 있게 되어서 온도 상승에 따른 절연성 필름의 휨 현상을 방지할 수 있다. 이에 따라, 절연성 필름의 휨으로 인한 리이드에 걸리는 응력을 완화시킬 수가 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허 청구범위에 한해서 정해져야 할 것이다.
Claims (8)
- 절연성 필름;상기 절연성 테이프의 일면에 접착 부재에 의하여 부착되고, 소정의 회로 패턴으로 형성된 도전성의 리이드;상기 리이드의 외면에 도포된 제 1 솔더 레지스터층; 및상기 절연성 필름의 타면에 도포되며, 상기 절연성 필름과 제 1 솔더 레지스터층의 열팽창계수 차이에 의한 상기 절연성 필름의 휨을 방지하는 변형 방지 수단;을 포함하는 것을 특징으로 하는 테이프 칩 캐리어.
- 제 1 항에 있어서,상기 변형 방지 수단은 상기 절연성 필름보다 열팽창 계수가 큰 소재로 이루어진 것을 특징으로 하는 테이프 칩 캐리어.
- 제 1 항에 있어서,상기 변형 방지 수단은 상기 제 1 솔더 레지스터층과 실질적으로 동일한 소재인 제 2 솔더 레지스터층인 것을 특징으로 하는 테이프 칩 캐리어.
- 절연성 필름과, 상기 절연성 필름의 일면에 접착 부재에 의하여 부착된 회로 패턴의 도전성 리이드와, 상기 리이드의 외면에 도포된 제 1 솔더 레지스터층을 구비한 테이프 칩 캐리어;상기 절연성 필름에 형성된 통공을 통하여 상기 복수의 리이드와 전기적으로 연결된 반도체 칩;상기 테이프 칩 캐리어와 반도체 칩을 몰딩하는 몰딩재; 및상기 절연성 필름의 타면에 도포되며, 상기 절연성 필름과 제 1 솔더 레지스터층의 열팽창계수 차이에 의한 절연성 필름의 휨을 방지하는 변형 방지 수단;을 포함하는 것을 특징으로 하는 테이프 칩 캐리어를 이용한 반도체 패키지.
- 제 4 항에 있어서,상기 리이드의 상부에는 변형 방지 수단이 배치되고, 상기 리이드의 하부에는 상기 반도체 칩과 대향되게 절연성 필름이 배치된 것을 특징으로 하는 테이프 칩 캐리어를 이용한 반도체 패키지.
- 제 4 항에 있어서,상기 리이드는 상기 필름의 통공을 통하여 연장되고, 상기 반도체 칩상에 형성된 범프에 전기적으로 연결된 것을 특징으로 하는 테이프 칩 캐리어를 이용한 반도체 패키지.
- 제 4 항에 있어서,상기 변형 방지 수단은 상기 절연성 필름보다 열팽창계수가 큰 소재로 이루어진 것을 특징으로 하는 테이프 칩 캐리어를 이용한 반도체 패키지.
- 제 4 항에 있어서,상기 변형 방지 수단은 상기 제 1 솔더 레지스터층과 실질적으로 동일한 소재인 제 2 솔더 레지스터층인 것을 특징으로 하는 테이프 칩 캐리어를 이용한 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040097027A KR20060057840A (ko) | 2004-11-24 | 2004-11-24 | 테이프 칩 캐리어와 이를 이용한 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040097027A KR20060057840A (ko) | 2004-11-24 | 2004-11-24 | 테이프 칩 캐리어와 이를 이용한 반도체 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060057840A true KR20060057840A (ko) | 2006-05-29 |
Family
ID=37153102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040097027A KR20060057840A (ko) | 2004-11-24 | 2004-11-24 | 테이프 칩 캐리어와 이를 이용한 반도체 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060057840A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100905719B1 (ko) * | 2007-06-20 | 2009-07-01 | 삼성전자주식회사 | 열응력 흡수 부재를 구비한 반도체 패키지 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02185051A (ja) * | 1989-01-12 | 1990-07-19 | Hitachi Cable Ltd | 両面保護コート型ｔａｂ用テープキャリア |
| JPH0428244A (ja) * | 1990-05-23 | 1992-01-30 | Nec Corp | 半導体装置 |
-
2004
- 2004-11-24 KR KR1020040097027A patent/KR20060057840A/ko not_active Application Discontinuation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02185051A (ja) * | 1989-01-12 | 1990-07-19 | Hitachi Cable Ltd | 両面保護コート型ｔａｂ用テープキャリア |
| JPH0428244A (ja) * | 1990-05-23 | 1992-01-30 | Nec Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100905719B1 (ko) * | 2007-06-20 | 2009-07-01 | 삼성전자주식회사 | 열응력 흡수 부재를 구비한 반도체 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6064576A (en) | Interposer having a cantilevered ball connection and being electrically connected to a printed circuit board | |
| US6812569B2 (en) | Semiconductor device using bumps, method for fabricating same, and method for forming bumps | |
| EP2487710B1 (en) | Semiconductor device manufacturing method | |
| US20050142691A1 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| KR102250997B1 (ko) | 반도체 패키지 | |
| KR101255334B1 (ko) | 저 열저항 파워 모듈 및 그 제조방법 | |
| US5894984A (en) | Structure of electronic parts and method of soldering electronic parts to substrate | |
| JP2586344B2 (ja) | キャリアフィルム | |
| KR19990028818A (ko) | 금속 볼 그리드 전자 패키지 | |
| US6225703B1 (en) | Semiconductor device | |
| US20070023875A1 (en) | Semiconductor package and manufacturing method thereof | |
| KR100722597B1 (ko) | 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지기판 | |
| JP5854140B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100962100B1 (ko) | 전자부품의 제조방법 및 열전도부재의 제조방법 및전자부품용 열전도부재의 실장방법 | |
| CN104600038B (zh) | 半导体装置 | |
| JPH04363032A (ja) | 半導体装置 | |
| US20110068462A1 (en) | Semiconductor chip packages having reduced stress | |
| KR20060057840A (ko) | 테이프 칩 캐리어와 이를 이용한 반도체 패키지 | |
| JPH04361552A (ja) | テープキャリアのアウタボンディングツール | |
| KR100650728B1 (ko) | 스택 패키지 및 그 제조방법 | |
| KR100233861B1 (ko) | Bga 반도체 패키지 | |
| US7504713B2 (en) | Plastic semiconductor packages having improved metal land-locking features | |
| JPH08222655A (ja) | 電子部品の電極構造とその製造方法 | |
| JP2009123792A (ja) | リフロー板及び半導体装置の製造方法 | |
| JP4260766B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |