JPH0428244A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0428244A
JPH0428244A JP2133202A JP13320290A JPH0428244A JP H0428244 A JPH0428244 A JP H0428244A JP 2133202 A JP2133202 A JP 2133202A JP 13320290 A JP13320290 A JP 13320290A JP H0428244 A JPH0428244 A JP H0428244A
Authority
JP
Japan
Prior art keywords
layer
tape
resist layer
base tape
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2133202A
Other languages
English (en)
Other versions
JP2833152B2 (ja
Inventor
Yoshikazu Ishii
美和 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2133202A priority Critical patent/JP2833152B2/ja
Publication of JPH0428244A publication Critical patent/JPH0428244A/ja
Application granted granted Critical
Publication of JP2833152B2 publication Critical patent/JP2833152B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にTAB (TapeA
utomated Bonding )用テープを用い
た半導体装置の構造に関する。
(従来の技術] 従来、TAB用テープを用いた半導体装置の構造として
、第2図に示すものがある。同図において、TAB用テ
ープは、ポリイミド等のベーステープ1に接着剤層2で
銅等の金属配線層3を接着し、この金属配線層3の」二
面を保護用レジスト5で覆っている。また、金属配線層
3の一部はインナーリード4としてベーステープ1に設
けた素子搭載用の窓内に突出させている。また、半導体
素子7には表面にバンプ電極8が形成され、このハンプ
電極8を前記インナーリード4に接続しており、その上
でこれらをエポキシ樹脂等の樹脂9で封止している。
なお、樹脂1:1止後の1” A I3製品はリール状
に巻き取られた状態で特性選別工程で選別され、その後
個片に切断されて基板に実装される。
〔発明が解決しようとする課題〕
このような従来のTAB用テープを用いた半導体装置の
構造では、保護用レジスト層5がT A B用テープの
ベーステープ1の片面にのみ存在しているため、封止樹
脂9を加熱硬化させた後、常温まで冷却した際に、ベー
ステープ1.接着剤層2゜金属配線層3と保護用レジス
ト5との間の熱膨張係数の違いから、TAB用テープの
長手方向に沿って−L側に凹となるような反り変形が生
じてしまうことかある。
この反り変形は、後の特性選別工程において特性測定装
置側とTAB製品側との測定時の位置合わせ精度に非常
に悪い影響を与えるという問題がある。
また、選別後、基板に実装する際においても、基板とT
AB製品の接続部の位置合わせ精度に悪影響を及ぼすと
いう問題がある。
本発明の目的は、TAB製品における反り変形を防止し
た半導体装置を提供することにある。
〔課題を解決するための手段〕
本発明の半導体装置は、片面に保護用レジスト層で被覆
された金属配線層を形成してなるベーステープの反対面
に、該保護用レジスト層と同材質の補正レジスト層を形
成している。
〔作用〕
本発明によれば、ベーステープの両面に同材質のレジス
ト層が存在するため、熱履歴を受けた際のベーステープ
における反り変形が防止される。
〔実施例〕
次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例の断面図である。TAB用テ
ープは、ベーステープ1の上に接着剤層2を介して所要
パターンのシート状に形成された金属配線層3を接着さ
せている。この金属配線層3の一部は、インナリード4
としてベーステープ1の素子搭載部に設けた窓内に突出
されている。
また、TAB製品の組立工程1選別工程、あるいは実装
工程中に塵等の付着によって金属配線層3がショートし
たり、人的起因もしくは機械的起因によるストレスによ
って破損されることのないように金属配線層3の上側に
保護用レジスト層5を形成している。
さらに、この例では、ベーステープ1の下面にも、前記
保護用レジスト層5と同材質の補正レジスト層6を形成
している。
そして、前記表面にバンプ電極8を有する半導体素子7
をベーステープ1の窓内に配置し、バンプ電極8をイン
ナーリード4に接続する。また、前記インナーリード4
および半導体素子7を含む領域に封止樹脂9を充填し、
これらを樹脂封止して半導体装置を完成している。
この構成の半導体装置によれば、TAB用テープのベー
ステープ1の下側面に、上側面に塗布した保護用レジス
ト層5と同材質の補正レジスト層6を塗布しているため
、保護用レジスト層5とベーステープ1.接着剤層2.
金属配線層3との間の熱膨張係数の違いによる反り変形
を補正レジスト層6の熱膨張変形によって低減すること
ができる。したがって、後の、特性選別工程において特
性測定装置側とTAB製品側との測定時の位置合わせ精
度に悪影響を与えることはなく、また、選別後、基板に
実装する際においても、基板とTAB製品の接続部の位
置合わせ精度に悪影響を与えることがない。
なお、補正レジスト層6を塗布する面積と厚さを保護用
レジスト層5と同等にすれば、レジスト塗布用マスクは
共用することができる。また、ベーステープ1と接着剤
層2と金属配線層3間の熱膨張係数の違いにより発生ず
る反り変形も考慮に入れて、補正レジスト層6の面積、
厚みを加減してもよい。
ここで、補正レジ11〜層6を保護用レジスト層5と同
面積、同厚さに設けたTAB用テープについて実験を行
った結果は、次表の通りであり、著しい効果が得られる
ことが確認された。
なお、ベーステープ素材はポリイミドで、厚さ75μm
、35mm幅のものを185mm長に切断した。
〔発明の効果〕
以」二説明したように本発明は、片面に保護用しシスト
層で被覆された金属配線層を形成しているベーステープ
の反対面に、保護用レジスト層と同材質の補正レンスI
〜層を形成しているので、ベーステープの両面に存在さ
れる同材質のレジスト層によって、熱履歴を受&Jた際
のベーステープにおける反り変形が防止され、TAB用
テープを用いた半導体装置の信転性を向上させることが
できる効果がある。
【図面の簡単な説明】
第1図は本発明の半導体装置の一実施例の断面図、第2
図は従来の半導体装置の断面図である。 1・・・ベーステープ、2・・・接着剤層、3・・・金
属配線層、4・・・インナーリード、5・・・保護レジ
スト層、6・・・補正レジスト層、7・・・半導体素子
、8・・・バンブ電極、9・・・封止樹脂。

Claims (1)

    【特許請求の範囲】
  1. 1、ベーステープの片面に保護用レジスト層で被覆され
    た金属配線層を形成し、この金属配線層に半導体素子を
    接続してなるTAB構造の半導体装置において、前記保
    護用レジスト層と同材質の補正レジスト層を前記ベース
    テープの反対面に形成したことを特徴とする半導体装置
JP2133202A 1990-05-23 1990-05-23 半導体装置 Expired - Lifetime JP2833152B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2133202A JP2833152B2 (ja) 1990-05-23 1990-05-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2133202A JP2833152B2 (ja) 1990-05-23 1990-05-23 半導体装置

Publications (2)

Publication Number Publication Date
JPH0428244A true JPH0428244A (ja) 1992-01-30
JP2833152B2 JP2833152B2 (ja) 1998-12-09

Family

ID=15099120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2133202A Expired - Lifetime JP2833152B2 (ja) 1990-05-23 1990-05-23 半導体装置

Country Status (1)

Country Link
JP (1) JP2833152B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491412B1 (ko) * 2001-08-20 2005-05-25 미츠이 긴조쿠 고교 가부시키가이샤 전자부품 장착용 적층필름 및 전자부품 장착용 필름캐리어 테이프
KR20060057840A (ko) * 2004-11-24 2006-05-29 삼성테크윈 주식회사 테이프 칩 캐리어와 이를 이용한 반도체 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491412B1 (ko) * 2001-08-20 2005-05-25 미츠이 긴조쿠 고교 가부시키가이샤 전자부품 장착용 적층필름 및 전자부품 장착용 필름캐리어 테이프
KR20060057840A (ko) * 2004-11-24 2006-05-29 삼성테크윈 주식회사 테이프 칩 캐리어와 이를 이용한 반도체 패키지

Also Published As

Publication number Publication date
JP2833152B2 (ja) 1998-12-09

Similar Documents

Publication Publication Date Title
US6917107B2 (en) Board-on-chip packages
JP2001326236A (ja) 半導体装置の製造方法
JPH0428244A (ja) 半導体装置
US6007668A (en) Tab tape and method for producing same
JPH03125440A (ja) 電子部品
JPS5834932A (ja) 半導体装置
JP2006005019A (ja) 電子デバイスの製造方法
JPS61214443A (ja) 半導体装置の製造方法
KR100598329B1 (ko) 반도체 패키지 및 그의 제작방법
JP2001044248A (ja) スティフナ付きtabテープおよびそれを用いたbga半導体パッケージ
JPH03256352A (ja) 半導体装置
JP2001053181A (ja) 半導体装置の製造方法及びそれに用いるリードフレーム
JPH01220801A (ja) チップ状電気素子
JPH03116765A (ja) リードフレーム
JPH0140514B2 (ja)
PROVIDING et al. 50mm SURFACE
JPH03206626A (ja) 樹脂封止型半導体装置
JPH0936183A (ja) ソルダレジスト及びtab用テープキャリア
JPS58184733A (ja) 半導体装置
JPH06168986A (ja) Tabテープ及びその製造方法
JP2002009107A (ja) 半導体キャリヤテープに生じた変形を矯正するための治具
JPH04122037A (ja) 半導体チップの実装方法
JPH04345039A (ja) 半導体装置
JPH05110269A (ja) 混成集積回路
JPS60241242A (ja) リ−ドフレ−ム