KR101711479B1 - 반도체 패키지 장치 및 그의 검사 시스템 - Google Patents

반도체 패키지 장치 및 그의 검사 시스템 Download PDF

Info

Publication number
KR101711479B1
KR101711479B1 KR1020100097420A KR20100097420A KR101711479B1 KR 101711479 B1 KR101711479 B1 KR 101711479B1 KR 1020100097420 A KR1020100097420 A KR 1020100097420A KR 20100097420 A KR20100097420 A KR 20100097420A KR 101711479 B1 KR101711479 B1 KR 101711479B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
semiconductor package
clearance groove
semiconductor
Prior art date
Application number
KR1020100097420A
Other languages
English (en)
Other versions
KR20120035723A (ko
Inventor
박성규
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020100097420A priority Critical patent/KR101711479B1/ko
Priority to US13/243,299 priority patent/US20120086003A1/en
Publication of KR20120035723A publication Critical patent/KR20120035723A/ko
Priority to US14/672,605 priority patent/US20150348860A1/en
Application granted granted Critical
Publication of KR101711479B1 publication Critical patent/KR101711479B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩에 전달되는 스트레스를 완화시켜 주는 스트레스 완화부를 설치하여 반도체 칩을 보호할 수 있게 하는 반도체 패키지 장치에 관한 것으로서, 제 1 기판; 상기 제 1 기판에 실장되는 제 1 반도체 칩; 상기 제 1 반도체 칩을 덮어서 보호하는 봉지재; 및 상기 제 1 반도체 칩의 주변으로부터 상기 제1 반도체 칩에 전달되는 스트레스를 완화시켜주는 스트레스 완화부;를 포함한다.

Description

반도체 패키지 장치 및 그의 검사 시스템{Semiconductor package apparatus and its test system}
본 발명은 반도체 패키지 장치 및 그의 검사 시스템에 관한 것으로서, 보다 상세하게는 반도체 칩에 전달되는 스트레스를 완화시켜 주는 스트레스 완화부를 설치하여 반도체 칩을 보호할 수 있게 하는 반도체 패키지 장치 및 그의 검사 시스템에 관한 것이다.
일반적으로 반도체 칩은 반도체 제조 공정에 의해 웨이퍼에 형성되고, 웨이퍼로부터 각 반도체 소자로 분리된 후, 패키지 공정에 의해 반도체 패키지로 제작된다. 이러한 반도체 패키지는, 통상적으로 기판과, 상기 기판에 실장되는 반도체 칩과, 상기 반도체 칩을 덮어 보호하는 봉지재를 포함한다. 한편, 최근 고속화 및 고밀도의 실장을 필요로 하기 때문에 다수개의 반도체 패키지들을 서로 적층하여 실장하는 POP(Package On Package) 형태의 반도체 패키지 장치가 사용된다.
본 발명의 사상은, 반도체 패키지에 가해지는 외부의 힘이나 내부 열팽창 및 열수축의 불균일로 인해 발생되는 스트레스를 완화시켜서 반도체 칩, 범프, 솔더볼 등 장치에서 중요한 부분들을 보호할 수 있게 하는 반도체 패키지 장치를 제공함에 있다.
상기 과제를 해결하기 위한 본 발명의 사상에 따른 반도체 패키지 장치는, 제 1 기판; 상기 제 1 기판에 실장되는 제 1 반도체 칩; 상기 제 1 반도체 칩을 덮어서 보호하는 봉지재; 및 상기 제 1 반도체 칩의 주변으로부터 상기 제1 반도체 칩에 전달되는 스트레스를 완화시켜주는 스트레스 완화부;를 포함한다.
또한, 본 발명의 사상에 따르면, 상기 스트레스 완화부는, 상기 봉지재에 형성되는 적어도 하나 이상의 여유홈을 포함하고, 상기 여유홈은, 상기 봉지재의 표면부터 상기 제 1 기판까지 관통되는 관통홈이거나 상기 봉지재의 표면부터 상기 봉지재의 상부에 부분적으로 형성되는 부분홈일 수 있다. 또한, 상기 여유홈은, 상기 봉지재의 표면에서의 직경은 크고, 상기 제 1 기판 방향으로 갈수록 직경이 작아지는 경사홈인 것도 가능하다.
또한, 본 발명의 사상에 따르면, 상기 여유홈은, 상기 제 1 반도체 칩의 상방 영역을 제외한 상기 제 1 기판의 상방 영역에 설치되고, 상기 제 1 반도체 칩과 이격되어 상기 제 1 반도체 칩을 둘러싸는 형태로 설치될 수 있다.
한편, 본 발명의 사상에 따르면, 상기 여유홈은, 상기 봉지재의 측면에 설치되는 것도 가능하고, 상기 봉지재와 상기 제 1 기판의 경계면에 설치되거나, 상기 봉지재 내부에 설치되는 것도 가능하다.
또한, 본 발명의 사상에 따르면, 상기 여유홈에 충전재가 채워질 수 있다.
한편, 본 발명의 사상에 따르면, 본 발명의 반도체 패키지 장치는, 상기 제 1 기판과 전기적으로 접촉되는 제 2 기판; 및 상기 제 2 기판에 설치되는 제 2 반도체 칩;을 더 포함할 수 있다.
여기서, 상기 봉지재에 제 1 기판과 제 2 기판을 전기적으로 연결하기 위하여 TMV(Through Mold Via)가 설치되는 것도 가능하다.
또한, 본 발명의 사상에 따르면, 상기 봉지재의 내부에 상기 제 1 반도체 칩을 덮어 보호하는 내부 봉지재와 상기 제 1 반도체 칩이 안착되는 내부 기판이 설치되거나, 상기 제 1 기판 내부에 내부 반도체 칩이 설치될 수 있다.
한편, 본 발명의 사상에 따르면, 상기 스트레스 완화부는, 상기 제 1 반도체 칩 주변에 형성되는 적어도 하나 이상의 차단돌기를 포함하거나, 상기 제 1 반도체 칩 주변을 둘러싸서 보호하는 적어도 하나 이상의 차단벽을 포함할 수 있다.
또한, 본 발명의 사상에 따르면, 상기 스트레스 완화부는, 상기 제 1 기판에 형성되는 적어도 하나 이상의 여유홈을 포함할 수 있다.
한편, 상기 과제를 해결하기 위한 본 발명의 사상에 따른 반도체 패키지 장치의 검사 시스템은, 제 1 기판; 상기 제 1 기판에 실장되는 제 1 반도체 칩; 상기 제 1 반도체 칩을 덮어서 보호하는 봉지재; 상기 제 1 반도체 칩의 주변으로부터 상기 제1 반도체 칩에 전달되는 스트레스를 완화시켜주는 스트레스 완화부; 및 상기 스트레스 완화부의 변화를 감지하여 변형된 상태를 검사하는 검사장치;를 포함한다.
한편, 상기 과제를 해결하기 위한 본 발명의 사상에 따른 반도체 패키지 장치는 제 1 기판; 상기 제 1 기판과 접속하는 적어도 하나의 범프가 하부면에 형성되는 제 1 반도체 칩; 상기 제 1 반도체 칩을 덮어서 보호하는 봉지재; 및 상기 제 1 반도체 칩의 주변으로부터 상기 범프와 상기 제1 기판의 접촉 부위전달되는 스트레스를 완화시켜주는 스트레스 완화부;를 포함한다.
본 발명의 사상에 따른 반도체 패키지 장치 및 그의 검사 시스템은, 외력이나 불균일한 열팽창으로 인해 발생된 스트레스가 반도체 칩이나 범프, 솔더볼 등 반도체 패키지 방치의 중요부로 전달되는 것을 완화하여 반도체 칩의 파손이나 범프, 솔더볼 등 신호전달매체의 연결 불량 현상 등을 방지할 수 있고, 아울러 반도체 패키지 장치의 불량 상태를 검사할 수 있는 효과를 갖는 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 장치의 굽힘 외력 작용 상태를 개념적으로 나타내는 단면도이다.
도 2는 도 1의 반도체 패키지 장치의 역방향 굽힘 외력 작용 상태를 개념적으로 나타내는 단면도이다.
도 3은 도 1의 반도체 패키지 장치의 일례를 보다 상세하게 나타내는 단면도이다.
도 4는 도 3의 제 1 반도체 패키지에 제 2 반도체 패키지가 적층된 상태에서 열팽창시 발생되는 상대적 팽창력과 상대적 수축력 작용 상태를 나타내는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 패키지 장치의 상대적 팽창력과 상대적 수축력 작용 상태를 나타내는 단면도이다.
도 6은 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 7은 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 8은 본 발명의 일 실시예에 따른 반도체 패키지 장치의 여유홈의 일례를 확대하여 나타내는 확대 단면도이다.
도 9는 도 8의 여유홈의 일 실시예를 나타내는 확대 단면도이다.
도 10은 도 8의 여유홈의 일 실시예를 나타내는 확대 단면도이다.
도 11은 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 12는 본 발명의 일 실시예에 따른 반도체 패키지 장치의 여유홈의 일례를 나타내는 평면도이다.
도 13은 도 12의 여유홈의 일 실시예를 나타내는 평면도이다.
도 14는 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 15는 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 16은 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 17은 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 18은 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 19는 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 20은 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 확대 단면도이다.
도 21은 본 발명의 일 실시예에 따른 반도체 패키지 장치의 굽힘 외력 작용 상태를 개념적으로 나타내는 단면도이다.
도 22는 도 21의 반도체 패키지 장치의 역방향 굽힘 외력 작용 상태를 개념적으로 나타내는 단면도이다.
도 23은 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 24는 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 25는 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 26은 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 27은 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 28은 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 29는 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 30은 본 발명의 일 실시예에 따른 반도체 패키지 장치의 검사 시스템을 나타내는 확대 단면도이다.
도 31은 본 발명의 일 실시예에 따른 반도체 패키지 장치의 검사 시스템을 나타내는 확대 단면도이다.
이하, 본 발명의 여러 실시예들에 따른 반도체 패키지 장치를 도면을 참조하여 상세히 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예에 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다. 다른 한정이 없는 한, 첨부 도면에서 동일한 참조 부호는 동일 부재를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 장치의 굽힘 외력 작용 상태를 개념적으로 나타내는 단면도이고, 도 2는 도 1의 반도체 패키지 장치의 역방향 굽힘 외력 작용 상태를 개념적으로 나타내는 단면도이다.
먼저, 도 1 및 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 패키지 장치는, 크게 제 1 기판(11)과, 제 1 반도체 칩(21) 및 봉지재(30)를 갖는 제 1 반도체 패키지(100)를 포함한다. 여기서, 상기 전기적 신호를 전달할 수 있는 배선(미도시)이 형성되어 있는 제 1 기판(11)은 상기 제 1 반도체 칩(21)이 실장되고, 상기 제 1 반도체 칩(21)과 전기적으로 연결되어 상기 제 1 반도체 칩(21)에서 발생되는 전기적 신호를 외부로 전달할 수 있는 것이다.
또한, 상기 제 1 반도체 칩(21)은, 상기 제 1 기판(11)에 실장되어 상기 제 1 기판(11)과 전기적으로 서로 연결되도록 반도체 공정을 통하여 제작될 수 있다.
또한, 상기 봉지재(30)는, 상기 제 1 반도체 칩(21)을 덮어서 상기 반도체 칩(21)에서 발생된 전기적 신호의 특성을 유지할 수 있도록 상기 제 1 반도체 칩(21)을 전기적으로 보호할 수 있다. 또한, 상기 봉지재(30)는, 상술된 바와 같이, 상기 제 1 반도체 칩(21)을 전기적으로 보호할 수 있는 것은 물론, 각종 외력이나 이물질들로부터 상기 제 1 반도체 칩(21)을 물리적으로 보호할 수 있다. 이러한 상기 봉지재(30)는 절연재질인 동시에 열가공성이 좋고 열가공 후 경화되어 상기 제 1 반도체 칩(21)을 견고하게 보호할 수 있는 열경화성 수지를 포함할 수 있다.
이러한 본 발명의 일 실시예에 따른 상기 봉지재(30)는, 도 1 및 도 2에 도시된 바와 같이, 그 상측 표면에 외력(F1, F2, F3) 또는 외력(F4, F5, F6)에 의한 외력이나 후술될 내부의 열팽창 및 열수축의 불균일로 인해 발생되는 스트레스를 완화시켜서, 상기 제 1 반도체 칩, 범프, 솔더볼 등 장치에서 중요한 부분들을 보호하는 스트레스 완화부(31)를 갖는다.
도 1 및 도 2에 도시된 바와 같이, 이러한 상기 스트레스 완화부(31)의 일례로서, 오목한 형상을 갖는 여유홈(310)이 형성될 수 있다.
이러한 상기 여유홈(310)은, 상기 봉지재(30)의 일부를 기구적 도구를 이용하여 절단해 내거나, 상기 봉지재(30)를 부분 식각하여 형성하거나, 상기 봉지재(30)에 레이저 광을 조사하여 레이저 천공하거나 열로 녹여내는 것 등 다양한 방법으로 형성될 수 있다.
이렇게 상기 봉지재(30)에 여유홈(310)을 형성하면, 상기 여유홈(310)이 형성된 부분은, 상대적으로 여유홈(310)이 형성되지 않은 부분 보다 전체적으로 두께나 부피나 크기가 작아지게 되고, 이렇게 변형에 유연한 여유홈(310) 부분에 변형이 발생되면, 상기 반도체 칩 방향으로 스트레스가 전달되는 것을 완화시킬 수 있는 것이다.
따라서, 도 1에 도시된 바와 같이, 상기 외력(F1, F2, F3)에 의해 상기 제 1 반도체 패키지(100)에 굽힘 변형이 발생되는 경우, 도 1에서 점선으로 표시된 바와 같이, 상기 여유홈(310)의 입구가 좁아지면서 제 1 반도체 칩 부분에 가해지는 상기 외력(F1, F2, F3)에 의한 스트레스를 완화시킬 수 있다. 결과적으로 스트레스를 완화하여 외력에 의한 상기 반도체 패키지(100)의 국부적인 파손을 사전에 예방할 수 있는 것이다. 즉, 상기 외력(F1, F2, F3)에 의한 굽힘 변형이 상대적으로 덜 중요한 지점인 상기 여유홈(310)에서 집중적으로 발생되도록 적극적으로 유도할 수 있다. 결국, 변형이 상기 여유홈(310)에서 발생되도록 유도하여 상대적으로 보다 중요한 부분인, 예컨대 제 1 반도체 칩(21) 부근이나 도 3의 범프(50) 등의 신호연결부재 등 취약한 부분에서의 변형 발생을 최대한 억제할 수 있는 것이다. 그러므로, 상술된 바와 같이 상기 여유홈(310)을 이용하여 각종 외력이나 충격에 둔감하도록 상기 봉지재(30)를 보다 유연하게 하고, 취약한 부분에서의 변형을 여유홈(310)으로 유도하여 중요한 부분에서의 변형을 최대한 억제할 수 있는 것이다.
또한, 도 2에 도시된 바와 같이, 상기 외력(F1, F2, F3)과는 반대로 외력(F4, F5, F6)에 의해 상기 제 1 반도체 패키지(100)에 역방향 굽힘 변형이 발생되더라도, 도 2에서 점선으로 표시된 바와 같이, 상기 여유홈(310)의 입구가 넓어지면서 상기 외력(F4, F5, F6)에 의한 상기 봉지재(30)의 변형을 보다 쉽게 하고, 변형 부분을 보다 적극적으로 유도할 수 있는 것이다.
한편, 상술된 상기 외력(F1, F2, F3, F4, F5, F6)은 이해를 돕기 위해 도시된 것으로서, 이러한 외력 이외에도 다양한 형태의 외력이 반도체 패키지 장치에 작용할 수 있다.
또한, 취급자의 실수나 험난한 환경 등에서 반도체 패키지 장치에 가해지는 각종 물리적인 힘이나 충격, 하중은 물론, 피로 하중에 이르기까지 본 발명의 기술적 사상이 적용될 수 있는 것이다.
또한, 상기 제 1 기판(11)과, 상기 반도체 칩(21) 및 상기 봉지재(30)는 재질이 모두 상이하기 때문에 열팽창계수가 달라 변형시 상대적인 팽창력이나 상대적인 수축력이 발생되어 부분 파손이나 박리 현상이 발생될 수 있으나, 본 발명의 일 실시예에 따른 반도체 패키지 장치는, 상기 여유홈(310)에 의해 이러한 상대적인 팽창력 및 상대적인 수축력도 유도할 수 있는 것이다.
여기서, 이러한 상대적인 팽창력과 상대적인 수축력에 대해서는, 이하 도 4 및 도 5에 대한 설명에서 후술한다.
그러므로, 본 발명의 일 실시예에 따른 반도체 패키지 장치는, 각종 외력이나 충격에 강해 제품의 내구성을 높일 수 있으며, 사용시 제품을 보호하여 정상적인 동작을 충분히 보장할 수 있는 것이다.
도 3은 도 1의 반도체 패키지 장치의 일례를 보다 상세하게 나타내는 단면도이고, 도 4는 도 3의 제 1 반도체 패키지에 제 2 반도체 패키지가 적층된 상태에서 열팽창시 발생되는 상대적 팽창력과 상대적 수축력 작용 상태를 나타내는 단면도이다.
최근 고속화 및 고밀도의 실장을 필요로 하기 때문에 다수개의 반도체 패키지들을 서로 적층하여 실장하는 POP(Package On Package) 형태의 반도체 패키지 장치가 널리 사용되는 데, 본 발명의 기술적 사상은 POP 형태의 반도체 패키지 장치에서도 적용될 수 있다. 즉, 도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 패키지 장치는, 제 1 반도체 패키지(100) 아래에 제 2 반도체 패키지(200)가 적층된 POP 형태의 구성이 가능하다.
여기서, 상기 제 1 반도체 패키지(100)는, 도 3 및 도 4에 도시된 바와 같이, 제 1 기판(11), 상기 제 1 기판(11)에 실장되는 제 1 반도체 칩(21) 및 상기 제 1 반도체 칩(21)을 덮어서 보호하는 봉지재(30)를 포함할 수 있는 구성이다. 또한, 상기 제 2 반도체 패키지(200)는, 상기 제 1 반도체 패키지(100)에 적층되고, 제 2 기판(12), 상기 제 2 기판(12)에 실장되는 제 2 반도체 칩(22)을 포함할 수 있는 구성이다. 또한, 상기 제 2 반도체 칩(22)을 덮어 보호하는 별도의 제 2 봉지재(300)가 설치될 수 있다. 특히, 상기 제 1 반도체 패키지(100)의 일측에 변형을 유도하는 적어도 하나 이상의 여유홈(310)이 설치될 수 있다.
한편, 도 3 및 도 4에 도시된 바와 같이, 상기 제 1 기판(11)과 제 1 반도체 칩(21) 사이에 신호전달매체의 일종인 범프(50)가 설치되는 것이다. 이러한 상기 범프(50)는 전기적인 신호 전달을 위해 상기 제 1 기판(11)의 단자들과 접촉된 상태가 매우 중요하다. 즉, 이러한 단자들의 접촉 상태를 보장하기 위한 본 발명의 일 실시예에 따른 반도체 패키지 장치의 여유홈(310)의 역할을 설명하면, 도 4에 도시된 바와 같이, 상기 제 1 반도체 패키지(100) 아래에 제 2 반도체 패키지(200)가 적층된 POP 형태의 반도체 패키지 장치는, 상기 제 1 반도체 패키지(100)와 제 2 반도체 패키지(200) 사이의 열팽창계수가 달라서 솔더볼 멜팅 등 고온에서의 열환경시, 상대적 팽창력(F7)과, 상대적 수축력(F8)이 발생되면 전체적으로 본 발명의 일 실시예에 따른 반도체 패키지 장치에 굽힘 변형이 발생된다.
따라서, 도 4에 도시된 바와 같이, 상대적 팽창력(F7)과, 상대적 수축력(F8)에 의해 상기 제 1 반도체 패키지(100)에 굽힘 변형이 발생되는 경우, 도 4에서 점선으로 표시된 바와 같이, 상기 여유홈(310)의 입구가 넓어지면서 상기 상대적 팽창력(F7)과, 상대적 수축력(F8)에 의한 상기 봉지재(30)의 변형을 보다 쉽게 한다. 결과적으로 상기 봉지재(30)를 보다 유연하게 함으로써 열변형에 의한 상기 제 1 반도체 패키지(100) 또는 제 2 반도체 패키지(200)의 국부적인 파손을 사전에 예방할 수 있는 것이다. 또한, 상기 상대적 팽창력(F7)과, 상대적 수축력(F8)에 의한 굽힘 변형이 상대적으로 덜 중요한 지점인 상기 여유홈(310)에서 집중적으로 발생되도록 적극적으로 유도할 수 있다. 그러므로, 상술된 바와 같이 상기 여유홈(310)을 이용하여 각종 열변형에 둔감하도록 상기 봉지재(30)를 보다 유연하게 하고, 취약한 부분에서의 변형을 여유홈(310)으로 유도하여 중요한 부분에서의 변형을 최대한 억제할 수 있는 것이다.
도 5는 본 발명의 일 실시예에 따른 반도체 패키지 장치의 상대적 팽창력과 상대적 수축력 작용 상태를 나타내는 단면도이다. 여기서, 도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 패키지 장치는, 제 1 반도체 패키지(100) 위에 제 2 반도체 패키지(200)가 적층된 POP 형태의 구성이 가능하다. 즉, 도 4의 반도체 패키지 장치는, 제 1 반도체 패키지(100) 아래에 제 2 반도체 패키지(200)가 적층된 POP 형태라면, 도 5의 반도체 패키지 장치는, 제 1 반도체 패키지(100) 아래에 제 2 반도체 패키지(200)가 적층된 POP 형태이다. 따라서, 상기 봉지재(30)에 제 1 기판(11)과 제 2 기판(12)을 전기적으로 연결하기 위하여 봉지재(30)를 관통하는 이른바, TMV(40)(Through Mold Via)가 설치될 수 있는 것이다.
도 4의 경우와는 반대로, 도 5에서는, 아래 위가 뒤바뀐 위치에서 발생되는 상대적 팽창력(F7)과, 상대적 수축력(F8)에 의해 상기 제 1 반도체 패키지(100)에 역방향 굽힘 변형이 발생되는 경우, 도 5에서 점선으로 표시된 바와 같이, 상기 여유홈(310)의 입구가 좁아지면서 상기 상대적 팽창력(F7)과, 상대적 수축력(F8)에 의한 상기 봉지재(30)의 변형을 보다 쉽게 한다. 결과적으로 상기 봉지재(30)를 보다 유연하게 함으로써 열변형에 의한 상기 제 1 반도체 패키지(100) 또는 제 2 반도체 패키지(200)의 국부적인 파손을 사전에 예방할 수 있는 것이다.
또한, 상기 상대적 팽창력(F7)과, 상대적 수축력(F8)에 의한 역방향 굽힘 변형이 상대적으로 덜 중요한 지점인 상기 여유홈(310)에서 집중적으로 발생되도록 적극적으로 유도할 수 있다. 즉, 변형이 상기 여유홈(310)에서 발생되도록 유도하여 상대적으로 보다 중요한 부분인, 예컨대 제 1 반도체 칩(21) 부근이나 범프(50)나 솔더볼(500) 등의 신호연결부재 등 취약한 부분에서의 변형 발생을 최대한 억제할 수 있는 것이다. 그러므로, 상술된 바와 같이 상기 여유홈(310)을 이용하여 각종 열변형에 둔감하도록 상기 봉지재(30)를 보다 유연하게 하고, 취약한 부분에서의 변형을 여유홈(310)으로 유도하여 중요한 부분에서의 변형을 최대한 억제할 수 있는 것이다.
도 6은 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이고, 도 7은 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 6 및 도 7에 도시된 바와 같이, 본 발명의 일 실시예에 따른 상기 봉지재(30)의 내부에 상기 제 1 반도체 칩(21)을 덮어 보호하는 내부 봉지재(60)와 상기 제 1 반도체 칩(21)이 안착되는 내부 기판(61)을 더 포함할 수 있다.
여기서, 이러한 반도체 패키지 내부에 일 내부 봉지재(60) 및 내부 기판(61)을 더 포함하는 형태는 이른바, PIP(Package In Package) 형태의 반도체 패키지 장치라 한다.
즉, 본 발명의 기술적 사상은, POP 형태의 반도체 패키지 장치는 물론, PIP 형태의 반도체 패키지 장치에도 널리 적용될 수 있는 것이다.
이러한, PIP 형태의 반도체 패키지 장치의 일 실시예로서, 도 7에 도시된 바와 같이, 상기 제 1 기판(11) 내부에도 내부 반도체 칩(23)이 설치되는 것도 가능하다.
따라서, 도 6 및 도 7의 상기 내부 봉지재(60), 내부 기판(61) 및 내부 반도체 칩(23)과, 상기 봉지재(30), 제 1 기판(11) 및 제 1 반도체 칩(21) 사이의 외력이나 충격이나 열팽창으로 인한 상대적인 팽창력 및 수축력이 작용하여 변형이 작용하더라도 상기 여유홈(310)이 이를 충분히 유도하거나 변형 위치를 적극적으로 유도할 수 있는 것이다.
도 8은 본 발명의 일 실시예에 따른 반도체 패키지 장치의 여유홈의 일례를 확대하여 나타내는 확대 단면도이고, 도 9는 도 8의 여유홈의 일 실시예를 나타내는 확대 단면도이고, 도 10은 도 8의 여유홈의 일 실시예를 나타내는 확대 단면도이다.
도 8 내지 도 10에 도시된 바와 같이, 본 발명의 여유홈(311)은 다양한 형태로 실시할 수 있는 것이다.
먼저, 도 8에 도시된 바와 같이, 상기 여유홈(311)은, 상기 봉지재(30)의 표면부터 상기 제 1 기판(11)에 이르기까지 전부 관통되는 관통홈 형상인 것이 가능하다.
또한, 도 9에 도시된 바와 같이, 상기 여유홈(312)은, 상기 봉지재(30)의 표면에서의 직경(D)은 크고, 상기 제 1 기판(11) 방향으로 갈수록 직경(d)이 작아지는 경사홈 형상인 것이 가능하다. 이러한 상기 여유홈(312)은 상기 제 1 기판(11)에 인접한 직경(d)의 크기 보다 상기 여유홈(312)의 입구 직경(D)의 크기를 보다 넓게 확보할 수 있어서, 그 만큼 더 큰 변형을 유도할 수 있는 것이다.
여기서, 이러한 상기 여유홈(312)의 입구 직경(D) 크기를 크게 형성하는 이유는, 대부분 상기 여유홈(312)에서 변형이 발생되면, 그 변형량이 도면에 도시된 바와 같이, 상기 여유홈(312)의 입구 방향에서 더 크기 때문이다.
또한, 도 10에 도시된 바와 같이, 상기 여유홈(313)은, 상기 봉지재(30)의 표면부터 상기 제 1 기판(11)까지 완전히 관통되지 않고, 상기 봉지재(30)의 상부 일부에만 형성되는 부분홈 형상인 것도 가능하다. 이러한 상기 여유홈(313)은 외부의 각종 이물질이 상기 제 1 기판(11)을 오염시키는 것을 방지하는 장점이 있다.
도 11은 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다. 도 11에 도시된 바와 같이, 상기 제 1 반도체 칩(11)에 스트레스가 전달되는 것을 최대한 줄이기 위하여 상기 여유홈은, 상기 제 1 반도체 칩(11)과 가까운 상기 제 1 반도체 칩(11)의 상방 영역(A1)에는 설치되지 않는 것이 바람직하다. 즉, 상기 여유홈(315)은, 상기 제 1 기판(11)의 상방 영역(A2)에 설치되는 것이 바람직하다.
도 12는 본 발명의 일 실시예에 따른 반도체 패키지 장치의 여유홈(310)의 일례를 나타내는 평면도이고, 도 13은 도 12의 여유홈(310)의 일 실시예를 나타내는 평면도이다. 도 12에 도시된 바와 같이, 상기 여유홈(310)은, 상기 제 1 반도체 칩(21)과 이격되어 상기 제 1 반도체 칩(21)의 테두리를 따라 설치되는 연결선형(A)인 것이 가능하다.
또한, 도 13에 도시된 바와 같이, 상기 여유홈(310)은, 상기 제 1 반도체 칩(21)과 이격되어 상기 제 1 반도체 칩(21)의 테두리를 따라 설치되는 점선형(B)인 것도 가능하다. 따라서, 도 12 및 도 13에 도시된 바와 같이, 상기 여유홈(310)이 상기 제 1 반도체 칩(21)을 둘러싸는 형상으로 상기 제 1 반도체 칩(21)과 이격되게 설치되기 때문에 변형이 상기 제 1 반도체 칩(21)까지 도달되는 것을 방지하여 상대적으로 중요한 제 1 반도체 칩(21), 범프(50), 솔더볼 등을 보호할 수 있는 것이다.
한편, 상기 연결선형(A)과 점선형(B) 이외에도 예를 들어, 위에서 내려다 볼 때, 상기 여유홈(310)이 다각형, 벌집형, 빗살형, 장방형, X형, 원형, 타원형, U형, L형, 지그재그형, 톱니형, 물결형, 동심원형, 소용돌이형, 미로형 등 다양한 형태의 형성될 수 있다. 이러한 상기 여유홈(310)의 각종 형태는 반도체 패키지 장치의 특성, 즉 크기, 두께, 열팽창 정도, 재질, 열환경 조건, 외력의 형태나 방향 등에 따라 최적화되어 설계될 수 있다.
도 14 및 도 15는 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다. 도 14에 도시된 바와 같이, 상기 여유홈(338)은, 상기 봉지재(30)의 측면(30a)에 설치되는 측면형인 것이 가능하다. 여기서, 상기 여유홈(338)은 상기 봉지재(30)의 상면에 형성되는 상술된 각종 여유홈(314)이 함께 설치되는 것도 가능하다. 이러한 상기 여유홈(314)은 부분 관통형인 것이 가능하다. 특히, 도 15에 도시된 바와 같이, 상기 제 1 반도체 칩(21)이 복층을 이루어 수직으로 높이 적층되는 경우, 이러한 측면형 여유홈(338)이 더욱 유리하다.
따라서, 이러한 측면형 여유홈(338)은 봉지재(30)의 측면 외력이나 측면 충격이나 열팽창으로 인한 상대적인 측면 팽창력 및 측면 수축력이 작용하여 변형이 작용하더라도 이를 충분히 유도하거나 변형 위치를 적극적으로 유도할 수 있는 것이다.
도 16 내지 도 18은 본 발명의 일 실시예들에 따른 반도체 패키지 장치를 나타내는 단면도이다. 먼저, 도 16에 도시된 바와 같이, 상기 여유홈은, 상기 봉지재(30)와 상기 제 1 기판(11)의 경계면(30b)에 설치되는 경계형(318)인 것이 가능하다. 따라서, 상기 봉지재(30)와 제 1 기판(11) 사이의 접촉면적을 줄임으로써, 열팽창으로 인한 경계면 파손 및 박리 현상을 방지할 수 있는 것이다. 또한, 도 17에 도시된 바와 같이, 상기 여유홈(310)은, 상기 봉지재(30) 내부의 상기 경계면(30b)에 설치되는 내부 경계형(319)인 것도 가능하고, 도 18에 도시된 바와 같이, 상기 여유홈(310)은, 상기 봉지재(30) 내부 공간에 형성되는 내부형(320)인 것도 가능하다.
여기서, 이렇게 상기 경계형(318), 내부 경계형(319) 및 내부형(320) 등을 형성하기 위하여, 1차 사출로 홈을 먼저 형성하고 2차 사출로 개방된 개구를 막는 이중 사출 방법 등 다양한 방법으로 형성하는 것이 가능하다. 따라서, 이러한 상기 내부 경계형(319) 및 내부형(320)은 외력이나 신장 및 수축력에 대한 변형이 용이하도록 상기 봉지재(30)를 보다 유연하게 하는 동시에 외부로부터의 내부 오염이나 이물질 내부 침투를 방지할 수 있는 것이다.
한편, 도 19는 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다. 여기서, 상기 여유홈(310)은, 상기 봉지재(30) 내부 공간에 상기 제 1 반도체 칩(21)을 둘러싸는 형태의 내부형(321)인 것도 가능하다. 따라서, 이러한 내부형(321)인 여유홈(310)은 상기 제 1 반도체 칩(21)의 둘레로부터 발생된 스트레스가 상기 제 1 반도체 칩(21)을 전달되는 것을 완화시켜서 상기 제 1 반도체 칩(21), 범프(50), 솔더볼 등을 보호할 수 있는 것이다.
도 20은 본 발명의 일 실시예에 따른 반도체 패키지 장치를 나타내는 확대 단면도이다. 도 20에 도시된 바와 같이, 상기 봉지재(30)의 일측에 설치된 상기 여유홈(340)에 고무, 수지, 우레탄, 실리콘, 고분자물질, 플라스틱, 스티로폼 등 탄성을 갖는 각종 충전재(70)가 채워질 수 있다. 따라서, 이러한 상기 충전재(70)는 상기 여유홈(340)의 무리한 변형을 억제하는 역할을 하게 하는 것이 가능하다.
또한, 상기 충전재(70)는 외부 이물질이나 먼지 등으로부터 상기 여유홈(340)을 보호하는 역할을 할 수도 있다.
또한, 상기 충전재(70)는, 상기 충전재(70)가 상기 봉지재(30)의 표면으로부터 돌출되면 상기 여유홈(340)의 입구가 좁아지는 변형이 발생된 것으로 판단하거나, 상기 충전재(70)가 상기 봉지재(30)의 표면으로부터 함몰되면 상기 여유홈(340)의 입구가 넓어지는 변형이 발생된 것으로 판단하는 등 변형의 정도를 추측할 수 있는 용도로 사용될 수도 있다.
또한, 상기 여유홈(340)에 채워지는 충전재(70)는 상술된 탄성을 갖는 탄성재질 이외에도 탄성 대신 강성을 갖는 메탈, 세라믹, 엔지니어링 플라스틱 등 강재가 사용될 수 있다. 즉, 이러한 경우, 충전재(70)에 의해 상기 제 1 반도체 칩(21)으로 전달되는 스트레스를 차단하는 역할도 할 수 있다.
도 21은 본 발명의 일 실시예에 따른 반도체 패키지 장치의 굽힘 외력 작용 상태를 나타내는 단면도이고, 도 22는 도 1의 반도체 패키지 장치의 역방향 굽힘 외력 작용 상태를 나타내는 단면도이다.
도 21 및 도 22에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 패키지 장치는, 크게 제 1 기판(411)과, 제 1 반도체 칩(421) 및 봉지재(430)를 포함하여 이루어질 수 있는 구성이다.
여기서, 상기 제 1 기판(411)은 상기 제 1 반도체 칩(421)이 실장되고, 상기 제 1 반도체 칩(421)과 전기적으로 연결되어 상기 제 1 반도체 칩(421)에서 발생되는 전기적 신호를 외부로 전달할 수 있는 것이다.
또한, 상기 제 1 반도체 칩(421)은, 상기 제 1 기판(411)에 실장되어 상기 제 1 기판(411)과 전기적으로 서로 연결되고, 반도체 공정을 통하여 제작될 수 있다.
또한, 상기 봉지재(430)는, 상기 제 1 반도체 칩(421)을 덮어서 상기 반도체 칩(421)에서 발생된 전기적 신호의 특성을 유지할 수 있도록 상기 제 1 반도체 칩(421)을 전기적으로 보호할 수 있다.
또한, 상기 봉지재(430)는, 상술된 바와 같이, 상기 제 1 반도체 칩(421)을 전기적으로 보호할 수 있는 것은 물론, 각종 외력이나 이물질들로부터 상기 제 1 반도체 칩(421)을 물리적으로 보호할 수 있다.
이러한 상기 봉지재(430)는 절연재질인 동시에 열가공성이 좋고 열가공 후 경화되어 상기 제 1 반도체 칩(421)을 견고하게 보호할 수 있는 열경화성 수지가 적용될 수 있다.
이러한 본 발명의 상기 제 1 기판(411)은, 도 21 및 도 22에 도시된 바와 같이, 그 상측 표면에 외력(F1, F2, F3) 또는 외력(F4, F5, F6)에 의한 변형시 그 변형을 유도할 수 있도록 적어도 하나 이상의 여유홈(412, 413)을 갖는다.
따라서, 도 21에 도시된 바와 같이, 상기 외력(F1, F2, F3)에 의해 반도체 패키지 장치에 굽힘 변형이 발생되는 경우, 도 21에서 점선으로 표시된 바와 같이, 상기 여유홈(412, 413)의 입구가 넓어지면서 상기 외력(F1, F2, F3)에 의한 상기 제 1 기판(411)의 변형을 보다 쉽게 한다.
결과적으로 상기 제 1 기판(411)을 보다 유연하게 함으로써 외력에 의한 상기 제 1 기판(411)의 국부적인 파손을 사전에 예방할 수 있다.
또한, 상기 외력(F1, F2, F3)에 의한 굽힘 변형이 상대적으로 덜 중요한 지점인 상기 여유홈(412, 413)에서 집중적으로 발생되도록 적극적으로 유도할 수 있다.
즉, 변형이 상기 여유홈(412, 413)에서 발생되도록 유도하여 상대적으로 보다 중요한 부분인, 예컨대 제 1 반도체 칩(421) 부근 등의 신호연결부재 등 취약한 부분에서의 변형 발생을 최대한 억제할 수 있다.
그러므로, 상술된 바와 같이 상기 여유홈(412, 413)을 이용하여 각종 외력이나 충격에 둔감하도록 상기 제 1 기판(411)을 보다 유연하게 하고, 취약한 부분에서의 변형을 여유홈(412, 413)으로 유도하여 중요한 부분에서의 변형을 최대한 억제할 수 있다.
또한, 도 22에 도시된 바와 같이, 상기 외력(F1, F2, F3)과는 반대로 외력(F4, F5, F6)에 의해 반도체 패키지 장치에 역방향 굽힘 변형이 발생되더라도, 도 22에서 점선으로 표시된 바와 같이, 상기 여유홈(412, 413)의 입구가 좁아지면서 상기 외력(F4, F5, F6)에 의한 상기 제 1 기판(411)의 변형을 보다 쉽게 하고, 변형 부분을 보다 적극적으로 유도할 수 있다.
도 23 내지 도 29는 본 발명의 여러 실시예들에 따른 반도체 패키지 장치를 나타내는 단면도들이다. 먼저, 도 23에 도시된 바와 같이, 상기 스트레스 완화부(31)는, 상기 제 1 반도체 칩 주변에 형성되는 적어도 하나 이상의 차단돌기(330)를 포함할 수 있다. 여기서, 이러한 상기 차단돌기(330)는 도 23에 도시된 바와 같이, 상기 봉지재(30)와 동일한 재질로 형성되거나, 도 24, 도 25 및 도 26에 도시된 바와 같이, 상기 봉지재(30)와 서로 다른 이종의 재질의 차단돌기(331, 332, 333)로 형성되는 것이 모두 가능하다.
여기서, 이러한 상기 차단돌기(331, 332, 333)의 재질은, 고무, 수지, 우레탄, 실리콘, 고분자물질, 플라스틱, 스티로폼 등 탄성을 갖는 것도 가능하고, 탄성 대신 강성을 갖는 메탈, 세라믹, 엔지니어링 플라스틱 등 강재가 사용되는 것도 가능하다. 따라서, 상기 차단돌기(330, 331, 332, 333)에 의해 상기 제 1 반도체 칩(21)의 주변으로부터 상기 제 1 반도체 칩(21)으로 전달되는 스트레스를 완화하거나 차단하는 역할을 할 수 있다. 이러한 차단돌기(331, 332)는 상기 봉지재(30)의 표면에 접착시키는 것도 가능하고, 상기 차단돌기(333)는 상기 봉지재(30)를 천공한 후, 천공구에 일부를 삽입하여 설치하는 것이 가능하다.
한편, 도 27에 도시된 바와 같이, 상기 스트레스 완화부(31)는, 상기 제 1 반도체 칩 주변을 둘러싸서 보호하는 적어도 하나 이상의 차단벽(334, 335, 336)을 포함할 수 있다. 여기서, 도 27에 도시된 바와 같이, 상기 차단벽(334)은, 상기 봉지재(30) 내부에 설치되어 상기 제 1 반도체 칩(21)의 상방과 측방을 모두 둘러싸는 형상으로 설치되거나, 도 28에 도시된 바와 같이, 상기 차단벽(335)은, 상기 봉지재(30) 내부에 설치되어 상기 제 1 반도체 칩(21)의 측방만 둘러싸는 형상으로 설치되거나, 도 29에 도시된 바와 같이, 상기 차단벽(336)은, 상기 봉지재(30) 내부에 설치되어 상기 제 1 반도체 칩(21)의 상방만 둘러싸는 형상으로 설치되는 것이 모두 가능하다.
이러한, 상기 차단벽(334, 335, 336)의 재질은, 고무, 수지, 우레탄, 실리콘, 고분자물질, 플라스틱, 스티로폼 등 탄성을 갖는 것도 가능하고, 탄성 대신 강성을 갖는 메탈, 세라믹, 엔지니어링 플라스틱 등 강재가 사용되는 것도 가능하다. 따라서, 상기 차단벽(334, 335, 336)에 의해 상기 제 1 반도체 칩(21)의 주변으로부터 상기 제 1 반도체 칩(21)으로 전달되는 스트레스를 완화하거나 차단하는 역할을 할 수 있다. 이러한 차단벽(334, 335, 336)을 형성하기 위하여, 1차 사출로 홈을 먼저 형성하고 2차 사출로 차단벽을 이중 사출하는 등 다양한 방법으로 형성하는 것이 가능하다.
한편, 도 30은 본 발명의 일 실시예에 따른 반도체 패키지 장치의 검사 시스템을 나타내는 확대 단면도이고, 도 31은 본 발명의 일 실시예에 따른 반도체 패키지 장치의 검사 시스템을 나타내는 확대 단면도이다.
먼저, 도 30에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 패키지 장치의 검사 시스템은, 제 1 기판(11)과, 상기 제 1 기판(11)에 실장되는 제 1 반도체 칩(21)과, 상기 제 1 반도체 칩(21)을 덮어 보호하고, 변형을 유도하는 여유홈(341)을 갖는 봉지재(30)와, 상기 여유홈(341)의 변화를 감지하는 검사장치의 일종으로 변화 감지 센서(80) 및 상기 변화 감지 센서(80)로부터 변화 신호를 인가받아 이를 스트레스 값으로 변화하여 디스플레이어(81)로 표시될 수 있도록 제어신호를 출력하는 제어부(82)를 포함한다.
따라서, 작업자는 본 발명의 디스플레이어(81)를 통해서 반도체 패키지 장치에서 발생되는 스트레스값을 구체적인 수치로 확인하여 필요한 조치를 취하게 하거나 불량품의 발생을 사전에 방지할 수 있는 것이다.
또한, 도 31에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 패키지 장치의 검사 시스템은, 제 1 기판(11)과, 상기 제 1 기판(11)에 실장되는 제 1 반도체 칩(21)과, 상기 제 1 반도체 칩(21)을 덮어 보호하고, 변형을 유도하는 여유홈(342)을 갖는 봉지재(30)와, 검사장치의 일종으로 상기 여유홈(342)을 촬영하는 카메라(90) 및 상기 카메라(90)로부터 촬영된 영상 신호를 인가받아 이를 기준치와 비교하여 기준치를 벗어나는 경우, 디스플레이어(81)나 경광장치(91)나 경음장치(92) 등의 경고장치(93)에 경고신호를 출력하는 제어부(94)를 포함하는 구성일 수 있다. 따라서, 반도체 생산 라인에서 여유홈의 이상 상태를 카메라로 검사하여 불량품 또는 불량이 예상되는 제품을 실시간으로 신속하게 검수할 수 있는 것이다.
이러한, 본 발명의 사상에 의하면, 반도체 패키지에 다른 반도체 패키지가 적층되는 POP 형태의 반도체 패키지 장치에서 상층 반도체 패키지와 하층 반도체 패키지 간의 두께 차이나 재질의 차이로 인해 솔더볼 멜팅(Solder ball melting) 과정 등 각종 열처리 공정시 반도체 패키지들 간의 불균일한 열팽창으로 야기되는 굽힘 또는 뒤틀림 변형을 유도하여 적층 불량이나 범프, 솔더볼 등 신호전달매체의 연결 불량(Non-wet) 현상을 방지할 수 있다.
또한, 반도체 패키지 장치에서 발생되는 내부의 열적 스트레스를 완화하여 반도체 패키지 장치의 불량률을 낮추고, 생산성을 크게 향상시킬 수 있다.
또한, 다양한 형태의 여유홈을 형성하여 다양한 형태의 변형을 효율적으로 유도할 수 있게 하고, 여유홈에 탄성재질의 충전재를 충전하여 여유홈의 오염을 방지할 수 있다.
또한, 여유홈의 변형량을 측정하여 반도체 패키지 장치에서 발생되는 각종 스트레스를 확인하거나 여유홈의 이상 상태를 검사하여 불량품 또는 불량이 예상되는 제품을 검수할 수 있다.
본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 사상을 해치지 않는 범위 내에서 당업자에 의한 변형이 가능함은 물론이다.
따라서, 본 발명에서 권리를 청구하는 범위는 상세한 설명의 범위 내로 정해지는 것이 아니라 후술되는 청구범위와 이의 기술적 사상에 의해 한정될 것이다.
11: 제 1 기판 12: 제 2 기판
21: 제 1 반도체 칩 22: 제 2 반도체 칩
23: 내부 반도체 칩 30: 봉지재
100: 제 1 반도체 패키지 200: 제 2 반도체 패키지
31: 스트레스 완화부
310, 311, 312, 313, 314, 315, 338, 340, 341, 342: 여유홈
F1, F2, F3, F4, F5, F6: 외력
F7: 상대적 팽창력 F8: 상대적 수축력
40: TMV(Through Mold Via) 50: 범프
60: 내부 봉지재 61: 내부 기판
311: 관통홈 D, d: 직경
312: 경사홈 313: 부분홈
A1: 제 1 반도체 칩의 상방 영역 A2: 제 1 기판의 상방 영역
A: 연결선형 B: 점선형
30b: 경계면 318: 경계형
319: 내부 경계형 70: 충전재
80: 변화 감지 센서 81: 디스플레이어
82: 제어부 90: 카메라
91: 경광장치 92: 경음장치
93: 경고장치 94: 제어부
411: 제 1 기판 421: 제 1 반도체 칩
430: 봉지재 412, 413: 여유홈
500: 솔더볼
330, 331, 332, 333: 차단돌기
334, 335, 336: 차단벽

Claims (10)

  1. 제 1 기판;
    상기 제 1 기판에 실장되는 제 1 반도체 칩;
    상기 제 1 반도체 칩을 덮어서 보호하는 봉지재; 및
    상기 봉지재를 관통하여 설치된 TMV(Through Mold Via)를 통하여 상기 제 1 기판과 전기적으로 연결되는 제 2 기판;
    상기 제 2 기판에 설치되는 제 2 반도체 칩;
    상기 제 1 반도체 칩 및 상기 TMV로부터 이격되고, 상기 봉지재에 형성되는 적어도 하나 이상의 제1 여유홈; 및
    상기 제1 기판에 형성되는 적어도 하나 이상의 제2 여유홈;
    을 포함하는 반도체 패키지 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제1 여유홈은, 상기 봉지재의 표면부터 상기 봉지재의 상부에 부분적으로 형성되는 부분홈인 반도체 패키지 장치.
  4. 제 1 항에 있어서,
    상기 제1 여유홈은, 상기 봉지재의 표면에서의 직경은 크고, 상기 제 1 기판 방향으로 갈수록 직경이 작아지는 경사홈인 반도체 패키지 장치.
  5. 제 1 항에 있어서,
    상기 제1 여유홈은, 상기 제 1 반도체 칩의 상방 영역을 제외한 상기 제 1 기판의 상방 영역에 설치되는 반도체 패키지 장치.
  6. 제 1 항에 있어서,
    상기 제1 여유홈은, 상기 제 1 반도체 칩과 이격되어 상기 제 1 반도체 칩을 둘러싸는 형태로 설치되는 반도체 패키지 장치.
  7. 제 1 항에 있어서,
    상기 제1 여유홈은, 상기 봉지재의 측면에 설치되는 반도체 패키지 장치.
  8. 삭제
  9. 삭제
  10. 제 1 기판;
    상기 제 1 기판에 실장되는 제 1 반도체 칩;
    상기 제 1 반도체 칩을 덮어서 보호하는 봉지재;
    상기 봉지재를 관통하여 설치된 TMV(Through Mold Via)를 통하여 상기 제 1 기판과 전기적으로 연결되는 제 2 기판;
    상기 제 2 기판에 설치되는 제 2 반도체 칩;
    상기 제 1 반도체 칩 및 상기 TMV로부터 이격되고, 상기 봉지재에 형성되는 적어도 하나 이상의 제1 여유홈;
    상기 제1 기판에 형성되는 적어도 하나 이상의 제2 여유홈; 및
    상기 제1 여유홈의 변화를 감지하여 변형된 상태를 검사하는 검사장치;
    를 포함하는 반도체 패키지 장치의 검사 시스템.
KR1020100097420A 2010-10-06 2010-10-06 반도체 패키지 장치 및 그의 검사 시스템 KR101711479B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100097420A KR101711479B1 (ko) 2010-10-06 2010-10-06 반도체 패키지 장치 및 그의 검사 시스템
US13/243,299 US20120086003A1 (en) 2010-10-06 2011-09-23 Semiconductor device and test system for the semiconductor device
US14/672,605 US20150348860A1 (en) 2010-10-06 2015-03-30 Semiconductor device and test system for the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100097420A KR101711479B1 (ko) 2010-10-06 2010-10-06 반도체 패키지 장치 및 그의 검사 시스템

Publications (2)

Publication Number Publication Date
KR20120035723A KR20120035723A (ko) 2012-04-16
KR101711479B1 true KR101711479B1 (ko) 2017-03-03

Family

ID=45924432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100097420A KR101711479B1 (ko) 2010-10-06 2010-10-06 반도체 패키지 장치 및 그의 검사 시스템

Country Status (2)

Country Link
US (2) US20120086003A1 (ko)
KR (1) KR101711479B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9497862B2 (en) * 2011-01-30 2016-11-15 Nantong Fujitsu Microelectronics Co., Ltd. Packaging structure
US9077878B2 (en) * 2012-04-17 2015-07-07 Apple Inc. Alternative lens insertion methods and associated features for camera modules
US8902352B2 (en) * 2012-06-08 2014-12-02 Apple Inc. Lens barrel mechanical interference prevention measures for camera module voice coil motor design
US8546932B1 (en) 2012-08-15 2013-10-01 Apple Inc. Thin substrate PoP structure
US8963311B2 (en) 2012-09-26 2015-02-24 Apple Inc. PoP structure with electrically insulating material between packages
FR3018630A1 (fr) * 2014-03-11 2015-09-18 St Microelectronics Grenoble 2 Boitier electronique perfore et procede de fabrication
KR20150123420A (ko) * 2014-04-24 2015-11-04 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조 방법
JP6162643B2 (ja) * 2014-05-21 2017-07-12 三菱電機株式会社 半導体装置
US9905515B2 (en) * 2014-08-08 2018-02-27 Mediatek Inc. Integrated circuit stress releasing structure
JP6233260B2 (ja) * 2014-09-22 2017-11-22 株式会社デンソー 電子装置の製造方法、及び電子装置
US10032652B2 (en) * 2014-12-05 2018-07-24 Advanced Semiconductor Engineering, Inc. Semiconductor package having improved package-on-package interconnection
KR20160094768A (ko) * 2015-02-02 2016-08-10 삼성전자주식회사 반도체 패키지
US20160351462A1 (en) * 2015-05-25 2016-12-01 Inotera Memories, Inc. Fan-out wafer level package and fabrication method thereof
US9929078B2 (en) * 2016-01-14 2018-03-27 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
JP6805510B2 (ja) * 2016-03-14 2020-12-23 日本電気株式会社 半導体装置およびその製造方法
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP6897056B2 (ja) * 2016-10-20 2021-06-30 富士電機株式会社 半導体装置及び半導体装置製造方法
US10424559B2 (en) * 2016-12-22 2019-09-24 Intel Corporation Thermal management of molded packages
TWI621223B (zh) * 2017-08-11 2018-04-11 矽品精密工業股份有限公司 電子封裝件及其製法
KR101993901B1 (ko) * 2017-08-28 2019-06-27 (주)파트론 센서칩 어레이 패키지 및 그 제조 방법
CN108257882A (zh) * 2018-01-17 2018-07-06 中芯集成电路（宁波）有限公司 器件封装结构及封装过程中应力释放的方法
KR102448248B1 (ko) * 2018-05-24 2022-09-27 삼성전자주식회사 Pop형 반도체 패키지 및 그 제조 방법
US20200115224A1 (en) * 2018-10-12 2020-04-16 Stmicroelectronics S.R.L. Mems device having a rugged package and fabrication process thereof
CN113194651B (zh) * 2019-12-11 2023-07-07 法雷奥新能源汽车(深圳)有限公司 电气装置、制造电气装置的方法及机动车辆
WO2021205792A1 (ja) * 2020-04-08 2021-10-14 ソニーグループ株式会社 半導体装置および半導体装置の製造方法
US20220157680A1 (en) * 2020-11-19 2022-05-19 Apple Inc. Flexible Package Architecture Concept in Fanout
CN116884889B (zh) * 2023-09-07 2024-01-16 成都汉芯国科集成技术有限公司 一种基于TSV技术的芯片三维sip封装系统及其封装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302505A (ja) * 2008-05-15 2009-12-24 Panasonic Corp 半導体装置、および半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06226146A (ja) * 1993-02-03 1994-08-16 Shineman:Kk ノズル
US6184465B1 (en) * 1998-11-12 2001-02-06 Micron Technology, Inc. Semiconductor package
US20020014693A1 (en) * 2000-03-21 2002-02-07 Pollock Jeffrey James Molded array package for facilitating device singulation
US6772512B2 (en) * 2001-01-13 2004-08-10 Siliconware Precision Industries Co., Ltd. Method of fabricating a flip-chip ball-grid-array package without causing mold flash
JP3995421B2 (ja) * 2001-01-19 2007-10-24 株式会社ルネサステクノロジ 半導体封止用エポキシ樹脂組成物及びそれを用いた半導体装置
TWI300614B (en) * 2006-07-20 2008-09-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package and chip carrier thereof
JP2008166373A (ja) * 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置およびその製造方法
US7750451B2 (en) * 2007-02-07 2010-07-06 Stats Chippac Ltd. Multi-chip package system with multiple substrates
KR100905719B1 (ko) * 2007-06-20 2009-07-01 삼성전자주식회사 열응력 흡수 부재를 구비한 반도체 패키지
US20100072600A1 (en) * 2008-09-22 2010-03-25 Texas Instrument Incorporated Fine-pitch oblong solder connections for stacking multi-chip packages

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302505A (ja) * 2008-05-15 2009-12-24 Panasonic Corp 半導体装置、および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20120035723A (ko) 2012-04-16
US20120086003A1 (en) 2012-04-12
US20150348860A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
KR101711479B1 (ko) 반도체 패키지 장치 및 그의 검사 시스템
KR100702969B1 (ko) 더미 솔더 볼을 갖는 ｂｇａ형 반도체 칩 패키지의 기판 실장 구조
CN101667548A (zh) 制造具有应力消除层的传感器装置的方法
EP2688094A1 (en) Sensor package
US20130069176A1 (en) Integrated circuit with sensor and method of manufacturing such an integrated circuit
US10717645B2 (en) Exposed-die mold package for a sensor and method for encapsulating a sensor that interacts with the environment
JP2014225619A (ja) 樹脂成形装置及び半導体装置の製造方法
US10930602B2 (en) Semiconductor device and method for fabricating the same
US20080099890A1 (en) Ball grid array package structure
US9000434B2 (en) Visual indicator for semiconductor chips for indicating mechanical damage
JP2006060186A (ja) パッケージ構造
US9406818B2 (en) Chip package and method of manufacturing the same
US8330266B2 (en) Semiconductor device
JP5174505B2 (ja) 不具合検出機能を備えた半導体装置
CN215869349U (zh) 具有传感器的晶片级芯片尺寸封装器件
KR102126418B1 (ko) 이미지 센서 패키지
CN103196595A (zh) 传感器装置及形成其的方法、测量器件和芯片封装
US20070051664A1 (en) Stack type package module and method for manufacturing the same
KR101523001B1 (ko) 발광 다이오드 패키지 및 그 발광 다이오드 패키지의트랜스퍼 몰딩 방법
KR102088920B1 (ko) 2층 패턴형 ｃｏｆ 패키지용 필름
KR20100030500A (ko) 반도체 패키지 및 그의 제조방법
CN220753441U (zh) 器件
JP6907585B2 (ja) 圧力センサ
US20170110495A1 (en) Chip package and manufacturing method thereof
US20110140210A1 (en) Microelectromechanical sensor device package and method for making the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant