CN215869349U - 具有传感器的晶片级芯片尺寸封装器件 - Google Patents

具有传感器的晶片级芯片尺寸封装器件 Download PDF

Info

Publication number
CN215869349U
CN215869349U CN202121378562.1U CN202121378562U CN215869349U CN 215869349 U CN215869349 U CN 215869349U CN 202121378562 U CN202121378562 U CN 202121378562U CN 215869349 U CN215869349 U CN 215869349U
Authority
CN
China
Prior art keywords
die
opening
contacts
conductive
dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121378562.1U
Other languages
English (en)
Inventor
栾竟恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Application granted granted Critical
Publication of CN215869349U publication Critical patent/CN215869349U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00309—Processes for packaging MEMS devices suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)

Abstract

本公开涉及在衬底(例如，专用集成电路裸片(ASIC)、集成电路、或者具有有源电路的某些其他类型的裸片)上具有传感器裸片并且被包封在模塑料中的封装器件(例如，芯片尺寸封装件、晶片级芯片尺寸封装件(WLCSP)或者包含传感器裸片的封装件)。传感器裸片包括感测部件，感测部件与延伸穿过衬底的位于中心的开口对准。位于中心的开口在衬底的非有源部分处延伸穿过衬底。位于中心的开口将传感器裸片的感测部件暴露于封装件外部的外部环境。

Description

具有传感器的晶片级芯片尺寸封装器件
技术领域
本公开涉及包括传感器裸片和集成电路裸片的封装件。
背景技术
通常，半导体器件封装件(诸如，芯片尺寸封装件或者晶片级芯片尺寸封装件(WLCSP)包含裸片，诸如被配置为检测封装件外部的外部环境的任何量或质量的传感器。例如，半导体器件封装件可以检测封装件外部的外部环境的光、温度、声音、压力、振动或任何其他量或质量。
将裸片(诸如印刷电路板(PCB)或专用集成电路(ASIC)裸片)堆叠在衬底顶部上，会导致封装件体积相对较大。随着对更小封装件的需求增加，同时以具有成本效益的制造方式保持封装件的功能，制造商不断致力于减小半导体器件封装件的尺寸、轮廓和厚度。
在具有传感器裸片的常规半导体器件封装件中，盖通常通过粘合剂而被耦合到衬底来覆盖和保护传感器裸片。盖显著增加了这些常规半导体器件封装件的整体轮廓、尺寸和厚度。例如，常规半导体器件封装件的整体厚度通常为800μm至1500μm。
附加地，常规半导体器件封装件的盖、粘合剂、衬底和传感器裸片具有不同的热膨胀系数(CTE)。CTE的这些差异导致盖、粘合剂、衬底和传感器裸片在暴露于温度变化时膨胀和收缩不同的量，从而可能导致这些部件破裂和故障。该膨胀和收缩可能导致将盖耦合到衬底的粘合剂破裂，从而可能导致完全故障，诸如盖从常规半导体器件封装件断裂。该盖的断裂导致常规半导体封装件不再可用和有用。
类似地，当运送或移动这些常规半导体器件封装件时，如果由于气隙、气泡或其他制造缺陷而使得粘合剂没有被正确地耦合在盖与衬底之间，则盖可能由于振动应力、在这些常规半导体器件封装件的运输过程中断裂。
此外，在常规半导体器件封装件中，如果传感器裸片是以上列出的上述类型的传感器之一，则盖通常包括开口来将传感器裸片暴露于外部环境。再次通过利用盖来保护传感器裸片并且将传感器裸片暴露于外部环境，盖增加了半导体器件封装件的轮廓、尺寸和厚度。
实用新型内容
本公开的实施例克服了与利用上述盖的半导体器件封装件相关联的重大挑战。一个重大挑战是降低半导体器件封装件在暴露于由于半导体器件封装件的各种材料的热膨胀系数(CTE)不同而导致的温度变化时发生故障的可能性。
本公开涉及半导体器件封装件的各种实施例，半导体器件封装件包括传感器裸片，传感器裸片具有在衬底上的感测部件，衬底是集成电路裸片，集成电路裸片包括位于中心并且延伸穿过集成电路裸片的开口。
在一个实施例中，感测部件与延伸穿过衬底的位于中心的开口对准。传感器裸片通过在传感器裸片上的接触垫与衬底上的接触垫之间耦合的多个第一导电结构而被耦合到衬底的表面。传感器裸片通过传感器裸片的环形接触垫上的第二导电结构而被进一步耦合到衬底的表面。第二导电结构和环形接触垫包围衬底中的开口和传感器裸片的感测部件。
在本公开的第一方面，提出了一种封装器件。该器件包括：第一裸片，包括第一表面、与所述第一表面相对的第二表面、在所述第一表面与所述第二表面之间延伸的侧壁、以及从所述第一表面到所述第二表面延伸穿过所述第一裸片的开口，所述开口延伸穿过所述第一裸片的中心部分并且包括至少一个侧壁；空间，从所述开口的所述侧壁向外延伸朝向所述第一裸片的所述侧壁；第二裸片，在所述第一裸片上，所述第二裸片包括第三表面、与所述第三表面相对的第四表面、以及在所述第三表面处与所述第一裸片中的所述开口对准的感测部件；以及模塑料(molding compound)，在所述第二裸片的所述第三表面上并且在所述第一裸片与所述第二裸片之间，所述模塑料在所述第一裸片的所述侧壁上。
在一些实施例中，所述器件还包括在所述第二裸片的所述第三表面上的导电结构，所述导电结构包围所述感测部件和所述开口。
在一些实施例中，所述模塑料在所述导电结构的表面上，所述导电结构的所述表面在所述第一裸片的所述第一表面与所述第二裸片的所述第三表面之间。
在一些实施例中，所述第二裸片还包括在所述第二裸片的所述第三表面上的接触件，所述接触件包围所述感测部件。
在一些实施例中，所述器件还包括在所述第三表面上被耦合到所述接触件的导电结构，所述导电结构包围所述第一裸片的所述开口并且在所述第二裸片的所述第三表面与所述第一表面之间。
在一些实施例中，所述第一裸片包括在所述第一表面上包围所述开口的接触件，所述第一表面上的所述接触件与所述第二裸片的所述第三表面上的所述接触件对准，并且所述导电结构被耦合到所述第一裸片的所述第一表面上的所述接触件。
在一些实施例中，所述第一裸片的所述第一表面上的所述接触件被耦合到电连接，所述电连接延伸穿过所述第一裸片到所述第一裸片的所述第二表面。
在一些实施例中，所述第一裸片还包括在所述第一表面上的接触件，所述第二裸片还包括在所述第三表面上的接触件，并且焊料球被耦合到所述第一表面上的所述接触件和所述第二表面上的所述接触件。
在一些实施例中，所述器件还包括被耦合到所述第二裸片的所述第三表面上的所述接触件的导电结构，所述接触件和所述导电结构包围所述第一裸片的所述开口和所述第二裸片的所述感测部件，所述导电结构在所述第二裸片的所述第三表面与所述第一裸片的所述第一表面之间。
在一些实施例中，所述开口在所述第一裸片的所述侧壁中的第一侧壁与第二侧壁之间具有第一尺寸，所述第二侧壁与所述第一侧壁相对，所述传感器部件在所述第二裸片的第三侧壁与第四侧壁之间具有第二尺寸，所述第四侧壁与所述第三侧壁相对，并且所述第一尺寸大于所述第二尺寸。
在本公开的第二方面，提出了一种封装器件。该器件包括：第一裸片，包括延伸穿过所述第一裸片的中心部分的开口，所述第一裸片还包括：第一表面；第二表面，与所述第一表面相对；以及第一多个接触件，在所述第一表面上；第二裸片，在所述第一裸片上，所述第二裸片包括与所述第一裸片中的所述开口对准的感测部件，所述第二裸片还包括：第三表面；第四表面，与所述第三表面相对；以及第二多个接触件，在所述第三表面上；多个焊料球，将所述第一多个接触件耦合到所述第二多个接触件；以及焊料结构，在所述第一裸片与所述第二裸片之间，并且所述焊料结构在所述第一裸片的所述开口与所述多个焊料球之间。
在一些实施例中，所述感测部件是压力传感器，所述压力传感器包括与所述第二裸片的所述第三表面间隔开的表面。
在一些实施例中，所述器件还包括在所述第一表面与所述第三表面之间延伸并且在所述焊料结构与所述开口之间延伸的空间，所述空间包围所述开口和所述感测部件，并且所述空间与所述开口流体连通。
在一些实施例中，所述开口具有跨所述开口延伸的第一尺寸；所述感测部件具有跨所述感测部件延伸的第二尺寸；所述空间具有跨所述空间并且在所述焊料结构之间延伸的第三尺寸；所述第一尺寸大于所述第二尺寸；并且所述第三尺寸大于所述第一尺寸和所述第二尺寸。
在一些实施例中，所述第一裸片包括在所述第一裸片的所述中心部分处的非有源区，所述开口具有跨所述开口延伸的第一尺寸，所述非有源区具有跨所述非有源区延伸的第二尺寸，所述第二尺寸大于所述第一尺寸。
在一些实施例中，所述感测部件是可移动电极。
综上所述，不再需要常规半导体器件封装件的盖。通过去除对在盖中具有开口来暴露常规半导体器件封装件的传感器裸片的盖的需要，本公开的封装件的一个实施例相对于常规半导体器件封装件被制造得更小和更薄。例如，本公开的半导体封装件的厚度整体为100μm至400μm，远小于具有盖的常规半导体器件封装件的厚度(其厚度整体为800μm至1500μm)。
此外，通过去除常规半导体器件封装件中通过粘合剂耦合到衬底的盖，本公开的封装件的实施例的使用寿命增加。由于本公开的封装件由于膨胀和收缩的差异而断裂的可能性较低，因此使用寿命增加。
附图说明
为了更好地理解实施例，现在将通过示例的方式来参考附图。在附图中，除非上下文另有指示，否则相同的附图标记标识相同的元素或动作。图中元素的尺寸和相对比例不一定按比例绘制。例如，这些元素中的一些可能会被放大和定位来改进图的易读性。
图1A是沿图1B中的1A-1A线和图3中的CC-CC线截取的封装件的实施例的截面图；
图1B是图1A中的封装件的实施例的仰视图；
图2是沿图3中的线CC-CC截取的封装件的备选实施例的截面图；
图3是图1A至图1B和图2中的封装件的实施例的俯视图；
图4是沿类似于图3中CC-CC的线截取的封装件的备选实施例的截面图；
图5A至图5J是制造图1A至图1B中的封装件的方法的流程图；
图6是制造方法的备选实施例的备选步骤；以及
图7是制造方法的备选实施例的备选步骤。
具体实施方式
在以下描述中，阐述了某些特定细节来提供对本公开的各种实施例的透彻理解。然而，本领域技术人员将理解，本公开可以在没有这些具体细节的情况下实践。在其他情况下，未详细描述与电子部件、封装件和半导体制造技术相关联的众所周知的结构，以避免不必要地模糊对本公开的实施例的描述。
除非上下文另有要求，否则在整个说明书和所附权利要求中，词语“包括”及其变形(诸如“包括了”和“包括有”)应被解释为开放的、包容性的，即，“包括，但不限于”。
诸如第一、第二、第三等序数的使用并不一定暗示经排序的顺序意义，而可能只是区分动作或类似的结构或材料的多个实例。
在整个说明书中，对“一个实施例”或“实施例”的引用意味着结合实施例描述的特定特征、结构或特性被包括在至少一个实施例中。因此，贯穿本说明书，在各个位置出现的短语“在一个实施例中”或“在实施例中”不一定指代相同的实施例。此外，特定特征、结构或特性可以在一个或多个实施例中以任何合适的方式组合。
术语“左”和“右”仅用于基于如下在本公开中的附图的讨论中的部件的取向进行讨论的目的。这些术语并不限制本公开中明确公开、隐含公开或固有公开的可能位置。
术语“基本上”被用于澄清在现实世界中制造封装件时可能存在细微差别，因为没有任何东西可以做到完全相同或完全一样。换言之，基本上意味着在实际实践中可能存在一些细微的变化，但是在可接受的公差范围内进行。
除非内容另有明确规定，否则在本说明书和所附权利要求书中使用的单数形式“一”、“一个”和“该”包括复数形式。
虽然关于半导体裸片和半导体封装件示出和描述了各种实施例，但是将容易理解，本公开的实施例不限于此。在各种实施例中，本文描述的结构、器件、方法等可以在任何合适类型或形式的半导体裸片或封装件中体现或以其他方式利用，并且可以根据需要利用任何合适的半导体裸片和封装技术来制造。
图1A是沿图1B中的线1A-1A和图3中的线CC-CC截取的封装件100的实施例的截面图。封装件100可以是晶片级芯片尺寸封装件，其包括与集成电路裸片103耦合的传感器裸片102。裸片102包括在第一表面106以及与第一表面106相对的第二表面108之间的感测部件104。集成电路裸片103包括与感测部件对准的中心定位的开口154，开口154将在下文中更详细地描述。
传感器裸片102包括横向于第一表面106和第二表面108的侧壁107。侧壁107在第一表面106与第二表面108之间延伸。感测部件104在裸片102的第一表面106处或者以其他方式比第二表面更靠近第一表面106。感测部件104更靠近第一表面，使得感测部件可以接收数据或者收集与放置封装件100的环境有关的信息。
裸片102可以是压力传感器、温度传感器、声音传感器、振动传感器或者一些其他类型的传感器或传感器的组合。感测部件104可以感测压力、温度、声音、振动或某种其他类型的量或质量或者量或质量的组合。例如，感测部件104可以是微机电系统(MEMS)压力传感器，MEMS压力传感器可以是膜压传感器或悬臂梁压力传感器。膜或梁与集成电路裸片中的开口154对准，使得例如振动可以借助开口从环境移动，从而在第一表面106处或附近被膜或梁接收。
感测部件104可以是电容式感测部件，电容式感测部件可以是膜压传感器。腔112被定位在裸片内并且膜114跨腔延伸。膜114可以是可移动电极，使得膜的一个边缘浮置并且膜的另一边缘在腔112的边缘或侧面处耦合到裸片。腔112具有跨腔112延伸的尺寸d1。膜可以延伸整个尺寸或者可以部分地跨腔延伸。
在使用中，当被暴露于压力变化时，膜114偏转或移动。例如，当压力增加时，膜114朝向腔112向内弯曲，或者当压力减小时，远离腔112向外弯曲。膜114可以与监视膜114的偏转的感测部件的电极电容性电连通。电极(未示出)可以被定位为邻近腔112的内表面，腔112比膜114更靠近第二表面。例如，当膜114由于压力变化而向内或向外弯曲时，电极与膜114之间的电容发生变化。膜114与电极之间的该电容变化允许测量和监视压力测量值。在一些实施例中，膜114可以与感测部件104的掺杂区域电容性电连通。
裸片102在裸片102的第一表面106处包括多个接触件116，多个接触件116被定位在开口和感测部件104周围。多个接触件116被耦合到裸片102内的电部件和导电部件。例如，多个接触件116中的一个接触件可以借助内部电连接而被耦合到感测部件104。内部电连接可以是电迹线、电布线、导电层、导电通孔或者一些其他电连接或电连接的组合。多个接触件116由诸如铜材料、金材料、银材料、合金材料的导电材料或一些其他导电材料或导电材料的组合形成。
裸片102在裸片102的第一表面106处包括环形接触垫118，环形接触垫118包围感测部件104。环形接触垫118包括在开口154的第一侧上的第一部分119以及在开口154的第二侧上的第二部分121。如图1A所示，开口154的第一侧在封装件100的左侧，并且如图1A所示，开口154的第二侧在封装件100的右侧。环形接触垫118的形状和位置可以在图2和图5F中看到并且将关于图5F更详细地讨论。环形接触垫118被耦合到包围并密封腔166的结构158，腔166与开口154和感测部件104两者流体连通。结构158可以由焊接材料或一些其他导电材料制成。腔166可以是与开口154流体连通的开口、空间或一些其他空隙、间隙或等效物。腔166形成在传感器102与集成电路裸片103之间的区域中。腔的边界是第一表面106、结构158的内表面和非导电层146的表面167。
在一些实施例中，环形接触垫118可以是未与裸片102内的任何内部电部件或电连接耦合的虚拟接触件。当环形接触垫118是虚拟接触件时，虚拟接触件不将电信号通信到裸片102并且不通信来自裸片102的电信号。备选地，在一些其他实施例中，环形接触垫118可以被耦合到裸片102内的内部电部件和电连接，使得信号借助环形接触垫118而与裸片102通信。环形接触垫118由诸如铜材料、金材料、银材料、合金材料的导电材料或者一些其他导电材料或导电材料的组合形成。环形接触垫118可以是除环形之外的其他形状。接触垫118包围传感器部件，以利用结构158来提供密封，从而创建与开口154耦合的腔166。密封不包括流体可以在横向方向通过、同时允许流体移动通过开口154、进入传感器和腔112的开口。
裸片102的第一表面106可以被称为有源表面，并且裸片102的第二表面108可以被称为无源表面。
集成电路裸片103包括衬底120，衬底120包括第一表面122、与第一表面122相对的第二表面124以及从第一表面122延伸到第二表面124的侧壁126。衬底120可以是具有彼此堆叠而形成集成电路的介电层、导电层和非导电层的衬底。集成电路包括在衬底中形成的多个有源和无源部件(诸如晶体管、电阻器、电容器和其他电路元件)来形成电路。集成电路包括被配置为从传感器接收数据、处理数据以及将关于数据的信息输出到其他器件的电路。
衬底120中的多个电连接128从衬底120的第一表面122延伸到衬底120的第二表面124。第一表面122是集成电路的无源表面。在一些实施例中，无源表面将是晶片的背侧，即，硅或半导体表面。集成电路的第二表面124是包括电连接128的有源表面。图1A中未示出的一些电连接被耦合到集成电路内的电路和部件，电连接可以包括电源线和接地线以及其他输入/输出连接。多个导电材料和介电材料层在集成电路中形成来制造电路。这些导电和介电材料层被耦合到电连接中的电连接。
电连接128中的电连接包括在衬底120的第二表面124处的垫130以及与垫130耦合的通孔132。通孔132可以是导电通孔、贯穿通孔、贯穿连接或者用于形成电连接128的一些其他导电特征。垫130可以是用于形成电连接128的接触件、接触垫或一些其他导电特征。通孔132从垫130延伸到衬底120的第一表面122。通孔132在衬底120的第一表面122处具有端部134。端部134可以与衬底120的第一表面122基本共面或齐平。
多个第一导电层136在衬底120的第二表面124上。每个第一导电层136在多个电连接128的对应垫130上。多个第一导电层136可以被称为多个第一接触件、多个第一垫、多个第一外部接触件、多个第一安装接触件、或者导电材料所耦合的一些其他类型的接触件、垫或耦合/安装特征。第一导电层136可以是再分布层或者其他标准焊料球耦合技术的一部分。
第一非导电层138在衬底120的第二表面124上且在多个第一导电层136上。第一非导电层138包括与衬底120的侧壁126基本共面或基本齐平的侧壁140。第一非导电层138包括暴露多个第一导电层136的多个开口142。每个开口142与第一导电层136中的至少一个对准。在一些实施例中，开口142中的至少一个可以与多个第一导电层136中的多个对准并且暴露多个第一导电层136中的多个。
多个第二导电层144在衬底120的第一表面122上。每个第二导电层144在多个电连接128的对应端部134上。多个第二导电层144可以被称为多个第二接触件、多个第二垫、多个第二外部接触件、多个第二安装接触件或者一些其他类型的接触件、垫或耦合/安装特征。
第二非导电层146在衬底120的第一表面122上并且在多个第二导电层144上。第二非导电层146包括与衬底120的侧壁126、140和第一非导电层138分别基本共面或基本齐平的侧壁148。第二非导电层146包括暴露多个第二导电层144的多个开口150。每个开口150与第二导电层144中的至少一个对准。在一些实施例中，开口150中的至少一个可以与第二导电层144中的多个对准并且暴露第二导电层144中的多个。第一和第二非导电层可以由绝缘材料、介电材料、钝化材料、再钝化材料或一些其他电绝缘材料或电绝缘材料的组合形成。
多个导电结构152在多个接触件116上。多个导电结构152可以是由诸如焊料材料的导电材料形成的多个焊料球。每个导电结构152在第二非导电层146中的对应开口150中。多个导电结构152从多个第二导电层144延伸到裸片102的第一表面106处的多个接触件116。每个导电结构152将对应的第二导电层144耦合到裸片102的对应接触件116。导电结构152将多个第二导电层144电耦合到多个接触件116，使得电信号可以被通信到裸片102且从裸片102通信。这些电信号可以是与裸片102通信的控制信号、数字信号、模拟信号、数据信号或者一些其他类型的信号或信号的组合。裸片102所接收的电信号可以是来自外部控制器的控制信号或者从存储器接收的信号。裸片102输出的电信号可以是待被发送到外部控制器或存储器的数据信号。
开口154延伸穿过集成电路裸片103的第一非导电层138、衬底120和第二非导电层146。开口154还包括由第一非导电层138、衬底120和第二非导电层146形成的侧壁156。开口154具有跨开口154延伸的尺寸d2。尺寸d2大于腔112的尺寸d1。尺寸d2可以是开口154的直径。
开口154延伸穿过集成电路103的中心区域。该中心区域不包括任何有源电路。从侧壁156到集成电路103的距离d5没有有源电路。
导电结构158在第二非导电层146上。导电结构158从第二非导电层146延伸到接触件118。导电结构158被耦合到接触件118和非导电层146。导电结构158包围感测结构114以及穿过集成电路裸片103延伸的开口154。在本实施例中，导电结构158由导电材料(诸如焊料材料)形成，并且可以被称为焊料坝、导电坝、焊料结构、导电结构、边界结构或者围绕开口154和感测部件104形成的一些其他类型的结构。
模塑料160在第二非导电层146上。模塑料160包括与衬底120的侧壁126、140、148、第一非导电层138和第二非导电层146分别基本上共面或基本上齐平的侧壁162。模塑料160的表面164横向于模塑料160的侧壁162。模塑料160的表面164与裸片102的第二表面108基本共面或基本齐平。模塑料160覆盖裸片102的侧壁107并且在裸片102的第一表面106上。模塑料160包括在导电结构158与多个导电结构152之间的部分165。模塑料160的部分165在裸片102的第二非导电层146与第一表面106之间延伸。模塑料160的部分165在导电结构158上和多个导电结构152上。部分165可以被称为模塑料160的底部填充部分。导电结构158阻止模塑料160进入腔166或开口154，使得腔166和开口154将感测部件104暴露于封装件100外部的外部环境。
腔166在从开口154指向导电结构158的方向上延伸并且处于开口154与导电结构158之间。腔166具有在裸片102的第二非导电层146与第一表面106之间延伸的尺寸d3。在该实施例中，导电结构158也具有尺寸d3。腔166具有跨腔166并且在导电结构158之间延伸的尺寸d4。腔166的尺寸d4大于开口154的尺寸d2和感测部件104的尺寸d1。
封装件100具有从非导电层138的暴露表面171延伸至模塑料160的表面164的厚度T1。厚度通常在100μm至400μm的范围内。集成电路103可以是减薄的硅裸片，因为在处理和形成之后，硅晶片的多余部分被去除来形成表面122。
在本实施例中，衬底120、第一非导电层138、第二非导电层146、第一导电层136和第二导电层144形成集成电路裸片103。集成电路裸片103可以是专用集成电路(ASIC)裸片，裸片102被耦合到集成电路裸片103。
图1B是图1A中的封装件100的实施例的底部平面图。开口154具有与衬底120、第一非导电层138和第二非导电层146的中心对准的中心。在一些实施例中，开口154的中心可以偏离衬底120、第一非导电层138和第二非导电层146的中心。
开口154具有圆形形状。在一些其他实施例中，开口154可以具有与圆形不同的形状，诸如正方形、矩形、三角形或一些其他形状或形状的组合。
图1B中的虚线表示裸片102中感测部件104的腔112。开口154将裸片102的感测部件104暴露于封装件100外部的外部环境。例如，如果封装件100被安装在使用封装件100的电子设备内，则开口154将裸片102的感测部件104暴露于感测部件104监视的电子设备的内部环境。例如，当感测部件104是如封装件100的该实施例中的压力传感器时，感测部件104监视电子设备的内部环境内的压力。
腔166具有尺寸d4，尺寸d4大于开口154的尺寸d2，从而允许感测部件104暴露于封装件100外部的外部环境的更大部分，同时保持开口154与腔166相比相对较小，这减少了碎片同时借助开口154到达感测部件104的机会。
图2是沿图3中的线CC-CC截取的封装件200的备选实施例的截面图。封装件200具有与如图1A至图1B所示的封装件100的实施例相似的特征。这些相似的特征由与图1A至图1B中相同的附图标记表示。为了简洁和简单起见，鉴于关于图1A至图1B所讨论的特征，本公开仅讨论图2中的封装件200中存在的差异或新特征。
与图1A至图1B中的封装件100的实施例的集成电路裸片103不同，封装件200的备选实施例中的集成电路裸片202在衬底120的第一表面122上包括环形接触垫204，环形接触垫204与裸片102的环形接触垫118对准并耦合。环形接触垫118，204具有彼此基本相同的形状。
集成电路裸片202的环形接触垫204包括在开口154的第一侧上的第三部分206以及在开口154的第二侧上的第四部分208。开口154的第一侧如图2所示在封装件200的左侧，并且开口154的第二侧如图2所示在封装件200的右侧。环形接触垫204的第三部分206与环形接触垫118的第一部分119对准，并且环形接触垫204的第四部分208与环形接触垫118的第二部分121对准。环形接触垫204被耦合于环形接触垫118的至少一个端部134处。多个电连接128被耦合到第一导电层136。
第二非导电层146中的开口210暴露了集成电路裸片202的环形接触垫204。开口210具有分别与裸片102和集成电路裸片202的环形接触垫118、204基本相同的形状。
导电结构212在开口210中并且从集成电路裸片202的环形接触垫204延伸到裸片102的环形接触垫118。导电结构212包围并密封腔166，腔166与开口154和感测部件104两者流体连通。导电结构212将集成电路裸片202的环形接触垫204耦合到裸片102的环形接触垫118。导电结构212具有分别与裸片102和集成电路裸片202的环形接触垫118、204基本相同的形状。导电结构212具有在开口154的第一侧上的第一部分以及在开口154的第二侧上的第二部分。
模塑料160包括导电结构212与多个导电结构152之间的部分165。模塑料160的部分165在第二非导电层146与裸片102的第一表面106之间延伸。模塑料160的部分165在导电结构212上和多个导电结构152上。部分165可以被称为模塑料160的底部填充部分。当模塑料160形成时，导电结构212阻止模塑料160填充腔166或开口154。导电结构212阻止模塑料160进入腔166或开口154，使得腔166和开口154将感测部件104暴露于封装件200外部的外部环境。
图3是分别如图1A至图1B和图2所示的封装件100、200的实施例的俯视图。线CC-CC是截取图1A、图2和图4中的截面图的线。模塑料160的表面164包围裸片102的第二表面108。
图4涉及沿图3中的线CC-CC截取的封装件300的备选实施例。集成电路302包括半导体衬底304和多个第二层306。半导体衬底304可以是硅衬底、衬底或者一些其他衬底材料或衬底材料的组合。第二层306可以是介电材料、非导电材料、导电材料或一些其他材料或材料的组合。第二层306可以是多个层。电连接128从第一层306的第一表面308延伸到第二层306的第二表面310，并且一些其他电连接129从衬底102的第二表面124延伸到衬底的第二层304的第三表面312。电连接128可以是延伸穿过半导体衬底304和集成电路302的第二层306的硅通孔(TSV)。除了延伸穿过衬底302的多个层之外，硅通孔128具有图1A中描述的电连接128的相同特征。
从第二层306的第二表面124延伸到第三表面312的电连接128延伸到半导体衬底304中的多个掺杂区314a、314b中的一个掺杂区。多个掺杂区314a、314b可以是n+(正)型掺杂区、n-(负)型或一些其他类型的掺杂区。多个掺杂区314包括多个源极区314a和多个漏极区314b。多个掺杂区314a、314b被耦合到第二层306中的多个掺杂区316，多个掺杂区316可以是多个栅极区。
开口154的侧壁256的一部分256a暴露了半导体衬底304并且侧壁256的一部分256b暴露了第二层306，第二层306也可以是多个层。有源部件和无源部件(诸如晶体管、电阻器、电容器和形成集成电路裸片103的电路的其他电路元件)以与以上关于图1A所讨论的类似方式与开口154的侧壁256间隔开。半导体衬底304可以是硅层，而第二层306可以是堆叠在半导体衬底304上的多个介电层。半导体衬底304被侧壁256的部分256a暴露并且第二层256b被侧壁256的部分256b暴露。
通常，常规的半导体器件封装件包括具有开口的盖，盖通过粘合剂而被耦合到衬底来保护和覆盖传感器裸片。盖可以具有约为28-ppm/℃的热膨胀系数(CTE)，传感器裸片可以具有约为2.8-ppm/℃的CTE，粘合剂可以具有约为30-ppm/℃的CTE，并且衬底可以具有约为14-ppm/℃的CTE。如图1A、图2和图4所示，被嵌入在模塑料160中的本公开的传感器裸片102消除了对常规半导体器件封装件的盖和粘合剂的需要。模塑料160可以具有大约10-ppm/℃的CTE。由于本公开的封装件100、200、300中的材料较少，因此去除对盖和粘合剂的要求降低了由于膨胀和收缩的差异而故障的可能性。此外，与裸片的CTE相比，常规半导体器件封装件的盖和衬底具有更高的CTE，这通常会由于膨胀和收缩的差异而导致粘合剂故障。常规半导体封装件中的该故障可能导致盖未对准或者完全从衬底断裂。因此，因为去除了对衬底、盖和将盖耦合到衬底的粘合剂的需求，本公开的封装件100、200、300优于这些常规半导体器件封装件。
通常，常规半导体封装件的盖中的开口与盖所耦合的衬底相对。与常规半导体封装件不同，图1A中的封装件100的开口154在待安装在电子设备内的封装件100的表面处。由于在封装件100的安装表面与封装件100被安装的表面之间存在相对小的空间，这提供了防止碎屑进入开口154的额外保护。另一方面，常规半导体器件封装件的盖中的开口被暴露于电子设备的大部分内部环境，这增加了碎屑进入盖的可能性。为了弥补这一点，与封装件100的集成电路裸片103中的开口154相比，盖中的开口相对较小。因此，与常规半导体器件封装件的盖中的开口相比，在封装件100中以这种方式配置的开口154提供了更大的保护并且提供了向电子设备的内部环境的更大暴露。
通常，如上所述的常规半导体器件封装件的厚度范围为800μm至1500μm。本公开的封装件100、200、300具有范围从100μm到400μm的厚度T1。具有盖的常规半导体器件封装件较厚，因为传感器裸片与盖之间存在间隙空间。因为需要在传感器裸片与盖之间的所有侧面上均存在间隙空间，该间隙空间增加了封装件在x方向、y方向和z方向上的轮廓。通过消除如在本公开的封装件100、200、300中对该间隙空间的需要，封装件100、200、300在x方向、y方向和z方向上具有比常规半导体器件封装件更小的轮廓。因此，封装件100、200、300在轮廓上比常规半导体器件封装件相对更薄且更小。这允许封装件100、200、300在电子设备内占据比常规半导体器件封装件更少的空间。
图5A至图5J涉及形成图1A至图1B中的封装件100的实施例的方法。图1A中讨论的导电结构158保护腔166和开口154免于被模塑料160填充，现在将关于图5A至图5J中的该方法更详细地进行讨论。
晶片500包括第一表面502以及与第一表面502相对的第二表面504。多个垫130在第二表面504处。在该实施例中，多个垫130凹入在晶片500的第二表面504中。晶片500可以由硅材料、半导体材料、非导电材料、衬底材料或一些其他材料或材料的组合制成。
在步骤506中，如图5B所示，多个第一导电层136和非导电层508被形成在晶片500的第二表面504上。
多个第一导电层136中的每个第一导电层136形成在多个垫130中的至少一个对应垫130上。多个第一导电层136可以通过溅射技术、气相沉积技术、化学沉积技术或者一些其他沉积技术或者沉积技术的组合来形成。如果多个第一导电层136利用溅射技术而形成，则光致抗蚀剂层在第二表面上形成并且在导电材料被溅射到光致抗蚀剂层上的点处被图案化。在导电材料被溅射在光致抗蚀剂层上之后，光致抗蚀剂层被去除，从而形成多个第一导电层136。在一些实施例中，导电材料可以在没有光致抗蚀剂层的情况下，被直接溅射到第二表面上，并且然后导电材料可以被蚀刻或图案化来形成多个第一导电层136。
非导电层508通过诸如溅射、气相沉积、化学沉积的沉积技术或者一些其他沉积技术而形成在晶片500的第二表面504上。如果非导电层508利用溅射技术而形成，则非导电层508利用光致抗蚀剂层以与上述形成多个第一导电层136相同的方式形成。然而，当光致抗蚀剂层被去除时，多个开口510在晶片500的第二表面504上的非导电层508中形成并且与多个第一导电层136对准，并且多个开口142在非导电层中形成，从而暴露晶片500的第二表面504的各部分。备选地，非导电层508可以在不使用光致抗蚀剂层，并且相反通过蚀刻技术、研磨技术或一些其他去除技术利用非导电层508进行图案化的情况下，在晶片500的第二表面504上形成，从而在非导电层508中形成多个开口142、510。多个开口142暴露了多个第一导电层136。
在其中第一导电层136和非导电层508形成在晶片500的第二表面504上的步骤506之后，在步骤510中，晶片500利用倒装芯片技术进行倒装，并且非导电层508被耦合到可以在图5C中看到的支撑件514。晶片500利用倒装芯片技术进行倒装，并且然后被放置在支撑件514的表面516上的粘合剂516上。支撑件514可以是虚拟晶片、硅衬底、支撑衬底、聚酰亚胺胶带或一些其他支撑材料或支撑材料的组合。
粘合剂516是非导电层508随后可以被去除的临时粘合剂。例如，粘合剂516可以是裸片附接膜(DAF)粘合剂、胶水粘合剂、可热分解粘合剂、可水分解粘合剂、可化学分解粘合剂、可空气分解粘合剂、或者非导电层508和晶片500可以被去除的一些其他临时或可分解粘合剂。
在非导电层508被耦合到支撑件514的步骤510之后，在步骤518中，如图5D所示，从第一表面502延伸到第二表面504的多个开口154和多个电连接128在晶片500中形成。
通过在晶片500的第一表面502中钻孔并且利用导电材料填充孔而形成多个电连接128的多个通孔132，多个电连接128在晶片500中形成。通孔132具有与晶片500的第一表面502基本共面或齐平的端部134。
多个开口154被形成为延伸穿过晶片500。每个开口154在非导电层508中存在第一开口510的位置处延伸穿过晶片500。多个开口154可以通过研磨技术、锯切技术、钻孔技术、蚀刻技术或一些其他去除技术来形成。如果多个开口154利用蚀刻技术形成，则光致抗蚀剂层在晶片的第一表面502上形成，光致抗蚀剂层然后被图案化来暴露晶片500中与非导电材料的第一开口510对准的部分，并且然后晶片500被暴露于蚀刻剂，以去除晶片500与第一开口510对准的部分。备选地，如果多个开口154利用钻孔技术而形成，则钻孔穿过晶片与非导电层508中的第一开口510对准的部分。开口154被形成为在晶片非有源且不包括任何电或有源部件的位置处延伸穿过晶片500。换言之，开口154被形成为穿过晶片500中的非有源部分。这些非有源部分可以被称为无源区、非有源区、虚拟部分、虚拟区或一些其他类型的区域、面积或者不包括电部件或连接的部分。
在形成多个开口154的步骤518之后，在步骤522中，如图5E所示，多个第二导电层144和非导电层524在晶片500的第一表面502上形成。在晶片500的第一表面502上形成的第二导电层144以与晶片500的第二表面504上的第一导电层136相同的方式形成。在第一表面502上形成的非导电层524以与晶片500的第二表面504上的非导电层508相同的方式形成。然而，在形成导电层144和非导电层524时，开口154被填充有光致抗蚀剂层，光致抗蚀剂层然后在形成第二导电层144和非导电层524两者时被去除。多个开口150在非导电层524中，暴露多个第二导电层144。开口150中的每个开口暴露多个第二导电层144中的至少一个第二导电层。
在多个第二导电层144和非导电层524在晶片500的第一表面502上形成的步骤522之后，在步骤528中，如图5F所示，多个第一导电部分530在多个裸片102的多个接触件116上形成并且第二导电部分532在裸片102的环形接触垫118上形成。多个第一导电部530被用于形成图1A中的多个导电结构152，而第二导电部分532被用于形成导电结构158。多个第一导电部分530可以通过使用模板和导电材料来形成。模板被放置在裸片102上，并且然后导电材料在模板上形成为填充模板中的开口。在模板的开口中形成导电材料之后，模板被去除，留下导电材料，导电材料然后回流来形成多个第一导电部分530和第二导电部分532。备选地，代替模板，光致抗蚀剂层可以被形成并被图案化，在光致抗蚀剂层上形成导电材料来填充与环形接触垫118和多个接触件116对准的开口。导电材料可以是焊料材料。
在形成多个第一导电部分530和第二导电部分532的步骤528之后，在步骤534中，如图5G所示，多个裸片102被放置在晶片500上。焊膏被施加到多个接触件116，并且然后第一多个导电部分530通过使用拾放机而被耦合到多个接触件144上的焊膏。多个第一导电部分530与第二导电部分532回流并且导电结构152、158被形成。
在导电结构152、158被形成并且多个裸片102被放置在晶片500上的步骤534之后，在步骤536中，如图5H所示，模塑料层538被形成为包围多个裸片102。模塑料层538可以通过注射技术、压缩技术或一些其他模塑料层形成技术来形成。然而，当模塑料层536正在形成时，导电结构158阻止模塑料层538到达或进入腔166或开口154。这也阻止了模塑料层538覆盖裸片102的感测部件104。这允许感测部件104被暴露于完成的封装件100的外部环境。这也允许腔166比开口154更宽。腔166比开口154更宽增加了感测部件104的灵敏度，因为感测部件可以被暴露于完成的封装件100的更大量的外部环境。模塑料层538被形成为使得模塑料的表面539与裸片102的表面108基本共面或齐平。
在其中形成模塑料层536的步骤536之后，在步骤538中，如图5I所示，如上所述的各种堆叠层和部件通过分割工具540而被分割为完整的封装件100。分割工具540可以是锯、切割工具、研磨工具、激光切割工具或者一些其他分割工具或分割设备。
在各种堆叠层和部件通过分割工具540被分割的步骤538之后，完成的封装件100从粘合剂516和支撑件520去除。完成的封装件100可以通过分解粘合剂并且通过拾放机将粘合剂去除来移除，或者仅利用拾放机将粘合剂去除来移除。
图5J是由图5A至图5I所示方法的实施例形成的完整封装件100。
图6涉及形成完整封装件100的备选方法的备选步骤542。步骤542替换图5B中的步骤506。在步骤542中，非导电层508在晶片500的第二表面上形成，以覆盖整个第二表面504。非导电层508未被图案化，而是在图5D中的步骤518中形成开口时被去除。
图7示出了在另一备选步骤544中，在晶片500的第一表面502上形成的非导电层524可以在形成开口154的步骤518之前形成在第一表面502上。然后非导电层524在步骤518中形成开口154时被去除。步骤544将发生在图5D中形成开口154的步骤518之前。
与形成常规半导体器件封装件的常规方法相比，本文描述的方法可以提供许多优点。例如，将传感器裸片直接耦合到衬底(例如，ASIC、集成电路或具有有源部件的其他器件等)并且利用模塑料包封传感器裸片，消除了对常规半导体器件封装件的盖和粘合剂的要求。这导致本公开的封装件100、200、300与利用盖的常规半导体器件封装件相比，相对更薄且轮廓相对更小。
本公开的本文中描述的方法的另一优点是与形成常规半导体器件封装件的常规方法相比，增加了容许公差。例如，在本公开的封装件100、200、300中不需要键合线，而键合线在常规半导体器件封装件中可以将传感器裸片耦合到ASIC裸片，这增加了常规半导体器件封装件的整体厚度。附加地，由于必须使用高精度机器来形成键合线连接，因此键合线的形成相对昂贵。同样，在常规半导体器件封装件中，必须使用拾放机将盖耦合到ASIC裸片。拾放机也是高精度机器，但是，由于封装件100、200、300由模塑料保护，而不是由常规半导体器件封装件中的盖来保护，因此不需要这种额外的拾放步骤。此外，即使模塑料稍微脱落，本公开的封装件100、200、300也可能仍然可用，而如果常规半导体器件封装件的盖脱落，则常规半导体器件封装件可能无法使用。因此，相对于形成常规半导体器件封装件的方法，本公开的可用封装件100、200、300的产量增加。
上述各种实施例可以被组合来提供进一步的实施例。在本说明书中提及和/或在申请数据表中列出的所有美国专利、美国专利申请公开、美国专利申请、外国专利、外国专利申请和非专利出版物均通过引用整体并入本文。如果需要采用各种专利、申请和出版物的概念来提供另外的实施例，则实施例的各方面可以被修改。
根据以上详细描述，可以对实施例进行这些和其他改变。一般而言，在所附权利要求中，所使用的术语不应被解释为将权利要求限于说明书和权利要求中公开的特定实施例，而应被解释为包括这样的权利要求所要求保护的所有可能的实施例以及其等同物的全部范围。因此，权利要求不受本公开的限制。

Claims (16)

1.一种封装器件，其特征在于，包括：
第一裸片，包括第一表面、与所述第一表面相对的第二表面、在所述第一表面与所述第二表面之间延伸的侧壁、以及从所述第一表面到所述第二表面延伸穿过所述第一裸片的开口，所述开口延伸穿过所述第一裸片的中心部分并且包括至少一个侧壁；
空间，从所述开口的所述侧壁向外延伸朝向所述第一裸片的所述侧壁；
第二裸片，在所述第一裸片上，所述第二裸片包括第三表面、与所述第三表面相对的第四表面、以及在所述第三表面处与所述第一裸片中的所述开口对准的感测部件；以及
模塑料，在所述第二裸片的所述第三表面上并且在所述第一裸片与所述第二裸片之间，所述模塑料在所述第一裸片的所述侧壁上。
2.根据权利要求1所述的器件，其特征在于，还包括在所述第二裸片的所述第三表面上的导电结构，所述导电结构包围所述感测部件和所述开口。
3.根据权利要求2所述的器件，其特征在于，其中所述模塑料在所述导电结构的表面上，所述导电结构的所述表面在所述第一裸片的所述第一表面与所述第二裸片的所述第三表面之间。
4.根据权利要求1所述的器件，其特征在于，其中所述第二裸片还包括在所述第二裸片的所述第三表面上的接触件，所述接触件包围所述感测部件。
5.根据权利要求4所述的器件，其特征在于，还包括在所述第三表面上被耦合到所述接触件的导电结构，所述导电结构包围所述第一裸片的所述开口并且在所述第二裸片的所述第三表面与所述第一表面之间。
6.根据权利要求5所述的器件，其特征在于，其中所述第一裸片包括在所述第一表面上包围所述开口的接触件，所述第一表面上的所述接触件与所述第二裸片的所述第三表面上的所述接触件对准，并且所述导电结构被耦合到所述第一裸片的所述第一表面上的所述接触件。
7.根据权利要求6所述的器件，其特征在于，其中所述第一裸片的所述第一表面上的所述接触件被耦合到电连接，所述电连接延伸穿过所述第一裸片到所述第一裸片的所述第二表面。
8.根据权利要求1所述的器件，其特征在于，其中所述第一裸片还包括在所述第一表面上的接触件，所述第二裸片还包括在所述第三表面上的接触件，并且焊料球被耦合到所述第一表面上的所述接触件和所述第二表面上的所述接触件。
9.根据权利要求8所述的器件，其特征在于，还包括被耦合到所述第二裸片的所述第三表面上的所述接触件的导电结构，所述接触件和所述导电结构包围所述第一裸片的所述开口和所述第二裸片的所述感测部件，所述导电结构在所述第二裸片的所述第三表面与所述第一裸片的所述第一表面之间。
10.根据权利要求1所述的器件，其特征在于，其中所述开口在所述第一裸片的所述侧壁中的第一侧壁与第二侧壁之间具有第一尺寸，所述第二侧壁与所述第一侧壁相对，传感器部件在所述第二裸片的第三侧壁与第四侧壁之间具有第二尺寸，所述第四侧壁与所述第三侧壁相对，并且所述第一尺寸大于所述第二尺寸。
11.一种封装器件，其特征在于，包括：
第一裸片，包括延伸穿过所述第一裸片的中心部分的开口，所述第一裸片还包括：
第一表面；
第二表面，与所述第一表面相对；以及
第一多个接触件，在所述第一表面上；
第二裸片，在所述第一裸片上，所述第二裸片包括与所述第一裸片中的所述开口对准的感测部件，所述第二裸片还包括：
第三表面；
第四表面，与所述第三表面相对；以及
第二多个接触件，在所述第三表面上；
多个焊料球，将所述第一多个接触件耦合到所述第二多个接触件；以及
焊料结构，在所述第一裸片与所述第二裸片之间，并且所述焊料结构在所述第一裸片的所述开口与所述多个焊料球之间。
12.根据权利要求11所述的器件，其特征在于，其中所述感测部件是压力传感器，所述压力传感器包括与所述第二裸片的所述第三表面间隔开的表面。
13.根据权利要求11所述的器件，其特征在于，还包括在所述第一表面与所述第三表面之间延伸并且在所述焊料结构与所述开口之间延伸的空间，所述空间包围所述开口和所述感测部件，并且所述空间与所述开口流体连通。
14.根据权利要求11所述的器件，其特征在于，其中：
所述开口具有跨所述开口延伸的第一尺寸；
所述感测部件具有跨所述感测部件延伸的第二尺寸；
空间具有跨所述空间并且在所述焊料结构之间延伸的第三尺寸；
所述第一尺寸大于所述第二尺寸；并且
所述第三尺寸大于所述第一尺寸和所述第二尺寸。
15.根据权利要求11所述的器件，其特征在于，其中所述第一裸片包括在所述第一裸片的所述中心部分处的非有源区，所述开口具有跨所述开口延伸的第一尺寸，所述非有源区具有跨所述非有源区延伸的第二尺寸，所述第二尺寸大于所述第一尺寸。
16.根据权利要求11所述的器件，其特征在于，其中所述感测部件是可移动电极。
CN202121378562.1U 2020-06-22 2021-06-21 具有传感器的晶片级芯片尺寸封装器件 Active CN215869349U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063042247P 2020-06-22 2020-06-22
US63/042,247 2020-06-22
US17/344,576 US20210395077A1 (en) 2020-06-22 2021-06-10 Wafer level chip scale packaging with sensor
US17/344,576 2021-06-10

Publications (1)

Publication Number Publication Date
CN215869349U true CN215869349U (zh) 2022-02-18

Family

ID=79023087

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202121378562.1U Active CN215869349U (zh) 2020-06-22 2021-06-21 具有传感器的晶片级芯片尺寸封装器件
CN202110686024.7A Pending CN113903711A (zh) 2020-06-22 2021-06-21 具有传感器的晶片级芯片尺寸封装件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110686024.7A Pending CN113903711A (zh) 2020-06-22 2021-06-21 具有传感器的晶片级芯片尺寸封装件

Country Status (2)

Country Link
US (1) US20210395077A1 (zh)
CN (2) CN215869349U (zh)

Also Published As

Publication number Publication date
US20210395077A1 (en) 2021-12-23
CN113903711A (zh) 2022-01-07

Similar Documents

Publication Publication Date Title
CN107689359B (zh) 包括具有嵌入芯片的再布线层的半导体封装件
JP5255246B2 (ja) チップスケールパッケージ、ｃｍｏｓイメージスケールパッケージおよびｃｍｏｓイメージスケールパッケージの製造方法
US6313529B1 (en) Bump bonding and sealing a semiconductor device with solder
TWI511253B (zh) 晶片封裝體
US20110209908A1 (en) Conductor package structure and method of the same
JP2001024024A (ja) 半導体パッケージ及びその製造方法
US20190252211A1 (en) Semconductor device package and method of fabricating the same
KR101059629B1 (ko) 반도체 패키지 제조방법
US8785297B2 (en) Method for encapsulating electronic components on a wafer
CN113921477A (zh) 包括底部填料的半导体封装件
KR101494814B1 (ko) 팬 아웃 반도체 패키지 및 그 제조 방법
KR100826393B1 (ko) 전도성 패턴을 갖는 실링 라인으로 구비된 웨이퍼 레벨디바이스 패키지 및 그 패키징 방법
US11848318B2 (en) Package structure and manufacturing method thereof
CN110071048B (zh) 半导体封装以及制造该半导体封装的方法
US11795053B2 (en) Sensor devices with gas-permeable cover and associated production methods
US20190043797A1 (en) Cavity wall structure for semiconductor packaging
KR20200026344A (ko) 반도체 패키지
US10580742B2 (en) Wafer level fan-out package and method of manufacturing the same
US20110031607A1 (en) Conductor package structure and method of the same
CN215869349U (zh) 具有传感器的晶片级芯片尺寸封装器件
US10989571B2 (en) Sensor package
US20220344175A1 (en) Flip chip package unit and associated packaging method
US20110031594A1 (en) Conductor package structure and method of the same
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
KR101142336B1 (ko) 반도체 칩 및 이를 이용한 스택 패키지

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant