CN103196595A - 传感器装置及形成其的方法、测量器件和芯片封装 - Google Patents

传感器装置及形成其的方法、测量器件和芯片封装 Download PDF

Info

Publication number
CN103196595A
CN103196595A CN2013100072842A CN201310007284A CN103196595A CN 103196595 A CN103196595 A CN 103196595A CN 2013100072842 A CN2013100072842 A CN 2013100072842A CN 201310007284 A CN201310007284 A CN 201310007284A CN 103196595 A CN103196595 A CN 103196595A
Authority
CN
China
Prior art keywords
chip
district
sensor device
encapsulating structure
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100072842A
Other languages
English (en)
Other versions
CN103196595B (zh
Inventor
K.埃利安
H.托伊斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103196595A publication Critical patent/CN103196595A/zh
Application granted granted Critical
Publication of CN103196595B publication Critical patent/CN103196595B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/18—Measuring force or stress, in general using properties of piezo-resistive materials, i.e. materials of which the ohmic resistance varies according to changes in magnitude or direction of force applied to the material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D11/00—Component parts of measuring arrangements not specially adapted for a specific variable
    • G01D11/24—Housings ; Casings for instruments
    • G01D11/245—Housings for sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及传感器装置及形成其的方法、测量器件和芯片封装，其中所述传感器装置包括：芯片，其包括被配置成检测所述芯片的弯曲的传感器电路；以及封装结构，其被配置成保护所述芯片；其中，所述封装结构包括第一区和第二区，并且其中，所述封装结构被配置为使得它在所述第一区中比在所述第二区中更容易变形。

Description

传感器装置及形成其的方法、测量器件和芯片封装
技术领域
各种实施例一般地涉及传感器装置、测量电路、芯片封装以及用于形成传感器装置的方法。
背景技术
可以出于各种目的对机械张力和载荷进行测量。例如，可以进行测量以确定诸如在工程和建筑中使用的材料之类的材料中的疲劳。用于检查和确定材料的载荷的现有方法可能是基于检测对该材料的结构改变。这样的方法可能涉及消耗或者破坏材料。可以测量机械张力和载荷以检测例如在操纵杆中或者在设备的操作零件中有意施加的应力。可以在操作零件(例如操纵杆)中检测扭矩、转矩或弯曲。
发明内容
各种实施例提供了传感器装置，该传感器装置包括：芯片，其包括被配置成检测该芯片的弯曲的传感器电路；以及封装结构，其被配置成保护该芯片；其中，该封装结构包括第一区和第二区，并且其中，该封装结构被配置为使得它在第一区中比在第二区中更容易变形。
附图说明
在图中，相同的附图标记遍及不同的视图一般指的是相同的部分。图未必按比例绘制，而是重点一般被放在对本发明的原理进行说明上。在以下描述中，参考以下图对本发明的各种实施例进行描述，在附图中：
图1A示出了根据实施例的包括感测单元的芯片；
图1B示出了被附着到芯片封装的芯片；
图2A和2B示出了根据实施例的应力敏感测量电路，以及电应力测量；
图3示出了用于形成根据实施例的传感器装置的方法；
图4示出了根据实施例的传感器装置；
图5示出了根据实施例的传感器装置；
图6示出了根据实施例的传感器装置；
图7示出了根据实施例的传感器装置；
图8示出了根据实施例的传感器装置；
图9示出了根据实施例的传感器装置；
图10示出了根据实施例的传感器装置；
图11示出了根据实施例的传感器装置；
图12示出了根据实施例的传感器装置；
图13示出了根据实施例的传感器装置。
具体实施方式
以下具体描述涉及附图，附图通过图示的方式示出了其中可以实现本发明的特定细节和实施例。
词语“示例性的”在本文中被用来意指“充当示例、实例或图示”。在本文中被描述为“示例性的”任何实施例或设计未必被解释为优选的或优于其他的实施例或设计。
本文用来描述在面或表面“之上”形成特征(例如，层)的词语“在...之上”可以被用来意指该特征例如该层可以被“直接地”形成在所意指的面或表面上，例如与所意指的面或表面直接接触。本文用来描述在面或表面“之上”形成特征(例如，层)的词语“在...之上”可以被用来意指该特征例如层可以被“间接地”形成在所意指的面或表面上，其中一个或多个附加的层被布置在所意指的面或表面与所形成的层之间。
各种实施例提供了半导体芯片，例如具有压阻沟道的互补金属氧化物半导体(CMOS)芯片，其可以对机械应力做出响应。
应力敏感性测量可以由芯片，例如借助于金属氧化物半导体场效应晶体管(MOSFET)电流镜像电路单元来执行。
图1A示出了包括多个感测单元104的芯片102。芯片102可以包括6×10个感测单元阵列104、104b、104c等。应注意的是，可以根据各种实施例在单元阵列中提供任何其他数量的单元。此外，感测单元不必然需要被(但是可以被)布置在行和列中，而是还可以被任意地例如根据之字形图案或者根据任何其他规则的或不规则的图案布置在阵列内。根据图1A的芯片102可以具有2.93 mm×1.81 mm的尺寸。高频HF探测器的测试针可以被用来检测施加到芯片102的感测单元104的应力。可以对机械张力和载荷进行测量的应力测试芯片102通常可以被粘合到芯片封装106，例如双小外形扁平DSOF封装，如图1B中所示出的那样。
每个感测单元104可以包括具有若干晶体管取向的应力灵敏电流镜像测量单元208，如图2A中所示出的那样。图2A的测量单元208被以50倍放大率示出。可以支持诸如图2B的图220中所示出的电应力测量，其中，通过在x轴方向上(通常在第一方向上)的应力的差和在y轴方向上(通常在第二方向上，其可以不同于第一方向，其可以例如与第一方向垂直)的应力的差来获得xx-yy张力的增量（delta）改变(例如σxx-σyy)。
各种实施例提供了传感器装置，其可以被用来测量施加到传感器装置的旋转，例如转矩。
各种实施例提供了用于传感器芯片的封装，其允许受限定的机械载荷被施加到芯片。传感器芯片器件可以检测环境(例如，其中可以安装该器件的模具材料)的机械应力。
各种实施例提供了用于保护应力测量电路的壳体，其中，到芯片上的机械应力传递可以通过组装在有源芯片表面上的壳体的选择(例如壳体基底几何形状，例如壳体基底材料)来加以限定。
图3示出了用于形成根据实施例的传感器装置的方法300。该方法可以包括形成用于保护芯片的、包括第一区和第二区的封装结构，该芯片包括用于检测该芯片的弯曲的传感器电路；其中，该封装结构包括第一区和第二区，其中，第一区比第二区更容易变形(在310中)。
图4示出了根据实施例的传感器装置400。传感器装置400可以包括芯片402，所述芯片402包括被配置成检测芯片402的弯曲的传感器电路404。传感器装置400可以包括被配置成保护芯片402的封装结构406；其中，封装结构406可以包括第一区412和第二区414，并且其中，封装结构406可以被配置为使得它在第一区412中比在第二区414中更容易变形。
根据各种实施例，第一区412可以被布置为与芯片402邻近。
根据各种实施例，第一区412可以被配置成至少部分地围绕传感器电路404的至少一部分。
根据各种实施例，第一区412可以被机械地耦合到传感器电路412。
根据各种实施例，第一区412可以被配置为使得它比第二区414更容易随着芯片402的弯曲而变形。
根据各种实施例，芯片402可以包括来自以下一组传感器中的至少一个，该组包括：温度传感器、湿度传感器、化学传感器、生化传感器、应力传感器等等。
根据各种实施例，芯片402可以包括来自以下一组材料中的至少一个，该组包括：硅；锗；聚合物；有机聚合物；有机半导体；导电聚合物，例如聚乙炔、聚吡咯、聚酰亚胺、聚苯胺；塑料；化合物半导体；二元半导体，例如III-V半导体(例如GaAs、GaSb、GaP、GaN、InP、InAs、InSb)、II-VI半导体(例如ZnO、ZnS、ZnSe、ZnTe、CdS、CdSe、CdTe)；或三元半导体，例如AlGaAs、AlGaN。
根据各种实施例，芯片402可以包括多个芯片402A、402B(未示出)的堆叠。
根据各种实施例，芯片402可以包括范围从约5 μm到约1mm（例如约50 μm到约500 μm，例如约180 μm到约220 μm）的厚度。
根据各种实施例，封装结构406可以包括来自以下一组材料中的至少一个，该组包括：填充的或未填充的环氧树脂、预浸渍的合成纤维、层压板、模具材料、热固性材料、热塑性材料。
图5示出了根据实施例的传感器装置500。
传感器装置500可以包括芯片402，所述芯片402可以包括被配置成检测芯片402的弯曲的传感器电路404。传感器电路404可以包括诸如应力敏感性测量电路之类的测量电路，例如电流镜像应力敏感性电路，诸如根据图2A和图2B所描述的电流镜像应力敏感性电路。传感器装置500可以包括被配置成保护芯片402的封装结构506。封装结构506可以包括被配置成使芯片402电绝缘并且在物理上保护芯片402的材料。封装结构506可以包括绝缘材料，例如电绝缘材料。封装结构506可以包括来自以下一组材料中的至少一个，该组包括：填充的或未填充的环氧树脂、预浸渍的合成纤维、层压板、模具材料、热固性材料、热塑性材料。封装结构506可以被配置成在芯片402的一个或多个面上围绕芯片402，例如封装结构506可以被形成在芯片402之上，例如封装结构506可以被直接地形成在芯片402上。
封装结构506可以包括第一区512和第二区514。此外，封装结构506可以被配置为使得它在第一区512中比在第二区514中更容易变形。更容易变形可以被理解为意指：响应于预定载荷，第一区512可以比第二区514表现更大的应变，即更大的变形。
第一区512可以比第二区514更薄。例如，第一区512可以包括范围从约30 μm到约3 mm（例如约50 μm到约500 μm，例如约70 μm到约250 μm）的厚度。厚度可以被作为从第一区512的表面(例如与芯片402接触的第一区512的表面)到第一区512的相反表面的第一区512的材料的高度来测量。第二区514可以包括范围从约50 μm到约3 mm（例如约70 μm到约800 μm，例如约90 μm到约300 μm）的厚度。第一区512可以包括与第二区514不同的材料，其中，第一区512可以被配置成比第二区514表现出相对于它的原始长度的更大应变，即更大的变形。
第一区512可以被布置为与芯片402邻近，例如第一区512可以被配置成在芯片402的一个或多个面上围绕芯片402，例如第一区512可以被形成在芯片402之上，例如第一区512可以被直接地形成在芯片402上。第一区512可以被形成在传感器电路404之上。
第二区514可以被布置为与第一区512邻近。第二区514可以被配置成在芯片402的一个或多个面上围绕芯片402，例如第二区514可以被形成在芯片402之上，例如第二区514可以被直接地形成在芯片402上。可替换地，第二区514可以被布置为与第一区512邻近。第二区514可以被配置成在芯片402的一个或多个面上围绕芯片402。第二区可以通过与芯片402物理耦合而被机械地耦合到传感器电路404。
第一区512可以被配置成至少部分地围绕传感器电路404的至少一部分。第一区512可以被机械地耦合到传感器电路404。第一区512可以通过与芯片402物理耦合而被机械地耦合到传感器电路404。第一区512可以被配置为使得它比第二区514更容易随着芯片402的弯曲而变形。封装结构506（例如封装结构506的第一区512）可以被配置成展示对施加到封装结构506（例如到封装结构506的第一区512）的载荷的变形响应。封装结构506（例如封装结构506的第一区512）可以经由芯片402而被耦合到传感器电路404。传感器电路404可以被配置成通过芯片402中的变形来检测封装结构506(例如封装结构506的第一区512)的变形响应。
芯片402可以被隔离，例如通过封装结构506与外部环境完全地隔离。换句话说，封装结构506可以完全地围绕芯片402。换句话说，封装结构506可以完全地密封芯片402。换句话说，除了通过封装结构506之外，芯片402还可以与外力(例如所施加的载荷)隔离。换句话说，除了通过封装结构506之外，芯片402还可以完全与外力(例如所施加的载荷)隔离。
因此，可以特别地针对它们的机械属性来调整机械应力传感器封装的材料（例如用于密封的材料，例如模具材料516)以允许该封装的预定弯曲。
各种实施例提供了芯片封装材料，例如封装结构506，其中，芯片封装材料可以具有弹性属性，例如封装结构可以针对所施加的力展示可逆弹性性能。
封装结构506（例如封装结构506的第一区512）可以被配置为使得封装结构506的弯曲可以不超过芯片402的弹性限度，例如其中达到传感器芯片的不可逆弯曲的点、或芯片402的断裂点，例如其中传感器芯片断裂的点。因此，封装结构506还可以用来保护传感器芯片402。结果，比当前的传感器芯片中更薄的芯片402，因为可以依靠封装结构506来防止传感器芯片被损坏。
芯片402可以包括半导体管芯。芯片402可以包括应力传感器。芯片402可以包括来自以下一组传感器中的至少一个，该组包括：温度传感器、湿度传感器、化学传感器、生化传感器、应力传感器。芯片402可以包括来自以下一组材料中的至少一个，该组包括：硅、聚合物、塑料、化合物半导体、III-V半导体、II-VI半导体。芯片402可以包括多个芯片402A、402B(未示出)的堆叠。芯片402可以具有范围从约5 μm到约1 mm（例如约50 μm到约500 μm，例如约180 μm到约220 μm）的厚度。芯片402可以是柔性芯片，例如可弯曲的芯片。芯片502可以包括压力传感器，例如空气压力传感器，例如用于气袋的传感器。
力（例如所施加的载荷，例如弯曲力，例如旋转力）可以被施加到封装结构506。力可以例如经由封装结构506被间接地施加到芯片402。换句话说，施加到芯片402例如以使芯片402变形的外力可以通过封装结构506（例如通过封装结构506的第一区512）而施加到芯片402。
封装结构506可以响应于所施加的载荷而变形。第一区512可以比第二区514更容易变形，因此，与第二区514相比，更大量的应变可以被从第一区512传递到芯片402。
芯片402可以对第一区512的变形比对第二区514的变形做出更多响应。因此，相比于第二区514，芯片402中的变形更大地受到第一区512的影响。此外，第一区512可以比第二区514更接近于芯片402，因此，第一区512可以被配置成比第二区514更多地影响芯片402的变形。第一区512与第二区514之间的影响方面的差异可能进一步地归因于材料的选择，例如弹性、厚度，如上文所讨论的那样。可以和第一区512的几何属性相关地来修改封装结构506的第一区512的变形响应。可以和第一区512的化学属性(例如化学成分)相关地来修改封装结构506的第一区512的变形响应。可以和第一区512的物理属性(例如弹性)相关地来修改封装结构506的第一区512的变形响应。
在图5中，芯片载体516可以被配置成承载芯片402。芯片载体516可以包括引线框。芯片402可以例如经由有粘性的胶水(例如有粘性的浆糊)而粘附在芯片载体516之上。芯片402可以被直接地粘附在芯片载体516上。芯片载体516可以包括第一芯片载体区518和第二芯片载体区522。芯片载体516可以被配置为使得它在第一芯片载体区518中比在第二芯片载体区522中更容易变形。第一芯片载体区518可以被布置为与芯片402邻近。第一芯片载体区518可以被配置为使得它例如响应于所施加的力比第二芯片载体区522更容易随着芯片402的弯曲而变形。第一区512可以被布置为与第一芯片载体区518邻近。例如，芯片402可以经由有粘性的胶水(例如有粘性的浆糊)而被粘附在芯片载体区518之上。第一区512可以被布置在芯片402的顶面之上，并且芯片载体516可以被配置成从芯片402的底面承载芯片402。可替换地，第一区512可以被布置在芯片402的底面之上，并且芯片载体516可以被配置成从芯片402的顶面承载芯片402。
芯片载体516可以使芯片402的底面与外部环境隔离。因此，芯片402可以被通过芯片载体516和封装结构506与外部环境隔离，例如完全隔离。
第一芯片载体区518可以比第二芯片载体区522更接近于芯片402。因此，第一芯片载体区518可以被配置成比第二芯片载体区522更多地影响芯片402的变形。因此，相比于第二芯片载体区522，芯片402中的变形可能更大地受到第一芯片载体区518的影响。
第一芯片载体区518可以具有范围从约2 μm到约5 mm（例如约5 μm到约2 mm，例如约20 μm到约500 μm）的厚度。
第二芯片载体区522可以具有范围从约5 μm到约8 mm（例如约20 μm到约2 mm，例如约30 μm到约500 μm）的厚度。
如本文中所使用的那样，术语芯片的“顶面”或“正面”可以被理解为指的是芯片的该面：其中形成了芯片的有源部件。术语“顶面”或“正面”在下文中被可互换地使用。术语“底面”或“背面”在下文中被可互换地使用。关于传感器芯片402，芯片的正面可以指的是其中可以形成测量传感器电路404的那面。接合线可以被附着到芯片402的正面。接合线可以被附着到特定的接触垫、电触点，或者可替换地，可以被附着到可以覆盖芯片402的正面的大部分的金属化的较大部分。
术语芯片的“底面”或“背面”可以被理解为指的是芯片的与“正面”或“顶面”相反的面，例如“底面”或“背面”可以面向与由芯片“正面”或“顶面”所面向的方向相反的方向。
形成在芯片402的正面之上的一个或多个电触点可以经由导电线524电连接到芯片载体516。
可能是比第二区514更容易可弯曲的第一区512可以被布置为比第二区514更接近于芯片402。
可能是比第二芯片载体区522更容易可弯曲的第一芯片载体区518可以被布置为比第二芯片载体区522更接近于芯片402。
可能是更容易可弯曲的区的第一区512和第一芯片载体区518（例如第一区512）可能是比第二区514更容易可弯曲的，而第一芯片载体区518可能是比第二芯片载体区522更容易可弯曲的，可以被布置为比第二区514和第二芯片载体区522更接近于芯片402。换句话说，第一区512可以被配置成比第二区514更多地影响芯片402的变形。换句话说，第一芯片载体区518可以被配置成比第二芯片载体区522更多地影响芯片402的变形。
芯片载体516可以包括来自以下一组材料中的至少一个，该组包括：带、柔性带、挠性带、聚合物、塑料、聚合树脂、金属、铜、导电材料、导热材料。芯片载体516可以包括印刷电路板。
芯片402可以被安装到印刷电路板(例如，芯片载体516)上，其中，印刷电路板可以被配置成随着芯片的弯曲而弯曲。
芯片载体516可以在引线框内包括一个或多个弱化区，例如第一区512，其中，与其他区(例如第二区514)相比，弱化区可能响应于所施加的力易受更容易的弯曲的影响。
各种实施例因此提供了形成在变薄的引线框之上的变薄的(少于100 μm厚)应力测试芯片。
第一区512可以被进一步布置在第一芯片载体区518的一面之上，例如第一区512可以被配置成覆盖在至少一面之上的第一芯片载体区518，例如第一区512可以被配置成围绕在承载芯片402的芯片载体516的第一芯片载体面526之上的第一芯片载体区518，例如第一区512可以被配置成围绕与承载芯片402的芯片载体516的面相反的第二芯片载体面526之上的第一芯片载体区518。第二芯片载体面528可以面向与第一芯片载体面526相反的方向。
第二区514可以被进一步布置在第一芯片载体区518的一面之上，例如第二区514可以被配置成围绕至少一面之上的第一芯片载体区518，例如第二区514可以被配置成覆盖在承载芯片402的第一芯片载体面526之上的第一芯片载体区518，例如第一区512可以被配置成围绕在承载芯片402的第二芯片载体面528之上的第一芯片载体区518。
第二区514可以被进一步布置在第二芯片载体区522 的一面之上，例如，第二区514可以被配置成围绕至少一面之上的第二芯片载体区522。
传感器装置500可以包括测量器件500。测量器件500可以包括：芯片402，其包括用于测量芯片402的变形的测量电路404；隔离材料506，其被配置成至少部分地围绕芯片402并且接收用于使芯片402变形的所施加的载荷，隔离材料506包括第一隔离区512和第二隔离区514；其中，第一隔离区512可以被配置成与第二隔离区514相比对所施加的载荷具有不同的变形响应，并且其中，第一隔离区512可以被配置成比第二隔离区514更多地影响芯片402的变形。
封装结构506可以是芯片封装506，其可以包括被配置成接收用于使芯片402 变形的所施加的载荷的隔离材料506，芯片402包括用于测量芯片402的变形的测量电路404；其中，隔离材料506可以被配置成至少部分地围绕芯片402， 并且其中，隔离材料506可以包括第一隔离区512和第二隔离区514；其中，第一隔离区512可以被配置成与第二隔离区514相比对所施加的载荷具有不同的变形响应，并且其中，第一隔离区512可以被配置成比第二隔离区514更多地影响芯片402的变形。
封装结构506可以是芯片封装506，其可以被配置成保护芯片402，所述芯片402包括被配置成检测芯片402的弯曲的传感器电路404；其中，封装结构506可以包括第一区512和第二区514，并且其中，封装结构506可以被配置为使得它在第一区512中比在第二区514中更容易变形。
封装结构506可以对在芯片402中形成的传感器电路404的敏感性进行调谐。换句话说，因为第一区512可能比第二区514更容易变形，所以芯片402可能响应于第一区512的变形更容易弯曲。因此，可能已经对被施加到不包括第一区512(例如仅包括第二区514)的封装结构的预定载荷产生了预定响应的传感器电路404由于第一区512的改变可能对预定载荷产生更大的响应，即表现出更大的敏感性。
图6示出了根据实施例的传感器装置600。传感器装置600可以包括在上文中针对传感器装置500所描述的所有特征，除了第一区512可能被改变为第一区612之外。针对传感器装置500所描述的所有特征的基本功能都可适用于传感器装置600。封装结构606的第一区612可以包括比第一区612中的其他区更容易变形的一个或多个区。换句话说，第一区612可以被配置为使得响应于对第一区612施加的载荷的轻松变形可以在第一区612内变化。第一区612可以被配置成具有变化的厚度，例如模具厚度梯度，例如第一区612可以被配置成具有例如线性地、例如非线性地从第一区的第一部分612A减小到第一区的第二部分612B的厚度。由于第一区的第一部分612A与第一区的第二部分612B之间的厚度的差异，第一区的第二部分612B可能比第一区的第一部分612A更容易变形。
作为第一区的第二部分612B比第一区的第一部分612A更容易变形的结果，芯片402的一个区可能比芯片402的另一个区更容易变形，例如可能比区402A更接近于区612B的区402B响应于所施加的载荷可能比区402A更容易变形，例如可能比区402B更接近于区612A的区402A响应于所施加的载荷可能比区40BA更不容易变形。
换句话说，形成在芯片402的区402B中的传感器电路404B可以比形成在芯片402的区402A中的传感器电路404A对所施加的载荷产生更大的响应。换句话说，与传感器电路404A相比，响应于所施加的载荷，封装结构606可以对形成在芯片402中的传感器电路404B的灵敏性进行调谐。
图7示出了根据实施例的传感器装置700。针对传感器装置500所描述的所有特征的基本功能都可适用于传感器装置700。传感器装置700可以包括在上文中针对传感器装置500、600所描述的所有特征。
传感器装置700可以包括另外的芯片702。另外的芯片702可以包括另外的传感器电路704。另外的芯片702可以包括在上文中针对各种实施例所描述的芯片402。传感器电路704可以包括在上文中针对各种实施例所描述的传感器电路404。芯片载体518可以被配置成在第一芯片载体面526之上承载芯片402。芯片载体518可以被进一步配置成在第二芯片载体面528之上承载另外的芯片702，其中，第二芯片载体面528可以面向与第一芯片载体面526相反的方向。另外的芯片702可以被形成在芯片载体518的与芯片402相反的面之上。芯片402可以被形成在第一芯片载体区518的第一芯片载体面526之上。芯片702可以被形成在第一芯片载体区518的第二芯片载体面528之上。芯片702可以被布置为与芯片402邻近。
封装结构706可以包括一个或多个另外的区712，其中，封装结构706可以被配置为使得它在一个或多个另外的区712中比在第一区512中更容易变形。
封装结构706的一个或多个另外的区712可以包括被配置成使芯片702电绝缘并且在物理上保护芯片702的材料。封装结构706的另外的区712可以被配置成在芯片702的一个或多个面上围绕芯片702，例如形成在芯片702之上，例如封装结构706的另外的区712可以被直接地形成在芯片702上。
封装结构706的另外的区712可以被配置为使得它在另外的区712中比在第二区514中和在第一区512中更容易变形。更容易变形可以被解释为意指响应于预定载荷，第一区712可以比第二区514和第一区512表现出更大的应变，即更大的变形。
封装结构706的另外的区712可以比第一区512更薄。例如，另外的区712可以包括范围从约10 μm到约3 mm（例如约20 μm到约250 μm，例如约50 μm到约100 μm）的厚度。厚度可以被作为从另外的区712的表面(例如与芯片702接触的另外的区712的表面)到另外的区712的相反表面的另外的区712的材料的高度来加以测量。另外的区712可以包括与第二区514和第一区512中的至少一个不同的材料，其中，另外的区712可以被配置成比第二区514和第一区512表现出相对于它的原始长度的更大的应变，即更大的变形。换句话说，另外的区712可以比第二区514和第一区512更容易弯曲。另外的区712可以被直接地形成在芯片702上。另外的区712可以被形成在传感器电路704之上。
第二区514可以被布置为与另外的区712邻近。第二区514可以被配置成在芯片702的一个或多个面上围绕芯片702，例如第二区514可以被形成在芯片702之上，例如第二区514可以被直接地形成在芯片702上。可替换地，第二区514可以被布置为与另外的区712邻近。第二区可以通过与芯片702的物理耦合而被机械地耦合到传感器电路704。第二区514可以被配置成围绕在第一芯片载体面526和第二芯片载体面528之上的芯片载体516。第二区514可以被配置成围绕在芯片402的顶面的至少一部分之上的芯片402。第二区514可以被配置成围绕在芯片702的顶面的至少一部分之上的芯片702。
另外的区712可以被配置成至少部分地围绕传感器电路704的至少一部分。另外的区712可以被机械地耦合到传感器电路704。另外的区712可以通过与芯片702的物理耦合而被机械地耦合到传感器电路704。另外的区712可以被布置为使得它比第一区512和第二区514更容易随着芯片702的弯曲而变形。封装结构706（例如封装结构706的另外的区712）可以被布置成展示对施加到封装结构706（例如到封装结构706的另外的区712）的载荷的变形响应。封装结构706（例如封装结构706的另外的区712）可以经由芯片702而耦合到传感器电路704。传感器电路704可以被配置成通过芯片702中的变形来检测封装结构706的变形响应，例如封装结构706的另外的区712的变形响应。
封装结构706（例如封装结构706的另外的区712）可以被配置为使得封装结构706的弯曲可以不超过芯片402的弹性限度，例如其中达到传感器芯片的不可逆弯曲的点、或芯片402的断裂点，例如其中传感器芯片断裂的点。因此，封装结构706还用来保护传感器芯片702。
芯片702可以具有比芯片402的厚度更小的厚度。芯片702可以具有范围从约3 μm到约1 mm（例如约25 μm到约400 μm，例如约150 μm到约180 μm）的厚度。芯片702可以是柔性芯片，例如可弯曲的芯片。
力可以被施加到封装结构706，例如到第一区512并且到封装结构706的另外的区712。换句话说，施加到芯片402例如以使芯片402变形和施加到芯片702例如以使芯片702变形的外力可以通过封装结构706（例如通过封装结构706的第一区512和另外的区712）而施加到芯片402和702。封装结构706可以响应于所施加的载荷变形。第一区512可以比第二区514更容易变形，因此，与第二区514相比，更大量的应变可以被从第一区512传递到芯片402。另外的区712可以比第一区512更容易变形，因此，与到芯片402相比，更大量的应变可以被传递到芯片702。
因此，芯片702响应于所施加的载荷可以比芯片402经历更大量的弯曲。例如，在可以检测到芯片402中的最大弯曲点之前，可以在芯片702中检测到最大弯曲点。例如，在可以检测到芯片402中的弹性限度之前可以在芯片702中检测到弹性限度。例如，在可以检测到芯片402中的断裂点之前可以在芯片702中检测到断裂点。因此，传感器电路704与传感器电路404相比可以表现出对所施加的载荷的更大的敏感性。此外，由于存在具有对所施加的载荷的不同的变形响应的两个芯片，所以敏感性范围被增加了。
根据各种实施例，传感器装置700的第一区512可以被改变为包括第一区612的特征，例如针对图6的传感器装置600所描述的厚度梯度。根据各种实施例，传感器装置700的另外的区712可以被改变为包括针对图6的传感器装置600所描述的第一区612的特征。换句话说，封装结构706的另外的区712可以包括比另外的区712中的其他区更容易变形的一个或多个区。
图8示出了根据实施例的传感器装置的顶视图。传感器装置800可以包括传感器装置400、500、600以及700中的任何一个。传感器装置800可以例如示出传感器装置700的顶视图，其示出了芯片702可以如何被连接到引线。传感器装置800示出了引线框本身可以被如何布置，因为图7仅示出了侧面投影。
芯片载体516可以包括引线框。第二芯片载体区522可以包括电连接器，例如引线框的引线。一个或多个电连接器524可以被配置成将芯片402中的一个或多个电路连接到芯片载体516。芯片402或芯片702可以被布置在芯片载体516之上，例如在芯片载体516的导电基底832表面部分之上，例如在第一芯片载体区518之上。传感器装置800可以包括PSSO封装，其中，引线可以被布置在一面上而不是在两个面上。
图9示出了根据实施例的传感器装置900。传感器装置900可以包括传感器装置400、500、600、700以及800中的任何一个。
图9示出了根据实施例的传感器装置900，其中，芯片载体516可以被改变为本文中所描述的芯片载体916。第一芯片载体区518可以被改变为第一芯片载体区918。芯片载体916可以包括第一芯片载体区918和第二芯片载体区522。芯片载体916可以被配置成包括上述芯片载体516的所有功能。第一芯片载体区918可以被配置成包括上述第一芯片载体区518的所有功能。第一芯片载体区918可以包括在其之上可以承载芯片（例如芯片402、例如芯片702）的平台932，例如导电基底。可以形成芯片载体916的一部分(即引线框)的平台932可以包括孔934，例如腔934，其中，它在第一芯片载体区918中比在第二芯片载体区522中更容易变形。腔934可以被布置在芯片(例如芯片402，例如芯片702)下面。换句话说，引线框的一部分可以被配置成包括使系统不稳定的芯片下面的孔。第一芯片载体区918可以被配置为使得它比第二芯片载体区522更容易随着芯片（例如芯片402、例如芯片702）的弯曲而变形。改变的第一芯片载体区918可以比第一芯片载体区518更容易变形。
改变的第一芯片载体区918可以进一步增加可以由芯片402所经历的变形的量，芯片402可以与改变的第一芯片载体区918物理连接。因此，芯片402可以比在第一芯片载体区518的情况下经历更大量的弯曲。因此，传感器电路404可以在采用改变的第一芯片载体区918的情况下表现出对所施加的载荷的更大的敏感性。
图10示出了根据实施例的传感器装置1000。传感器装置1000可以包括应力传感器封装，例如嵌入式晶片级封装，例如嵌入式晶片级球形栅格阵列应力传感器封装，例如倒装芯片封装。
传感器装置1000可以包括具有不同模具厚度和不同传感器厚度的eWLB应力传感器封装。传感器装置1000可以包括一个或多个芯片。传感器装置1000可以包括诸如芯片402之类的芯片。传感器装置1000可以包括诸如芯片702之类的芯片。图10示出了包括芯片402和芯片702的传感器装置1000。芯片402和芯片702可以被布置为使得另外的隔离材料1038可以被配置成覆盖芯片402和芯片702的正面。一个或多个电触点1036可以被形成在芯片402、702的每个正面之上。一个或多个电触点1036可以被配置成与形成在芯片正面上的一个或多个有源部件(例如,测量电路404)电接触。一个或多个电触点1036中的每一个可以被电连接到导电焊球142。芯片402、702中的每一个都可以经由焊球142和电触点1036连接到外部电路。传感器电路404、704中的每一个都可以经由焊球142和电触点1036连接到外部电路。
芯片402可以包括被配置成检测芯片402的弯曲的传感器电路404。芯片702可以包括被配置成检测芯片702的弯曲的传感器电路704。芯片702可以比芯片402更薄。
传感器装置1000可以包括被配置成保护芯片402和芯片702的封装结构1006。封装结构1006可以包括被配置成使芯片402和芯片702电绝缘并且在物理上保护芯片402和芯片702的材料。封装结构1006可以包括隔离材料。封装结构1006可以包括来自以下一组材料中的至少一个，该组包括：填充的或未填充的环氧树脂、预浸渍的合成纤维、层压板、模具材料、热固性材料、热塑性材料。封装结构1006可以被配置成在芯片402和芯片702的一个或多个面上围绕芯片402和芯片702，例如封装结构1006可以被形成在芯片402之上，例如封装结构1006可以被形成在芯片702之上。封装结构1006可以被形成在底面(例如芯片402、702的背面)之上。换句话说，在与该面(例如正面)相反的芯片402、702的一面之上，在其上形成另外的隔离材料1038、电触点1036以及焊球1042。
封装结构1006可以被直接地形成在芯片402、702上。封装结构1006可以包括第一区1012和第二区1014。封装结构1006可以被配置为使得它在第一区1012中比在第二区1014中更容易变形。第一区1012可以比第二区1014更薄。例如，第一区1012可以包括范围从约30 μm到约3 mm（例如约50 μm到约500 μm，例如约70 μm到约250 μm）的厚度。第二区514可以包括范围从约50 μm到约3 mm（例如约70 μm到约800 μm，例如约90 μm到约300 μm）的厚度。厚度可以被作为从第一区1012的表面(例如与芯片402接触的第一区1012的表面)到第一区1012的相反表面的第一区1012的材料的高度来加以测量。第一区1012可以包括与第二区1014不同的材料，其中，第一区1012可以被配置成比第二区1014表现出相对于它的原始长度的更大应变，即更大的变形。
封装结构1006可以包括一个或多个另外的区1712，其中，封装结构可以被配置为使得它在一个或多个另外的区1712中比在第一区1012中更容易变形。
封装结构1006的另外的区1712可以包括被配置成使芯片702电绝缘并且在物理上保护芯片702的材料。封装结构706的另外的区712可以被配置成在芯片702的一个或多个面上围绕芯片702，例如形成在芯片702之上，例如封装结构706的另外的区712可以被直接地形成在芯片702上。
封装结构706的另外的区712可以被配置为使得它在另外的区712中比在第二区1014中和在第一区1012中更容易变形。更容易变形可以被解释为意指响应于预定载荷，另外的区1712可以比第二区1014和第一区1012表现出更大的应变，即更大的变形。
封装结构1006的另外的区1712可以比第一区1012更薄。例如，另外的区1712可以包括范围从约10 μm到约3 mm（例如约20 μm到约250 μm，例如约50 μm到约100 μm）的厚度。厚度可以被作为从另外的区1712的表面(例如与芯片702接触的另外的区1712的表面)到另外的区1712的相反表面的另外的区1712的材料的高度来加以测量。另外的区1712可以包括与第二区1014和第一区1012中的至少一个不同的材料，其中，另外的区1712可以被配置成比第二区1014和第一区1012表现出相对于它的原始长度的更大应变，即更大的变形。另外的区1712可以被直接地形成在芯片702上。另外的区712可以被形成在传感器电路704之上。芯片702可以比芯片402更薄，如根据图7所描述的那样。
第二区1014可以被布置为与第一区1012邻近。第二区1014可以被配置成在芯片402的一个或多个面上围绕芯片402，例如第二区1014可以被形成在芯片402之上，例如第二区1014可以被直接地形成在芯片402上。第二区1014可以被至少部分地形成在芯片402的底面和芯片702的底面(例如，芯片402、702的背面)之上。换句话说，在与该面(例如正面)相反的芯片402、702的一面之上，在其之上形成另外的隔离材料1038、电触点1036以及焊球1042。
第二区可以通过与芯片402物理耦合而被机械地耦合到传感器电路404。第二区1014可以被配置成在芯片702的一个或多个面上围绕芯片702，例如第二区1014可以被形成在芯片702之上，例如第二区1014可以被直接地形成在芯片702上。可替换地，第二区1014可以被布置为与另外的区1712邻近。第二区可以通过与芯片702物理耦合而被机械地耦合到传感器电路704。
第一区1012可以被配置成至少部分地围绕传感器电路404的至少一部分。第一区1012可以被机械地耦合到传感器电路404。第一区1012可以通过与芯片402物理耦合而被机械地耦合到传感器电路404。第一区1012可以被配置为使得它比第二区1014更容易随着芯片402的弯曲而变形。封装结构1006，例如封装结构1006的第一区1012可以被配置成展示对施加到封装结构1006（例如到封装结构1006的第一区1012）的载荷的变形响应。封装结构1006，例如封装结构1006的第一区1012可以经由芯片402耦合到传感器电路404。传感器电路404可以被配置成通过芯片402中的变形来检测封装结构1006(例如封装结构1006的第一区1012)的变形响应。第一区1012可以被至少部分地形成在芯片402的底面之上。
另外的区1712可以被配置成至少部分地围绕传感器电路704的至少一部分。另外的区1712可以被机械地耦合到传感器电路704。另外的区1712可以通过与芯片702物理耦合而被机械地耦合到传感器电路704。另外的区1712可以被配置为使得它比第一区1012更容易随着芯片702的弯曲而变形。封装结构1006（例如封装结构1006的另外的区1712）可以被配置成展示对施加到封装结构1006（例如到封装结构1006的另外的区1712）的载荷的变形响应。封装结构1006（例如封装结构1006的另外的区1712）可以经由芯片702耦合到传感器电路704。传感器电路704可以被配置成通过芯片702中的变形来检测封装结构1006的变形响应，例如对施加到封装结构1006的另外的区1712的载荷的变形响应。另外的区1712可以被至少部分地形成在芯片702的底面之上。
封装结构1006（例如封装结构1006的第一区1012）可以被配置为使得封装结构1006的弯曲可以不超过芯片402的弹性限度，例如其中达到传感器芯片的不可逆弯曲的点、或芯片402的断裂点，例如其中传感器芯片断裂的点。此外，封装结构1006的另外的区1712可以被配置为使得封装结构1006的弯曲可以不超过芯片702的弹性限度，例如其中达到传感器芯片的不可逆弯曲的点、或芯片702的断裂点，例如其中传感器芯片断裂的点。因此，封装结构1006用来保护传感器芯片402、702。
力（例如所施加的载荷，例如弯曲力，例如旋转力）可以被施加到封装结构1006。施加到芯片402、702例如以使芯片402、702变形的外力可以通过封装结构1006，例如通过封装结构506的第一区1012和另外的区1712而被施加到芯片402、702。封装结构1006可以响应于所施加的载荷而变形。第一区1012可以比第二区1014更容易变形，因此，与第二区1014相比，更大量的应变可以被从第一区1012传递到芯片402。另外的区712可以比第一区512更容易变形，因此，与到芯片402相比，更大量的应变可以被传递到芯片702。因此，传感器电路704可以比传感器电路404表现出对所施加的载荷的更大的敏感性。
图11示出了根据实施例的传感器装置1100。包括传感器电路404的芯片402可以被形成在柔性芯片载体1116之上。芯片载体1116可以包括上述芯片载体516。芯片载体1116可以包括挠性带。芯片载体1116可以包括树脂。芯片402可以被布置在芯片载体1116之上，其中，芯片402可以被面朝下布置在芯片载体1116之上。换句话说，芯片载体1116可以被配置成从芯片402正面承载芯片402。芯片正面402可以包括形成在芯片402的正面上的一个或多个电触点1136。芯片402可以被封装结构1106围绕，该封装结构1106可以包括树脂或球形顶(globe-top)保护材料。封装结构1106可以被配置成围绕在一个或多个面之上，例如在芯片背面之上以及在芯片正面的至少一部分之上的芯片402。封装结构1106可以被配置成响应于施加到封装结构1106的载荷来影响芯片402的变形。封装结构1106可以被配置成响应于所施加的载荷而弯曲，从而使芯片402弯曲。芯片402响应于封装结构1106的弯曲的弯曲可以由传感器电路404来测量。
图12示出了根据实施例的传感器装置1200。传感器装置1200可以包括eWLB应力传感器封装，例如嵌入式晶片级封装，例如嵌入式晶片级球形栅格阵列应力传感器封装，例如倒装芯片封装，如针对图10中的传感器装置1000所描述的那样。传感器装置1200可以包括如针对500、600、700、800、900的传感器装置所描述的引线框封装。传感器装置1200可以包括单个芯片或一个或多个芯片，例如芯片的堆叠，例如如针对传感器装置1000所描述的相邻芯片。
图12示出了传感器装置1200，其可以包括如在上文针对传感器装置1000所描述的传感器装置。传感器装置1200可以包括上述第一区1012、第二区1014、电触点1036、焊球1042、另外的隔离材料1038、芯片402以及传感器电路404。
第一区1012可以与被配置成将力施加在第一区1012上的力施加媒介1246机械地耦合。力施加媒介1246可以包括操纵杆。力（例如所施加的载荷，例如弯曲力，例如旋转力）可以经由力施加媒介1246而被施加到封装结构1006。
其中，传感器装置1200可以包括多个芯片，例如芯片402和芯片702，第一区1012和另外的区1712可以与被配置成将力施加在第一区1012和另外的区1712上的力施加媒介1246机械地耦合。力施加媒介1246可以包括操纵杆。力（例如所施加的载荷，例如弯曲力，例如旋转力）可以经由力施加媒介1246而被施加到封装结构1006。
图13示出了根据实施例的传感器装置1300。传感器装置1300可以包括多个传感器装置1300A、1300B、1300C。传感器装置1300A、1300B、1300C中的每一个都可以包括如根据上述传感器装置500、600、700、800、900、1000、1100、1200所描述的传感器装置。传感器装置可以包括控制器电路1348，例如微控制器电路，其中，控制器电路可以被配置成控制传感器装置1300A、1300B、1300C。控制器电路1348可以包括任何种类的可编程的或硬接线的逻辑，例如诸如例如微处理器之类的可编程处理器。控制器电路1348可以例如包括专用集成电路(ASIC)控制器电路或现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)。
各种实施例可以提供用于机械应力的简单且便宜的检测的装置，其可以允许材料要求和降级的持续监测。
各种实施例提供了用于半导体芯片的壳体，其可以限定到将在组装到芯片上之后加以测量的环境中的芯片上的机械应力传递。
各种实施例提供了测量器件，包括：芯片，其包括用于测量芯片的变形的测量电路；隔离材料，其被配置成至少部分地围绕芯片并且配置成接收用于使芯片变形的所施加的载荷，该隔离材料包括第一隔离区和第二隔离区；其中，第一隔离区被配置成与第二隔离区相比对所施加的载荷具有不同的变形响应，并且其中，第一隔离区被配置成比第二隔离区更多地影响芯片的变形。
各种实施例提供了芯片封装，包括被配置成接收用于使芯片变形的所施加的载荷的隔离材料，该芯片包括用于测量芯片的变形的测量电路；其中，隔离材料被配置成至少部分地围绕芯片，并且其中，隔离材料包括第一隔离区和第二隔离区；其中，第一隔离区被配置成与第二隔离区相比对所施加的载荷具有不同的变形响应，并且其中，第一隔离区被配置成比第二隔离区更多地影响芯片的变形。
各种实施例提供了芯片封装，包括：封装结构，其被配置成保护芯片，该芯片包括被配置成检测该芯片的弯曲的传感器电路；其中，该封装结构包括第一区和第二区，并且其中，该封装结构被配置为使得它在第一区中比在第二区中更容易变形。
各种实施例提供了传感器装置，该传感器装置包括：芯片，其包括被配置成检测该芯片的弯曲的传感器电路；以及封装结构，其被配置成保护该芯片；其中，该封装结构包括第一区和第二区，并且其中，该封装结构被配置为使得它在第一区中比在第二区中更容易变形。
根据实施例，第一区被布置为与芯片邻近。
根据实施例，第一区被配置成至少部分地围绕传感器电路的至少一部分。
根据实施例，第一区被机械地耦合到传感器电路。
根据实施例，第一区被配置为使得它比第二区更容易随着芯片的弯曲而变形。
根据实施例，第一区比第二区更薄。
根据实施例，该芯片包括来自以下一组传感器中的至少一个，该组包括：温度传感器、湿度传感器、化学传感器、生化传感器、应力传感器。
根据实施例，该芯片包括范围从约5 μm到约1 mm的厚度。
根据实施例，该芯片被安装到印刷电路板上，其中，该印刷电路板被配置成随着该芯片的弯曲而弯曲。
根据实施例，该芯片包括来自以下一组材料中的至少一个，该组包括：硅、聚合物、塑料、化合物半导体、III-V半导体、II-VI半导体。
根据实施例，该芯片包括多个芯片的堆叠。
根据实施例，该封装结构包括来自以下一组材料中的至少一个，该组包括：填充的或未填充的环氧树脂、预浸渍的合成纤维、层压板、模具材料、热固性材料、热塑性材料。
根据实施例，该传感器装置进一步包括被配置成承载芯片的芯片载体；其中，芯片载体包括第一芯片载体区和第二芯片载体区，并且其中，该芯片载体被配置为使得它在第一芯片载体区中比在第二芯片载体区中更容易变形。
根据实施例，第一芯片载体区被布置为与该芯片邻近。
根据实施例，第一芯片载体区被配置为使得它比第二芯片载体区更容易随着该芯片的弯曲而变形。
根据实施例，第一区被布置为与第一芯片载体区邻近。
根据实施例，该芯片载体包括引线框。
根据实施例，该芯片载体包括来自以下一组材料中的至少一个，该组包括：带、柔性带、挠性带、聚合物、塑料、聚合树脂、铜、导电材料、导热材料。
根据实施例，该传感器装置包括倒装芯片封装。
根据实施例，该传感器装置包括嵌入式晶片级封装。
根据实施例，该第一区包括比该第一区中的其他区更容易变形的一个或多个区。
根据实施例，该封装结构包括一个或多个另外的区，其中，该封装结构被配置为使得它在该一个或多个另外的区中比在第一区中更容易变形。
各种实施例提供了测量器件，包括：芯片，其包括用于测量芯片的变形的测量电路；隔离材料，其被配置成至少部分地围绕芯片并且被配置成接收用于使该芯片变形的所施加的载荷，该隔离材料包括第一隔离区和第二隔离区；其中，第一隔离区被配置成与第二隔离区相比对所施加的载荷具有不同的变形响应，并且其中，第一隔离区被配置成比第二隔离区更多地影响芯片的变形。
各种实施例提供了芯片封装，包括被配置成接收用于使芯片变形的所施加的载荷的隔离材料，该芯片包括用于测量该芯片的变形的测量电路；其中，隔离材料被配置成至少部分地围绕该芯片，并且其中，该隔离材料包括第一隔离区和第二隔离区；其中，第一隔离区被配置成与第二隔离区相比对所施加的载荷具有不同的变形响应，并且其中，第一隔离区被配置成比第二隔离区更多地影响芯片的变形。
各种实施例提供了芯片封装，包括：封装结构，其被配置成保护芯片，该芯片包括被配置成检测该芯片的弯曲的传感器电路；其中，该封装结构包括第一区和第二区，并且其中，该封装结构被配置为使得它在第一区中比在第二区中更容易变形。
各种实施例提供了用于形成传感器装置的方法，该方法包括：形成用于保护芯片的、包括第一区和第二区的封装结构，该芯片包括用于检测该芯片的弯曲的传感器电路；其中，该封装结构包括第一区和第二区，其中，第一区比第二区更容易变形。
虽然已经参考具体实施例对本发明进行了特别地示出和描述，但是本领域的技术人员应理解的是，在不背离如由所附权利要求限定的本发明的精神和范围的情况下，可以在其中在形式和细节上进行各种改变。本发明的范围因此由所附权利要求来指示，并且落入权利要求的等价性的范围和意义内的所有改变因此旨在被包含。

Claims (26)

1.一种传感器装置，包括：
芯片，其包括被配置成检测所述芯片的弯曲的传感器电路；以及
封装结构，其被配置成保护所述芯片；
其中，所述封装结构包括第一区和第二区，并且其中，所述封装结构被配置为使得它在所述第一区中比在所述第二区中更容易变形。
2.根据权利要求1所述的传感器装置，
其中，所述第一区被布置为与所述芯片邻近。
3.根据权利要求1所述的传感器装置，
其中，所述第一区被配置成至少部分地围绕所述传感器电路的至少一部分。
4.根据权利要求1所述的传感器装置，
其中，所述第一区被机械地耦合到所述传感器电路。
5.根据权利要求1所述的传感器装置，
其中，所述第一区被配置为使得它比所述第二区更容易随着所述芯片的弯曲而变形。
6.根据权利要求1所述的传感器装置，
其中，所述第一区比所述第二区更薄。
7.根据权利要求1所述的传感器装置，
其中，所述芯片包括来自以下一组传感器中的至少一个，所述组包括：温度传感器、湿度传感器、化学传感器、生化传感器、应力传感器。
8.根据权利要求1所述的传感器装置，
其中，所述芯片包括范围从约5 μm至约1 mm的厚度。
9.根据权利要求1所述的传感器装置，
其中，所述芯片被安装到印刷电路板上，其中，所述印刷电路板被配置成随着所述芯片的弯曲而弯曲。
10.根据权利要求1所述的传感器装置，
其中，所述芯片包括来自以下一组材料中的至少一个，所述组包括：硅、聚合物、塑料、化合物半导体、III-V半导体、II-VI半导体。
11.根据权利要求1所述的传感器装置，
其中，所述芯片包括多个芯片的堆叠。
12.根据权利要求1所述的传感器装置，
其中，所述封装结构包括来自以下一组材料中的至少一个，该组包括：填充的或未填充的环氧树脂、预浸渍的合成纤维、层压板、模具材料、热固性材料、热塑性材料。
13.根据权利要求1所述的传感器装置，进一步包括：
被配置成承载所述芯片的芯片载体；
其中，所述芯片载体包括第一芯片载体区和第二芯片载体区，并且其中，所述芯片载体被配置为使得它在所述第一芯片载体区中比在所述第二芯片载体区中更容易变形。
14.根据权利要求13所述的传感器装置，
其中，所述第一芯片载体区被布置为与所述芯片邻近。
15.根据权利要求13所述的传感器装置，
其中，所述第一芯片载体区被配置为使得它比所述第二芯片载体区更容易随着所述芯片的弯曲而变形。
16.根据权利要求13所述的传感器装置，
其中，所述第一区被布置为与所述第一芯片载体区邻近。
17.根据权利要求13所述的传感器装置，
其中，所述芯片载体包括引线框。
18.根据权利要求13所述的传感器装置，
其中，所述芯片载体包括来自以下一组材料中的至少一个，该组包括：带、柔性带、挠性带、聚合物、塑料、聚合树脂、铜、导电材料、导热材料。
19.根据权利要求1所述的传感器装置，
其中，所述传感器装置包括倒装芯片封装。
20.根据权利要求1所述的传感器装置，
其中，所述传感器装置包括嵌入式晶片级封装。
21.根据权利要求1所述的传感器装置，
其中，所述第一区包括比该第一区中的其他区更容易变形的一个或多个区。
22.根据权利要求1所述的传感器装置，
其中，所述封装结构包括一个或多个另外的区，其中，该封装结构被配置为使得它在该一个或多个另外的区中比在第一区中更容易变形。
23.一种测量器件，包括：
芯片，其包括用于测量芯片的变形的测量电路，
隔离材料，其被配置成至少部分地围绕所述芯片并且被配置成接收用于使所述芯片变形的所施加的载荷，
所述隔离材料包括
     第一隔离区和第二隔离区；
其中，所述第一隔离区被配置成与所述第二隔离区相比对所述施加的载荷具有不同的变形响应，以及
其中，所述第一隔离区被配置成比所述第二隔离区更多地影响所述芯片的变形。
24.一种芯片封装，包括：
隔离材料，其被配置成接收用于使芯片变形的所施加的载荷，所述芯片包括用于测量所述芯片的变形的测量电路；
其中，所述隔离材料被配置成至少部分地围绕所述芯片，并且其中，所述隔离材料包括：
     第一隔离区和第二隔离区；
其中，所述第一隔离区被配置成与所述第二隔离区相比对所述施加的载荷具有不同的变形响应，以及
其中，所述第一隔离区被配置成比所述第二隔离区更多地影响所述芯片的变形。
25.一种芯片封装，包括：
封装结构，其被配置成保护包括传感器电路的芯片，所述传感器电路被配置成检测所述芯片的弯曲；
其中，所述封装结构包括第一区和第二区，并且其中，所述封装结构被配置为使得它在所述第一区中比在所述第二区中更容易变形。
26.一种用于形成传感器装置的方法，所述方法包括：
形成用于保护芯片的、包括第一区和第二区的封装结构，所述芯片包括用于检测所述芯片的弯曲的传感器电路；
其中，所述封装结构包括第一区和第二区，其中，所述第一区比所述第二区更容易变形。
CN201310007284.2A 2012-01-09 2013-01-09 传感器装置及形成其的方法、测量器件和芯片封装 Expired - Fee Related CN103196595B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/345865 2012-01-09
US13/345,865 US8729697B2 (en) 2012-01-09 2012-01-09 Sensor arrangement, a measurement circuit, chip-packages and a method for forming a sensor arrangement

Publications (2)

Publication Number Publication Date
CN103196595A true CN103196595A (zh) 2013-07-10
CN103196595B CN103196595B (zh) 2015-08-19

Family

ID=48652732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310007284.2A Expired - Fee Related CN103196595B (zh) 2012-01-09 2013-01-09 传感器装置及形成其的方法、测量器件和芯片封装

Country Status (3)

Country Link
US (1) US8729697B2 (zh)
CN (1) CN103196595B (zh)
DE (1) DE102013100160A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105136353A (zh) * 2014-04-25 2015-12-09 英飞凌科技股份有限公司 传感器设备和用于制造传感器设备的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937380B1 (en) * 2013-08-30 2015-01-20 Infineon Technologies Austria Ag Die edge protection for pressure sensor packages
KR102317263B1 (ko) * 2014-03-11 2021-10-25 삼성전자주식회사 반도체 패키지 및 이를 포함하는 데이터 저장 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192275A (zh) * 2006-11-28 2008-06-04 卓恩民 记忆卡封装结构及其制作方法
US7781852B1 (en) * 2006-12-05 2010-08-24 Amkor Technology, Inc. Membrane die attach circuit element package and method therefor
US20100297797A1 (en) * 2007-10-30 2010-11-25 Stmicroelectronics S.R.L. Manufacturing method of an electronic device including overmolded mems devices
TW201104849A (en) * 2009-07-29 2011-02-01 Kingpak Tech Inc Manufacturing method for molding image sensor package structure and image sensor package structure thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
EP1220309A1 (en) * 2000-12-28 2002-07-03 STMicroelectronics S.r.l. Manufacturing method of an electronic device package
US6441503B1 (en) * 2001-01-03 2002-08-27 Amkor Technology, Inc. Bond wire pressure sensor die package
US20130172869A1 (en) * 2008-01-22 2013-07-04 Jesse Bonfeld Systems and methods using sensors that resonate at a frequency equal to a resonance frequency of an ablated tissue
US20110227173A1 (en) * 2010-03-17 2011-09-22 Honeywell International Inc. Mems sensor with integrated asic packaging
US8618620B2 (en) * 2010-07-13 2013-12-31 Infineon Technologies Ag Pressure sensor package systems and methods
US8361842B2 (en) * 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192275A (zh) * 2006-11-28 2008-06-04 卓恩民 记忆卡封装结构及其制作方法
US7781852B1 (en) * 2006-12-05 2010-08-24 Amkor Technology, Inc. Membrane die attach circuit element package and method therefor
US20100297797A1 (en) * 2007-10-30 2010-11-25 Stmicroelectronics S.R.L. Manufacturing method of an electronic device including overmolded mems devices
TW201104849A (en) * 2009-07-29 2011-02-01 Kingpak Tech Inc Manufacturing method for molding image sensor package structure and image sensor package structure thereof
CN101989555A (zh) * 2009-07-29 2011-03-23 胜开科技股份有限公司 模造成型的影像传感器封装结构制造方法及封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105136353A (zh) * 2014-04-25 2015-12-09 英飞凌科技股份有限公司 传感器设备和用于制造传感器设备的方法

Also Published As

Publication number Publication date
CN103196595B (zh) 2015-08-19
DE102013100160A1 (de) 2013-07-11
US20130175527A1 (en) 2013-07-11
US8729697B2 (en) 2014-05-20

Similar Documents

Publication Publication Date Title
US11740142B2 (en) Piezoelectric thin-film sensor and use thereof
US11808650B2 (en) Pressure sensing device with cavity and related methods
US7793550B2 (en) Sensor device including two sensors embedded in a mold material
US6441503B1 (en) Bond wire pressure sensor die package
US6432737B1 (en) Method for forming a flip chip pressure sensor die package
US9835515B2 (en) Pressure sensor with testing device and related methods
KR101711479B1 (ko) 반도체 패키지 장치 및 그의 검사 시스템
US9366591B2 (en) Determining magnitude of compressive loading
US20080308886A1 (en) Semiconductor Sensor
CN101253399A (zh) 具有基片和壳体的传感器装置及制造传感器装置的方法
US6420201B1 (en) Method for forming a bond wire pressure sensor die package
CN110160681B (zh) 负荷感测装置、封装件以及系统
WO2014155326A3 (en) Integrated electronic device for monitoring pressure within a solid structure
CN103196595B (zh) 传感器装置及形成其的方法、测量器件和芯片封装
KR20140021606A (ko) 역학량 측정 장치, 반도체 장치, 박리 검지 장치 및 모듈
KR20170039700A (ko) 센서
CN105189337A (zh) 微机电装置和制造方法
Schreier-Alt et al. Piezoresistive stress sensor for inline monitoring during assembly and packaging of QFN
JP2010025760A (ja) 半導体センサ
JP2022546066A (ja) センサ
Saarinen et al. The effects of temperature profile of accelerated temperature cycling tests on the reliability of ACA joints in RFID tags
CN220491888U (zh) 电流传感器结构
JPH0519010A (ja) 樹脂封止半導体評価用チツプ
JP7474964B2 (ja) デバイス製造装置の検査方法及びデバイス製造装置
US20020168800A1 (en) Method for forming a sensing apparatus having a cut-plane sensor and signal conditioner formed in a seamless monolithic substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150819

Termination date: 20220109

CF01 Termination of patent right due to non-payment of annual fee