CN110160681B - 负荷感测装置、封装件以及系统 - Google Patents

负荷感测装置、封装件以及系统 Download PDF

Info

Publication number
CN110160681B
CN110160681B CN201910115451.2A CN201910115451A CN110160681B CN 110160681 B CN110160681 B CN 110160681B CN 201910115451 A CN201910115451 A CN 201910115451A CN 110160681 B CN110160681 B CN 110160681B
Authority
CN
China
Prior art keywords
resistor
stress
load
load sensor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910115451.2A
Other languages
English (en)
Other versions
CN110160681A (zh
Inventor
M·亚巴西·加瓦蒂
D·卡尔塔比亚诺
M·O·格西多尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN110160681A publication Critical patent/CN110160681A/zh
Application granted granted Critical
Publication of CN110160681B publication Critical patent/CN110160681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/18—Measuring force or stress, in general using properties of piezo-resistive materials, i.e. materials of which the ohmic resistance varies according to changes in magnitude or direction of force applied to the material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/20—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
    • G01L1/22—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Pressure Sensors (AREA)
  • Force Measurement Appropriate To Specific Purposes (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

本公开的实施例涉及负荷感测装置、封装件以及系统。在本发明的一个实施例中，负荷传感器封装件包括壳体，该壳体具有盖、柱、外围结构和底座。底座包括被配置成安装应力传感器的主表面，而盖包括被配置成接收待测量的负荷的盖主表面。柱被配置成通过应力传感器将待测量的负荷的预先确定的部分传递到底座。外围结构被配置成将待测量的负荷的剩余部分传递到底座。

Description

负荷感测装置、封装件以及系统
技术领域
本公开涉及感测装置，并且在特定实施例中，涉及负荷感测装置、封装件和系统。
背景技术
传统的负荷传感器利用具有由于施加的负荷而改变电阻的金属电阻器(诸如导电箔)的应变仪。备选的薄金属膜还已经用作感测元件。常规的商用硅应变和应力传感器利用p型硅和n型硅的平面压阻效应，并且还需要在传感器或封装的水平上进行复杂设计来将施加的负荷转换成平面应变或应力。
另外，在这种常规设计中，高负荷应用需要更大的负荷传感器，这增加了制造成本，使得产品对于许多应用来说太昂贵。
常规的负荷传感器的第二个缺点是由于环境影响导致的灵敏度上的变化而引起的。例如，常规的负荷传感器可能由于直接接触的内插器的机械特性的变化、边界条件的变化、以及由感测元件、封装件和裸片附接材料的热膨胀系数之间的不匹配引起的应力而在感测中引入误差。另外，低成本传感器使用关于外部环境非线性地改变的非线性材料(诸如橡胶和凝胶)，从而引入显著的误差。
发明内容
根据本发明的一个实施例，负荷传感器封装件包括壳体，该壳体具有盖、柱、外围结构和底座。底座包括被配置成安装应力传感器的主表面，而盖包括被配置成接收待测量的负荷的盖主表面。柱被配置成通过应力传感器将待测量的负荷的预先确定的部分传递到底座。外围结构被配置成将待测量的负荷的剩余部分传递到底座。
根据本发明的另一实施例，传感器系统包括半导体衬底、第一桥接电路和第二桥接电路。第一桥接电路包括被设置在半导体衬底中的第一半导体应力传感器。第一半导体应力传感器处于平面应力状态。第二桥接电路包括被设置在半导体衬底中的第二半导体应力传感器。第二半导体应力传感器对平面内和平面外的应力的改变进行响应。
根据本发明的另一实施例，负荷传感器包括第一半导体层，该第一半导体层包括被配置成接收待测量的负荷的第一主表面。第二半导体层被设置在第一半导体层下方。第二半导体层包括第一电阻器和第二电阻器。第一电阻器在第一方向上定向，并且包括第一类型的掺杂。第二电阻器在第一方向上定向，包括第一类型的掺杂，其中第一半导体层包括第二主表面，第二主表面被配置成被附接到第二半导体层。裸片接合层被设置在第一半导体层和第二半导体层之间。裸片接合层包括第一开口，其中第一开口直接被设置在第一电阻器之上，并且与第一电阻器重叠，并且第二电阻器与裸片接合层接触。
附图说明
为了更完整地理解本发明及其优点，现在参考结合附图进行的以下描述，其中：
图1A图示了负荷传感器的互连的示例示意表示；
图1B图示了在硅的(001)晶面中的p掺杂的压阻系数的图形表示；
图1C图示了在硅的(001)晶面中的n掺杂的压阻系数的图形表示；
图1D图示了负荷传感器的互连的示例示意表示；
图2A图示了负荷传感器的示例实施例的等距图；
图2B图示了负荷传感器的底层的平面图；
图2C图示了负荷传感器的横截面图；
图2D图示了负荷传感器的粘合剂接合层的平面图；
图3A图示了负荷传感器封装件的一个实施例的横截面图；
图3B图示了图3A的负荷传感器封装件的透视图；
图3C图示了图3B的负荷传感器封装件的四分之一的透视图；
图4A图示了负荷传感器封装件的一个实施例的横截面图；
图4B图示了图4A的负荷传感器封装件的透视图；
图4C图示了图4B的负荷传感器底座的透视图；
图5A图示了负荷传感器封装件的一个实施例的横截面图；
图5B图示了图5A的水平横截面图；
图6A图示了负荷传感器封装件的一个实施例的横截面图；
图6B图示了图5A的负荷传感器封装件的透视图；
图6C图示了图5B的负荷传感器封装件的分解图；以及
图7是表示包括负荷传感器封装件的设计、制造和应用的方法的流程图。
具体实施方式
现在将在下文中参考附图更全面地描述本公开，附图中示出了本发明的若干实施例。然而，本公开可以以许多不同的形式来实施，并且不应当被解释为受限于本文中阐述的实施例。相反，提供这些实施例以便本公开将是透彻的和完整的，并且将向本领域技术人员充分传达本公开的范围。
本发明的实施例利用垂直和平面压阻率(piezoresisitivity)效应来精确地测量施加到传感器的负荷。在下面的各种实施例中描述的负荷单元被设计成通过使用传输所施加的负荷的预先确定的部分的封装件设计而在宽范围的负荷状况上使用，从而允许较小的传感器测量比常规传感器可能测量的负荷大得多的负荷。
根据本公开的实施例，描述了包括负荷传感器和负荷传感器封装件的感测装置。负荷传感器被包围在负荷传感器封装件中，该负荷传感器封装件被配置成改进具有高灵敏度的应力测量精度，并且适应广泛的负荷。负荷传感器被配置成通过观察半导体材料的压阻效应来测量应力。半导体材料的压阻效应是由所施加的应力(诸如，由于力或压力)引起的电阻率的部分改变。
将使用图1描述根据本发明的各种实施例的负荷传感器电路的示意图。将使用图2描述负荷传感器的各种实施例。将使用图3-图6描述负荷传感器封装件的各种实施例。将使用图7的流程图描述负荷传感器和负荷传感器封装件的设计、制造、组装、校准和测试。
图1A图示了负荷传感器电路100的示意表示。负荷传感器电路100包括多个电阻器，该多个电阻器包括第一电阻器101、第二电阻器102、第三电阻器103、第四电阻器104、第五电阻器105、第六电阻器106、第七电阻器107和第八电阻器108。在图示的实施例中，第一电阻器101、第三电阻器103、第五电阻器105和第七电阻器107是p型压阻电阻器(piezoresistor)，统称为p型压阻电阻器，并且第二电阻器102、第四电阻器104、第六电阻器106和第八电阻器108是n型压阻电阻器，统称为n型压阻电阻器。
利用所施加的机械应变，第一电阻器至第八电阻器101-108中的每个电阻器由于压阻效应而经历电阻率的改变。电阻率的该改变取决于在特定晶向上对于给定掺杂水平的压阻系数，通过该特定晶向来实现每个压阻电阻器。对于第一电阻器至第八电阻器101-108中的每个电阻器，对应的电阻器的电阻是纵向应力、横向应力和垂直应力的函数。作为对应力的反应，可以使用在纵向方向、横向方向和垂直方向上的已知的压阻系数(πl、πt和πv)来测量沿着与所施加的场(E)的方向相同的方向的电阻率的代表性改变(例如，
Figure BDA0001969071320000041
)，其中应力(σl、σt和σv)对应于在纵向方向、横向方向和垂直方向上相关联的应力值。在该上下文中，纵向方向和横向方向在硅的(001)晶面中，因此平行于每个电阻器以及横向于每个电阻器，而垂直方向垂直于硅的(001)晶面。
Figure BDA0001969071320000051
尽管在上述电路中使用惠斯通(Wheatstone)电桥，但是可以使用其他类型的电阻桥接电路(包括电流模式桥接电路和有源桥接电路)来应用本发明的实施例。
图1B图示了p型硅的压阻系数。随着应力增加，具有正值的压阻系数表示电阻率的增加，并且具有负值的压阻系数表示电阻率的降低。
如在图1B中所图示的，p型硅电阻器对硅的晶面(001)中的在45°(晶向<110>)处的纵向和横向应力最敏感。在p型硅电阻器中，在室温下，纵向压阻系数是正值，并且横向压阻系数是负值。p型压阻电阻器中的垂直压阻系数相对于纵向系数和横向系数较小。
图1C图示了硅的n型压阻系数。如图中所示，n型硅电阻器对晶面(001)的晶向<100>上的纵向应力和横向应力最敏感，然而，n型垂直压阻系数对电阻器的平面方向不敏感，并且在所有平面方向上对垂直应力具有恒定的灵敏度。在n型硅电阻器中，在室温下，横向压阻系数和垂直压阻系数是正值，并且纵向压阻系数是负值。
结果，由于上面描述的关系
Figure BDA0001969071320000052
可以观察到第一电阻器至第八电阻器101-108中的每个电阻器的电阻率的改变。
在图示的实施例中，第一电阻器101、第二电阻器102、第三电阻器103和第四电阻器104被电气地配置成形成第一惠斯通电桥WB1。第一电阻器101和第二电阻器102在节点A处串联连接，第三电阻器103和第四电阻器104在节点C处串联连接，并且第一电阻器101和第四电阻器104在节点B处连接，并且第二电阻器102和第三电阻器103在节点D处连接。第五电阻器105、第六电阻器106、第七电阻器107和第八电阻器108被电气地配置成形成第二惠斯通电桥WB2。类似于第一惠斯通电桥WB1，第五电阻器105在节点E处与第六电阻器106串联连接，第七电阻器107在节点G处与第八电阻器108串联连接，并且两个串联支路并联连接，其中第五电阻器105在节点F处连接到第八电阻器108，并且第六电阻器106在节点H处连接到第七电阻器107。
在图示的实施例中，在节点B和节点D处跨第一惠斯通电桥WB1以及在节点F和节点H处跨第二惠斯通电桥WB2施加单个输入电压Vin。
第一惠斯通电桥WB1与第二惠斯通电桥WB2不同，因为尽管第一电阻器101类似于第五电阻器105，并且第三电阻器103类似于第七电阻器107，但是第二电阻器102与第六电阻器106不同。类似地，第四电阻器104与第八电阻器108不同。特别地，第一惠斯通电桥WB1和第二惠斯通电桥WB2中的这些电阻器之间的实质差异在于：相对于第六电阻器106和第八电阻器108，第二电阻器102和第四电阻器104没有垂直应力(或显著减小)。
因此，第一惠斯通电桥WB1测量由于平面应力状况(在没有垂直应力的情况下)导致的电阻的改变。在节点A和节点C之间测量第一惠斯通电桥的输出电压WB1out。第二惠斯通电桥WB2测量由于三维应力导致的电阻的改变。在节点E和节点G之间测量第二惠斯通电桥的输出电压WB2out。
通过观察第二惠斯通电桥的输出WB2out与第一惠斯通电桥的输出WB1out之间的差异，可以确定所施加的垂直应力σv。
Figure BDA0001969071320000061
校正因子k已经被包括，以补偿由第一惠斯通电桥WB1的第二电阻器102和第四电阻器104相对于第二惠斯通电桥WB2的第六电阻器106和第八电阻器108测量的平面内分量的任何差异。S1和S2是针对每个电桥的相对灵敏度。
由于在<100>或<010>方向上的p型(100)硅压阻电阻器中的垂直应力的压阻电阻率相对较低，所以第一电阻器101、第三电阻器103、第五电阻器105和第七电阻器107用作第一惠斯通电桥WB1和第二惠斯通电桥WB2的基准电阻器。
本发明的实施例可以应用于任何半导体材料和晶体定向，只要可以在该材料中制造其电阻随垂直应力而改变的电阻器(例如，第五电阻器105和第七电阻器107)，以及其电阻与垂直应力无关的另一种类型的电阻器(例如，第二电阻器102和第四电阻器104)。
图1D图示了负荷传感器电路110的备选的示意表示。在图示的实施例中，来自图1A的实施例中描述的八个电阻器中的四个电阻器的较小的子集用于形成桥接电路。为了保持清晰，在图1A和图1D之间保持电阻器的命名。
在图1D所图示的电路中，负荷传感器电路包括第二电阻器102、第四电阻器104、第六电阻器106和第八电阻器108，如之前所描述的，它们都是n型压阻电阻器。该实施例的负荷传感器电路的输出可以被调谐成与来自所施加的负荷的应力的平面外分量直接相关。相应地，可以更容易地将该实施例实现成单个封装件。
图2A图示了在本发明的各种实施例中使用的负荷传感器120的一个示例的等距图。负荷传感器120可以包括上面关于图1A描述的一个或两个惠斯通电桥。
负荷传感器120包括第一半导体层122、第二半导体层124和粘合剂接合层126。在一个或多个实施例中，第一半导体层122和第二半导体层124包括诸如(001)硅的单晶硅。利用粘合剂接合层126将第一半导体层122连接到第二半导体层124，粘合剂接合层126可以是诸如玻璃熔块(frit)的焊料材料。
在一个实施例中，第一半导体层122和第二半导体层124可以是被配置成检测平面内和平面外应变或应力的弹性实心体。材料的弹性特性分别由极限拉伸强度(UTS)和杨氏模量(E)表示。第一半导体层122和第二半导体层124的材料可以具有例如1000MPa的UTS和130GPa-190GPa的杨氏模量。
负荷传感器120以及封装件140的尺寸与预期的应用相关。例如，在用于测量所施加的负荷的1MPa至500MPa的范围内的应力的应用中，可以将封装件设计成将所施加的负荷的预先确定的部分传递到负荷传感器120，其中预先确定的部分可以是0.1至0.9，负荷传感器120的表面可以具有大约0.25mm2至100mm2的面积，其中总厚度在0.2mm至1.5mm之间。
在各种实施例中，第一半导体层122被配置成将所施加的应力均匀地传递到下面的第二半导体层124，例如，以在第二半导体层124上形成期望的平面内或/和平面外应力分布。
在图2A所图示的实施例中，第一半导体层122具有八边形形状，其暴露第二半导体层124的顶部的四个拐角。第二半导体层124的暴露的拐角可以包括负荷传感器120的负荷传感器焊盘130。本发明的实施例使得能够通过将连接焊盘散布在所有四个拐角中来制作对称结构。有利地，负荷传感器焊盘130的位置为机器接线接合提供了灵活性。另外，八边形的第一半导体层122在第二半导体层124的边缘上施加较小的应力集中，同时保持第一半导体层122的稳健性以用于接合和切割。在其他实施例中，第一半导体层122可以不同地成形。在备选的实施例中，负荷传感器可以包含四边形第一半导体层122，其中负荷传感器焊盘130被定位在第二半导体层124的单侧上。
图2B图示了在图2A中所图示的负荷传感器120的第二半导体层124的示意性布局。
第二半导体层124包括多个电阻器。该多个电阻器被连接以形成第一惠斯通电桥WB1和第二惠斯通电桥WB2。在图示实施例中的第一电阻器101、第二电阻器102、第三电阻器103、第四电阻器104、第五电阻器105、第六电阻器106、第七电阻器107和第八电阻器108对应于图1的第一电阻器至第八电阻器101-108。
第二半导体层124可以包括单晶衬底，诸如单晶硅或单晶锗。在图示的实施例中，第二半导体层124是硅衬底，其中暴露的表面是(100)晶面，其中x轴沿着<100>晶向定向。表示<010>晶向的y轴垂直于x轴，并且表示<001>晶向的z轴与x轴和y轴正交。根据硅衬底的类型(p或n)，可以不同地选择硅衬底的晶向，例如，在p型硅衬底的情况下，主晶向是<110>和
Figure BDA0001969071320000091
将第二半导体层124掺杂以形成p型压阻电阻器(即第一电阻器101、第三电阻器103、第五电阻器105和第七电阻器107)和n型压阻电阻器(即第二电阻器102、第四电阻器104、第六电阻器106和第八电阻器108)。例如，可以利用硼来掺杂硅衬底以形成p型压阻电阻器，并且可以利用磷或砷来掺杂硅衬底以形成n型压阻电阻器。第一电阻器至第八电阻器101-108中的每个电阻器的压阻系数取决于其掺杂剂类型、掺杂剂水平、晶体定向和温度。
在图示的实施例中，例如，通过离子注入然后退火，在第二半导体层124中形成第一电阻器至第八电阻器101-108。第一电阻器至第八电阻器101-108中的每个电阻器可以属于彼此正交定向的一对电阻器。例如，在该实施例中，第一电阻器101与第三电阻器103正交，第二电阻器102与第四电阻器104正交，第五电阻器105与第七电阻器107正交，并且第六电阻器106与第八电阻器108正交。使用彼此垂直的一对电阻器使得纵向和横向效应能够平均化。
图2C图示了在图2A中所图示的负荷传感器120的横截面图。参考图2C，粘合剂接合层126将施加在第一半导体层122上的垂直力传递到第二半导体层124。在图示的实施例中，粘合剂接合层126包括开口128，开口128向第一半导体层122暴露第二半导体层124的一部分。
在该实施例中，第二电阻器102和第四电阻器104被定位在粘合剂接合层126中的开口128正下方的第二半导体层124上。由于第二电阻器102和第四电阻器104被定位在开口128下方，因此第二电阻器102和第四电阻器104不经受从第一半导体层122传递的垂直应力。相反，第一电阻器101、第三电阻器103、第五电阻器105、第六电阻器106、第七电阻器107和第八电阻器108被粘合剂接合层126覆盖。因此，它们处于通过第一半导体层122传递的压缩垂直应力下。在图2D中图示了粘合剂接合层126的平面图。
通过将垂直力“F”施加到所图示的实施例的负荷传感器120，来自第一半导体层122的垂直应力被传递到第一电阻器101、第三电阻器103、第五电阻器105、第六电阻器106、第七电阻器107和第八电阻器108，引起纵向应变、横向应变和垂直应变。后续地，纵向应力、横向应力和垂直应力。相反，由于开口128，第二电阻器102和第四电阻器104仅经历具有基本平面应力的平面应变状况。
本发明的实施例还包括负荷传感器封装件140。负荷传感器封装件140确保负荷传感器的操作窗口与应用所需的操作窗口重叠。例如，负荷传感器封装件140可以用于测量比常规的半导体传感器高得多的负荷。这在各种实施例中通过将所施加的力的预先确定的部分传送到负荷传感器120来实现。当力被施加到负荷传感器封装件时，所施加的力的预先确定的部分通过负荷传感器120传递。剩余的所施加的力由负荷传感器封装件的外围结构支撑。因此，即使在外部向封装件施加大得多的力，通过半导体传感器传递的应力也可以在传感器的合理操作窗口内。鉴于所施加的力的预先确定的部分的可以由负荷传感器120测量，现在还可以确定对封装件的总的施加的力。另外，通过使用较小的力/应力传感器，可以测量较高的负荷范围。半导体行业中较小的传感器转化成较低的成本。
图3A-图3C、图4A-图4C、图5A-图5B和图6A-图6C图示了负荷传感器封装件140的几种实施例。在图示的实施例中，负荷传感器封装件140包括盖142、柱144、外围结构146和底座148，它们一起形成壳体。
盖142和柱144形成为单个单片单元，其中柱144被定位在盖142的中心区域中。在各种实施例中，外围结构146可以与盖142(例如，图4A和图6A)或底座148(例如，图3A和图5A)单片地形成。盖142和柱144连同外围结构146和底座148形成腔150。负荷传感器120被容纳在腔150内，并且由负荷传感器封装件140的壳体保护不受外部环境影响。
使用第一裸片接合材料151将包括盖142和柱144的壳体的顶部刚性地连接到包括外围结构146和底座148的壳体的底部。在各种实施例中，第一裸片接合材料151包括大约5μm至200μm(例如，在一个实施例中，50μm)的厚度。
可以以各种方式配置负荷传感器封装件140，以将电信号从负荷传感器120承载到负荷传感器封装件140的外部。例如，负荷传感器封装件140可以包含金属引脚以用于直接接线接合，或者包含PCB作为负荷传感器焊盘130和金属引脚之间的互连。在一些实施例中，可以通过包含在底座148上的集成电路(IC)以及从负荷传感器120的负荷传感器焊盘130直接到IC的接线接合158来制作从负荷传感器120到负荷传感器封装件140的外部的电连接。
在图示的实施例中，具有大约5μm至200μm(例如，在一个实施例中，50μm)的厚度的第二裸片接合材料152将负荷传感器120的柱144连接到负荷传感器封装件140。类似地，具有大约5μm至200μm(例如，在一个实施例中，50μm)的厚度的第三裸片接合材料153将负荷传感器120与负荷传感器封装件140的底座148连接。在各种实施例中，第一裸片接合材料151的厚度、第二裸片接合材料152的厚度和第三裸片接合材料153的厚度可以被设计成补偿负荷传感器120和负荷传感器封装件140两者的制造公差。
在一些实施例中，第一裸片接合材料151、第二裸片接合材料152和第三裸片接合材料153可以是相同的材料。具有相同的材料可以涉及同时密封负荷传感器封装件140。备选地，可以使用具有不同加工温度的两种不同的材料。
例如，第一裸片接合材料151和第二裸片接合材料152可以包括相同的第一材料，而第三裸片接合材料153包括不同的第二材料。这可以允许顺序地应用这些材料。例如，第三裸片接合材料153可以用于将负荷传感器120与底座148附接，接下来使用第一裸片接合材料151和第二裸片接合材料152附接。在该图示中，第三裸片接合材料153可以包括首先以320℃的较高加工温度附接的诸如Au0.80Sn0.20的金锡合金，而第一裸片接合材料151和第二裸片接合材料152可以包括稍后在240℃-280℃的较低的加工温度附接的银烧结物。在各种实施例中，第一裸片接合材料151、第二裸片接合材料152和第三裸片接合材料153可以包括银烧结物、诸如Au0.80Sn0.20的金锡合金、或者诸如Au0.88Ge0.12的金锗化物。在备选的实施例中，第一裸片接合材料151、第二裸片接合材料152和第三裸片接合材料153可以是非金属材料，例如用于玻璃、金属和陶瓷封装件的密封玻璃膏。
另外，相对于不同应用所需的负荷范围，负荷传感器封装件140可以是可缩放的，并且可以包括各种材料。基于除了其他之外的热膨胀系数(CTE)、杨氏模量(E)和极限拉伸强度(UTS)来选择用于不同应用的材料。
为了产生稳健的机械系统，负荷传感器封装件140的材料的热膨胀系数可以尽可能接近负荷传感器120的热膨胀系数。例如，负荷传感器封装件140的材料的热膨胀系数在负荷传感器120的热膨胀系数的10％以内。第一裸片接合材料、第二裸片接合材料和第三裸片接合材料151-153的杨氏模量应当优选地小于负荷传感器的半导体材料的杨氏模量，以有效地将应力传递给负荷传感器120。另外，负荷传感器封装件140的材料必须展示刚性和强度，以承受如由杨氏模量和极限强度给出的应用的负荷能力，并且是可延展的，以对于可能的冲击和动态负荷情况足够强。例如，特定应用可以利用硅(CTE＝2ppm/K，E＝130GPa-190GPa，UTS＝1000MPa)作为用于负荷传感器120的材料，以及利用合金-42(CTE＝4ppm/K，E＝145GPa，UTS＝500MPa)作为用于负荷传感器封装件140的材料。
负荷传感器封装件140的材料的等效机械刚度、热膨胀系数的显著的不匹配和/或组装期间的未对准可能会导致在传感器的操作期间偏离待传递到负荷传感器120的力的所设计的预先确定的部分。因此，这种多轴传感器对由于外部变量(诸如温度的改变)而引起的诱导应力进行测量。结果，在测量对负荷传感器120和负荷传感器封装件140施加的力时，可能会引入显著的误差。
图3A图示了负荷传感器封装件140的一个实施例的横截面图，
图3B图示了对应的透视图，并且图3C图示了负荷传感器封装件140的四分之一部分的透视图。在图示的实施例中，盖142和柱144单片地形成，而外围结构146与底座148单片地形成。
多个金属引脚154延伸穿过外围结构146。外围结构146由多个支撑屏蔽件156气密密封，如在图3B的透视图中所图示的。
在一个实施例中，多个金属引脚154包括科伐合金(Kovar)，并且多个支撑屏蔽件156包括密封玻璃。金属引脚154伸入和伸出负荷传感器封装件140，以用于从负荷传感器焊盘130进行接线接合。如之前所描述的，具有八边形成形的第一半导体层122的负荷传感器120可以具有位于第二半导体层124的拐角上的负荷传感器焊盘130，负荷传感器焊盘130可以容易地被直接接线接合158到金属引脚154。
图4A图示了负荷传感器封装件140的备选的实施例的横截面图，图4B图示了透视图，并且图4C图示了负荷传感器封装件140的底座148的透视图。在该实施例中，柱144、外围结构146和盖142形成为单个单片单元。如在图4B中所图示的，底座148包括凸架(ledge)155，凸架155比底座148的其余部分薄，并且凸架155远离外围结构146的侧表面延伸。如在图4C中所图示的，引线可以从负荷传感器120并且沿着凸架155被定位在底座上。负荷传感器的焊盘130可以被定位在负荷传感器120的单侧上。负荷传感器120的负荷传感器焊盘130可以与底座148的电子路由(routing)电路157对准。随后，负荷传感器焊盘130可以直接机器接线接合158到电子路由电路157，从而提供到负荷传感器封装件140的外部的电连接。
图5A图示了负荷传感器封装件140的另一实施例的横截面图，并且图5B图示了对应的水平横截面图。与图3A的负荷传感器封装件140类似，在所图示的实施例中，盖142和柱144单片地形成，而外围结构146与底座148单片地形成。多个金属引脚154延伸穿过外围结构146，并且金属引脚154由多个支撑屏蔽件156气密密封。PCB 160包括中心切口区域，负荷传感器120通过该中心切口区域被附接到底座148。
在一个实施例中，负荷传感器120的负荷传感器焊盘130可以被定位在传感器的单侧上。PCB 160可以被包含，以简化机器接线接合，并且在负荷传感器焊盘130和金属引脚154之间提供电连接。如在图5B中所图示的，PCB 160包括多个第一接合焊盘162和第二接合焊盘163。虽然未示出，但是第一接合焊盘162可以利用穿过PCB 160的导电轨道(track)电连接到第二接合焊盘163。负荷传感器焊盘130可以机器接线接合158到第一接合焊盘162，并且第二接合焊盘163可以机器接线接合158到金属引脚154。
图6A图示了负荷传感器封装件140的另一实施例的横截面图，图6B图示了对应的透视图，并且图6C图示了负荷传感器封装件140的四分之一部分的透视图。在该实施例中，底座148和盖142的足迹(foot print)基本相等。柱144和外围结构146被形成到盖142，作为单个单片单元。如在图6B的透视图中所图示的，围绕负荷传感器120并且跨越负荷传感器封装件的腔的PCB 160可以被焊接到底座148的表面。PCB 160包括中心切口区域，负荷传感器120通过该中心切口区域被附接到底座148。
为了检测负荷传感器120的电信号，与图5A-图5B的实施例不同，PCB 160包括可以延伸穿过外围结构146到负荷传感器封装件140的外部的区段。
图7是表示包括根据本发明的各种实施例的负荷传感器封装件的设计、制造和应用的方法的流程图。
方法包括：确定用于负荷传感器的操作窗口；以及基于操作范围来设计负荷传感器120和负荷传感器封装件140(步骤701)。设计过程包括：选择用于负荷传感器120和负荷传感器封装件140的材料；确定负荷传感器120和负荷传感器封装件140的布局；确定负荷传感器120和负荷传感器封装件140的各种元件的大小，以确定要传递到负荷传感器的负荷的预先确定的部分的合适的量。设计步骤还包括：确定负荷传感器120和负荷传感器封装件140的本体之间的电连接。
材料的选择涉及考虑用于负荷传感器封装件140的热膨胀系数、杨氏模量、泊松比、延展性和极限强度，以便选择具有较少失配的材料。除了这些特性之外，在封装件的设计中考虑了裸片接合材料的熔化温度和加工温度。用于负荷传感器120的材料选择包括具有合适的压阻分量的半导体材料，其可以被利用以隔离应力的垂直分量，例如，使用之前所描述的惠斯通电桥电路。裸片接合材料被选择以使得能够有效地形成不会使已经形成的在前的部件降级的封装件。另外，裸片接合材料用于补偿负荷传感器120和负荷传感器封装件140之间的制造的公差失配或组装的任何垂直未对准。针对负荷传感器封装件140的材料选择包括盖142、柱144、外围结构146、底座148、裸片接合材料151-153、金属引脚154和支撑屏蔽件156。盖142、柱144、外围结构146和底座148可以由诸如铁镍合金(诸如合金-42(Fe0.58Ni0.42)和因瓦(Fe0.64Ni0.36))的单个低热膨胀材料构成。
在选择材料之后，独立地制造负荷传感器120和负荷传感器封装件140(步骤702)。使用常规的半导体工艺来加工负荷传感器120。类似地，使用常规的封装工艺来制造负荷传感器封装件140的元件。
接下来参考步骤703，负荷传感器120被组装到负荷传感器封装件140中，并且被密封以形成气密密封的封装件。例如，负荷传感器120被放置在负荷传感器封装件140的壳体的腔中，并且使用裸片接合材料151-153被附接。
接下来参考步骤704，初始化并且校准负荷传感器封装件140。例如，可以通过应用已知量的负荷来确定之前描述的校准系数(上面描述的校正因子k)和上面描述的预先确定的部分(被传递到负荷传感器的负荷的部分量)。
如接下来在步骤705中图示的，可以利用负荷传感器封装件140来感测所施加的负荷。如果负荷传感器封装件被用于确定流体应力，则将其放置在合适的介质内。类似地，负荷传感器封装件可以被放置在适当的负荷状况下。通过负荷传感器封装件的引线将惠斯通电桥的输入电压施加到负荷传感器。
如在步骤706中进一步图示的，测量两个惠斯通电桥(在图1A中描述)的各个输出节点之间的电压上的改变。基于测量的电压输出和负荷传感器的校准，估计所施加的负荷(步骤707)。在各种实施例中，可以在前端电路中实施步骤706和步骤707。在各种实施例中，由于施加的负荷引起的电压的改变在前端电路的可测量范围内。作为说明，负荷的10MPa的增加导致在两个惠斯通电桥之间的测量(Δ)电压的10mV的改变。可以由前端电路感测电压的该改变。在一些实施例中，还可以在负荷传感器120内形成前端电路。备选地，前端电路可以被封装在负荷传感器封装件140的壳体内。在另外的实施例中，前端电路独立于负荷传感器封装件140进行封装。
在一个实施方式(示例一)中，负荷传感器封装件包括壳体，该壳体具有盖、柱、外围结构和底座。底座包括被配置成安装应力传感器的主表面，而盖包括被配置成接收待测量的负荷的盖主表面。柱被配置成通过应力传感器将待测量的负荷的预先确定的部分传递到底座。外围结构被配置成将待测量的负荷的剩余部分传递到底座。
在示例一的实施方式中(这里被称为示例二)，应力传感器包括第一半导体层，第一半导体层包括被配置成接收待测量的负荷的预先确定的部分的第一主表面。第二半导体层被设置在第一半导体层下方。第二半导体层包括第一电阻器和第二电阻器。第一电阻器在第一方向上定向，并且包括第一类型的掺杂。第二电阻器在第一方向上定向，并且包括第一类型的掺杂，第一半导体层包括第二主表面，第二主表面被配置成被附接到第二半导体层。第一裸片接合层被设置在第一半导体层和第二半导体层之间。第一裸片接合层包括开口。开口直接被设置在第一电阻器之上，并且与第一电阻器重叠，其中第二电阻器与第一裸片接合层接触。
示例二的实施方式(这里被称为示例三)，可以进一步包括被设置在壳体的柱和第一半导体层之间的第二裸片接合层。在示例三的一个实施方式中，壳体包括铁镍合金，第一半导体层和第二半导体层包括硅，第一裸片接合层包括玻璃，并且第二裸片接合层包括银烧结物、金锡合金或金锗化物。
在示例一的实施方式中，柱被附接到应力传感器，并且应力传感器被附接到底座。
示例一的实施方式(这里被称为示例六)，可以进一步包括延伸穿过外围结构的引线。示例六的实施方式可以进一步包括在应力传感器上的接合焊盘以及被耦合在应力传感器的接合焊盘与引线之间的接合线。
在示例一的实施方式中，负荷传感器封装件是气密密封的。
在示例一的实施方式中，底座包括凸架，该凸架包括引线，该凸架远离外围结构的侧表面延伸。
示例一的实施方式(这里被称为示例十)，可以进一步包括被设置在底座之上的印刷电路板。印刷电路板包括用于应力传感器的切口，其中印刷电路板被耦合到应力传感器的接合焊盘。示例十的实施方式，可以进一步包括：延伸穿过壳体的引线；以及被耦合在印刷电路板和引线之间的接合接线，其中印刷电路板在壳体内。在示例十的实施方式中，印刷电路板的一部分延伸穿过外围结构的侧表面。
根据本发明的第二实施例(示例十三)，传感器系统包括半导体衬底、第一桥接电路和第二桥接电路。第一桥接电路包括被设置在半导体衬底中的第一半导体应力传感器。第一半导体应力传感器处于平面应力状态。第二桥接电路包括被设置在半导体衬底中的第二半导体应力传感器。第二半导体应力传感器对平面内和平面外应力的改变进行响应。
在示例十三的实施方式中(这里被称为示例十四)，第一桥接电路包括第一电阻器、第二电阻器、第三电阻器和第四电阻器，并且第二桥接电路包括第五电阻器、第六电阻器、第七电阻器和第八电阻器。
在示例十四的一个实施方式中(这里被称为示例十五)，第一电阻器和第五电阻器包括在第一方向上定向的p型电阻器，而第二电阻器和第六电阻器包括在第二方向上定向的n型电阻器。第三电阻器和第七电阻器包括在第二方向上定向的p型电阻器，而第四电阻器和第八电阻器包括在第一方向上定向的n型电阻器。
在示例十五的一个实施方式中，第二电阻器和第四电阻器对侧向和横向平面内应力的改变进行响应，而不对垂直应力进行响应，其中第六电阻器和第八电阻器对侧向应力、横向应力和垂直应力进行响应。
在示例十六的一个实施方式中(这里被称为示例十七)，第一桥接电路进一步包括第一支路和第二支路，第一支路包括将第一电阻器和第二电阻器串联连接的第一节点，第二支路包括将第三电阻器和第四电阻器串联连接的第二节点。第一支路与第二支路并联连接，第一电阻器被连接到第四电阻器，第二电阻器被连接到第三电阻器。
示例十七的实施方式(这里被称为示例十八)，可以进一步包括在第一节点和第二节点之间的第一输出节点。
在示例十八的一个实施方式中(这里被称为示例十九)，第二桥接电路进一步包括第三支路和第四支路，第三支路包括将第五电阻器和第六电阻器连接的第三节点，第四支路包括将第七电阻器和第八电阻器连接的第四节点。第三支路与第四支路并联连接，第五电阻器被连接到第八电阻器，并且第六电阻器被连接到第七电阻器。
示例十九的实施方式(这里被称为示例十八)，可以进一步包括在第三节点和第四节点之间的第二输出节点。
在示例十三的一个实施方式中，第一桥接电路是第一惠斯通电桥电路，并且第二桥接电路是第二惠斯通电桥电路。
根据本发明的第三实施例(示例二十二)，负荷传感器包括第一半导体层，第一半导体层包括被配置成接收待测量的负荷的第一主表面。第二半导体层被设置在第一半导体层下方。第二半导体层包括第一电阻器和第二电阻器。第一电阻器在第一方向上定向，并且包括第一类型的掺杂。第二电阻器在第一方向上定向，包括第一类型的掺杂，其中第一半导体层包括第二主表面，第二主表面被配置成被附接到第二半导体层。裸片接合层被设置在第一半导体层和第二半导体层之间。裸片接合层包括第一开口，其中第一开口直接被设置在第一电阻器之上，并且与第一电阻器重叠，并且第二电阻器与裸片接合层接触。
在示例二十二的一个实施方式中(这里被称为二十三)，第二半导体层进一步包括第三电阻器和第四电阻器，第三电阻器在第二方向上定向并且包括第一类型的掺杂，第四电阻器在第二方向上定向并且包括第一类型的掺杂。
在示例二十三的一个实施方式中(这里被称为二十四)，第二半导体层进一步包括第五电阻器，第五电阻器在第一方向上定向并且包括第二类型的掺杂，第二类型的掺杂与第一类型的掺杂相反。第六电阻器在第一方向上定向，包括第二类型的掺杂。第七电阻器在第二方向上定向，包括第二类型的掺杂。第八电阻器在第二方向上定向，包括第二类型的掺杂。
在示例二十四的一个实施方式中，裸片接合层进一步包括第二开口，其中第二开口直接被设置在第三电阻器之上，并且与第三电阻器重叠。第四电阻器、第五电阻器、第六电阻器、第七电阻器和第八电阻器接触裸片接合层。
在示例二十二的一个实施方式中，第二半导体层与第一半导体层不同地成形。在示例二十二的另一实施方式中，负荷传感器的所有焊盘沿着第二半导体层的单侧设置。在示例二十二的另一实施方式中，负荷传感器的接合焊盘被设置在第二半导体层的所有拐角上。在示例二十二的另一实施方式中，第二半导体层被成形为具有八边形形状。在示例二十二的另一实施方式中，裸片接合层包括在5μm和200μm之间的厚度并且包括玻璃。
虽然已经参考说明性实施例描述了本发明，但是本说明书并不旨在以限制意义来解释。在参考本描述说明书时，说明性实施例的各种修改和组合以及本发明的其他实施例对于本领域技术人员将是显而易见的。因此，随附的权利要求旨在涵盖任何这种修改或实施例。

Claims (32)

1.一种负荷传感器封装件，包括：
壳体，所述壳体包括盖、柱、外围结构和底座，其中所述底座包括被配置成安装应力传感器的主表面，其中所述盖包括被配置成接收待测量的负荷的盖主表面，其中所述柱被配置成通过所述应力传感器将所述待测量的负荷的预先确定的部分传递到所述底座，其中所述外围结构被配置成将所述待测量的负荷的剩余部分传递到所述底座，并且其中所述负荷的所述预先确定的部分在0.1至0.9之间。
2.根据权利要求1所述的负荷传感器封装件，其中所述应力传感器包括：
第一半导体层，其包括被配置成接收所述待测量的负荷的所述预先确定的部分的第一主表面；
第二半导体层，其被设置在所述第一半导体层下方，所述第二半导体层包括第一电阻器和第二电阻器，所述第一电阻器在第一方向上定向，并且所述第一电阻器包括第一类型的掺杂，所述第二电阻器在所述第一方向上定向，并且所述第二电阻器包括所述第一类型的掺杂，所述第一半导体层包括第二主表面，所述第二主表面被配置成被附接到所述第二半导体层；以及
第一裸片接合层，其被设置在所述第一半导体层和所述第二半导体层之间，所述第一裸片接合层包括开口，其中所述开口直接被设置在所述第一电阻器之上，并且所述开口与所述第一电阻器重叠，其中所述第二电阻器接触所述第一裸片接合层。
3.根据权利要求2所述的负荷传感器封装件，进一步包括第二裸片接合层，所述第二裸片接合层被设置在所述壳体的所述柱和所述第一半导体层之间。
4.根据权利要求3所述的负荷传感器封装件，其中所述壳体包括铁镍合金，其中所述第一半导体层和所述第二半导体层包括硅，其中所述第一裸片接合层包括玻璃，并且其中所述第二裸片接合层包括银烧结物、金锡合金或金锗化物。
5.根据权利要求1所述的负荷传感器封装件，其中所述柱被附接到所述应力传感器，并且所述应力传感器被附接到所述底座。
6.根据权利要求1所述的负荷传感器封装件，进一步包括引线，所述引线延伸穿过所述外围结构。
7.根据权利要求6所述的负荷传感器封装件，进一步包括：在所述应力传感器上的接合焊盘，以及被耦合在所述应力传感器的所述接合焊盘与所述引线之间的接合接线。
8.根据权利要求1所述的负荷传感器封装件，其中所述负荷传感器封装件是气密密封的。
9.根据权利要求1所述的负荷传感器封装件，其中所述底座包括凸架，所述凸架包括引线，所述凸架远离所述外围结构的侧表面延伸。
10.根据权利要求1所述的负荷传感器封装件，进一步包括被设置在所述底座之上的印刷电路板，其中所述印刷电路板包括用于所述应力传感器的切口，其中所述印刷电路板被耦合到所述应力传感器的接合焊盘。
11.根据权利要求10所述的负荷传感器封装件，进一步包括：
引线，其延伸穿过所述壳体；以及
接合接线，其被耦合在所述印刷电路板和所述引线之间，其中所述印刷电路板在所述壳体内。
12.根据权利要求10所述的负荷传感器封装件，其中所述印刷电路板的一部分延伸穿过所述外围结构的侧表面。
13.一种传感器系统，包括：
半导体衬底；
第一桥接电路，其包括被设置在所述半导体衬底中的第一半导体应力传感器，所述第一半导体应力传感器处于平面应力状态，所述第一桥接电路被配置为测量由于所述平面应力状态导致的电阻的变化，其中所述第一桥接电路包括对平面内应力的改变进行响应而不对垂直应力进行响应的电阻器；以及
第二桥接电路，其包括被设置在所述半导体衬底中的第二半导体应力传感器，所述第二半导体应力传感器对平面内应力的改变和平面外应力的改变进行响应，所述第二桥接电路被配置为测量由于所述平面内应力和所述平面外应力导致的电阻的变化，其中所述第二桥接电路包括对平面内应力和垂直应力的改变进行响应的电阻器。
14.根据权利要求13所述的系统，其中所述第一桥接电路包括第一电阻器、第二电阻器、第三电阻器和第四电阻器，其中所述第二桥接电路包括第五电阻器、第六电阻器、第七电阻器和第八电阻器。
15.根据权利要求14所述的系统，其中所述第一电阻器和所述第五电阻器包括在第一方向上定向的p型电阻器，其中所述第二电阻器和所述第六电阻器包括在第二方向上定向的n型电阻器，其中所述第三电阻器和所述第七电阻器包括在所述第二方向上定向的p型电阻器，其中所述第四电阻器和所述第八电阻器包括在所述第一方向上定向的n型电阻器。
16.根据权利要求15所述的系统，其中所述第二电阻器和所述第四电阻器对侧向平面内应力和横向平面内应力的改变进行响应，而不对垂直应力进行响应，其中所述第六电阻器和所述第八电阻器对所述侧向应力、所述横向应力和所述垂直应力进行响应。
17.根据权利要求16所述的系统，所述第一桥接电路进一步包括：
第一支路，其包括将所述第一电阻器和所述第二电阻器串联连接的第一节点；以及
第二支路，其包括将所述第三电阻器和所述第四电阻器串联连接的第二节点，其中所述第一支路与所述第二支路并联连接，所述第一电阻器被连接到所述第四电阻器，并且所述第二电阻器被连接到所述第三电阻器。
18.根据权利要求17所述的系统，进一步包括在所述第一节点和所述第二节点之间的第一输出节点。
19.根据权利要求18所述的系统，所述第二桥接电路进一步包括：
第三支路，其包括将所述第五电阻器和所述第六电阻器连接的第三节点；以及
第四支路，其包括将所述第七电阻器和所述第八电阻器连接的第四节点，其中所述第三支路与所述第四支路并联连接，所述第五电阻器被连接到所述第八电阻器，并且所述第六电阻器被连接到所述第七电阻器。
20.根据权利要求19所述的系统，进一步包括在所述第三节点和所述第四节点之间的第二输出节点。
21.根据权利要求13所述的系统，其中所述第一桥接电路是第一惠斯通电桥电路，并且其中所述第二桥接电路是第二惠斯通电桥电路。
22.根据权利要求13所述的系统，进一步包括壳体，所述壳体包括盖、柱、外围结构和底座，其中所述底座包括被配置成安装所述半导体衬底的主表面，其中所述盖包括被配置成接收待测量的负荷的盖主表面，其中所述柱被配置成通过所述半导体衬底将所述待测量的负荷的预先确定的部分传递到所述底座，其中所述外围结构被配置成将所述待测量的负荷的剩余部分传递到所述底座。
23.根据权利要求22所述的系统，进一步包括引线，所述引线延伸穿过所述外围结构。
24.根据权利要求23所述的系统，进一步包括：在所述应力传感器上的接合焊盘；以及被耦合在所述应力传感器的所述接合焊盘与所述引线之间的接合接线。
25.一种负荷传感器，包括：
第一半导体层，其包括被配置成接收待测量的负荷的第一主表面；
第二半导体层，其被设置在所述第一半导体层下方，所述第二半导体层包括第一电阻器、第二电阻器、第三电阻器和第四电阻器，所述第一电阻器在第一方向上定向，并且所述第一电阻器包括第一类型的掺杂，所述第二电阻器在所述第一方向上定向，并且所述第二电阻器包括所述第一类型的掺杂，所述第三电阻器在第二方向上定向，并且所述第三电阻器包括所述第一类型的掺杂，以及所述第四电阻器在所述第二方向上定向，所述第四电阻器包括所述第一类型的掺杂，其中所述第一半导体层包括第二主表面，所述第二主表面被配置成被附接到所述第二半导体层；以及
裸片接合层，其被设置在所述第一半导体层和所述第二半导体层之间，所述裸片接合层包括第一开口，其中所述第一开口直接被设置在所述第一电阻器之上，并且所述第一开口与所述第一电阻器重叠，其中所述第二电阻器接触所述裸片接合层。
26.根据权利要求25所述的负荷传感器，其中所述第二半导体层进一步包括：
第五电阻器，其在所述第一方向上定向，所述第五电阻器包括第二类型的掺杂，所述第二类型的掺杂与所述第一类型的掺杂相反，
第六电阻器，其在所述第一方向上定向，所述第六电阻器包括所述第二类型的掺杂，
第七电阻器，其在所述第二方向上定向，所述第七电阻器包括所述第二类型的掺杂，以及
第八电阻器，其在所述第二方向上定向，所述第八电阻器包括所述第二类型的掺杂。
27.根据权利要求26所述的负荷传感器，其中所述裸片接合层进一步包括第二开口，其中所述第二开口直接被设置在所述第三电阻器之上，并且所述第二开口与所述第三电阻器重叠，其中所述第四电阻器、所述第五电阻器、所述第六电阻器、所述第七电阻器和所述第八电阻器接触所述裸片接合层。
28.根据权利要求25所述的负荷传感器，其中所述第二半导体层与所述第一半导体层不同地成形。
29.根据权利要求25所述的负荷传感器，其中所述负荷传感器的所有接合焊盘沿着所述第二半导体层的单侧设置。
30.根据权利要求25所述的负荷传感器，其中所述负荷传感器的所述接合焊盘被设置在所述第二半导体层的所有拐角上。
31.根据权利要求25所述的负荷传感器，其中所述第二半导体层被成形为具有八边形形状。
32.根据权利要求25所述的负荷传感器，其中所述裸片接合层包括在5μm和200μm之间的厚度，并且所述裸片接合层包括玻璃。
CN201910115451.2A 2018-02-13 2019-02-13 负荷感测装置、封装件以及系统 Active CN110160681B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/895,513 2018-02-13
US15/895,513 US10910500B2 (en) 2018-02-13 2018-02-13 Load sensing devices, packages, and systems

Publications (2)

Publication Number Publication Date
CN110160681A CN110160681A (zh) 2019-08-23
CN110160681B true CN110160681B (zh) 2023-05-05

Family

ID=65440789

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910115451.2A Active CN110160681B (zh) 2018-02-13 2019-02-13 负荷感测装置、封装件以及系统
CN201920194277.0U Withdrawn - After Issue CN209979104U (zh) 2018-02-13 2019-02-13 负荷传感器封装件、传感器系统以及负荷传感器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201920194277.0U Withdrawn - After Issue CN209979104U (zh) 2018-02-13 2019-02-13 负荷传感器封装件、传感器系统以及负荷传感器

Country Status (3)

Country Link
US (1) US10910500B2 (zh)
EP (1) EP3534126B1 (zh)
CN (2) CN110160681B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910500B2 (en) * 2018-02-13 2021-02-02 Stmicroelectronics S.R.L. Load sensing devices, packages, and systems
DE102019129411A1 (de) * 2019-09-12 2021-03-18 Wika Alexander Wiegand Se & Co. Kg Aufnehmerkörper mit einem Messelement und Herstellungsverfahren für einen Aufnehmerkörper
WO2021097386A1 (en) * 2019-11-15 2021-05-20 Intuitive Surgical Operations, Inc. Spread bridge xy force sensor
CN116209885A (zh) 2020-08-12 2023-06-02 阿尔卑斯阿尔派株式会社 载荷传感器装置
JP2024012731A (ja) * 2020-12-21 2024-01-31 アルプスアルパイン株式会社 歪みセンサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0742893A1 (en) * 1994-01-28 1996-11-20 Breed Automotive Technology, Inc. A capacitive pressure sensor having a reduced area dielectric spacer
CN101046368A (zh) * 2006-03-29 2007-10-03 株式会社日立制作所 力学量测定装置
CN101268350A (zh) * 2005-07-22 2008-09-17 意法半导体股份有限公司 带有双测量刻度和高满刻度值的集成式压力传感器
CN209979104U (zh) * 2018-02-13 2020-01-21 意法半导体股份有限公司 负荷传感器封装件、传感器系统以及负荷传感器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8535967B2 (en) * 2010-10-29 2013-09-17 Honeywell International Inc. Method and system for etching a diaphragm pressure sensor
WO2014008377A1 (en) * 2012-07-05 2014-01-09 Ian Campbell Microelectromechanical load sensor and methods of manufacturing the same
EP3018451B1 (en) * 2014-11-05 2017-08-02 Nokia Technologies OY An apparatus and method for sensing
ITUA20163990A1 (it) * 2016-05-31 2017-12-01 St Microelectronics Srl Dispositivo sensore di carico miniaturizzato con ridotta sensibilita' a stress termo-meccanico di incapsulamento, in particolare sensore di forza e di pressione
IT201700044301A1 (it) 2017-04-21 2018-10-21 St Microelectronics Srl Sensore di sforzo per il monitoraggio dello stato di salute di strutture fabbricate quali costruzioni, edifici, infrastrutture e simili

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0742893A1 (en) * 1994-01-28 1996-11-20 Breed Automotive Technology, Inc. A capacitive pressure sensor having a reduced area dielectric spacer
CN101268350A (zh) * 2005-07-22 2008-09-17 意法半导体股份有限公司 带有双测量刻度和高满刻度值的集成式压力传感器
CN101046368A (zh) * 2006-03-29 2007-10-03 株式会社日立制作所 力学量测定装置
CN209979104U (zh) * 2018-02-13 2020-01-21 意法半导体股份有限公司 负荷传感器封装件、传感器系统以及负荷传感器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Low-cost piezoresistive silicon load cell independent of force distribution;Robert A.F. Zwijze;《Journal of Micromechanics and Microengineering》;20000101;200-203页 *
Robert A.F. Zwijze.Low-cost piezoresistive silicon load cell independent of force distribution.《Journal of Micromechanics and Microengineering》.2000, *
Robert A.F. Zwijze.MICRO-MACHINED HIGH CAPACITY SILICON LOAD CELLS.《MICRO-MACHINED HIGH CAPACITY SILICON LOAD CELLS》.2000, *

Also Published As

Publication number Publication date
US10910500B2 (en) 2021-02-02
EP3534126A2 (en) 2019-09-04
US20190252556A1 (en) 2019-08-15
EP3534126A3 (en) 2019-11-13
CN110160681A (zh) 2019-08-23
CN209979104U (zh) 2020-01-21
EP3534126B1 (en) 2023-11-29

Similar Documents

Publication Publication Date Title
CN110160681B (zh) 负荷感测装置、封装件以及系统
US7793550B2 (en) Sensor device including two sensors embedded in a mold material
JP4617943B2 (ja) 力学量測定装置
US8474318B2 (en) Acceleration sensor
US7559247B2 (en) Pressure sensor with reduced size strain gauge mounting structure and manufacturing method of the same
US7849749B2 (en) Pressure sensor module
US7549344B2 (en) Pressure sensor package and electronic part
US6272929B1 (en) High pressure piezoresistive transducer suitable for use in hostile environments
US20120133042A1 (en) Mounting structure of chip and module using the same
US6420201B1 (en) Method for forming a bond wire pressure sensor die package
US9190537B2 (en) Mechanical quantity measuring device
US20050146004A1 (en) Semiconductor sensor device and method of producing the same
US20160209344A1 (en) Complex sensor and method of manufacturing the same
EP3358326B1 (en) Dynamic quantity measuring apparatus
JP2014048072A (ja) 圧力センサモジュール
JP4431475B2 (ja) 半導体型３軸加速度センサ
US20030057447A1 (en) Acceleration sensor
KR20040097929A (ko) 가속도 센서 장치
EP3056865B1 (en) Sensor arrangement
JP4706634B2 (ja) 半導体センサおよびその製造方法
JP2010008172A (ja) 半導体装置
US20150143926A1 (en) Area-efficient pressure sensing device
JP2008209163A (ja) センサ装置
EP3451374B1 (en) Semiconductor device package
JP5328492B2 (ja) 圧力センサモジュール及び圧力センサパッケージ、並びにこれらの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant