JP5328492B2 - 圧力センサモジュール及び圧力センサパッケージ、並びにこれらの製造方法 - Google Patents

圧力センサモジュール及び圧力センサパッケージ、並びにこれらの製造方法 Download PDF

Info

Publication number
JP5328492B2
JP5328492B2 JP2009133397A JP2009133397A JP5328492B2 JP 5328492 B2 JP5328492 B2 JP 5328492B2 JP 2009133397 A JP2009133397 A JP 2009133397A JP 2009133397 A JP2009133397 A JP 2009133397A JP 5328492 B2 JP5328492 B2 JP 5328492B2
Authority
JP
Japan
Prior art keywords
substrate
pressure sensor
pressure
integrated circuit
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009133397A
Other languages
English (en)
Other versions
JP2010281611A (ja
Inventor
靖 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2009133397A priority Critical patent/JP5328492B2/ja
Publication of JP2010281611A publication Critical patent/JP2010281611A/ja
Application granted granted Critical
Publication of JP5328492B2 publication Critical patent/JP5328492B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)

Description

本発明は、圧力センサモジュール及び圧力センサパッケージ、並びにこれらの製造方法に関する。詳しくは、半導体基板に形成した半導体圧力センサと、該半導体圧力センサの制御用の集積回路のチップサイズでの実装を目的とした圧力センサモジュール及び圧力センサパッケージ、並びにこれらの製造方法に関する。
半導体圧力センサ(以下、「圧力センサ」と呼称)は、ピエゾ抵抗効果などを利用して、シリコンなどの半導体基板上に生ずる圧力変化を電圧信号に変換する機能を有するセンサである。
その一例としては、例えば図6に示すようなものが挙げられる。この圧力センサ100は、シリコン等からなる半導体基板102と、その中央域に形成された空間部103と、該空間部103により薄板化された領域からなるダイアフラム部104(感圧部)と、該ダイアフラム部104に複数配された、感圧素子としての歪ゲージ105と、前記ダイアフラム部104を除いた外縁域に配され、前記歪ゲージ105ごとに電気的に接続された電極(パッド部)106等を備えている。
このような圧力センサ100は、主に樹脂からなるパッケージに配することにより、圧力センサの電子部品として用いられる(以下、「圧力センサパッケージ」と呼称)。
図7は、樹脂による圧力センサパッケージ110の構造例である。この例では、樹脂板等からなり、圧力導入孔111aを有する筐体111を備え、該筐体111内部に形成される空間の中に、前記圧力センサ100が絶縁材料からなる支持基板112上に配され、金線などを用いたワイヤーボンド113により、圧力センサ100の電極部106と筐体111に設けられた金属リード114とが電気的に接続される。図7(a)は絶対圧型圧力センサの構成例であり、図7(b)は相対圧型圧力センサの構成例である。
ただし、このような圧力センサパッケージの筐体を小型化するには、リードフレームのサイズや筐体内部の空間を縮小する必要がある。樹脂やリードフレームの加工精度などにより圧力センサパッケージのサイズ縮小が困難であるため、圧力センサを高密度に実装するためには、感圧素子を形成した半導体基板を樹脂や金属などで構成された筐体で覆う形態の、従来の圧力センサパッケージの構成をとることは困難であるという問題がある。
電子部品の実装用基板に対する、圧力センサの高密度実装を目的とした、従来よりも小型の圧力センサを実現する方法として、半導体基板上に電極となるバンプを形成する技術(以下、「バンプ形成技術」と呼称)が知られている(例えば、特許文献1参照)。
図8にバンプ形成技術を用いて作製された圧力センサパッケージを示す。バンプ形成技術により作製した圧力センサパッケージは、圧力センサの半導体基板と同程度の大きさで電子部品の実装用基板に実装することが可能である。また、図9に示すように、半導体基板面上のダイアフラム部104の外周領域に、感圧素子105形成面から対向面に対して半導体基板102に貫通孔121を形成し、貫通孔121内面にスパッタ法などにより金属膜122を堆積させ、該対向面に形成したバンプ120と、感圧素子とを電気的に接続する(以下、「貫通配線形成技術」と呼称)。このように、バンプ形成技術と貫通配線形成技術を用いることにより、小型の圧力センサパッケージを作製することが可能である。
このような圧力センサにおいて高精度の圧力分解能を実現するためには、出力の電気信号の温度依存性を小さくすることが効果的であり、加えて、所望の出力値になるような電気信号の増幅や補正が必要になる。
そこで、前記の特徴をもつ感圧素子を形成した半導体基板(以下、「圧力センサ本体」と呼称)に加えて、該感圧素子からの電気信号を補償するために、半導体の集積回路が接続されることがある。
圧力センサ本体の感圧素子の形成面と同一面で、感圧素子の外周部に、当該集積回路を形成した圧力センサモジュール(以下、「集積化圧力センサ」と呼称)が知られている。集積化圧力センサにより、感圧素子からの電気信号の補償が可能であるが、感圧素子と同一面に該集積回路が形成されるため、圧力センサ本体の面積より、集積化圧力センサの面積が、少なからず増加するという問題がある。
圧力センサ本体と圧力センサ制御用の集積回路(以下、「ASIC」と呼称)を、他の電子部品と電気的に接続するために、圧力センサ本体とASICを、それぞれ樹脂などで構成されたパッケージ内に設置した状態で樹脂基板等に実装する場合、圧力センサ本体とASICのパッケージに相当する実装面積と、パッケージ間を電気的に接続する配線部の面積が必要になる。特に小型の携帯端末などに圧力センサパッケージを実装する場合には、実装面積が大きいという問題がある。
また、圧力センサ本体とASICを積層した場合は、圧力センサ単体のパッケージと同等のパッケージ面積を実現できるが、パッケージの高さが増加するという問題がある。実装後の圧力センサパッケージの高さは、該パッケージの高さに依存するため、薄型化の実装が困難であるという問題がある。
一方、圧力センサ本体に対する小型かつ薄型の実装を目的として、バンプを用いたチップサイズのパッケージ(以下、「CSP」と呼称)による実装技術が検討されている。この方法により、樹脂等で構成されたパッケージに圧力センサを設置する従来のパッケージより、実装面積が小さく薄型の実装が可能になる。ただし、温度特性が補償された高精度の圧力センサを実現するためには、ASICと組み合わせた圧力センサモジュールが必要になる。
感圧素子を形成した半導体基板とASICを、他の電子部品との接続を目的とした基板上に実装する場合、ASICも圧力センサ本体と同様にCSPで実装することにより、圧力センサ単体のCSPによる実装と比べて、実装面積が増加するという問題がある。また、バンプを形成したセンサチップ面上に、バンプを形成したASICを実装する方法が知られている(例えば、非特許文献1参照)。この方法により小型の実装は可能であるが、バンプやASICチップの厚さを精密に制御しなければならないという問題がある。
特開2002−82009号公報
プレスリリース(2007年10月31日)、VTIテクノロジ(株)ホームページ
本発明は、このような従来の実情に鑑みて考案されたものであり、圧力センサ制御用の集積回路を備えた圧力センサモジュールにおいて、チップサイズに小型化することが可能な圧力センサモジュールを提供することを第一の目的とする。
本発明は、圧力センサ制御用の集積回路を備えた圧力センサパッケージにおいて、チップサイズに小型化することが可能な圧力センサパッケージを提供することを第二の目的とする。
本発明は、圧力センサ制御用の集積回路を備え、チップサイズに小型化することが可能な圧力センサモジュールを、簡便な方法で得ることが可能な圧力センサモジュールの製造方法を提供することを第三の目的とする。
本発明は、圧力センサ制御用の集積回路を備え、チップサイズに小型化することが可能な圧力センサパッケージを、簡便な方法で得ることが可能な圧力センサパッケージの製造方法を提供することを第四の目的とする。
本発明の請求項1に記載の圧力センサモジュールは、第一基板と第二基板との間に、基板の厚み方向に貫通部を有する第三基板を挟み、各基板の厚み方向で重ねてなる基体、前記第三基板の貫通部が、前記第一基板及び前記第二基板によって挟まれ、該基体の内部に形成された空間部、前記空間部と重なる位置にあって、前記第一基板の薄板化された領域からなるダイアフラム部、前記ダイアフラム部の前記空間部に接する面に配された感圧素子、及び、前記ダイアフラム部の周囲に配され、前記感圧素子と電気的に接続された導電部、を少なくとも有する圧力センサと、前記第二基板の前記空間部に接する面に配された、前記圧力センサの制御用集積回路と、を少なくとも備え、前記空間部を除いた領域にあって、前記基体を構成する前記第一基板、前記第三基板、及び前記第二基板を貫くように配される貫通配線部を有し、該貫通配線部が、前記感圧素子と前記圧力センサの制御用集積回路とを、電気的に接続することを特徴とする。
本発明の請求項に記載の圧力センサパッケージは、請求項に記載の圧力センサモジュールと、前記第二基板において、前記貫通配線部と電気的に接続されたバンプと、を少なくとも備えたことを特徴とする。
本発明の請求項に記載の圧力センサモジュールの製造方法は、第一基板と第二基板との間に、基板の厚み方向に貫通部を有する第三基板を挟み、各基板の厚み方向で重ねてなる基体、前記第三基板の貫通部が、前記第一基板及び前記第二基板によって挟まれ、該基体の内部に形成された空間部、前記空間部と重なる位置にあって、前記第一基板の薄板化された領域からなるダイアフラム部、前記ダイアフラム部の前記空間部に接する面に配された感圧素子、及び、前記ダイアフラム部の周囲に配され、前記感圧素子と電気的に接続された導電部、を少なくとも有する圧力センサと、前記第二基板の前記空間部に接する面に配された、前記圧力センサの制御用集積回路と、を少なくとも備えた圧力センサモジュールの製造方法であって、前記感圧素子が、前記第一基板の内面に配置されてなる第一基板、及び前記圧力センサの制御用集積回路が、前記第二基板の内面に配置されてなる第二基板を用いて、前記感圧素子が形成された前記第一基板の内面と、前記制御用集積回路が形成された前記第二基板の内面とを向かい合わせて、前記第三基板を挟み、各基板の厚み方向で重ねて前記基体を形成し、且つ、前記基体の内部に、前記第一基板、前記第二基板、及び前記第三基板で囲まれた空間部を形成するように、前記第一基板、前記第二基板、及び前記第三基板を張り合わせる工程Aと、前記圧力センサと、前記制御用集積回路とを電気的に接続する工程Bと、を順に有することを特徴とする。
本発明の請求項に記載の圧力センサパッケージの製造方法は、請求項に記載の圧力センサモジュールの製造工程と、前記制御用集積回路と個別に電気的に接続されるバンプを形成する工程Cを、さらに有することを特徴とする。
本発明では、基体の内部に空間部が形成され、該基体を構成する第一基板の前記空間部に接する面に感圧素子が配されて圧力センサを構成し、該基体を構成する第二基板の前記空間部に接する面に前記圧力センサの制御用集積回路が配されているので、圧力センサと集積回路を基板の同一面に形成した従来の集積化圧力センサと比較して、小面積の圧力センサのチップサイズで構成することができる。さらに、該感圧素子及び該制御用集積回路が、該基体内部に形成された空間部に面して、互いに向き合う2つの面にそれぞれ配され、モジュールの内部で保護されているため、該感圧素子及び該制御用集積回路の、外気に接触することによる腐食や汚損を防ぐことができる。これにより本発明では、従来よりも、小型で補償機能を備え、さらに耐腐食及び耐汚損に優れた圧力センサモジュールを提供することができる。
また、本発明では、基体の内部に空間部が形成され、該基体を構成する第一基板の前記空間部に接する面に感圧素子が配されて圧力センサを構成し、該基体を構成する第二基板の前記空間部に接する面に前記圧力センサの制御用集積回路が配されることで、小面積の圧力センサのチップサイズで構成された圧力センサモジュールを備え、さらに、該感圧素子及び該制御用集積回路がモジュールの内部で保護されている。これにより本発明では、従来よりも、小型で補償機能を備え、さらに耐腐食及び耐汚損に優れた圧力センサパッケージを提供することができる。
また本発明では、基体の内部に空間部が形成され、該基体を構成する第一基板の前記空間部に接する面に感圧素子が配されて構成された圧力センサと、該基体を構成する第二基板の前記空間部に接する面に前記圧力センサの制御用集積回路とを備えた圧力センサモジュールの製造方法において、前記感圧素子が、前記第一基板の内面に配置されてなる第一基板、及び前記圧力センサの制御用集積回路が、前記第二基板の内面に配置されてなる第二基板を用いている。これにより本発明では、圧力センサ制御用の集積回路を備えながらもチップサイズに小型化され、さらに耐腐食及び耐汚損に優れた圧力センサモジュールを、簡便な方法で得ることが可能な圧力センサモジュールの製造方法を提供することができる。
また本発明では、基体の内部に空間部が形成され、該基体を構成する第一基板の前記空間部に接する面に感圧素子が配されて構成された圧力センサと、該基体を構成する第二基板の前記空間部に接する面に前記圧力センサの制御用集積回路とを備えた圧力センサパッケージの製造方法において、前記感圧素子が、前記第一基板の内面に配置されてなる第一基板、及び前記圧力センサの制御用集積回路が、前記第二基板の内面に配置されてなる第二基板を用いている。さらに、バンプ形成技術を組み合わせてパッケージ化している。これにより本発明では、圧力センサ制御用の集積回路を備えながらもチップサイズに小型化され、さらに耐腐食及び耐汚損に優れた圧力センサパッケージを、簡便な方法で得ることが可能な圧力センサパッケージの製造方法を提供することができる。
本発明の圧力センサパッケージの一例を模式的に示す断面図である。 圧力センサパッケージの製造方法を工程順に示す断面図である。 圧力センサパッケージの製造方法を工程順に示す断面図である。 圧力センサパッケージの製造方法を工程順に示す断面図である。 本発明の圧力センサパッケージの一例を模式的に示す断面図である。 従来の圧力センサの一例を模式的に示す断面図である。 従来の圧力センサパッケージの一例を模式的に示す断面図である。 従来の圧力センサパッケージの一例を模式的に示す断面図である。 従来の圧力センサパッケージの一例を模式的に示す断面図である。
以下、本発明に係る圧力センサモジュール及び圧力センサパッケージの実施形態を図面に基づいて説明する。
図1は、本発明の圧力センサパッケージの一構成例を模式的に示す断面図である。
この圧力センサパッケージ1A(1)は圧力センサモジュール20A(20)を備え、該圧力センサモジュール20A(20)は、第一基板3と第二基板4との間に、基板の厚み方向に貫通部を有する第三基板30を挟み、各基板の厚み方向で重ねてなる基体2、前記第三基板30の貫通部が、前記第一基板3及び前記第二基板4によって挟まれ、該基体2の内部に形成された空間部5、前記空間部5と重なる位置にあって、前記第一基板3の薄板化された領域からなるダイアフラム部6(「感圧部」とも呼ぶ)、前記ダイアフラム部6の前記空間部5に接する面に配された感圧素子7、及び、前記ダイアフラム部6の周囲に配され、前記感圧素子7と電気的に接続された導電部9、を少なくとも有する圧力センサ10A(10)と、前記第二基板4の前記空間部5に接する面に配された、前記圧力センサ10A(10)の制御用集積回路と、を少なくとも備えてなる。
この圧力センサモジュール20A(20)を構成する圧力センサ10A(10)において、前記第一基板3の内面3c、前記第二基板4の内面4c、及び前記第三基板30の貫通部をなす内面30cによって囲まれて前記基体2の内部に形成された空間により、前記空間部5が構成されている。
前記圧力センサモジュール20A(20)は、また、前記空間部5を除いた領域にあって、前記基体2を構成する前記第一基板3、前記第三基板30、及び前記第二基板4を貫くように配される貫通配線部11を有し、該貫通配線部11が、前記感圧素子7と前記圧力センサ10A(10)の制御用集積回路とを、電気的に接続する構成とされる。
前記圧力センサモジュール20A(20)は、さらに、一端が前記第一基板3の内面3cに配された導電部9と電気的に接続し、他端が前記第一基板3の外面3bからなる前記基体2の一面2aに露呈するように、前記第一基板3を貫通してなる貫通配線部15と、該貫通配線部15の他端と電気的に接続する、前記基体2の一面2aに配された導電部8と、一端が該導電部8と電気的に接続し、他端が前記第二基板4の外面4bからなる前記基体2の他面2bに露呈するように、前記基体2を貫通してなる貫通配線部11と、該貫通配線部11の他端と電気的に接続する、前記基体2の他面2bに配された導電部14と、一端が該導電部14と電気的に接続し、他端が前記第二基板4の内面4cに露呈するように、前記第二基板4を貫通してなる貫通配線部18と、該貫通配線部18の他端と電気的に接続する、前記第二基板4の内面4cに配された前記制御用集積回路の電極部25と、該電極部25と電気的に接続する前記制御用集積回路の電極部26と、一端が該電極部26と電気的に接続し、他端が前記第二基板4の外面4bからなる前記基体2の他面2bに露呈するように、前記第二基板4を貫通してなる貫通配線部22と、該貫通配線部22の他端と電気的に接続されたパッド部28と、を備える構成とされる。
そして、前記圧力センサパッケージ1A(1)は、前記圧力センサモジュール20A(20)と、前記第二基板において、前記貫通配線部11と電気的に接続されたバンプ21と、を少なくとも備えたことを特徴とする。
本発明は、基体2内部の空間部5を形成する際、第一基板3の感圧素子7を形成した内面3cと向かい合わせで、圧力センサ10の制御用の集積回路(ASIC)を形成した第二基板4の内面4cを、基板の厚み方向に貫通部を有する第三基板30を間に挟み、各基板の厚み方向で重ねて、張り合わせることにより、圧力センサ10と同等のチップサイズの圧力センサモジュール20を形成し、さらに、貫通配線形成技術とバンプ21形成技術により、圧力センサ10と同等のチップサイズの圧力センサパッケージ1を形成するものである。
すなわち、本発明では、第一基板3の内面3cからなる前記空間部に接する面に感圧素子7が配されて圧力センサ10を構成し、第二基板4の内面4cからなる前記空間部に接する面に前記圧力センサ10の制御用集積回路が配されているので、圧力センサと集積回路を基板の同一面に形成した従来の集積化圧力センサと比較して、小面積の圧力センサ10のチップサイズで構成することができる。さらに、該感圧素子7が前記空間部5に接する面に配され、モジュールの内部で保護されているため、該感圧素子7の腐食や汚損を防ぐことができる。これにより本発明では、圧力センサ10と制御用集積回路11を基板の同一面に形成した従来の集積化圧力センサと比較して、小型、薄型で補償機能を備え、さらに耐腐食及び耐汚損に優れた圧力センサモジュール20を提供することができる。
これにより本発明では、従来よりも、小型で補償機能を備えた圧力センサモジュール20を提供することができる。
また、本発明では、第一基板3の内面3cからなる前記空間部に接する面に感圧素子7が配されて圧力センサ10を構成し、第二基板4の内面4cからなる前記空間部に接する面に前記圧力センサ10の制御用集積回路が配されることで、小面積の圧力センサ10のチップサイズで構成された圧力センサモジュール20を備えている。さらに、該圧力センサモジュールでは、該感圧素子7が前記空間部5に接する面に配され、モジュールの内部で保護されているため、該感圧素子7の腐食や汚損が防がれている。これにより本発明では、従来よりも、小型で補償機能を備え、さらに耐腐食及び耐汚損に優れた圧力センサパッケージ1を提供することができる。
図1に示すように、この圧力センサ10A(10)は、平板状の第一基板3と第二基板4との間に、基板の厚み方向に貫通部を有する第三基板を挟み、各基板の厚み方向で重ねて基体2とし、この基体2の内部に第一基板3と略平行して広がる空間部5(基準圧力室)を備える。本実施形態では、圧力センサ10A(10)において、前記第一基板3の内面3c、前記第二基板4の内面4c、及び前記第三基板30の貫通部をなす内面30cによって囲まれて、前記基体2の内部に形成された空間により、前記空間部5が構成されている。そして、該空間部5の一方側(第一基板3側)に位置する薄板化された領域をダイアフラム部6(感圧部とも言う。)とする。この感圧部をなす前記第一基板3の内面3cからなる前記空間部5に接する面には感圧素子7である抵抗体R〜Rが配されている(図ではR,Rのみ表示)。
感圧素子7として機能するp型抵抗体(ピエゾ抵抗素子)R〜Rは、ダイアフラム部6の圧力変動を検出する検出回路(ストレンゲージ)を構成するものであり、リード配線を介して、いわゆるホイットストーンブリッジ回路を構成するよう互いが接続されている。それぞれの抵抗体R〜Rは圧力センサ外周部のパッド部までを、導電部9、貫通配線部15、及び導電部8によって電気配線接続されている。
また、前記第一基板3の内面3cにおいて、前記感圧素子7の周囲には、前記抵抗体R〜Rごとに電気的に接続された導電部9が配されている。したがって、圧力センサ10は、絶対圧センサとして機能する構造を備えている。
これにより、基体2を外から見た場合に、その外縁域と中央域とがほぼ同じ厚さをもつ構成とすることができる。
このような抵抗体R〜Rは、ダイアフラム部6の周縁部に配置すると良い。周縁部においては圧縮と引張の両応力が抵抗体R〜Rに加わり易いので、感度の良い圧力センサ10が得られる。また、各抵抗体R〜Rは、ダイアフラム部6の表面に配されており、例えばシリコン基板中にボロンなどの拡散源を注入することによって形成することができる。
また、前記第一基板3の内面3cに配されている導電部9は、例えば金属薄膜などを第一基板3の内面3c面上に形成して、さらにフォトリソグラフィによってパターニングすることによって形成することができる。そして、この導電部9の一端部は、p型抵抗体R〜Rと電気的に接続され、他端部は、第一基板3を貫通して配された貫通配線部15と電気的に接続されている。また、この導電部9は、P型抵抗体R〜Rよりも高濃度の拡散源を注入することによって得られる配線を介し、P型抵抗体R〜Rと電気的に接続してもよい。
導電部9を除く第一基板3の内面3c面上には、絶縁材料によって絶縁部(図示略)を形成することが望ましい。絶縁部を設けることにより、感圧素子7が該絶縁部によって被覆した構造が得られる。
絶縁部は、感圧素子7の外気との接触を遮断するため、感圧素子7の耐食性を向上させるとともに、感圧素子7が空間部5(圧力基準室)を介さずに、直接、外部から受ける機械的な影響による圧力センサ10の特性変動を抑制する効果も奏する。
貫通配線部15は、第一基板3の空間部5と重なる領域を貫通して空間部5に通じて設けられた貫通孔16と、該貫通孔16に充填された導電性物質17とからなる。この導電性物質17としては、例えばCu等が挙げられる。
貫通配線部15の一端は、第一基板3の内面3cにおいて導電部9と電気的に接続し、他端は、第一基板3の外面3bからなる基体2の一面2aに配された導電部8と電気的に接続されている。
導電部8の一端部は、基体2の一面2aにおいて、貫通配線部15の他端と電気的に接続され、他端部は、基体2を貫通して配された貫通配線部11と電気的に接続されている。
貫通配線部11は、空間部5を避けるとともに、第一基板3、第三基板30、及び第二基板4を重ねてなる基体2を貫通して設けられた貫通孔12と、該貫通孔12に充填された導電性物質13とからなる。この導電性物質13としては、例えばCu等が挙げられる。
貫通配線部11の一端は、基体2の一面2aにおいて導電部8と電気的に接続し、他端は、基体2の他面2bにおいて、導電部14と電気的に接続されている。
導電部14の一端部は、基体2の他面2bにおいて、貫通配線部11の他端と電気的に接続され、他端部は、第二基板4を貫通して配された貫通配線部18と電気的に接続されている。
貫通配線部18は、第二基板4の空間部5と重なる領域を貫通して空間部5に通じて設けられた貫通孔19と、該貫通孔19に充填された導電性物質27とからなる。この導電性物質27としては、例えばCu等が挙げられる。
貫通配線部18の一端は、第二基板4の外面4bからなる基体2の他面2bにおいて導電部14と電気的に接続し、他端は、第二基板4の内面4cに配された前記制御用集積回路の電極部25と電気的に接続されている。これにより、圧力センサ10と前記圧力センサ10の制御用集積回路とが、電気的に接続される。
前記制御用集積回路に、電極部25とは別に設けられた電極部26は、第二基板4を貫通して配された貫通電極部22の一端と電気的に接続されている。
貫通配線部22は、第二基板4の空間部5と重なる領域を貫通して空間部5に通じて設けられた貫通孔23と、該貫通孔23に充填された導電性物質24とからなる。この導電性物質24としては、例えばCu等が挙げられる。
貫通配線部22の一端は、電極部26と電気的に接続し、他端は、第二基板4の外面4bからなる基体2の他面2bに設けられたパッド部28及びはんだバンプ21と電気的に接続されている。
なお、貫通配線部18と貫通配線部22は互いに独立して異なる貫通配線であり、該貫通配線部22は、該貫通配線部11に対して該貫通配線部18よりも離れて設けられている。
はんだバンプ21は、例えばパッド部28上に、はんだボールを搭載して形成することができる。なお、はんだバンプ21は、必ずしもパッド部上に直接搭載されるもののみを示すものではなく、一度再配線層を形成しておき、該再配線層を介してパッド部とは別の場所で当該再配線層と電気的に接続するようにはんだボールを搭載することもできる。これにより、実装基板やパッケージとの接続位置について高い自由度を有することができる。
次に、上述したような圧力センサモジュール20、及び圧力センサパッケージ1の製造方法について説明する。
本発明の圧力センサモジュールの製造方法は、第一基板3と第二基板4との間に、基板2の厚み方向に貫通部を有する第三基板30を挟み、各基板の厚み方向で重ねてなる基体2、前記第三基板30の貫通部が、前記第一基板3及び前記第二基板4によって挟まれ、該基体2の内部に形成された空間部5、前記空間部5と重なる位置にあって、前記第一基板3の薄板化された領域からなるダイアフラム部6、前記ダイアフラム部6の前記空間部5に接する面に配された感圧素子7、及び、前記ダイアフラム部6の周囲に配され、前記感圧素子7と電気的に接続された導電部9、を少なくとも有する圧力センサ10と、前記第二基板4の前記空間部5に接する面に配された、前記圧力センサ10の制御用集積回路と、を少なくとも備えた圧力センサモジュール20の製造方法であって、前記感圧素子7が、前記第一基板3の内面3cに配置されてなる第一基板3、及び前記圧力センサ10の制御用集積回路が、前記第二基板4の内面4cに配置されてなる第二基板4を用いることを特徴とする。
本発明では、第一基板3の内面3cからなる前記空間部5に接する面に感圧素子7が配されて構成された圧力センサ10と、第二基板4の内面4cからなる前記空間部5に接する面に前記圧力センサ10の制御用集積回路とを備えた圧力センサモジュール20の製造方法において、前記感圧素子7が、前記第一基板3の内面3cに配置されてなる第一基板3、及び前記圧力センサ10の制御用集積回路が、前記第二基板4の内面4cに配置されてなる第二基板4を用いている。これにより本発明では、圧力センサ制御用の集積回路を備えながらもチップサイズに小型化され、さらに耐腐食及び耐汚損に優れた圧力センサモジュール20を、簡便な方法で得ることができる。
さらに、本発明の圧力センサパッケージの製造方法は、前記圧力センサモジュール20の製造工程と、前記制御用集積回路と個別に電気的に接続されるバンプ21を形成する工程Cを、さらに有することを特徴とする。
本発明では、バンプ形成技術を組み合わせてパッケージ化している。これにより本発明では、圧力センサ制御用の集積回路を備えながらもチップサイズに小型化され、さらに耐腐食及び耐汚損に優れた圧力センサパッケージを、簡便な方法で得ることができる。
以下、工程順に図を用いて詳しく説明する。
図2は、圧力センサパッケージの製造方法を工程順に示す断面図である。
(1)まず、第一基板3の内面3cにおいて、後で基体2を組み立てた際に形成されるダイアフラム部6の外周域に、感圧素子7及び該感圧素子7に電気的に接続された導電部9が予め配された第一基板3を用意する。該内面3cの面上には、絶縁材料からなる絶縁部が設けられ、該導電部9を除いて、被覆されている。
また、第二基板4の内面4cにおいて、後で基体2を組み立てた際に形成される空間部5に接する面に、圧力センサ10の制御用集積回路、並びに該制御用集積回路の電極部25及び26が予め配された第二基板4を用意する。
さらに、第三基板30の内面30cがなす貫通部を有する第三基板30を用意する。
つぎに、図2(a)に示すように、第一基板3の内面3cと、第二基板4の内面4cとを向かい合わせて、それらの間に、基板の厚み方向に貫通部を有する第三基板30を挟み、各基板の厚み方向で重ね、それぞれの基板を張り合わせて、基体2を組み立てる(工程A)。このとき、第三基板30の貫通部を、内面3c及び内面4cで閉じることによって、内面3c、内面30c、及び内面4cで囲まれた空間部5が、基体2の内部に形成される。
なお、前記基体2は、上述の図2(a)に示した第一基板3、第二基板4よりも厚い基板をそれぞれ用いて、後述の方法で張り合わせることによって組み立てられる。その後、第一基板3の外面及び第二基板4の外面を研削や研磨することによって、所望の厚さに加工される。このように薄板化された第一基板3の中央の領域がダイアフラム部6となる。
第一基板3と第三基板30との張り合わせは、第一基板3の内面3c側で、第三基板30を例えば高温で熱処理することにより行われる。
第一基板3は、例えばシリコンなどの半導体からなり、内面3cからなる空間部5に接する面において中央域には、感圧素子7、さらにその周囲には該感圧素子7と電気的に接続する導電部9が予め形成されている。このとき、感圧素子7がホイットストーンブリッジを構成するように形成される。
該導電部9は、例えば金属薄膜などを第一基板3の内面3c面上に形成して、さらにフォトリソグラフィによってパターニングすることによって形成することができる。そして、この導電部9の一端部は、p型抵抗体R〜Rと電気的に接続され、他端部は、第一基板3を貫通して配された貫通配線部15と電気的に接続されている。また、この導電部9は、P型抵抗体R〜Rよりも高濃度の拡散源を注入することによって得られる配線を介し、P型抵抗体R〜Rと電気的に接続してもよい。
第二基板4と第三基板30との張り合わせは、第二基板4の内面4c側で、第三基板30を例えば高温で熱処理することにより行われる。第二基板4は、例えばシリコンなどの半導体からなり、、内面4cからなる空間部5に接する面には、圧力センサ10の制御用集積回路、並びに該制御用集積回路の電極部25及び26が予め形成されている。
本実施形態では、基板張り合わせ技術を用いた場合について説明する。感圧素子7を形成した第一基板3の内面3cに、貫通部を有する第三基板30を張り合わせる。
当該第一基板3及び第三基板30にシリコン単結晶を用いる場合、第一基板3と第三基板30の表面を熱酸化法などにより酸化した後、第一基板3と第三基板30の酸化膜を形成した面同士を接触させて熱処理することにより、基板を接合する方法が知られている。また、第一基板3と第三基板30の自然酸化膜を除去し疎水性にするために水素終端化処理を施し、水素終端化処理を施した第一基板3と第三基板30の表面を接触させて、分子間力による結合後に酸素を含む雰囲気で熱処理し、水素を基板表面から脱離させると同時にシリコン間の結合を形成することにより、半導体基板を接合する方法が知られる。
さらに、第三基板30を陽極化成することにより多孔質シリコン層を基板上に成長させ、さらに熱処理を施し、当該多孔質シリコン層上にシリコンのエピタキシャル成長層を形成した後表面を酸化させ、表面が酸化した第一基板3と分子間力により張り合わせ、熱処理による脱水縮合反応により、シリコン同士の結合を形成する方法などが知られている。
本実施形態では、前記のどの手法の基板張り合わせ技術を利用しても、密閉空間を作製することは可能である。
また、圧力センサ10の制御用集積回路を形成した第二基板4の内面4cに、貫通部を有する第三基板30を張り合わせる場合も、前述のように、第一基板3に第三基板30を張り合わせる場合と同様の方法で行うことができる。
このように、感圧素子7を形成した第一基板3、貫通部を有する第三基板30、及び該制御用集積回路を形成した第二基板4を、当該基板張り合わせ技術を利用して張り合わせることにより、感圧素子7と制御用集積回路が基体2の内部で保護された圧力センサモジュール20が得られる。さらに、第一基板3、第三基板30、及び第二基板4を張り合わせることにより、基体2の内部に空間部5を形成することが可能であり、第一基板3または第二基板4の内面に、ウェットエッチングやドライエッチング等によって凹部を設ける工程を必要としないので、当該圧力センサモジュール20の製造工程歩留を向上することができる。
続いて、このような圧力センサモジュール20に対して、貫通配線形成技術及びバンプ形成技術を用いて、チップサイズの圧力センサパッケージ1を作製する方法を示す。
(2)まず、図2(b)に示すように、前記第一基板3の内面3cの導電部9の近傍に、圧力センサ10と該圧力センサ10の制御用集積回路を電気的に接続するための貫通孔16を形成する。
貫通孔16は、例えばDRIE(Deep-Reactive Ion Etching)法(Boschプロセス)によりエッチングすることで形成することができる。なお、貫通孔16を形成する方法はこれに限定されるものではなく、レーザ等の物理的加工も可能である。
前記DRIE法とは、エッチングガスに六フッ化硫黄(SF)を用い、高密度プラズマによるエッチングと、側壁へのパッシベーション成膜を交互に行なうことにより(Boschプロセス)、第一基板3を採掘エッチングするものである。
(3)次に、貫通孔16の内壁及び第一基板3の外面3bからなる基体2の一面2aに絶縁部(図示略)を形成する。絶縁部を形成することにより、後に示す、貫通配線部15を形成する際に基体2の表面を保護することができる。
絶縁部としては、例えばSiOをプラズマCVDにより1μm成膜することで形成できる。この絶縁部としてはSiOに限定されるものではなく、SiNや樹脂等の他の絶縁材料であっても良い。また、製法もその他スパッタ、スピンコート等が利用できる。
(4)次に、図2(c)に示すように、導電部9と電気的に接続するように、貫通孔16内に導電性物質17を充填することにより、貫通配線部15を形成する。
この導電性物質17としては、例えばCuとし、めっきにより貫通孔16内に充填することができる。なお、導電性物質17はこれに限定されず、他の金属材料や半田等の合金とすることもできる。また、充填方法もCVDやスパッタを利用することができる。さらに、貫通孔16に充填する導電性物質17は、第一基板3の両面における電気的な接続を形成することが目的なので、当該貫通孔16内に空間がなくなるように完全に充填する必要はない。
(5)次に、図3(a)に示すように、第一基板3の外面3bからなる基体2の一面2aにおいて、貫通配線部15と電気的に接続し、さらに、後で形成する貫通配線部11とも電気的に接続するように、導電部8を形成する。
(6)次に、図3(b)に示すように、前記基体2の一面2aの導電部8の近傍に、圧力センサ10と該圧力センサ10の制御用集積回路を電気的に接続するための貫通孔12を形成し、また前記第二基板4の内面4cの電極部25の近傍に貫通孔19を形成し、さらに前記第二基板4の内面4cの電極部26の近傍に貫通孔23を形成する。
これらの貫通孔は、例えばDRIE法(Boschプロセス)によりエッチングすることで形成することができる。なお、貫通孔12、貫通孔19、及び貫通孔23を形成する方法はこれに限定されるものではなく、レーザ等の物理的加工も可能である。
(7)次に、貫通孔12、貫通孔19、及び貫通孔23の内壁及び第二基板4の外面4bからなる基体2の他面2bに絶縁部(図示略)を形成する。絶縁部を形成することにより、後に示す、貫通配線部11、貫通配線部18、及び貫通配線部22を形成する際に基体2の表面を保護することができる。
絶縁部としては、例えばSiOをプラズマCVDにより1μm成膜することで形成できる。この絶縁部としてはSiOに限定されるものではなく、SiNや樹脂等の他の絶縁材料であっても良い。また、製法もその他スパッタ、スピンコート等が利用できる。
(8)次に、図3(c)に示すように、導電部8、電極部25、電極部26と電気的に接続するように、貫通孔12、貫通孔19、貫通孔23内に導電性物質13、導電性物質27、導電性物質24を、それぞれ充填することにより、貫通配線部11、貫通配線部18、貫通配線部22を、それぞれ形成する。
これらの導電性物質13、導電性物質27、導電性物質24としては、例えばCuとし、めっきにより貫通孔12、貫通孔19、貫通孔23内に充填することができる。なお、導電性物質13、導電性物質27、導電性物質24はこれらに限定されず、他の金属材料や半田等の合金とすることもできる。また、充填方法もCVDやスパッタを利用することができる。さらに、貫通孔12は、基体2の両面における電気的な接続を形成することが目的なので、当該貫通孔12内に空間がなくなるように完全に充填する必要はない。同様に、貫通孔19及び貫通孔23は、第二基板4の両面における電気的な接続を形成することが目的なので、当該貫通孔19及び貫通孔23内に空間がなくなるように完全に充填する必要はない。
(9)次に、図4(a)に示すように、前記圧力センサ10と、前記制御用集積回路とを電気的に接続する(工程B)。
第二基板4の外面4bからなる基体2の他面2bにおいて、貫通配線部11と貫通配線部18とを電気的に接続する導電部14を形成する。すなわち、該導電部14の一端部は、他面2bに露呈する貫通配線部11の他端と電気的に接続し、該導電部14の他端部は、他面2bに露呈する貫通配線部18の一端と電気的に接続する。これにより圧力センサ10と圧力センサ10の制御用集積回路とが、電気的に接続される。
また、該導電部14とは異なるパッド部28を、他面2bに露呈する貫通配線部22の他端と電気的に接続するように設ける。
(10)次に、図4(b)に示すように、前記制御用集積回路と個別に電気的に接続されるバンプ21を形成する(工程C)。
制御用集積回路と個別に電気的に接続するように、バンプ21を形成する。
バンプ21は、例えばSn−Ag−Cu系からなる半田ボールを、パッド部28に搭載して形成することができる。なお、半田ボールは、電極パッド等の導電部(パッド部28)上に直接搭載することもできるし、一度再配線層を形成しておき、導電部とは別の場所で当該再配線層と電気的に接続するように搭載することもできる。
また、本発明では、バンプ21はこれに限定されるものではなく、他の組成の半田や、他の金属からなる半田、またCuやAuなどからなるバンプを用いることができ、作製法も、半田ペーストを用いた印刷法やメッキ法、ワイヤによるスタッドバンプ等が適用可能である。
なお、バンプ21は、貫通配線部22上に、直接形成することもできるし、第二基板上のバンプ形成面上に、バンプ21形成以前に、貫通配線部22と電気的に接合するように導電部(再配線)を形成し、貫通配線部22と異なる位置に該再配線と電気的に接続するようにはんだボールを形成することもできる。
これにより、図1に示す圧力センサパッケージ1A(1)が作製される。
以上の工程により、圧力センサモジュールに対して、圧力センサ10の導電部8と制御用集積回路の電極部25を、貫通配線部11を用いて接続した圧力センサパッケージ1A(1)が作製される。
基体2の内部を貫通する貫通配線部11を利用してバンプ21を形成することによって、ダイアフラム部6の対向面側に電気配線を引き出すことにより、バンプ21のみで、圧力センサ10と電子部品の実装用基板に電気的に接合することができるため、高密度の実装が可能になる。
なお、図5に示すように、バンプ21が感圧素子7の形成された第一基板3の外面(一面2a)に形成されている場合、実装用基板に対して第一基板3の外面が対向するため、第一基板3を該実装用基板によって外乱から保護することができ、当該圧力センサ10のセンサ特性を安定させることができる。
また、図1、図5に示す構造では、空間部5(圧力基準室)が密閉されているため、絶対圧型の圧力センサモジュールを作製できるが、空間部5が圧力センサモジュール外部に連通する貫通孔を、第三基板30、制御用集積回路を形成した第二基板4、あるいは、ダイアフラム部6以外で感圧素子7を形成した第一基板3上に形成することにより、ゲージ圧型の圧力センサモジュールを作製することができる。
以上、本発明の圧力センサモジュール及び圧力センサパッケージ、並びにこれらの製造方法について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
例えば、ストレンゲージとして機能するp型抵抗体の配置および数に関しては、種々の変形例が考えられ、要は、ダイアフラム部(感圧部)の圧力歪を検出できれば、その配置や数はいかなるものでも構わない。
本発明は、圧力センサ及び圧力センサパッケージ、ならびにこれらの製造方法に広く適用可能である。
1A、1B(1) 圧力センサパッケージ、2 基体、3 第一基板、4 第二基板、5 空間部、6 ダイアフラム部(感圧部)、7 感圧素子、8 導電部、9 導電部、10A、10B(10) 圧力センサ、11 貫通配線部、12 貫通孔、13 導電性物質、14 導電部、15 貫通配線部、16 貫通孔、17 導電性物質、18 貫通配線部、19 貫通孔、20A、20B(20) 圧力センサモジュール、21 バンプ、22 貫通配線部、23 貫通孔、24 導電性物質、25 制御用集積回路の電極部、26 制御用集積回路の電極部、27 導電性物質、28 パッド部、30 第三基板。

Claims (4)

  1. 第一基板と第二基板との間に、基板の厚み方向に貫通部を有する第三基板を挟み、各基板の厚み方向で重ねてなる基体、
    前記第三基板の貫通部が、前記第一基板及び前記第二基板によって挟まれ、該基体の内部に形成された空間部、
    前記空間部と重なる位置にあって、前記第一基板の薄板化された領域からなるダイアフラム部、
    前記ダイアフラム部の前記空間部に接する面に配された感圧素子、及び、
    前記ダイアフラム部の周囲に配され、前記感圧素子と電気的に接続された導電部、を少なくとも有する圧力センサと、
    前記第二基板の前記空間部に接する面に配された、前記圧力センサの制御用集積回路と、を少なくとも備え
    前記空間部を除いた領域にあって、前記基体を構成する前記第一基板、前記第三基板、及び前記第二基板を貫くように配される貫通配線部を有し、
    該貫通配線部が、前記感圧素子と前記圧力センサの制御用集積回路とを、電気的に接続することを特徴とする圧力センサモジュール。
  2. 請求項に記載の圧力センサモジュールと、
    前記第二基板において、前記貫通配線部と電気的に接続されたバンプと、を少なくとも備えたことを特徴とする圧力センサパッケージ。
  3. 第一基板と第二基板との間に、基板の厚み方向に貫通部を有する第三基板を挟み、各基板の厚み方向で重ねてなる基体、
    前記第三基板の貫通部が、前記第一基板及び前記第二基板によって挟まれ、該基体の内部に形成された空間部、
    前記空間部と重なる位置にあって、前記第一基板の薄板化された領域からなるダイアフラム部、
    前記ダイアフラム部の前記空間部に接する面に配された感圧素子、及び、
    前記ダイアフラム部の周囲に配され、前記感圧素子と電気的に接続された導電部、を少なくとも有する圧力センサと、
    前記第二基板の前記空間部に接する面に配された、前記圧力センサの制御用集積回路と、を少なくとも備えた圧力センサモジュールの製造方法であって、
    前記感圧素子が、前記第一基板の内面に配置されてなる第一基板、及び
    前記圧力センサの制御用集積回路が、前記第二基板の内面に配置されてなる第二基板を用いて、
    前記感圧素子が形成された前記第一基板の内面と、
    前記制御用集積回路が形成された前記第二基板の内面とを向かい合わせて、
    前記第三基板を挟み、各基板の厚み方向で重ねて前記基体を形成し、且つ、
    前記基体の内部に、前記第一基板、前記第二基板、及び前記第三基板で囲まれた空間部を形成するように、
    前記第一基板、前記第二基板、及び前記第三基板を張り合わせる工程Aと、
    前記圧力センサと、前記制御用集積回路とを電気的に接続する工程Bと、を順に有することを特徴とする圧力センサモジュールの製造方法。
  4. 請求項に記載の圧力センサモジュールの製造工程と、
    前記制御用集積回路と個別に電気的に接続されるバンプを形成する工程Cを、さらに有することを特徴とする圧力センサパッケージの製造方法。
JP2009133397A 2009-06-02 2009-06-02 圧力センサモジュール及び圧力センサパッケージ、並びにこれらの製造方法 Expired - Fee Related JP5328492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009133397A JP5328492B2 (ja) 2009-06-02 2009-06-02 圧力センサモジュール及び圧力センサパッケージ、並びにこれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009133397A JP5328492B2 (ja) 2009-06-02 2009-06-02 圧力センサモジュール及び圧力センサパッケージ、並びにこれらの製造方法

Publications (2)

Publication Number Publication Date
JP2010281611A JP2010281611A (ja) 2010-12-16
JP5328492B2 true JP5328492B2 (ja) 2013-10-30

Family

ID=43538489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009133397A Expired - Fee Related JP5328492B2 (ja) 2009-06-02 2009-06-02 圧力センサモジュール及び圧力センサパッケージ、並びにこれらの製造方法

Country Status (1)

Country Link
JP (1) JP5328492B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5974621B2 (ja) * 2012-05-10 2016-08-23 株式会社デンソー 圧力センサ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394475A (ja) * 1989-09-06 1991-04-19 Mitsubishi Electric Corp 半導体圧力センサ
JP3278926B2 (ja) * 1992-09-29 2002-04-30 株式会社デンソー 半導体圧力センサ
JP2005091166A (ja) * 2003-09-17 2005-04-07 Matsushita Electric Works Ltd 半導体圧力センサ

Also Published As

Publication number Publication date
JP2010281611A (ja) 2010-12-16

Similar Documents

Publication Publication Date Title
JP5486271B2 (ja) 加速度センサ、及び加速度センサの製造方法
US7968958B2 (en) Semiconductor device and manufacturing method of the same
JP4404143B2 (ja) 半導体装置およびその製造方法
US7530276B2 (en) Semiconductor pressure sensor and manufacturing method thereof
JP2012225925A (ja) 封止構造を有するセンサデバイス
JP2007248212A (ja) 圧力センサパッケージ及び電子部品
US20110303993A1 (en) Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device
JP2008020433A (ja) 力学量センサ
JP2006275660A (ja) 半導体センサおよびその製造方法
JP5545281B2 (ja) 力学量センサ
JP4924663B2 (ja) 半導体装置およびその製造方法
JP2007240250A (ja) 圧力センサ、圧力センサパッケージ、圧力センサモジュール、及び電子部品
JP2009241164A (ja) 半導体センサー装置およびその製造方法
JP3908266B2 (ja) 半導体圧力センサ及びその製造方法
JP5328492B2 (ja) 圧力センサモジュール及び圧力センサパッケージ、並びにこれらの製造方法
JP2012013528A (ja) センサデバイスの製造方法及びセンサデバイス
JP4219876B2 (ja) 容量式湿度センサ及びその製造方法
WO2014042055A1 (ja) 半導体装置
JP5328479B2 (ja) 圧力センサモジュール及び圧力センサパッケージ、並びにこれらの製造方法
JP5328493B2 (ja) 圧力センサモジュール及び圧力センサパッケージ、並びにこれらの製造方法
JP2010281613A (ja) 圧力センサモジュール及び圧力センサパッケージ、並びにこれらの製造方法
JP5331584B2 (ja) 圧力センサアレイ、圧力センサアレイパッケージ、並びに圧力センサモジュール及び電子部品
JP2010271080A (ja) 圧力センサモジュール及び圧力センサパッケージ
JP4706634B2 (ja) 半導体センサおよびその製造方法
JP5200947B2 (ja) センサ装置の製造方法およびセンサ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130723

R151 Written notification of patent or utility model registration

Ref document number: 5328492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees