KR100771936B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR100771936B1
KR100771936B1 KR1020040096865A KR20040096865A KR100771936B1 KR 100771936 B1 KR100771936 B1 KR 100771936B1 KR 1020040096865 A KR1020040096865 A KR 1020040096865A KR 20040096865 A KR20040096865 A KR 20040096865A KR 100771936 B1 KR100771936 B1 KR 100771936B1
Authority
KR
South Korea
Prior art keywords
semiconductor element
electrode
semiconductor
semiconductor device
bonding
Prior art date
Application number
KR1020040096865A
Other languages
English (en)
Other versions
KR20050052356A (ko
Inventor
후지타니히사키
이토후미토
아카호시토시타카
후쿠다토시유키
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20050052356A publication Critical patent/KR20050052356A/ko
Application granted granted Critical
Publication of KR100771936B1 publication Critical patent/KR100771936B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

제1 반도체소자(3)와 제2 반도체소자(8)를 다이본드재(7)를 통하여 접착하고, 제1면에 제3 전극(2)과 제2면의 주변부에 제4 전극(12)을 갖는 반도체 캐리어(1)에 플립칩 본딩에 의해 제1 반도체소자(3)의 제1 전극(6a)과 상기 제3 전극(2)을 접합하고, 와이어 본딩에 의해, 제2 반도체소자(8)의 본딩 패드(9)와 반도체 캐리어(1)의 제4 전극(12)을 금속세선(10)에 의해 접속하고, 상기 반도체 캐리어(1)와 제2 반도체소자(8) 사이의 제1 반도체소자(3)의 주위와 금속세선(10)의 배선부에 절연성의 밀봉수지(13)를 충전하고, 그 밀봉충전영역(13)을 제2 반도체소자(8)의 외형치수와 대략 동일하게 형성한다.

Description

반도체장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
도1은 본 발명에 관한 반도체장치의 제1 실시형태를 나타낸 측면단면도이다.
도2a~도2e는 각각 동 반도체장치의 제1 제조순서를 나타낸 설명도이다.
도3a~도3e는 각각 동 반도체장치의 제2 제조순서를 나타낸 설명도이다.
도4f~도4j는 각각 동 반도체장치의 제2 제조순서를 나타낸 설명도이다.
도5는 동 반도체장치의 변형예를 나타내고, 복수의 제1 반도체소자를 갖는 반도체장치의 측면단면도이다.
도6은 본 발명에 관한 반도체장치의 제2 실시형태를 나타낸 측면단면도이다.
도7은 동 반도체장치의 변형예를 나타내고, 제1 반도체소자가 복수개 있는 반도체장치의 측면단면도이다.
도8은 본 발명에 관한 반도체장치의 제3 실시형태를 나타내는 측면단면도이다.
도9a~도9f는 각각 동 반도체장치의 제1 제조순서를 설명하는 측면단면도이다.
도10a~도10d는 각각 동 반도체장치의 제2 제조순서를 설명하는 측면단면도이다.
도11e~도11g는 각각 동 반도체장치의 제2 제조순서를 설명하는 측면단면도이다.
도12는 동 반도체장치의 변형예를 나타내고, 복수의 제1 반도체소자를 갖는 반도체장치의 측면단면도이다.
도13은 본 발명에 관한 반도체장치의 제4 실시형태를 나타내는 측면단면도이다.
도14는 동 반도체장치의 변형예를 나타내고, 복수의 제1 반도체소자를 갖는 반도체장치의 측면단면도이다.
도15는 본 발명에 관한 반도체장치의 제5 실시형태를 나타내는 측면단면도이다.
도16a~도16f는 각각 동 반도체장치의 제1 제조순서를 설명하는 측면단면도이다.
도17a~도17f는 각각 동 반도체장치의 제2 제조순서를 설명하는 측면단면도이다.
도18은 동 반도체장치의 변형예를 나타내고, 복수의 제1 반도체소자를 갖는 반도체장치의 측면단면도이다.
도19는 본 발명에 관한 반도체장치의 제6 실시형태를 나타내는 측면단면도이다.
도20a~도20f는 각각 동 반도체장치의 제1 제조순서를 설명하는 측면단면도이다.
도21a~도21f는 각각 동 반도체장치의 제2 제조순서를 설명하는 측면단면도이다.
도22는, 동 반도체장치의 변형예를 나타내고, 복수의 제1 반도체소자를 갖는 반도체장치의 측면단면도이다.
도23a는 제1 종래 반도체장치를 나타내는 측면단면도, 도23b는 제1 종래의 반도체장치를 나타내는 평면단면도이다.
도24a는 제2 종래의 반도체장치를 나타내는 측면단면도, 도24b는 제2 종래의 반도체장치를 나타내는 평면단면도이다.
본 발명은 복수의 반도체소자가 적층된 적층형의 반도체장치 및 그 제조방법에 관한 것이다.
소형ㆍ경량의 휴대정보기기 등의 기능확대에 따라서, 반도체 메모리를 복수개 탑재한 반도체장치를 비롯하여, 복수의 반도체소자를 적층하고, 또한 소형, 박형의 적층형 반도체장치가 요망되고 있다.
우선, 일본 특허공개 공보: 일본 특허공개 2002-270763에 개시된 제1 종래예(반도체 캐리어의 전극과 상위의 반도체소자의 전극이 금속세선에 의해 접속된 반도체장치)를 도23a 및 도23b를 참조하여 설명한다.
제1 종래예에 개시된 상기 반도체장치는, 표면의 전극에 범프(56)가 형성된 제1 반도체소자(53)가 그 표면측을 아래로 하여, 다층회로용의 배선기판인 반도체 캐리어(51)에 접합되어 있다. 제1 반도체소자(53)와 도통시키기 위한 복수의 제1 전극(62)과, 제2 반도체소자(58)의 도통을 위한 제2 복수의 전극(52)이 상기 반도체 캐리어(51)의 상면에 형성되어 있다. 그리고 이들 복수의 제1 전극(62)과, 제1 반도체소자(53)상에 형성된 범프(56)가 도통성 접착제(65)에 의해 접합되어 있다. 이 도통성 접착제(65)는 범프(56)에 사전에 공급되어 있다. 그리고, 상호 접합된 제1 반도체소자(53)와 반도체 캐리어(51)의 간극에, 언더필재(54)가 충전되어서 피복되어 있다. 또한 제2 반도체소자(58)가 제1 반도체소자(53)의 이면[도23a에서는 상면]에 다이본드재(57)를 통하여 접착되어서, 제2 반도체소자(58)와 제1 반도체소자(53)가 적층되어 있다. 그리고 와이어 본딩에 의해, 제2 반도체소자(58)상의 본딩 패드(59)와 반도체 캐리어(51)의 상면에 복수의 제2 전극(52)이 금곡세선(60)을 통하여 상호 전기적으로 접속되어 있다. 또한, 절연성의 밀봉수지(63)가, 제2 반도체소자(58)와 반도체 캐리어(51)의 사이에서 제1 반도체소자(53)의 주위와 금속세선(60)의 배선부에 충전되어서 밀봉되어 있다. 마지막으로 반도체 캐리어(51)의 하면(외면)에 외부단자전극(61)이 탑재되어 있다.
다음으로, 일본 특허공개 공보: 일본 특허공개 2003-347505에 개시된 제2 종래예(제1 종래예에 사용된 금속세선 대신에, 인너리드를 채용한 반도체장치)를 도24a 및 도24b를 참조하여 설명한다.
제2 종래예에 개시된 반도체장치는 제1 반도체소자(73)와 제2 반도체소자(78)와 테이프 캐리어(71)가 동일 패키지 내에 적층배치되어 있다. 그리고, 테이프 캐리어(71)와 상기 반도체소자(73,78)가 테이프 캐리어(71)의 인너리드(75)에 의해 전기적으로 접속되어 있다. 즉, 테이프 캐리어(71)의 표면측에 설치된 어레이상에 복수의 랜드(72)가 형성되고, 외부단자전극(81)이 상기 랜드(72)에 탑재되어 있다. 또한 상기 랜드(72)로부터 돌출된 인너리드(75)가, 제1 반도체소자(73)의 전극패드(74) 및/또는 제2 반도체소자(78)의 상면 둘레가장자리부에 설치된 전극패드(79)에 각각 본딩되어 있다. 또한 밀봉수지(83)가 제1, 제2 반도체소자(68)의 상면으로부터 테이프 캐리어(71)의 외주부에 충전되고, 인너리드(75)와 본딩 패드(74,79)가 보호되어 있다.
그러나, 상기 제1 종래예의 반도체장치는 소형화를 저해하는 요인을 포함하고 있다. 즉, 상기 반도체장치는 제2 반도체소자(58)의 본딩 패드(59)를 반도체 캐리어(51)의 제2 전극(52)을 접속하기 위해서, 와이어 본딩이 이용되고 있다. 이렇게 와이어 본딩을 이용하여 접속하는 경우, 도23b에 나타낸 바와 같이, 제2 반도체소자(58)의 바깥가장자리보다 금속세선(60)이 삐져나오기 때문에, 절연성의 밀봉수지(63)에 의해 충전된 밀봉충전영역(본딩영역)(70)이 적어도 제2 반도체소자(58)의 외측까지 설치될 필요가 있고, 제2 반도체소자(58)보다 실장면적이 커져 버려, 이것이 반도체장치의 소형화를 저해하고 있다.
또한, 제1 반도체소자(53) 및 제2 반도체소자(58)가 전체를 수지로 밀봉하고 있기 때문에, 방열성이 떨어진다는 문제가 있었다.
또한, 상기 제2 종래예의 반도체장치는, 다핀화(외부단자전극(81)의 다수화)를 저해하는 요인을 포함하고 있다. 즉, 상기 반도체장치는 동일 패키기내에 적층 배치한 반도체소자(73,78)가 인너리드(75)에 의해 랜드(72)와 전기적으로 접속되므로, 인너리드(75)의 배선이 있는 만큼, 배치할 수 있는 랜드(72)의 수에 제한이 생겼다. 또한, 반도체소자(73,78)의 실장부분이 반도체장치보다 반드시 작지 않으면 안된다. 따라서 이들 반도체장치의 다핀화를 저해하고 있다.
본 발명은 상기의 과제를 해결하고, 또한 소형화를 촉진할 수 있음과 아울러 방열성이 뛰어난 반도체소자 장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 제2면에 제1 전극이 설치된 제1 반도체소자의 제1면에, 제2 반도체소자 접착되어 있다. 상기 제2 반도체소자는 상기 제1 반도체소자보다 크게 형성되고, 또한 제2면의 외주부에 제2 전극이 설치되어 있다. 배선기판의 제1면의 제3 전극이 상기 제1 반도체소자의 상기 제1 전극에 플립칩 본딩에 의해 접합되어 있다. 상기 배선기판의 제2면의 외주부에 설치된 제4 전극과 상기 제2 반도체소자의 상기 제2 전극이 와이어 본딩에 의해 금속세선을 통하여 접속되어 있다. 상기 제2 반도체소자와 상기 배선기판 사이에서 상기 제1 반도체소자의 주위와 상기 금속세선의 배선부가 절연성의 밀봉수지에 의해 밀봉되고, 상기 밀봉수지의 밀봉충전 영역이 제2 반도체소자의 외형치수와 대략 동일하게 되도록 형성되어 있다.
[제1 실시형태]
본 발명에 관한 반도체장치의 제1 실시형태와, 그 제1 제조방법 및 제2 제조 방법의 제1 실시형태를 도1~도3을 참조하여 설명한다.
도1에 나타낸 바와 같이, 이 반도체장치는 제1 반도체소자(3)와 제2 반도체소자(8)와, 다층회로용의 배선기판인 반도체 캐리어(1)를 구비하고 있다.
상기 제1 반도체소자(3)는, 제2면(이하, 도1에서 하면을 뜻함)의 제1 전극인 전극(6a)상에 복수의 돌기전극인 범프(6)가 형성되어 있다. 또 제2 반도체소자(8)는 제1 반도체소자(3)보다 외경치수가 크게 형성되고, 또한 제2면에서 제1 반도체소자(3)의 외경치수보다 외측의 외주부에 제2 전극인 본딩 패드(9)가 형성되어 있다. 상기 반도체 캐리어(1)는, 복수의 제3 전극인 제1 접착층(2)이 복수의 상기 범프(6)에 대응하여 제1면(이하, 도1에서 상면을 뜻함)에 형성되고, 또한 복수의 제4 전극인 제2 접착층(12)이 제2면의 외주부에 형성되어 있다. 여기서 사용하는 반도체 캐리어(1)의 재료는 글래스 에폭시 기판이나, 유기 기판, 세라믹 기판의 것이 채용가능하며, 여기서는 글래스 에폭시 기판이 사용되고 있다.
그리고 상기 반도체 캐리어(1)에는 복수의 외부단자전극(11)이 형성되고, 상기 외부단자전극(11)은, 제2면의 외주부에 소정의 제1 접착층(2)에 도통되어 있다. 상기 반도체 캐리어(1)의 외형치수는, 제1 반도체소자(3)의 외형치수와 같거나 다소 크게 형성되어 있다. 또한 반도체 캐리어(1)는 제2 반도체소자(8)와 전기적인 접속을 행할 필요가 있기 때문에, 상기 반도체 캐리어(1)의 외형치수는, 제2 반도체소자(8)의 외형치수에 대하여 적어도 1mm 이상 작은 사이즈가 채용된다. 그리고 제2 반도체소자(8)의 제2면이 제1 반도체소자(3)의 제1면에 다이본드재(7)를 통하여 접착되어 있다. 또한 플립칩 본딩에 의해, 제1 반도체소자(3)의 범프(6)가 도전성 접착제(5)를 통하여 반도체 캐리어(1)의 제1 접착층(2)에 접합되고, 상기 반도체 캐리어(1)가 제1 반도체소자(3)의 제2면에 적층되어 있다. 또한 언더필재(4)가 제1 반도체소자(3)와 반도체 캐리어(1) 사이의 간극과 주변부에 주입되어 범프(6)가 보호되어 있다. 또한 와이어 본딩에 의해, 상기 제2 반도체소자(8)의 본딩 패드(9)로부터 반도체 캐리어(1)의 제2면의 주변부에 형성된 제1 접착층(2)에 금속세선(10)을 통하여 접속되어 있다.
또한, 상기 제1 반도체소자(3)와 제2 반도체소자(8)와 금속세선(10)을 보호하기 위해, 절연성의 밀봉수지(13)가 제2 반도체소자(8)의 제2면으로부터 반도체 캐리어(1)에 걸쳐서 반도체 캐리어(1)의 주위와 금속세선(10)의 배선부에 충전되어 밀봉되어 있다. 그리고 이 밀봉수지(13)에 의한 밀봉충전영역(20)이 제2 반도체소자(8)의 외형치수와 대략 동일 범위에 형성되어 있다.
(상기 반도체장치의 제1 제조방법)
다음으로, 제1 실시형태에 관한 상기 반도체장치의 제1 제조방법을 도2a~도2e를 참조하여 설명한다.
도2a에 나타낸 바와 같이, 상기 제1 반도체소자(3)의 제2면이 제2 반도체소자(8)의 제1면에 다이본드재(7)를 통하여 접착된다(공정A). 이 다이본드재(7)는 절연성 페이스트나 절연성 시트를 채용가능하며, 여기서는 절연성 시트가 사용된다.
도2b에 나타낸 바와 같이, 상기 제1 반도체소자(3)의 전극(6a)상에 범프(6)가 형성된다. 범프는 도금범프나 금선을 이용한 스터드 범프가 채용가능하며, 여기 서는 스터드 범프가 사용된다.
다음으로 도2c에 나타낸 바와 같이, 도전성 접착제(5)가 상기 범프(6)에 공급된 후, 제2 반도체소자(8)가 위가 되도록 반전되어 반도체 캐리어(1)상에 배치된다. 그리고 플립칩 본딩에 의해, 범프(6)와 제1 접착층(2)이 접합되고, 제1 반도체소자(3)가 반도체 캐리어(1)에 적층된다(공정B). 또한 언더필재(4)가 제1 반도체소자(3)와 반도체 캐리어(1)의 간극과 주변부에 주입되어 범프(6)가 보호된다(공정C).
도2d에 나타낸 바와 같이, 상기 제2 반도체소자(8)가 아래가 되도록 반전된다. 상기 반도체 캐리어(1)의 제2면의 주변부에 제2 접착층(12)이 형성되어 있다. 와이어 본딩에 의해, 제2 반도체소자(8)의 본딩 범프(9)와 상기 제2 접착층(12)이 금속세선(10)을 통하여 전기적으로 접속된다(공정D).
도2e에 나타낸 바와 같이, 상기 제1 반도체소자(3). 제2 반도체소자(8), 금속세선(10)을 보호하기 위해, 밀봉수지(13)가 제2 반도체소자(8)의 제2면으로부터 반도체 캐리어(1)에 걸쳐서 제1 반도체소자(3) 및 반도체 캐리어(1)의 주위와 금속세선(10)의 배선부에 충전되어 밀봉된다(공정E). 여기서 밀봉수지(13)가 충전된 밀봉충전영역(본딩영역)(20)은, 제2 반도체소자(8)의 외형치수와 대략 같은 범위에 형성된다. 다음으로, 외부단자전극(11)을 부착함으로써 상기 반도체장치의 제조가 완료된다.
또한, 상기 제1 제조방법의 변형예로서, 앞서 말한, 플립칩 본딩에 의해 반도체 캐리어(1)의 제1면에 제1 반도체소자(3)를 접합하고(공정B), 언더필재(4)의 주입(공정C)후, 제1 반도체소자(3)의 이면에 다이본드재(7)를 통하여 제2 반도체소자(8)를 접착하는(공정A)순서, 즉 공정B, 공정C, 공정D, 공정E의 순이어도 좋다.
여기서 도1에 나타낸 바와 같이, 상기 외부단자전극(11)과 외부의 접속을 양호하게 행하기 위해, 금속세선(10)과 제2 접착층(12)을 보호하고 있는 밀봉수지(13)의 두께(t)가 외부단자전극(11)의 부착높이(h)보다 얇게 되도록 형성되어 있다. 이것은 밀봉수지(13)의 두께(t)가 외부단자전극(11)의 높이(h)보다 두꺼워지면, 이 반도체장치를 실장할 때에 밀봉수지(13)의 두께(t)가 장해가 되고, 외부단자전극(11)에의 접속에 지장을 초래하기 때문이다. 예를 들면, 외부단자전극(11)의 부착높이(h)=약 250㎛, 밀봉수지(13)의 두께(t)=약 200㎛이며, 반도체 캐리어(1)의 제2면으로부터 금속세선(10)의 높이는 약 150㎛로 형성되어 있다. 여기서 나타낸 두께와 높이는, 외부단자전극(11)의 높이에 따라서 임의로 변겅하여 실시하는 것이 가능한데, 일반적인 반도체장치에서는 외부단자전극(11)의 부착높이(h)와 밀봉수지(13)의 높이(t)의 차(h-t)는 적어도 50㎛ 이상이 필요하다.
(상기 반도체장치의 제2 제조방법) (웨이퍼 패키지 다이싱)
다음으로, 제1 실시형태에 관한 상기 반도체장치의 제2 제조방법을 도3a~도3e, 도4f~도4j를 참조하여 설명한다.
우선, 도3a에 나타낸 바와 같이, 상기 제1 반도체소자(3)의 제2면에 전극(6a)이 설치되어 있다. 다음으로 도3b에 나타낸 바와 같이, 상기 제1 반도체소자(3)의 전극(6a)상에 범프(6)가 형성된다.
또한 도3c에 나타낸 바와 같이, 상기 범프(6)에 도전성 접착제(5)가 공급된 후, 전극(6a)이 아래가 되도록 제1 반도체소자(3)가 반전되어 반도체 캐리어(1)상에 배치된다. 그리고 플립칩 본딩에 의해 범프(6)와 반도체 캐리어(1)의 제1 접착층(2)이 공급되어, 제1 반도체소자(3)가 반도체 캐리어(1)의 제1면에 적층된다(공정B). 또한 언더필재(4)가 제1 반도체소자(3)와 반도체 캐리어(1)의 간극과 주변부에 주입되어서 범프(6)가 보호된다.(공정C)
다음으로, 도3d에 나타낸 바와 같이, 상기 제2 반도체소자(8)는, 복수개가 일체로 형성된(다이싱 전의) 웨이퍼 기판(15)상태에 있고, 도3e에 나타낸 바와 같이, 이 웨이퍼 기판(15) 상태의 각 제2 반도체소자(8)의 제2면에, 다이본드재(7)를 통하여 상기 제1 반도체소자(3)가 각각 접착된다(공정A). 그리고 와이어 본딩에 의해, 상기 제2 반도체소자(8)의 본딩 패드(9)와, 반도체 캐리어(1)의 제2 접착층(12)이 금속세선(10)을 통하여 전기적으로 접속된다(공정D). 이 다이본드재는 절연성 페이스트나 절연성 시트를 채용가능하며, 여기서는 절연성 시트가 사용된다.
또한, 도4f, 도4g에 나타낸 바와 같이, 상기 제1 반도체소자(3), 제2 반도체소자(8), 금속세선(10)을 보호하기 위해, 밀봉수지(13)가 제2 반도체소자(8)의 제2면으로부터 반도체 캐리어(1)에 걸쳐서 제1 반도체소자(3) 및 반도체 캐리어(1)의 주위와 금속세선(10)의 배선부에 충전되어 밀봉된다(공정E).
마지막으로, 도4h, 도4i에 나타낸 바와 같이, 수지밀봉된 후에, 상기 웨이퍼 기판(15)이 브레이드(16)를 이용하여 다이싱되어서 상기 반도체장치가 분리된다(공정F). 그 결과, 도4i에 나타낸 바와 같이 상기 반도체장치가 개별화된다.
또한, 도4j에 나타난 바와 같이, 상기 반도체 캐리어(1)에 외부단자전극(11)이 부착된다(공정G). 이것에 의해 반도체장치의 제조가 완료된다.
이 제2 제조방법은 상기 다이본드공정(공정A), 와이어본드공정(공정D), 수지밀봉공정(공정E), 다이싱공정(공정F)을 일괄하여 복수의 상기 반도체장치를 제조하는 것이 가능하며, 효율좋은 제조가 가능해진다.
이상과 같이, 제1 실시형태에 따르면, 상기 제2 반도체소자(8)의 외형보다 내측에서, 제2 반도체소자(8)의 본딩 패드(9)와 반도체 캐리어(1)의 제2면(하면)에 형성된 제2 접착층(12)이 금속세선(10)에 의해 접속되므로, 절연성의 밀봉수지(13)에 의해 밀봉되는 밀봉충전영역(20)을 제2 반도체소자(8)의 외형치수와 대략 동일하게 형성하는 것이 가능하다. 따라서, 상기 제1 실시형태에서는, 종래의 반도체장치와 같이, 와이어본딩에 의해 금속세선을 반도체소자의 외측에 확장하여 배치할 필요가 있으므로, 현 상황의 패키지형태에 있어서, 최단와이어(금속세선) 길이=0.4mm, 본딩영역패드의 길이 200㎛=0.2mms가 되고, 패키지 한변당 1.2mm[=0.4＋0.2)×2]의 영역이 필요하게 되며, 그 밀봉충전영역(20)을 1mm이상 작게 형성할 수 있어, 보다 소형의 적층형 상기 반도체장치를 제공할 수 있다.
또한, 도5에 나타낸 바와 같이, 제1 실시형태의 반도체장치는, 복수의 제1 반도체소자(3a,3b)가 반도체 캐리어(21)의 제1면에 배치되는 구조라도 좋다. 이 경우, 제조방법에 있어서, 플립칩 본딩에 의해 제1 반도체소자(3a,3b)를 반도체 캐리어(1)의 제1면에 적층할(공정B)때에는, 제1 반도체소자(3a)를 접합하고, 다음으로 제1 반도체소자(3b)의 순으로 개별적으로 반도체 캐리어(1)에 접합시킨다.
[제2 실시형태]
본 발명에 관한 반도체장치 및 그 제조방법의 제2 실시형태를 도6을 참조하여 설명한다. 또한, 제1 실시형태와 동일부재에는 동일부호를 첨부하여 설명을 생략한다.
상기 제1 실시형태의 상기 반도체장치는 외부단자전극(11)의 외부와의 접속을 양호하게 하기 위해, 금속세선(10) 및 제2 접착층(12)을 보호하고 있는 밀봉수지(13)의 두께(t)를 외부단자전극(11)의 부착 높이(h)보다 얇게 한다는 조건이 있다. 이 밀봉수지(13)의 두께(t)를 예를 들면 200㎛로 하면, 외부단자전극(11)의 부착높이(h)를 250㎛ 이상으로 할 필요가 있고, 이 때문에, 외부단자전극(11)이 예를 들면 땜납볼인 경우, 땜납볼을 250㎛ 이상의 크기 이상으로 형성하는 것이 필요하게 된다. 이것에 의해 외부에의 단자수에 제한이 생기고, 다핀의 상기 반도체장치에 적용할 수 없다는 문제가 생길 우려가 있다.
그래서 제2 실시형태에서는, 외부단자전극(11)의 부착높이(h)의 제한이 극히 작아지는 상기 반도체장치 및 그 제조방법을 제공한다.
즉, 반도체 캐리어(21)는 제2면(이하, 도6에서 하면을 뜻함)은, 중앙부분에서 두께가 커지고 또한 외부단자전극(11)을 갖는 돌출면(21a)과, 이 돌출면(21a)의 외주부에서 단차부(21c)를 통하여 두께가 얇게 형성되고 또한 제2 접착층(12)을 갖는 후퇴면(21b)으로 이루어진다. 그리고 돌출면(21a)과 후퇴면(21b)의 사이의 단차부(21c)의 높이(h)가 금속세선(10) 및 제2 접착층(12)을 덮는 밀봉수지(13)의 두께(t)와 대략 동일하게 형성되어 있다. 이 단차부(21c)의 높이(H)에 의해 밀봉수지(13)의 두께(t)를 흡수하기 때문에, 밀봉수지(13)의 표면과 돌출면(21a)을 대략 동일 평면으로 형성할 수 있고, 외부단자전극(11)의 부착높이(h)에 제한이 생기는 일은 없다. 물론 밀봉수지(13)의 두께(t)≤단차부(21c)의 높이(H)라도 문제는 없고, 또한 밀봉수지(13)의 두께(t)＞단차부(21c)의 높이(H)라도 그 차이가 근소한 경우는, 외부단자전극(11)의 부착높이(h)의 제한이 극히 작아진다.
따라서, 상기 외부단자전극(11)이 땜납볼이나 땜납도금의 경우, 외부단자전극(11)의 높이를 자유롭게 변경할 수 있다. 또한 반도체 캐리어(21)의 외부단자전극(11)이 땜납이 없는 Lga(랜드 그리드 어레이)라도 충분히 적응 가능하다. 또한, 외부단자전극(11)의 수도 제한되는 일이 없고, 다핀의 적층형 상기 반도체장치에도 적용할 수 있다.
또한, 제2 실시형태의 상기 반도체장치의 제조방법에는, 제1 실시형태와 동일한 제조방법에 의해 제조하는 것이 가능하다.
상기 제2 실시형태에 따르면, 상기 반도체 캐리어(21)의 제2면에 외부단자전극(11)을 갖는 돌출면(21a)과, 그 외주부에서 두께가 얇거나 또한 제2 접착층(12)을 갖는 후퇴면(21b)을 설치하고, 그 높이(H)에 의한 밀봉수지(13)의 두께(t)를 흡수할 수 있는, 즉, 제2 접착층(12)을 덮어 상기 돌출면(21a)으로부터 돌출되는 상기 밀봉수지(13)의 두께(t)가 후퇴면(21b)으로부터 돌출면(21a)까지의 높이(h)에 의해 줄어들기 때문에, 외부단자전극(11)의 부착높이(h)에 제한이 생기는 일이 없다.
또한, 제2 실시형태의 상기 반도체장치는, 도7에 나타낸 바와 같이, 복수의 제1 반도체소자(3a,3b)가 반도체 캐리어(21)의 제1면에 배치되는 것이라도 좋다. 이 경우, 제조방법에 있어서, 플립칩 본딩에 의해 제1 반도체소자(3a,3b)를 반도체 캐리어(1)의 제1면에 적층할(공정B) 때에는, 제1 반도체소자(3a)를 접합하고, 다음으로 제1 반도체소자(3b)의 순으로 개별적으로 반도체 캐리어(1)에 접합된다.
[제3 실시형태]
본 발명에 관한 반도체장치 및 그 제조방법의 제3 실시형태를 도8~도11을 참조하여 설명한다. 또한, 제1 및 제2 실시형태와 동일부재에는 동일부호를 부가하여 설명을 생략한다.
도8에 나타낸 바와 같이, 제1 반도체소자(3)는, 제1면(이하 도8에서 상면을 뜻함)에 제5 전극인 전극면(31)을 갖고 있다. 또한 제2 반도체소자(8)는 제2면(이하, 도8에서 하면을 뜻함)의 중앙부분에 제6 전극인 전극면(32)이 설치되고, 제2면의 외주부에 제2 전극인 본딩 패드(9)가 형성되어 있다.
돌출전극인 범프(33)가 상기 제1 반도체소자(3)의 전극면(31)에 형성되어 있다. 그리고, 플립칩 본딩에 의해, 제1 반도체소자(3)의 범프(33)가 도전성 접착제(5)를 통하여 상기 제2 반도체소자(8)의 전극면(32)에 접합되고, 제2 반도체소자(8)의 제2면에 제1 반도체소자(3)가 적층되어 있다. 그리고 언더필재(4)가 제1 반도체소자(3)와 제2 반도체소자(8)의 사이에 형성된 간극과 주변부에 주입되어 범프(33)가 보호되어 있다.
상기 제1 반도체소자(3)와 제2 반도체소자(8)의 접속방법은, cOc(칩온칩)구조로 호칭되는 것으로, 이것에 의해 제1 반도체소자(3)와 제2 반도체소자(8)가 짧 은 거리에서 전기접속되기 때문에, 제1, 제2 반도체소자(3,8)사이에서의 고속동작이 가능해진다.
그리고 제1 반도체소자(3)의 제2면과 반도체 캐리어(1)의 제1면이 다이본드재(7)에 의해 접합되어서 적층되어 있다. 또한 와이어 본딩에 의해 제2 반도체소자(8)의 본딩 패드(9)와 반도체 캐리어(1)의 제2면에 설치된 제4 전극인 제2 접착층(12)이 금속세선(10)을 통하여 접속되어 있다. 또한 이들 금속세선(10)을 보호하기 위해, 절연성 밀봉수지(13)가 제2 반도체소자(8)의 제2면측으로부터 반도체 캐리어(1)에 걸쳐서 제1 반도체소자(3)와 반도체 캐리어(1)의 제2 접착층(12)의 주위와 금속세선(10)의 배선부에 충전되어서 수지밀봉되어 있다. 상기 밀봉수지(13)에 의한 밀봉수지영역(20)은, 제2 반도체소자(8)의 외경치수와 대략 동일하게 형성된다.
(상기 반도체장치의 제1 제조방법)
다음으로, 제3 실시형태에 관한 상기 반도체장치의 제1 제조방법을 도9a~도9f를 참조하여 설명한다.
도9a에 나타낸 바와 같이, 상기 제1 반도체소자(3)의 제1면에 전극면(31)이 설치되어 있다. 도9b에 나타낸 바와 같이, 제1 반도체소자(3)의 전극면(31)상에 범프(33)가 형성된다. 범프(33)는 도금범프나 금선을 이용한 스터드 범프가 채용가능하며, 여기서는 스터드 범프가 사용된다.
다음으로 도9c에 나타낸 바와 같이, 상기 제2 반도체소자(8)의 제2면의 전극면(32)에 범프대가 설치되어 있다. 그리고 범프(33)에 도전성 접착제(5)가 공급된 후, 플립칩 본딩에 의해 제1 반도체소자(3)와 제2 반도체소자(8)의 전극면(32)이 접합된다(공정H). 또한, 언더필재(4)가 제1 반도체소자(3)와 제2 반도체소자(8)의 사이의 간극과 주변부에 주입되어서 범프(33)가 보호된다(공정I).
다음으로 도9d에 나타낸 바와 같이, 상기 제1 반도체소자(3)가 반도체 캐리어(1)의 제1면에 다이본드재(7)를 통하여 접착된다(공정J). 여기서 다이본드재(7)는, 절연성 페이스트나 절연성 시트가 채용가능하며, 여기서는 절연성 시트가 이용된다.
다음으로 도9e에 나타낸 바와 같이, 상기 반도체 캐리어(1)의 제2면의 외주부에 제2 접착층(12)이 형성되어 있고, 와이어 본딩에 의해 상기 제2 접착층(12)과 제2 반도체소자(8)의 본딩 패드(9)가 금속세선(10)을 통하여 전기적으로 접속된다(공정K). 또한 제1 반도체소자(3), 제2 반도체소자(8), 금속세선(10)을 보호하기 위해, 밀봉수지(13)가 제2 반도체소자(8)의 제2면으로부터 반도체 캐리어(1)에 걸쳐서 제1 반도체소자(3)와 반도체 캐리어(1)의 주위와 금속세선(10)의 배선부에 충전되어 밀봉된다(공정L). 여기서 밀봉수지(13)가 충전된 밀봉충전영역(본딩영역)(20)은, 제2 반도체소자(8)의 외형치수와 대략 같은 범위에 형성되어 있다.
다음으로, 도9f에 나타낸 바와 같이, 상기 반도체 캐리어(21)의 제2면에 외부단자전극(11)을 부착함으로써 상기 반도체장치의 제조가 완료된다.
또한, 상기 제1 제조방법의 변형예로서, 앞서 말한 제1 반도체소자(3)를 반도체 캐리어(1)에 접착한(공정J)후, 플립칩 본딩에 의해 반도체 캐리어(1)의 제1면에 제1 반도체소자(3)를 접합하고(공정H), 언더필재(4)의 주입(공정I)하는 순서, 즉, 공정J, 공정H, 공정I, 공정K, 공정L의 순이어도 좋다.
(상기 반도체장치의 제2 제조방법) (웨이퍼 패키지 다이싱)
상기 제2 실시형태에 있어서의 상기 반도체장치의 제2 제조방법을 도10a~도10d 및 도11e~도11g를 참조하여 설명한다.
도10a에 나타낸 바와 같이, 상기 제1 반도체소자(3)의 제1면에 제5 전극인 전극면(31)이 설치되어 있다. 도10b에 나타낸 바와 같이, 전극면(31)상에 돌기전극인 범프(33)가 형성된다.
도10c에 나타낸 바와 같이, 상기 제2 반도체소자(8)는, 복수개가 일체로 형성된(다이싱 전의) 웨이퍼 기판(15)상태에 있고, 이 웨이퍼 기판(15)상태의 각 제2 반도체소자(8)의 제6 전극면인 전극면(32)에, 플립칩 본딩에 의해, 범프(33)를 통하여 제1 반도체소자(3)의 전극면(31)이 접합되고, 제2 반도체소자(8)에 제1 반도체소자(3)가 각각 적층된다(공정H). 또한 언더필재(4)가 제1 반도체소자(3)와 제2 반도체소자(8)의 간극과 주변부에 주입되어 범프(33)가 보호된다(공정I).
도10d에 나타낸 바와 같이, 상기 제1 반도체소자(3)의 제2면과 반도체 캐리어(1)의 제1면이 다이본드재(7)를 통하여 접착되고, 반도체 캐리어(1)에, 제1 반도체소자(3), 제2 반도체소자(8)가 적층된다(공정J).
도11e에 나타낸 바와 같이, 와이어 본딩에 이해, 상기 반도체 캐리어(1)의 접착층(12)과 제2 반도체소자(8)의 본딩 패드(9)가 금속세선(10)을 통하여 전기적으로 접속된다(공정K).
도11f에 나타낸 바와 같이, 상기 제1 반도체소자(3), 제2 반도체소자(8), 금 속세선(10)을 보호하기 위해, 제2 반도체소자(8)와 반도체 캐리어(1)의 사이에서 제1 반도체소자(3) 및 반도체 캐리어(1)의 주위와 금속세선(10)의 배선부에 밀봉수지(13)가 충전되어 밀봉된다(공정L). 다음으로, 외부단자전극(11)이 부착된다.
마지막으로, 수지밀봉된 상기 웨이퍼 기판(15)이 블레이드를 이용하여 다이싱되고, 상기 반도체장치가 분리되고(공정N), 도11g에 나타낸 바와 같이, 개별화된 상기 반도체장치가 제조된다.
제2 제조방법에 따르면, 플립칩본딩공정(공정H), 언더필재주입공정(공정I), 다이본드공정(공정J), 와이어본드공정(공정K), 수지밀봉공정(공정L), 다이싱공정(공정N)을 일괄하여 복수의 상기 반도체장치를 제조할 수 있고, 효율좋게 제조하는 것이 가능하다.
여기서, 도8에 나타낸 바와 같이, 상기 외부단자전극(11)과 외부의 접속을 양호하게 행하기 위해서, 금속세선(10)과 제2 접착층(12)을 보호하고 있는 밀봉수지(13)의 두께(t)가 외부단자전극(11)의 부착높이(H)보다 엷어지도록 형성되어 있다. 이것은, 밀봉수지(13)의 두께(t)가 외부단자전극(11)의 높이(h)보다 두꺼워지면, 실장을 할 시에 밀봉수지(13)의 두께(t)가 장해가 되고, 외부단자전극(11)의 접속에 지장을 초래할 수 있기 때문이다.
상기 제3 실시형태에 의하면, 제1 실시형태와 같은 작용효과를 낼 수 있음과 아울러, 또한 상기 제1 반도체소자(3)와 제2 반도체소자(8)를 플립칩 본딩에 의해 접속하고 적층했기 때문에, 반도체소자(3,8) 사이에서의 고속동작이 가능해진다. 또한, 상기 제조방법에 따르면, 제1 실시형태의 상기 반도체장치와 같은 작용효과 를 내는 적층체형의 반도체장치를 제조할 수 있다. 또한, 제1 반도체소자(3)와 제2 반도체소자(8)가 플립칩 본딩에 의해 접속되기 때문에, 반도체소자(3,8)사이에서 고속동작이 가능해지는 상기 반도체장치를 제공할 수 있다.
또한, 도12에 나타낸 바와 같이, 제1 반도체소자(3a,3b)를 반도체 캐리어(1)의 제1면에 복수개 배치하는 것도 좋다.
[제4 실시형태]
본 발명에 관한 반도체장치 및 그 제조방법의 제4 실시형태를 도13을 참조하여 설명한다. 또한, 제1~제3 실시형태와 동일부재에는 동일 부호를 첨부하여 설명을 생략한다.
반도체 캐리어(21)는 제2면에 외부단자전극(11)을 갖는 돌출면(21a)과 이 돌출면(21a)에 단차부(21c)를 통하여 형성된 제2 접착층(12)을 갖는 후퇴면(21b)이 형성되어 있다. 이 상기 반도체장치는 제3 실시형태와 동일한 방법으로 제조하는 것이 가능하다.
상기 반도체 캐리어(21)에 의해, 제3 실시형태의 상기 반도체장치의 효과에 추가해서, 또한 제2 실시형태과 같은 효과, 즉 반도체 캐리어(21)의 제2면에 외부단자전극(11)을 갖는 돌출면(21a)과, 그 외주부에서 두께가 얇고 또한 제2 접착층(12)을 갖는 후퇴면(21b)을 설치함으로써, 그 높이(H)에 의해 밀봉수지(13)의 두께(t)를 흡수할 수 있다. 즉, 제2 접착층(12)을 덮어 상기 돌출면(21a)으로부터 돌출되는 상기 밀봉수지(13)의 두께(t)가 후퇴면(21b)으로부터 돌출면(21a)까지의 높이(h)에 의해 줄어들기 때문에, 외부단자전극(11)의 부착높이(h)가 제한되지 않는다는 독자의 효과를 낼 수 있다.
또한, 도14에 나타낸 바와 같이, 복수개의 제1 반도체소자(3a,3b)를 반도체 캐리어(21)의 제1면에 배치하는 것도 좋다.
[제5 실시형태]
본 발명에 관한 반도체장치 및 그 제조방법의 제5 실시형태를 도15~도17을 참조하여 설명한다. 이 제5 실시형태는 제1~제4 실시형태의 반도체 캐리어(1) 대신에 테이프 캐리어(41)를 이용한 것이다. 또한 제1~제4 실시형태와 동일부재에는 동일부호를 첨부하여 설명을 생략한다.
도15에 나타낸 바와 같이, 제1 반도체소자(3)의 제2면(이하, 도15에서 하면을 뜻함)에 설치된 제1 전극인 전극(6a)에, 범프(6)가 형성되어 있다. 제1 반도체소자(3)의 상기 범프(6)가 플립칩 본딩에 의해, 상기 테이프 캐리어(41)의 제1면(이하, 도15에서 상면을 뜻함)에 설치된 제7 전극인 접착층(42)에 도전성 접착제(5)를 통하여 접합되어 있다. 이것에 의해 테이프 캐리어(41)의 제1면에 제1 반도체소자(3)가 적층되어 있다. 그리고 언더필재(4)가 제1 반도체소자(3)와 테이프 캐리어(41) 사이에 형성된 간극과 주변부에 주입되어 범프(6)가 보호되어 있다.
상기 제2 반도체소자(8)의 제2면이 제1 반도체소자(3)의 제1면에 다이본드재(7)를 통하여 접착되고, 제1 반도체소자(3)의 제1면에 제2 반도체소자(8)가 적층되어 있다. 또한, 테이프 캐리어(41)에 일체형성된 인너리드(43)가, 제2 반도체소자(8)의 표면의 제2 전극인 본딩 범프(9)에 전기적으로 접속되어 있다. 그리고 밀봉수지(13)가 제2 반도체소자(8)의 제2면으로부터 테이프 캐리어(41)에 걸쳐서 제1 반도체소자(3)의 주위와 인너리드(43)의 배선부에 충전되고, 제1 반도체소자(3), 제2 반도체소자(8), 인너리드(43)가 상기 밀봉수지(13)에 의해 보호되어 있다. 밀봉수지(13)가 충전된 밀봉충전영역(본딩영역)(20)은 제2 반도체소자(8)의 외형치수와 대략 같은 범위에 형성되어 있다. 또한 접착층(42) 또는 인너리드(43)에 도통된 외부단자전극(11)이 테이프 캐리어(41)의 제2면에 형성된다.
(상기 반도체장치의 제1 제조방법)
상기 제5 실시형태에 관한 상기 반도체장치의 제1 제조방법을 도16a~도16f를 참조하여 설명한다.
도16a에 나타낸 바와 같이, 상기 제1 반도체소자(3)의 제2면에 전극(6a)가 설치되어 있다. 도16b에 나타낸 바와 같이, 상기 전극(6a)상에 돌기전극인 범프(6)가 형성된다. 상기 범프(6)로서는, 도금 범프나 금선을 이용한 스터드 범프가 채용가능하며, 여기서는 스터드 범프가 이용되어진다.
도16c에 나타낸 바와 같이, 상기 제1 반도체소자(3)의 제1면과 제2 반도체소자(8)의 제2면이 다이본드재(7)를 통하여 접착되고 제1 반도체소자(3)와 제2 반도체소자(8)가 적층된다(공정O). 여기서 다이본드재(7)에는 절연성 페이스트나 절연성 시트가 채용가능하며, 여기서는 절연성 시트가 이용되고 있다.
도16d에 나타낸 바와 같이, 플립칩 본딩에 의해, 상기 제1 반도체소자(3)의 전극(6a)의 범프(6)와 테이프 캐리어(41)의 접착층(42)이 접합되고, 테이프 캐리어(41)에 제1 반도체소자(3) 및 제2 반도체소자(8)가 적층된다(공정P). 그리고 언더필재(4)가 제1 반도체소자(3)와 테이프 캐리어(41)의 간극과 주변부에 주입되어서 범프(6)가 보호된다(공정Q). 또한 테이프 캐리어(41)의 인너리드(43)가 제2 반도체소자(8)의 본딩 패드(9)에 접속되고, 제2 반도체소자(8)와 테이프 캐리어(41)가 전기적으로 접속된다(공정R).
도16e에 나타낸 바와 같이, 상기 제1 반도체소자(3), 제2 반도체소자(8), 인너리드(43)를 보호하기 위해, 밀봉수지(13)가 제2 반도체소자(8)의 제2면으로부터 테이프 캐리어(41)에 걸쳐서 제1 반도체소자(3)의 주위와 인너리드(43)의 배선부에 충전되어서 밀봉된다(공정S). 여기서 밀봉수지(13)에 의한 밀봉충전영역(20)은 제2 반도체소자(8)의 외형치수와 대략 같은 범위에 형성된다.
마지막으로 도16f에 나타낸 바와 같이, 외부단자전극(11)이 테이프 캐리어(41)의 제2면에 부착되어서, 상기 반도체장치의 제조가 완료된다.
(상기 반도체장치의 제2 제조방법)(웨이퍼 패키지 다이싱)
상기 제5 실시형태에 관한 상기 반도체장치의 제2 제조방법을 도17a~도17f를 참조하여 설명한다.
도17a에 나타낸 바와 같이, 상기 제1 반도체소자(3)의 제2면에 전극(6a)이 설치되어 있다. 도17b에 나타낸 바와 같이, 상기 전극(6a)상에 돌기전극인 범프(6)가 형성된다. 도17c에 나타낸 바와 같이, 플립칩 본딩에 의해, 제1 반도체소자(3)의 전극(6a)의 범프(6)와 테이프 캐리어(41)의 제1면의 접착층(42)이 접합되고, 제1 반도체소자(3)와 테이프 캐리어(41)가 적층된다(공정P). 또한 언더필재(4)가 제1 반도체소자(3)와 테이프 캐리어(41)의 간극과 주변부에 주입되어서 범프(6)가 보호된다(공정Q).
도17d에 나타낸 바와 같이, 상기 제2 반도체소자(8)는 복수개가 일체로 형성된(다이싱 전의) 웨이퍼 기판(15) 상태에 있고, 제1 반도체소자(3)의 제1면이 상기 웨이퍼 기판(15)상태의 각 제2 반도체소자(8)의 제2면에 다이본드재(7)를 통하여 접착된다(공정O). 그리고 테이프 캐리어(41)의 인너리드(43)가 제2 반도체소자(8)의 본딩 패드(9)에 접속되고, 테이프 캐리어(41)와 제2 반도체소자(8)가 전기적으로 접속된다(공정R).
도17e에 나타낸 바와 같이, 상기 제1 반도체소자(3), 제2 반도체소자(8), 인너리드(43)를 보호하기 위해, 밀봉수지(13)가 제2 반도체소자(8)의 제2면으로부터 테이프 캐리어(41)에 걸쳐서 제1 반도체소자(3)의 주위와 인너리드(43)의 배선부에 충전되어 밀봉되고(공정S), 다음으로 외부단자전극(11)이 테이프 캐리어(41)의 제2면에 부착된다.
도17f에 나타낸 바와 같이, 블레이드에 의해, 수지밀봉된 상기 웨이퍼 기판(15)이 다이싱되고, 상기 반도체장치가 개별화되어서 제조가 완료된다(공정T).
이 제조공정을 이용함으로써, 본딩공정, 수지밀봉공정, 다이싱하는 공정을 일괄해서 복수의 상기 반도체장치를 제조하는 것이 가능하며, 효율좋게 제조하는 것이 가능하다.
상기 제4 실시형태의 상기 반도체장치에 의하면, 제1, 제2 실시형태와 비교하여, 반도체 캐리어(1)가 테이프 캐리어(41)에 변경되는 것, 및 금속세선(10) 대신에 인너리드(43)가 이용됨으로써, 보다 박형의 상기 반도체장치를 제공하는 것이 가능해진다. 특히 인너리드(43)가 테이프 캐리어(41)로부터 일체로 연신되어서 제2 반도체소자(8)의 본딩 패드(9)에 접속되기 때문에, 테이프 캐리어(41)의 제2면에 돌기물이 없어진다. 즉, 반도체장치의 제1 종래예에서는, 반도체 캐리어(1)의 제2면에, 제1 반도체소자(53)상의 금속세선(60) 및 금속세선(60)을 덮어서 보호하는 밀봉수지(63)가 있어, 그 두께가 필요해진다. 이것과 비교하여, 제4 실시형태의 상기 반도체장치에서는, 상기 테이프 캐리어(41)의 제2면에 금속세선(10)과 밀봉수지(13)의 두께가 없어지기 때문에, 보다 박형화가 가능해진다. 예를 들면 제1 실시형태에 있어서의 금속세선(60)의 높이를 예를 들면 100㎛로 하면, 그것을 보호하는 밀봉수지(63)의 두께가 200㎛ 필요하게 된다. 이것에 의해, 제4 실시형태의 상기 반도체장치를 200㎛의 두께만큼, 박형화하는 것이 가능하다.
또한, 도18에 나타낸 바와 같이, 상기 반도체장치에 있어서, 제1 반도체소자(3)가 테이프 캐리어(81)의 평면상에 복수개, 배치되는 구성이어도 좋다.
[제6 실시형태]
본 발명에 관한 반도체장치 및 그 제조방법을 제6 실시형태를 도19~도21을 참조하여 설명한다. 또한, 제1~제5 실시형태와 동일부재에는 동일 부호를 붙여서 설명을 생략한다.
도19에 나타낸 바와 같이, 돌출전극인 범프(33)가 제1 반도체소자(3)의 제1면(이하, 도19에서 상면을 뜻함)에 설치된 제5 전극인 전극면(31)에 형성되어 있다. 또한 제6 전극인 전극면(32)이 제2 반도체소자(8)의 제2면(이하, 도19에서 하면을 뜻함)의 중앙부분에 설치되어 있다. 또한, 제2 전극인 본딩 패드(9)가 제2 반도체소자(8)의 제2면의 외주부에 형성되어 있다.
상기 제1 반도체소자(3)의 전극면(31)에 범프(33)가 형성되어 있다. 플립칩 본딩에 의해, 상기 범프(33)가 도전성 접착제(5)를 통하여 제2 반도체소자(8)의 전극면(32)에 접합되고, 상기 제1 반도체소자(3)에 제2 반도체소자(8)가 적층되어 있다. 그리고 언디필재(4)가 상기 제1 반도체소자(3)와 제2 반도체소자(8)의 사이에 형성된 간극과 주변부에 주입되어서 범프(33)가 보호되어 있다.
상기 제1 반도체소자(3)와 제2 반도체소자(8)의 접속방법은, cOc(칩온칩)구조로 호칭되고, 이것에 의해 반도체소자(3,8)간에서의 고속동작이 가능해진다.
그리고 테이프 캐리어(41)의 제1면과 제1 반도체소자(3)의 제2면이 다이본드재(7)에 의해 접합되고, 테이프 캐리어(41)와 제1 반도체소자(3)가 적층되어 있다. 또한, 상기 테이프 캐리어(41)에 일체 형성된 인너리드(43)가 제2 반도체소자(8)의 본딩 패드(9)에 전기적으로 접속되어 있다. 그리고, 밀봉수지(13)가 제2 반도체소자(8)로부터 테이프 캐리어(41)에 걸쳐서 제1 반도체소자(3)의 주위와 인너리드(43)의 배선부에 충전되고, 제1 반도체소자(3), 제2 반도체소자(8) 및 인너리드(43)가 보호되어 있다. 밀봉수지(13)가 충전된 밀봉충전영역(본딩영역)(20)은, 제2 반도체소자(8)의 외형치수와 대략 같은 범위에 형성되어 있다.
(제1 제조방법)
제6 실시형태에 관한 상기 반도체장치의 제1 제조방법을 도20a~도20f를 참조하여 설명한다.
도20a에 나타낸 바와 같이, 상기 제1 반도체소자(3)의 제1면에 전극(31)이 설치되어 있다. 도20b에 나타낸 바와 같이, 상기 전극(31)상에 범프(33)가 형성된다. 범프(33)에는, 도금범프나 금선을 이용한 스터드 범프가 채용가능하며, 여기서는 스터드 범프가 이용된다.
도20c에 나타낸 바와 같이, 범프대가 상기 제2 반도체소자(8)의 전극면(32)에 설치된다. 그리고 상기 범프(33)에 도전성 접착제(5)가 공급되고, 플립칩 본딩에 의해, 제1 반도체소자(3)의 전극면(31)과 제2 반도체소자(8)의 전극면(32)의 상기 범프대가 접합되고, 제1 반도체소자(3)와 제2 반도체소자(8)가 적층된다(공정U). 또한 언더필재(4)가 제1 반도체소자(3)와 제2 반도체소자(8)의 사이의 간극과 주변부에 주입되어서 범프(33)가 보호된다(공정V).
도20d에 나타낸 바와 같이, 상기 테이프 캐리어(41)가 제1 반도체소자(3)의 제2면에 다이본드재(7)를 통하여 접착된다(공정W). 여기서 다이본드재(7)에는, 절연성 페이스트나 절연성 시트가 채용가능하며, 여기서는 절연성 시트가 이용된다. 그리고 상기 테이프 캐리어(41)의 인너리드(43)가 제2 반도체소자(8)의 본딩 패드(9)에 접속되고, 제2 반도체소자(8)와 테이프 캐리어(41)가 전기적으로 접속된다(공정X).
도20e에 나타낸 바와 같이, 상기 제1 반도체소자(3), 제2 반도체소자(8), 인너리드(43)를 보호하기 위해, 밀봉수지(13)가 제2 반도체소자(8)의 제2면으로부터 테이프 캐리어(41)에 걸쳐서 제1 반도체소자(3)의 주위와 인너리드(43)의 배선부에 충전되어 밀봉된다. 여기서 밀봉수지(13)에 의한 밀봉충전영역(20)은 제2 반도체소자(8)의 외형치수법과 대략 같은 범위에 형성된다(공정Y).
마지막으로 도20f에 나타낸 바와 같이, 테이프 캐리어(41)의 제2면에 외부단자전극(11)을 부착하여, 상기 반도체장치의 제조가 완료된다.
(상기 반도체장치의 제2 제조방법) (웨이퍼 패키지 다이싱)
실시형태 6에 관한 상기 반도체장치의 제2 제조방법을 도21a~도21f를 참조하여 설명한다.
도21a에 나타낸 바와 같이, 제1의 반도체소자(3)의 제1면에 전극면(31)이 설치되어 있다. 도21b에 나타낸 바와 같이, 상기 전극면(31)상에 범프(33)가 형성된다. 도21c에 나타낸 바와 같이, 테이프 캐리어(41)가 제1 반도체소자(3)의 제2면에 다이본드재(7)를 통하여 접착된다(공정W).
도21d에 나타낸 바와 같이, 상기 제2 반도체소자(8)는, 복수개가 일체로 형성된(다이싱 전의) 웨이퍼 기판(15) 상태에 있다. 플립칩 본딩에 의해 상기 웨이퍼 기판(15) 상태의 각 제2 반도체소자(8)의 전극면(32)과, 제1 반도체소자(3)의 전극면(31)의 범프(33)가 도전성 접착제(5)를 통하여 접합되고, 각 제2 반도체소자(8)에 제1 반도체소자(3)가 각각 적층된다(공정U). 그리고 언더필재(4)가 제1 반도체소자(3)와 제2 반도체소자(8)의 사이에 주입되어 범프(33)가 보호된다(공정V). 또한 테이프 캐리어(41)의 인너리드(43)가 제2 반도체소자(8)의 본딩 패드(9)에 접속되고, 테이프 캐리어(41)와 제2 반도체소자(8)가 전기적으로 접속된다(공정X).
도21e에 나타낸 바와 같이, 밀봉수지(13)가 상기 제2 반도체소자(8)와 테이프 캐리어(41) 사이와 주변부에 충전되어서 밀봉된다. 또한, 테이프 캐리어(41)에 외부단자전극(11)이 부착된다(공정Y).
도21f에 나타낸 바와 같이, 웨이퍼 기판(15)이 블레이드를 이용하여 다이싱 되고, 상기 반도체장치가 개별화되고, 상기 반도체장치의 제조가 완료된다(공정Z).
이 제조공정을 이용함으로써, 플립칩 본딩공정(공정U), 언더필재의 주입공정(공정V), 리드 접속공정(공정X), 수지밀봉하는 공정(공정Y), 다이싱하는 공정(공정Z)을 일괄하여 복수의 상기 반도체장치를 제조하는 것이 가능하며, 효율 좋게 제조하는 것이 가능하다.
상기 구성에 따르면, 제1, 제2 실시예와 비교하여, 금속세선(10) 대신에 인너리드(43)를 이용하는 것과, 반도체 캐리어(1)를 테이프 캐리어(41)로 변경하는 것에 의해, 보다 박형의 상기 반도체장치를 제공하는 것이 가능해진다. 특히 인너리드(43)는 테이프 캐리어(41)로부터 일체로 연신되어 제2 반도체소자(8)의 본딩 패드(9)에 접속되기 때문에, 상기 반도체장치는 테이프 캐리어(41)의 제2면에 돌기물이 없어지고, 박형화는 물론, 외형적으로도 간편한 구성을 실현할 수 있고, 외부단자전극(11)의 부착 높이(h)를 낮게 하는 것이 가능하다. 또한 제1 반도체소자(3)와 제2 반도체소자(8)를 cOc(칩온칩)구조로 했기 때문에, 제1, 제2 반도체소자(3,8)에서의 고속동작이 가능해진다.
또한, 도22에 나타낸 바와 같이, 상기 반도체장치는, 복수개의 제1 반도체소자(3a,3b)가 테이프 캐리어(85)의 제1면에 배치되는 구조라도 좋다.
또한, 상기 모든 실시형태의 상기 반도체장치에 있어서, 제2 반도체소자(8)에 고발열성의 파워(IC)를 이용하는 것이 가능하다. 이것은 제2 반도체소자(8)의 이면이 수지밀봉되는 것이 아니라 외부에 노출되어 있기 때문에, 효율 좋게 방열하는 것이 가능하기 때문이다. 이처럼 고방열성이 요구되는 반도체장치라도 적용이 가능해진다.
이상과 같이 본 발명에 따르면, 소형화를 촉진할 수 있음과 아울러 방열성도 우수한 반도체소자 장치 및 그 제조방법을 제공할 수 있다.

Claims (22)

  1. 제2면에 제1 전극(6a)을 갖는 제1 반도체소자(3);
    외경치수가 상기 제1 반도체소자(3)보다 크게 형성되고, 또한 상기 제1 반도체소자(3)의 제1면에 접착되고, 또한 제2면의 외주부에 제2 전극(9)이 설치된 제2 반도체소자(8);
    플립칩 본딩에 의해, 상기 제1 반도체소자(3)의 상기 제1 전극(6a)에 접합되는 제3 전극(2)이 제1면에 형성된 배선기판(1);
    상기 배선기판(1)의 제2면의 외주부에 설치된 제4 전극(12)과 상기 제2 반도체소자(8)의 상기 제2 전극(9)이 와이어 본딩에 의해 접속되는 금속세선(10); 및
    상기 제2 반도체소자(8)와 상기 배선기판(1)의 사이에서 상기 제1 반도체소자(3)의 주위와 상기 금속세선(10)의 배선부를 밀봉하는 절연성의 밀봉수지(13)가 구비되고,
    상기 밀봉수지(13)의 밀봉충전영역(20)이 제2 반도체소자(8)의 외형치수와 실질적으로 동일하게 되도록 형성된 것을 특징으로 하는 반도체장치.
  2. 제1면에 제5 전극(31)을 갖는 제1 반도체소자(3);
    플립칩 본딩에 의해 상기 제5 전극(31)에 접속되는 제6 전극(32)이 제2면에 설치되고, 또한 외경치수가 상기 제1 반도체소자(3)보다 크게 형성되고, 또한 상기 제2면의 외주부에 제2 전극(9)이 설치된 제2 반도체소자(8);
    제1면이 상기 제1 반도체소자(3)에 접착되어서 적층되고,제2면의 외주부에 제4 전극(12)이 형성된 배선기판(1);
    상기 배선기판(1)의 상기 제4 전극(12)과, 상기 제2 반도체소자(8)의 상기 제2 전극(9)이 와이어 본딩에 의해 접속되는 금속세선(10); 및
    상기 제2 반도체소자(8)와 상기 배선기판(1) 사이에서 상기 제1 반도체소자(3)의 주위와 상기 금속세선(10)의 배선부를 밀봉하는 절연성의 밀봉수지(13)가 구비되고,
    상기 밀봉수지(13)의 밀봉충전영역(20)이 제2 반도체소자(8)의 외형치수와 실질적으로 동일하게 되도록 형성된 것을 특징으로 하는 반도체장치.
  3. 제1항 또는 제2항에 있어서, 상기 배선기판(21)의 제2면에 외부단자전극(11)이 돌출되어 설치되고,
    상기 외부단자전극(11)의 높이(h)를, 상기 제4 전극(12)을 덮는 상기 밀봉수지(10)의 두께(t)보다 크게 형성한 것을 특징으로 하는 반도체장치.
  4. 제1항 또는 제2항에 있어서, 상기 배선기판(21)의 제2면에 외부단자전극(11)이 돌출되어 설치되고,
    상기 외부단자전극(11)의 높이(h)를, 상기 제4 전극(12)을 덮는 상기 밀봉수지(10)의 두께(t)보다 크게 형성하고,
    상기 제1 반도체소자(3)를 복수개로 한 것을 특징으로 하는 반도체장치.
  5. 제1항 또는 제2항에 있어서, 상기 제2 반도체소자(8)를 고발열성의 반도체소자로 하고,
    상기 배선기판(21)의 제2면에 외부단자전극(11)이 돌출되어 설치되고,
    상기 외부단자전극(11)의 높이(h)를 상기 제4 전극(12)을 덮는 상기 밀봉수지(10)의 두께(t)보다 크게 형성하고,
    상기 제2 반도체소자(8)를 고발열성의 반도체소자로 한 것을 특징으로 하는 반도체장치.
  6. 제1항 또는 제2항에 있어서, 상기 배선기판(1)의 제2면에, 상기 외부단자전극(11)이 형성된 돌출면(21a)과, 상기 돌출면(21a)의 외주부에 형성되어 상기 돌출면(21a)보다 두께가 얇고, 또한 상기 제4 전극(12)이 설치되고, 또한 상기 밀봉수지(13)가 피복되는 후퇴면(21b)을 구비하고,
    상기 후퇴면(21b)으로부터 상기 돌출면(21a)의 높이는 상기 후퇴면(21b)으로부터 금속세선의 높이(G)보다 큰 것을 특징으로 하는 반도체장치.
  7. 제1항 또는 제2항에 있어서, 상기 배선기판(1)의 제2면에, 상기 외부단자전극(11)이 형성된 돌출면(21a)과, 상기 돌출면(21a)의 외주부에 형성되어 상기 돌출면(21a)보다 두께가 얇고, 또한, 상기 제4 전극(12)이 설치되고, 또한 상기 밀봉수지(13)가 피복되는 후퇴면(21b)을 구비하고,
    상기 후퇴면(21b)으로부터 상기 돌출면(21a)의 높이는 상기 후퇴면(21b)으로부터 금속세선의 높이(G)보다 크며,
    상기 제1 반도체소자(3)를 복수개로 한 것을 특징으로 하는 반도체장치.
  8. 제1항 또는 제2항에 있어서, 상기 배선기판(1)의 제2면에, 상기 외부단자전극(11)이 형성된 돌출면(21a)과, 상기 돌출면(21a)의 외주부에 형성되어 상기 돌출면(21a)보다 두께가 얇고, 또한 상기 제4 전극(12)이 설치되고, 또한 상기 밀봉수지(13)가 피복되는 후퇴면(21b)을 구비하고,
    상기 후퇴면(21b)으로부터 상기 돌출면(21a)의 높이는 상기 후퇴면(21b)으로부터 금속세선의 높이(G)보다 크며,
    상기 제2 반도체소자(8)를 고발열성의 반도체소자로 한 것을 특징으로 하는 반도체장치.
  9. 제2면에 제1 전극(6a)을 갖는 제1 반도체소자(3);
    외경치수가 상기 제1 반도체소자(3)보다 크게 형성되고, 또한 상기 제1 반도체소자(3)의 제1면에 접착되는 접착면과, 이 접착면의 외주부에 설치된 제2 전극(9)을 갖는 제2 반도체소자(8);
    플립칩 본딩에 의해 상기 제1 반도체소자(3)의 상기 제1 전극(6a)과 접속되는 제3 전극(2)을 갖는 테이프 캐리어(41);
    상기 테이프 캐리어(41)에 설치되어 상기 제2 반도체소자(8)의 상기 제2 전극(9)에 접속되는 인너리드(43); 및
    상기 제2 반도체소자(8)와 상기 인너리드(43)의 사이에서 상기 제1 반도체소자(3)의 주위와 상기 인너리드(43)의 배선부를 밀봉하는 절연성의 밀봉수지(13)가 구비되고,
    상기 밀봉수지(13)의 밀봉충전영역(20)이 상기 제2 반도체소자(8)의 외형치수와 실질적으로 동일하게 되도록 형성된 것을 특징으로 하는 반도체장치.
  10. 제1면에 제5 전극(31)을 갖는 제1 반도체소자(3);
    제2면에 형성된 제6 전극(32)을 갖고, 플립칩 본딩에 의해 상기 제6 전극(32)이 상기 제5 전극(31)에 접속되어서 제1 반도체소자(3)의 제1면에 적층되고, 또한 외경치수가 상기 제1 반도체소자(3)보다 크게 형성되고, 또한 제2면의 외주부에 제2 전극(9)이 설치된 제2 반도체소자(8);
    상기 제1 반도체소자(3)의 제2면에 접착되는 테이프 캐리어(41);
    상기 테이프 캐리어(41)에 설치되어서 상기 제2 반도체소자(8)의 상기 제2 전극(9)과 접속되는 인너리드(43); 및
    상기 제2 반도체소자(8)와 인너리드(43)의 사이에서 상기 제1 반도체소자(3)의 주위와 상기 인너리드(43)의 배선부를 밀봉하는 절연성 밀봉수지(13)가 구비되고,
    상기 밀봉수지(13)의 밀봉충전영역(20)이 제2 반도체소자(8)의 외형치수와 실질적으로 동일하게 되도록 형성된 것을 특징으로 하는 반도체장치.
  11. 제1항, 제2항, 제9항 또는 제10항 중 어느 한 항에 있어서, 상기 제1 반도체소자(3)를 복수개로 한 것을 특징으로 하는 반도체장치.
  12. 제1항, 제2항, 제9항 또는 제10항 중 어느 한 항에 있어서, 상기 제2 반도체소자(8)를 고발열성의 반도체소자로 한 것을 특징으로 하는 반도체장치.
  13. 제1항에 기재된 상기 반도체장치를 제조함에 있어서;
    상기 제1 반도체소자(3)에 상기 제2 반도체소자(8)를 접착하는 공정(a);
    상기 제1 반도체소자(3)와 상기 배선기판(1) 사이에 상기 언더필재(4)를 주입하여 경화시키는 공정(c);
    와이어 본딩에 의해 상기 제2 반도체소자(8)의 상기 제2 전극(9)과, 상기 배선기판(1)의 상기 제4 전극(12)을 금속세선(10)에 의해 접속하는 공정(d); 및
    상기 제2 반도체소자(8)와 상기 배선기판(1)의 사이에서 상기 제1 반도체소자(3)의 주위와 상기 금속세선(10)의 배선부에 상기 밀봉수지(13)를 충전하여 밀봉하는 공정(e)을 순차로 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제1항에 기재된 상기 반도체장치를 제조함에 있어서,
    플립칩 본딩에 의해 상기 제1 전극(6a)에 형성된 상기 돌기전극(6)과 상기 배선기판(1)의 상기 제3 전극(2)을 접합하고, 상기 배선기판(1)에 상기 제1 반도체소자(3)를 적층하는 공정(b);
    상기 제1 반도체소자(3)와 상기 배선기판(1)의 사이에 상기 언더필재(4)를 주입하여 경화시켜 수지밀봉하는 공정(c);
    상기 제1 반도체소자(3)에 상기 제2 반도체소자(8)를 접착하는 공정(a);
    와이어 본딩에 의해, 상기 제2 반도체소자(8)의 상기 제2 전극(9)과 상기 배선기판(1)의 상기 제4 전극(12)을 상기 금속세선(10)을 통하여 접속하는 공정(d);및
    상기 제2 반도체소자(8)와 상기 배선기판(1,21) 사이에서 상기 제1 반도체소자(3)의 주위와 상기 금속세선(10)의 배선부에 상기 밀봉수지(13)를 충전하여 밀봉하는 공정(e)을 순차로 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제13항 또는 제14항에 있어서, 상기 공정(a)에 있어서의 상기 제2 반도체소자(8)는, 복수개가 일체로 형성된 웨이퍼 기판(15) 상태의 것을 사용하고,
    상기 공정(e)후에, 다이싱에 의해 상기 웨이퍼 기판(15)을 절단하여, 상기 제1 반도체소자(3) 및 상기 배선기판(1)이 적층된 상기 제2 반도체소자(8)를 서로 분리하는 공정(f)을 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제2항에 기재된 상기 반도체장치를 제조함에 있어서,
    플립칩 본딩에 의해 상기 제1 반도체소자(3)의 상기 제1 전극(6a)과 상기 제2 반도체소자(8)의 상기 제6 전극(32)을 접합하는 공정(H);
    상기 제1 반도체소자(3)와 상기 제2 반도체소자(8)의 간극과 주변부에 상기 언더필재(4)를 주입하여 경화시키는 공정(I);
    상기 제1 반도체소자(3)와 상기 배선기판(1)을 접착하는 공정(J);
    와이어 본딩에 의해, 상기 제2 반도체소자(8)의 상기 제2 전극(9)과 상기 배선기판(1)의 제4 전극(12)을 금속세선(10)을 통하여 접속하는 공정(K); 및
    상기 제2 반도체소자(8)와 상기 배선기판(1) 사이에서 상기 제1 반도체소자(3)의 주위와 상기 금속세선(10)의 배선부에 상기 밀봉수지(13)를 충전하여 밀봉하는 공정(L)을 순차로 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 제2항에 기재된 상기 반도체장치를 제조함에 있어서,
    상기 제1 반도체소자(3)와 상기 배선기판(1)을 접착하는 공정(J);
    플립칩 본딩에 의해 상기 제1 반도체소자(3)의 상기 제5 전극(31)과 상기 제2 반도체소자(8)의 상기 제6 전극(32)을 접합하는 공정(H);
    상기 제1 반도체소자(3)와 상기 제2 반도체소자(8)의 간극과 주변부에 상기 언더필재(4)를 주입하여 경화시키는 공정(I);
    와이어 본딩에 의해, 상기 제2 반도체소자(8)의 상기 제2 전극(9)과 상기 배 선기판(1)의 상기 제4 전극(12)을 상기 금속세선(10)을 통하여 접속하는 공정(K); 및
    상기 제2 반도체소자(8)와 상기 배선기판(1) 사이에서 상기 제1 반도체소자(3)의 주위와 상기 금속배선(10)의 배선부에 상기 밀봉수지(13)를 충전하여 밀봉하는 공정(L)을 순차로 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제16항 또는 제17항에 있어서, 상기 공정(H)에 있어서의 제2 반도체소자(8)는 복수개가 일체로 형성된 웨이퍼 기판(15) 상태의 것을 사용하고,
    상기 공정(L)후에, 다이싱에 의해 상기 웨이퍼 기판(15)을 절단하여, 상기 제1 반도체소자(3) 및 상기 배선기판(1)이 적층된 제2 반도체소자(8)를 서로 분리하는 공정(N)을 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  19. 제9항에 기재된 상기 반도체장치를 제조함에 있어서,
    상기 제1 반도체소자(3)와 상기 제2 반도체소자(8)를 접착하는 공정(O);
    플립칭 본딩에 의해 상기 제1 반도체소자(3)의 상기 제1 전극(6a)과 상기 테이프 캐리어(41)의 상기 제7 전극(42)을 접합하는 공정(P);
    상기 제1 반도체소자(3)와 상기 테이프 캐리어(41)의 간극과 주변부에 상기 언더필재(4)를 주입하여 경화시키는 공정(Q);
    상기 테이프 캐리어(41)의 상기 인너리드(43)를 상기 제2 반도체소자(8)의 상기 제2 전극(9)에 접속하는 공정(R); 및
    상기 제2 반도체소자(8)와 상기 테이프 캐리어(41)의 사이에서 상기 제1 반도체소자(3)의 주위와 상기 인너리드(43)의 배선부에 상기 밀봉수지(13)를 충전하여 밀봉하는 공정(S)을 순차로 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  20. 제9항에 기재된 상기 반도체장치를 제조함에 있어서,
    플립칩 본딩에 의해 상기 제1 반도체소자(3)의 상기 제1 전극(6a)과 상기 테이프 캐리어(41)의 상기 제7 전극(42)을 접합하는 공정(P);
    상기 제1 반도체소자(3)와 상기 테이프 캐리어(41)의 간극과 주변부에 상기 언더필재(4)를 주입하여 경화시키는 공정(Q);
    복수개가 일체로 형성된 웨이퍼 기판(15) 상태의 상기 제2 반도체소자(8)에 상기 제1 반도체소자(3)를 접착하는 공정(O);
    상기 테이프 캐리어(41)의 상기 인너리드(43)를 상기 제2 반도체소자(8)의 제2 전극(9)에 접속하는 공정(R);
    상기 제2 반도체소자(8)와 상기 테이프 캐리어(41)의 사이에서 상기 제1 반도체소자(3)의 주위와 상기 인너리드(43)의 배선부에 상기 밀봉수지(13)를 충전하여 밀봉하는 공정(P);및
    상기 웨이퍼 기판(15)을 다이싱하여, 상기 제1 반도체소자(3) 및 상기 배선기판(1)이 적층된 상기 제2 반도체소자(8)를 서로 분리하는 공정(T)을 순차로 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  21. 제10항에 기재된 반도체장치를 제조함에 있어서,
    플립칩 본딩에 의해 상기 제1 반도체소자(3)의 상기 제5 전극(31)과 상기 제2 반도체소자(8)의 상기 제5 전극(32)을 접합하는 공정(U);
    상기 제1 반도체소자(3)와 상기 제2 반도체소자(8)의 간극과 주변부에 상기 언더필재(4)를 주입하여 경화시키는 공정(V);
    상기 제1 반도체소자(3)와 상기 테이프 캐리어(41)를 접착하는 공정(W);
    상기 테이프 캐리어(41)의 상기 인너리드(43)를 상기 제2 반도체소자(8)의 상기 제2 전극(9)에 접속하는 공정(X); 및
    상기 제2 반도체소자(8)와 상기 테이프 캐리어(41) 사이에서 제1 반도체소자(3)의 주위와 상기 인너리드(43)의 배선부에 상기 밀봉수지(13)를 충전하여 밀봉하는 공정(Y)을 순차로 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  22. 제10항에 기재된 상기 반도체장치를 제조함에 있어서,
    상기 제1 반도체소자(3)와 상기 테이프 캐리어(41)를 접착하는 공정(W);
    플립칩 본딩에 의해 상기 제1 반도체소자(3)의 상기 제5 전극(31)과 복수개가 일체로 형성된 웨이퍼 기판(15) 상태의 상기 제2 반도체소자(8)의 제5 전극(32)을 접합하는 공정(U);
    상기 제1 반도체소자(3)와 상기 제2 반도체소자(8)의 간극과 주변부에 상기 언더필재(4)를 주입하여 경화시키는 공정(V);
    상기 테이프 캐리어(41)의 상기 인너리드(43)를 상기 제2 반도체소자(8)의 상기 제2 전극(9)에 접속하는 공정(X);
    상기 제2 반도체소자(8)와 상기 테이프 캐리어(41) 사이에 상기 밀봉수지(13)를 충전하여 밀봉하는 공정(Y); 및
    상기 웨이퍼 기판(15)을 다이싱하여, 상기 제1 반도체소자(3) 및 상기 배선기판(1)이 적층된 상기 제2 반도체소자(8)를 상호 분리하는 공정(Z)을 순차로 행하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1020040096865A 2003-11-28 2004-11-24 반도체장치 및 그 제조방법 KR100771936B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003398288 2003-11-28
JPJP-P-2003-00398288 2003-11-28
JPJP-P-2004-00197483 2004-07-05
JP2004197483A JP2005183923A (ja) 2003-11-28 2004-07-05 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20050052356A KR20050052356A (ko) 2005-06-02
KR100771936B1 true KR100771936B1 (ko) 2007-10-31

Family

ID=34622222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040096865A KR100771936B1 (ko) 2003-11-28 2004-11-24 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US7298045B2 (ko)
JP (1) JP2005183923A (ko)
KR (1) KR100771936B1 (ko)
CN (1) CN1622328A (ko)
TW (1) TWI260058B (ko)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050074961A (ko) * 2002-10-08 2005-07-19 치팩, 인코포레이티드 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
JP5592055B2 (ja) * 2004-11-03 2014-09-17 テッセラ，インコーポレイテッド 積層パッケージングの改良
TWI442520B (zh) * 2005-03-31 2014-06-21 Stats Chippac Ltd 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7394148B2 (en) 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
US7749806B2 (en) * 2005-09-22 2010-07-06 Chipmos Technologies Inc. Fabricating process of a chip package structure
JP4466552B2 (ja) * 2005-12-09 2010-05-26 ソニー株式会社 固体撮像装置の製造方法
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US8012867B2 (en) * 2006-01-31 2011-09-06 Stats Chippac Ltd Wafer level chip scale package system
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7710735B2 (en) * 2006-04-01 2010-05-04 Stats Chippac Ltd. Multichip package system
KR100807352B1 (ko) * 2006-05-09 2008-02-28 텔레포스 주식회사 전극 패드 상에 다수 개의 돌기부들을 구비하는 전극, 이를 구비하는 부품 실장 구조를 갖는 전자기기 및 전자기기의 부품 실장 방법
JP2008166438A (ja) 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
JP2009026861A (ja) * 2007-07-18 2009-02-05 Elpida Memory Inc 半導体装置及びその製造方法
US8722457B2 (en) * 2007-12-27 2014-05-13 Stats Chippac, Ltd. System and apparatus for wafer level integration of components
US11018133B2 (en) * 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10910364B2 (en) * 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
JP2011146519A (ja) * 2010-01-14 2011-07-28 Panasonic Corp 半導体装置及びその製造方法
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275578A (ja) * 1992-03-27 1993-10-22 Toshiba Corp 半導体装置
JP2000243875A (ja) * 1999-02-23 2000-09-08 Shinko Electric Ind Co Ltd 半導体装置
JP2001320013A (ja) * 2000-05-10 2001-11-16 Sharp Corp 半導体装置およびその製造方法
JP2002110851A (ja) * 2000-10-03 2002-04-12 Rohm Co Ltd 半導体チップおよびそれを用いた半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084076A (ja) 1996-09-05 1998-03-31 Hitachi Ltd 半導体装置およびその製造方法
JP2002270763A (ja) 2001-03-14 2002-09-20 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3910937B2 (ja) 2003-05-26 2007-04-25 沖電気工業株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275578A (ja) * 1992-03-27 1993-10-22 Toshiba Corp 半導体装置
JP2000243875A (ja) * 1999-02-23 2000-09-08 Shinko Electric Ind Co Ltd 半導体装置
JP2001320013A (ja) * 2000-05-10 2001-11-16 Sharp Corp 半導体装置およびその製造方法
JP2002110851A (ja) * 2000-10-03 2002-04-12 Rohm Co Ltd 半導体チップおよびそれを用いた半導体装置

Also Published As

Publication number Publication date
TW200524067A (en) 2005-07-16
JP2005183923A (ja) 2005-07-07
CN1622328A (zh) 2005-06-01
US20050116353A1 (en) 2005-06-02
KR20050052356A (ko) 2005-06-02
TWI260058B (en) 2006-08-11
US7298045B2 (en) 2007-11-20

Similar Documents

Publication Publication Date Title
KR100771936B1 (ko) 반도체장치 및 그 제조방법
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
KR101117848B1 (ko) 반도체 장치 및 그 제조 방법
JP5280014B2 (ja) 半導体装置及びその製造方法
KR20050074961A (ko) 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
JPH10321672A (ja) 半導体装置及びその製造方法
KR20070034438A (ko) 스택된 다이 패키지의 제조 방법
US7002251B2 (en) Semiconductor device
US6879050B2 (en) Packaged microelectronic devices and methods for packaging microelectronic devices
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
US8076763B2 (en) Electrical shielding in stacked dies by using conductive die attach adhesive
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
KR100388211B1 (ko) 멀티 칩 패키지
KR19990051002A (ko) 적층형 패키지 및 그 제조방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR20010068781A (ko) 반도체 칩 패키지
US20030073266A1 (en) Semiconductor device and a method of manufacturing the same
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR100199287B1 (ko) 클립 리드(Clip Lead)를 이용한 칩 스케일 패키지(CSP)
KR100876876B1 (ko) 칩 스택 패키지
KR20100078957A (ko) 반도체 모듈
JPH098079A (ja) 半導体装置及びその製造方法
KR20090098074A (ko) 스택 패키지의 제조방법
KR19990017845U (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060901

Effective date: 20070829

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee