JP2002110851A - 半導体チップおよびそれを用いた半導体装置 - Google Patents

半導体チップおよびそれを用いた半導体装置

Info

Publication number
JP2002110851A
JP2002110851A JP2000303990A JP2000303990A JP2002110851A JP 2002110851 A JP2002110851 A JP 2002110851A JP 2000303990 A JP2000303990 A JP 2000303990A JP 2000303990 A JP2000303990 A JP 2000303990A JP 2002110851 A JP2002110851 A JP 2002110851A
Authority
JP
Japan
Prior art keywords
chip
semiconductor
insulating film
bump
active surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000303990A
Other languages
English (en)
Inventor
Kazutaka Shibata
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2000303990A priority Critical patent/JP2002110851A/ja
Publication of JP2002110851A publication Critical patent/JP2002110851A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】固体装置（半導体チップまたは配線基板など）
の表面に複数個の半導体チップを密に接合してある半導
体装置を提供する。 【解決手段】親チップ１０の活性面１０ａと、各子チッ
プ２０の活性面２０ａとは、バンプ４１、４２の頂部と
面一に形成された絶縁膜６１、６２で保護されている。
子チップ２０の端面と絶縁膜６２の端面とは全周で面一
とされていて、小さな間隔Ｂで２つの子チップ２０が親
チップ１０の活性面１０ａに接合されている。 【効果】アンダーフィル剤を用いずに親チップ１０およ
び子チップ２０の活性面１０ａ、２０ａを保護できる。
子チップ２０の接合のための領域が小さいので、親チッ
プ１０を小さくできる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、たとえば、半導
体チップの表面に他の半導体チップを重ね合わせて接続
するチップ・オン・チップ構造や、半導体チップの表面
を配線基板に対向させて接合するフリップ・チップ・ボ
ンディング構造の半導体装置、およびそれに用いる半導
体チップに関する。
【０００２】
【従来の技術】従来から、半導体チップの表面に他の半
導体チップを重ね合わせて接合したチップ・オン・チッ
プ構造の半導体装置が知られている。このようなチップ
・オン・チップ構造の半導体装置では、たとえば、各半
導体チップの表面の互いに対応する位置に複数個のバン
プが隆起して形成されていて、一方の半導体チップのバ
ンプを他方の半導体チップのバンプに接合することによ
り、一方の半導体チップ（子チップ）が他方の半導体チ
ップ（親チップ）上で支持されるとともに、両半導体チ
ップ間の電気接続が達成される。
【０００３】
【発明が解決しようとする課題】このようなチップ・オ
ン・チップ構造において、一般に、活性面の保護などの
目的で、親チップと子チップとの間にアンダーフィル剤
が充填される。ところが、従来の製法では、アンダーフ
ィル剤が子チップの外側にはみ出すので、これにより、
子チップの実質的な占有面積が大きくなる。このため、
アンダーフィル剤のはみ出し領域を回避して、親チップ
上にワイヤー接続用のパッドを設ける必要があり、結果
として親チップが大きくなる。
【０００４】また、複数の子チップを親チップ上に接合
する場合は、子チップ間にアンダーフィル剤のはみ出し
を考慮した間隔をあけなければならない。そのため、子
チップの高密度実装ができず、親チップの面積が大きく
なったり、チップ・オン・チップ構造の半導体装置の実
質的な集積度が悪くなる。配線基板上に半導体チップを
フェースダウン接合して構成されるチップ・サイズ・パ
ッケージ等の半導体装置においても同様の問題がある。
【０００５】そこで、この発明の目的は、上述の技術的
課題を解決し、固体装置表面における占有面積を減少す
ることができ、かつ、活性面の保護も良好に行える半導
体チップを提供することである。また、この発明の他の
目的は、固体装置上の小面積の領域に半導体チップを実
装することができ、これにより、小型化および高集積化
を図ることができる半導体装置を提供することである。
【０００６】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、半導体基
板と、この半導体基板の活性面に形成されたバンプと、
このバンプの頂部を露出させた状態で上記半導体基板の
活性面を覆うとともに、上記バンプの頂部とほぼ面一の
表面を有し、さらに、上記半導体基板の端面と面一の端
面を有する絶縁膜とを含むことを特徴とする半導体チッ
プである。半導体基板の端面と絶縁膜の端面とは、全周
にわたって面一になっていることが好ましい。
【０００７】ここで、絶縁膜には、イミド結合もしくは
アシド結合、またはイミド結合およびアシド結合の両方
を含む樹脂、たとえばポリイミド樹脂を使用することが
可能である。その他、エポキシ樹脂などの材料を適用で
きる。請求項２記載の発明は、固体装置と、この固体装
置の表面に上記バンプを介して接合された請求項１記載
の半導体チップとを含むことを特徴とする半導体装置で
ある。
【０００８】ここで、固体装置は、他の半導体チップで
あってもよいし、配線基板であってもよい。前者の応用
例はチップ・オン・チップ構造の半導体装置、後者の応
用例はＣＳＰ（チップ・サイズ・パッケージ）などであ
る。請求項１記載の半導体チップは、たとえば、バンプ
を介して他の固体装置に接合される。一般的には、バン
プを介して固体装置との電気的接続が達成されるが、固
体装置との電気的な接続に寄与しないバンプ、たとえ
ば、応力緩和のためのダミーバンプなどが含まれていて
もよい。
【０００９】上記半導体チップと固体装置とを接合して
構成される半導体装置（請求項２）においては、固体装
置の表面と絶縁膜の表面とが、接触（好ましくは密接）
していることが好ましい。ただし、若干の間隔は問題に
はならない。ここで、固体装置の表面にもバンプが形成
されており、上記半導体チップ同様、バンプの頂部を露
出させる形で表面に絶縁膜が形成されていることが好ま
しい。この場合には、半導体チップ側のバンプと固体装
置側のバンプとが接合され、半導体チップ側に形成され
た絶縁膜と固体装置側に形成された絶縁膜とが接触（好
ましくは密接）することになる。
【００１０】この発明によれば、半導体基板の表面に形
成された絶縁膜によって半導体基板の活性面を保護でき
るから、アンダーフィル剤が必要になることがない。し
かも、絶縁膜の端面と半導体基板の端面とが面一になっ
ているので、固体装置上における半導体チップの占有面
積が小さい。そのため、固体装置を小さくしたり、固体
装置上に複数の半導体チップを高密度で配置したりする
ことができる。これにより、固体装置に半導体チップを
接合する構成の半導体装置を小型化することができ、か
つ、その実質的な集積度を向上することができる。
【００１１】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の第一の実施形態に係る半導体装置の構成を示す図
解的な断面図である。この例では、チップ・オン・チッ
プ構造の半導体装置を示している。すなわち、親チップ
１０の基体をなす半導体基板の活性面１０ａに、子チッ
プ２０の基体をなす半導体基板がその活性面２０ａを対
向させて接合されている。子チップ２０の活性面２０ａ
の所定位置には、バンプ４２が形成されている。子チッ
プ２０の活性面２０ａには、さらに、バンプ４２の頂部
が露出し、かつ、その表面６２ａが上記バンプ４２の頂
部とほぼ面一になるように、絶縁膜６２が形成されてい
る。この絶縁膜６２の端面６２ｂは、全周にわたって子
チップ２０の端面２０ｂと面一になっている。
【００１２】親チップ１０の活性面１０ａには、バンプ
４２に対応する所定の位置にバンプ４１が形成されてい
る。親チップ１０の活性面１０ａの外縁付近には、外部
へ信号を取り出すための、接続用バンプまたはパッド５
０が設けられている。親チップ１０の活性面１０ａに
は、子チップ２０と同様に、バンプ４１の頂部が露出
し、かつ、その表面６１ａが上記バンプ頂部とほぼ面一
になるように、絶縁膜６１が形成されている。
【００１３】親チップ１０と子チップ２０とは、バンプ
４１、４２を位置合わせして接合することにより、機械
的および電気的に接続されている。バンプ４１および絶
縁膜６１、ならびにバンプ４２および絶縁膜６２が、そ
れぞれほぼ面一の表面を有するため、絶縁膜６１と絶縁
膜６２とは、ほぼ密接した状態となる。したがって、ア
ンダーフィル剤で活性面を保護したのと同様の効果が得
られる。なお、ここで、バンプ４１、４２、５０はパッ
ケージ内部の接続用のインナーバンプであるが、ここで
は単にバンプと称している。
【００１４】また、絶縁膜６２の端面６２ｂは、子チッ
プ２０の端面２０ｂと面一となっているため、親チップ
１０上の外部接続用バンプ５０は、親チップ１０上で子
チップ２０の接合領域のごく近傍に配することが可能で
ある。すなわち、親チップ１０上の信号取り出し用のバ
ンプまたはパッド５０と子チップ２０の端面２０ｂとの
間の距離Ａを小さくすることができる。このため、親チ
ップ１０を小型化することが可能であり、結果として、
チップ・オン・チップ構造の半導体装置を小さくでき、
実質的な集積度を上げることできる。
【００１５】親チップ１０の外部接続用バンプまたはパ
ッド５０には、ボンディングワイヤ７０が接続され、イ
ンタポーザ８０で再配線がなされ、アウターバンプ１０
０へと電気的接続が導かれる。インタポーザ上の親チッ
プ１０、子チップ２０、ボンディングワイヤー７０は、
モールド樹脂９０によりモールドされている。パッケー
ジ上面には、必要により、放熱板１１０が貼付される。
【００１６】図２は、子チップ２０の製造方法を、工程
順に示す図解的な断面図である。半導体ウェハ１２０の
所定の位置に、めっきなどの方法によりバンプ４２を形
成する（図２（ａ））。次に、半導体ウェハ１２０の活
性面に、絶縁膜６２を形成するための前駆体６２’を塗
布する。たとえば、絶縁膜６２としてポリイミド膜を用
いる場合、ポリアミック酸の溶液などを塗布する（図２
（ｂ））。
【００１７】続いて、適当な温度で加熱するなどによ
り、液状前駆体６２’を固体の絶縁膜６２にする。上の
例では、加熱により、溶剤の蒸散、前駆体６２’の硬化
により絶縁膜６２、すなわちポリイミド膜を得る（図２
（ｃ））。この際、体積収縮が起こり、絶縁膜高さはバ
ンプ４２の高さに比してわずかに小さくなる。これによ
り、バンプ４２が絶縁膜６２の表面６２ａからわずかに
突出するが、後のチップ接合工程を良好に行える。
【００１８】ここで前駆体６２’の膜厚、絶縁膜６２の
膜厚ともに、バンプ４２の高さを超えないことが好まし
い。前駆体６２’の膜厚がバンプ４２の高さを超える
と、バンプ４２の頂部に前駆体６２’がのり、硬化後バ
ンプ４２が絶縁体に覆われることになる。ただし、前駆
体６２’の膜厚が多少大きめになり、バンプ４２の頂部
を絶縁膜６２が覆った場合でも、研削、研磨または化学
的エッチングによって、バンプ４２の頂部の絶縁膜６２
を除去することにより、バンプ４２の頂部を露出させる
ことが可能である。絶縁膜６２のための材料には、本例
のように熱硬化型樹脂以外に、紫外線硬化型樹脂を使用
することも可能である。
【００１９】絶縁膜６２の硬化後、ダイシングソーによ
り半導体ウェハ１２０を切断すると、子チップ２０の個
片が得られる（図２（ｄ））。このとき、絶縁膜６２は
半導体ウェハ１２０とともに切断されるので、絶縁膜６
２の端面６２ｂは子チップ２０端面６２ｂと面一とな
る。以上は、子チップ２０の製造工程であるが、親チッ
プ１０も同様の行程で製造可能である。すなわち、絶縁
膜６１は、その表面６１ａがバンプ４１の頂部とほぼ面
一、かつその厚さがバンプ４１の高さを越えないよう
に、絶縁膜６１の端面６１ｂは親チップ１０の端面１０
ｂと面一となるように形成される。ただし、親チップ１
０と子チップ２０を対向させ、フェイス・トゥ・フェイ
スの接続を行う工程は、親チップ１０をウェハ１２０か
ら切断する前でも後でもかまわない。
【００２０】図３は、この発明の第二の実施形態に係る
半導体装置の構成を示す図解的な断面図である。この図
３において、上述の図１に記された各部に対応する部分
には、同一の参照番号を付して示す。この例では、親チ
ップ１０の活性面１０ａに、子チップ２０が複数個（図
では２個）接合されたチップ・オン・チップ構造の半導
体装置が示されている。従来のようにアンダーフィル剤
のはみ出しがないため、子チップ２０の端面２０ｂと別
の子チップ２０の端面２０ｂの間の距離Ｂを小さくでき
る。すなわち、複数の子チップ２０を密に配することが
可能であり、半導体装置を小さくでき、その実質的な集
積度を上げることできる。
【００２１】その他、特許請求の範囲に記載された技術
的事項の範囲で種々の設計変更を施すことが可能であ
る。
【図面の簡単な説明】
【図１】この発明の第一の実施形態に係る半導体装置の
構成を説明するための図解的な断面図である。
【図２】図１の半導体装置に用いる半導体チップの製造
工程を説明するための図解的な断面図である。
【図３】この発明の第二の実施形態に係る半導体装置の
構成を説明するための図解的な断面図である。
【符号の説明】
１０ 親チップ １０ａ 親チップ１０活性面 １０ｂ 親チップ１０端面 ２０ 子チップ ２０ａ 子チップ２０活性面 ２０ｂ 子チップ２０端面 ４１ 親チップ上のバンプ ４２ 子チップ上のバンプ ５０ 親チップ上の信号取り出し用のバンプまたはパ
ッド ６１ 親チップ上の絶縁膜 ６１ａ 親チップ上の絶縁膜の表面 ６１ｂ 親チップ上の絶縁膜の端面 ６２ 子チップ上の絶縁膜 ６２ａ 子チップ上の絶縁膜の表面 ６２ｂ 子チップ上の絶縁膜の端面 ６２’ 絶縁膜の前駆体 ７０ ボンディングワイヤー ８０ インタポーザ ９０ モールド樹脂 １００ アウターバンプ １１０ 放熱板 １２０ 半導体ウェハ １２０ａ 半導体ウェハの活性面

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】半導体基板と、 この半導体基板の活性面に形成されたバンプと、 このバンプの頂部を露出させた状態で、上記半導体基板
    の活性面を覆うとともに、上記バンプの頂部とほぼ面一
    の表面を有し、さらに、上記半導体基板の端面と面一の
    端面を有する絶縁膜とを含むことを特徴とする半導体チ
    ップ。
  2. 【請求項２】固体装置と、 この固体装置の表面に上記バンプを介して接合された、
    請求項１記載の半導体チップとを含むことを特徴とする
    半導体装置。
JP2000303990A 2000-10-03 2000-10-03 半導体チップおよびそれを用いた半導体装置 Pending JP2002110851A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000303990A JP2002110851A (ja) 2000-10-03 2000-10-03 半導体チップおよびそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000303990A JP2002110851A (ja) 2000-10-03 2000-10-03 半導体チップおよびそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2002110851A true JP2002110851A (ja) 2002-04-12

Family

ID=18785104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000303990A Pending JP2002110851A (ja) 2000-10-03 2000-10-03 半導体チップおよびそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP2002110851A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057294B2 (en) * 2001-07-13 2006-06-06 Rohm Co., Ltd. Semiconductor device
KR100771936B1 (ko) * 2003-11-28 2007-10-31 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
JP2008047694A (ja) * 2006-08-16 2008-02-28 Fujitsu Ltd 半導体装置の製造方法
JP2009094545A (ja) * 2002-12-27 2009-04-30 Fujitsu Ltd 半導体装置の製造方法
JP2012222184A (ja) * 2011-04-11 2012-11-12 Hitachi Ltd 半導体装置およびその製造方法
WO2012153846A1 (ja) * 2011-05-11 2012-11-15 日立化成工業株式会社 半導体装置の製造方法、半導体素子付き半導体ウェハの製造方法、接着剤層付き半導体ウェハの製造方法及び半導体ウェハ積層体の製造方法
JP2012238702A (ja) * 2011-05-11 2012-12-06 Hitachi Chem Co Ltd 半導体装置の製造方法、及び半導体ウェハ積層体の製造方法
JP2012238699A (ja) * 2011-05-11 2012-12-06 Hitachi Chem Co Ltd 半導体装置の製造方法、半導体素子付き半導体ウェハの製造方法及び接着剤層付き半導体ウェハの製造方法
JP2012238704A (ja) * 2011-05-11 2012-12-06 Hitachi Chem Co Ltd 半導体装置の製造方法、接着剤層付き半導体ウェハの製造方法、半導体素子付き半導体ウェハの製造方法、及び半導体ウェハ積層体の製造方法
US8981574B2 (en) 2012-12-20 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package
KR20160030702A (ko) * 2014-09-11 2016-03-21 삼성전자주식회사 반도체 패키지, 및 이를 포함하는 패키지 온 패키지 장치 및 모바일 장치
JP2016042581A (ja) * 2015-09-02 2016-03-31 日立化成株式会社 液状感光性接着剤

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057294B2 (en) * 2001-07-13 2006-06-06 Rohm Co., Ltd. Semiconductor device
JP2009094545A (ja) * 2002-12-27 2009-04-30 Fujitsu Ltd 半導体装置の製造方法
KR100771936B1 (ko) * 2003-11-28 2007-10-31 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
US7298045B2 (en) 2003-11-28 2007-11-20 Matsushita Electric Industrial Co., Ltd Stacked semiconductor device
JP2008047694A (ja) * 2006-08-16 2008-02-28 Fujitsu Ltd 半導体装置の製造方法
JP2012222184A (ja) * 2011-04-11 2012-11-12 Hitachi Ltd 半導体装置およびその製造方法
JP2012238699A (ja) * 2011-05-11 2012-12-06 Hitachi Chem Co Ltd 半導体装置の製造方法、半導体素子付き半導体ウェハの製造方法及び接着剤層付き半導体ウェハの製造方法
JP2012238702A (ja) * 2011-05-11 2012-12-06 Hitachi Chem Co Ltd 半導体装置の製造方法、及び半導体ウェハ積層体の製造方法
WO2012153846A1 (ja) * 2011-05-11 2012-11-15 日立化成工業株式会社 半導体装置の製造方法、半導体素子付き半導体ウェハの製造方法、接着剤層付き半導体ウェハの製造方法及び半導体ウェハ積層体の製造方法
JP2012238704A (ja) * 2011-05-11 2012-12-06 Hitachi Chem Co Ltd 半導体装置の製造方法、接着剤層付き半導体ウェハの製造方法、半導体素子付き半導体ウェハの製造方法、及び半導体ウェハ積層体の製造方法
US8981574B2 (en) 2012-12-20 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package
US9633973B2 (en) 2012-12-20 2017-04-25 Samsung Electronics Co., Ltd. Semiconductor package
KR20160030702A (ko) * 2014-09-11 2016-03-21 삼성전자주식회사 반도체 패키지, 및 이를 포함하는 패키지 온 패키지 장치 및 모바일 장치
US9543275B2 (en) 2014-09-11 2017-01-10 Samsung Electronics Co., Ltd. Semiconductor package with a lead, package-on-package device including the same, and mobile device including the same
KR102164545B1 (ko) * 2014-09-11 2020-10-12 삼성전자 주식회사 반도체 패키지, 및 이를 포함하는 패키지 온 패키지 장치 및 모바일 장치
JP2016042581A (ja) * 2015-09-02 2016-03-31 日立化成株式会社 液状感光性接着剤

Similar Documents

Publication Publication Date Title
US11289346B2 (en) Method for fabricating electronic package
TWI710073B (zh) 具有天線的半導體封裝及其製造方法
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
KR101749284B1 (ko) 패키지 적층의 집적 회로 패키징 시스템 및 그 제조 방법
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US6906415B2 (en) Semiconductor device assemblies and packages including multiple semiconductor devices and methods
JP4505983B2 (ja) 半導体装置
US6982488B2 (en) Semiconductor package and method for fabricating the same
KR101963025B1 (ko) 복수의 반도체 다이를 포함하는 팬 아웃 반도체 장치
KR100890073B1 (ko) 수직으로 적층된 반도체 장치 및 그 제조 방법
US20110209908A1 (en) Conductor package structure and method of the same
US20110074037A1 (en) Semiconductor device
WO2002062118A1 (en) A stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same
US10332844B2 (en) Manufacturing method of package structure
TWI430425B (zh) 採用凸塊技術之積體電路封裝件系統
JP2001024024A (ja) 半導体パッケージ及びその製造方法
TWI622153B (zh) 系統級封裝及用於製造系統級封裝的方法
JP2008258604A (ja) 並列構成のマルチチップを有する半導体デバイスパッケージおよびその製造方法
CN111725080A (zh) 半导体装置封装及其制造方法
US12114427B2 (en) Method for fabricating assemble substrate
KR101730916B1 (ko) 반도체 패키지 및 그 제조 방법
TW201901908A (zh) 電子封裝件及其製法
US12040304B2 (en) Semiconductor package and method of fabricating the same
TW202220151A (zh) 電子封裝件及其製法
JP2002110851A (ja) 半導体チップおよびそれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090924